WO2021152682A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2021152682A1
WO2021152682A1 PCT/JP2020/002861 JP2020002861W WO2021152682A1 WO 2021152682 A1 WO2021152682 A1 WO 2021152682A1 JP 2020002861 W JP2020002861 W JP 2020002861W WO 2021152682 A1 WO2021152682 A1 WO 2021152682A1
Authority
WO
WIPO (PCT)
Prior art keywords
display device
wirings
layer
organic
tft
Prior art date
Application number
PCT/JP2020/002861
Other languages
English (en)
French (fr)
Inventor
雅貴 山中
昌彦 三輪
貴翁 斉藤
庸輔 神崎
屹 孫
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2020/002861 priority Critical patent/WO2021152682A1/ja
Priority to US17/792,021 priority patent/US20230050052A1/en
Publication of WO2021152682A1 publication Critical patent/WO2021152682A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • H10K59/80516Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H05B33/24Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers of metallic reflective layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/818Reflective anodes, e.g. ITO combined with thick metallic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65OLEDs integrated with inorganic image sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • H10K59/80518Reflective anodes, e.g. ITO combined with thick metallic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • H10K59/8731Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Definitions

  • the present invention relates to a display device.
  • a self-luminous organic EL display device that uses an organic electroluminescence (hereinafter, also referred to as EL) element has attracted attention.
  • EL organic electroluminescence
  • an island-shaped non-display area is provided inside the display area for displaying an image, for example, in order to install electronic components such as a camera and a fingerprint sensor, and the non-display area is provided in the thickness direction.
  • a structure has been proposed in which a through hole is provided to penetrate the.
  • Patent Document 1 discloses an electronic device including a display panel in which a module hole penetrating the front surface and the back surface of a base substrate is provided in a display area, and an electronic module housed in the module hole.
  • an imaging unit is installed on the back side of the display panel, and the imaging unit captures an image on the front side of the display panel through the display panel. Proposed.
  • the light transmittance of the display panel is insufficient, and the image through the display panel tends to be darkened, so that there is room for improvement.
  • the present invention has been made in view of this point, and an object of the present invention is to improve the light transmittance in the area where the imaging unit is installed.
  • the display device is provided on the base substrate and the base substrate, and has a semiconductor layer, a gate insulating film, a plurality of first wirings, an interlayer insulating film, and a plurality of second wirings.
  • a plurality of first electrodes, a plurality of functional layers, and a common second electrode are sequentially laminated corresponding to a thin film transistor layer in which the above-mentioned thin film transistors are sequentially laminated and a plurality of sub-pixels provided on the thin film transistor layer and constituting a display region.
  • a display device having a display panel provided with a light emitting element layer and a sealing film provided on the light emitting element layer, and an imaging unit provided on the base substrate side of the display area of the display panel. Therefore, in a plan view, the plurality of second wirings have a portion that overlaps with the plurality of first wirings in a region that overlaps with the imaging unit.
  • the plurality of second wirings have portions that overlap with the plurality of first wirings in the region overlapping with the imaging unit, light transmission in the region where the imaging unit is installed is provided.
  • the rate can be improved.
  • FIG. 1 is a plan view showing a schematic configuration of an organic EL display device according to a first embodiment of the present invention.
  • FIG. 2 is a plan view of a display area of an organic EL display panel constituting the organic EL display device according to the first embodiment of the present invention.
  • FIG. 3 is a plan view of the first wiring layer arranged in the display area of the organic EL display panel of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 4 is a plan view of a second wiring layer arranged in the display area of the organic EL display panel of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 1 is a plan view showing a schematic configuration of an organic EL display device according to a first embodiment of the present invention.
  • FIG. 2 is a plan view of a display area of an organic EL display panel constituting the organic EL display device according to the first embodiment of the present invention.
  • FIG. 3 is a plan view of the first wiring layer arranged in the
  • FIG. 5 is a plan view of a third wiring layer arranged in the display area of the organic EL display panel of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 6 is an equivalent circuit diagram of a TFT layer constituting an organic EL display panel of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 7 is a plan view of a display area of the TFT layer constituting the organic EL display panel of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 8 is a plan view of an imaging region of the TFT layer constituting the organic EL display panel of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 9 is a plan view schematically showing a gate line and an initialization power supply line constituting the TFT layer of the organic EL display panel of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 10 is a cross-sectional view of the organic EL display panel of the organic EL display device along the X-ray line in FIG. 7.
  • FIG. 11 is a cross-sectional view showing an organic EL layer constituting the organic EL display panel of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 12 is a plan view of an imaging region of the TFT layer constituting the organic EL display panel of the organic EL display device according to the second embodiment of the present invention.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device 70a of the present embodiment.
  • FIG. 2 is a plan view of the display area D of the organic EL display panel 50a constituting the organic EL display device 70a.
  • FIGS. 3, 4 and 5 are plan views of the first wiring layer 14, the second wiring layer 16 and the third wiring layer 18 arranged in the display area D of the organic EL display panel 50a. Further, FIG.
  • FIG. 6 is an equivalent circuit diagram of the TFT layer 20a constituting the organic EL display panel 50a.
  • FIG. 7 is a plan view of the display area D of the TFT layer 20a.
  • FIG. 8 is a plan view of the imaging region Dc of the TFT layer 20a.
  • FIG. 9 is a plan view schematically showing the gate line 14g and the initialization power supply line 16i constituting the TFT layer 20a.
  • FIG. 10 is a cross-sectional view of the organic EL display panel 50a along the X-ray line in FIG. 7.
  • FIG. 11 is a cross-sectional view showing the organic EL layer 23 constituting the organic EL display panel 50a.
  • the organic EL display device 70a includes, for example, a rectangular display area D for displaying an image and an imaging area Dc provided inside the display area D for displaying and capturing an image.
  • a frame area F provided in a frame shape around the display area D is provided.
  • the organic EL display device 70a includes an organic EL display panel 50a described later and an imaging unit 60 (see FIG. 1) provided on the resin substrate layer 10 side of the imaging region Dc of the organic EL display panel 50a described later. I have.
  • the rectangular display area D is illustrated, but the rectangular shape includes, for example, a shape in which the sides are arcuate, a shape in which the corners are arcuate, and a part of the sides.
  • a substantially rectangular shape such as a shape with a notch is also included.
  • the circular imaging region Dc is illustrated, but the imaging region Dc may have another shape such as an ellipse or a polygon.
  • the configuration in which one imaging region Dc is provided inside the display region D is illustrated, but a plurality of imaging regions Dc may be provided inside the display region D.
  • the imaging unit 60 is, for example, a CMOS (complementary metal oxide semiconductor) camera, a CCD (charge coupled device) camera, or the like. Further, as shown in FIG. 1, the imaging unit 60 is provided at an end portion of the display area D along the upper side in the drawing in a plan view.
  • a plurality of sub-pixels P are arranged in a matrix in the display area D. Further, in the display area D, as shown in FIG. 2, for example, a sub-pixel P having a red light emitting region Er for displaying red, and a sub pixel P having a green light emitting region Eg for displaying green, And sub-pixels P having a blue light emitting region Eb for displaying blue are provided so as to be adjacent to each other. In the display area D, for example, one pixel is composed of three adjacent sub-pixels P having a red light emitting region Er, a green light emitting region Eg, and a blue light emitting region Eb. Further, in the imaging region Dc in which the imaging unit 60 is installed, for example, about 40,000 sub-pixels P in total of 200 in the vertical direction and 200 in the horizontal direction are arranged.
  • the terminal portion T is provided so as to extend in one direction (X direction in the figure). Further, in the frame area F, as shown in FIG. 1, the display area D and the terminal portion T can be bent (in a U shape) at, for example, 180 ° with the X direction in the drawing as the bending axis. The bent portion B is provided so as to extend in one direction (X direction in the drawing). Further, in the frame region F, the flattening film 19 described later is provided with a substantially C-shaped trench G penetrating the flattening film 19 in a plan view, as shown in FIG. Here, as shown in FIG. 1, the trench G is provided in a substantially C shape so that the terminal portion T side opens in a plan view.
  • the organic EL display panel 50a is provided as a resin substrate layer 10 provided as a base substrate, a TFT layer 20a provided on the resin substrate layer 10, and a light emitting element layer on the TFT layer 20a.
  • the organic EL element layer 30 is provided, and the sealing film 40 provided on the organic EL element layer 30 is provided.
  • the resin substrate layer 10 is made of, for example, a polyimide resin or the like.
  • the TFT layer 20a includes a base coat film 11 laminated on the resin substrate layer 10 in order, a plurality of semiconductor layers 12a, a gate insulating film 13, a first wiring layer 14 (see FIG. 3), and a first. It includes an interlayer insulating film 15, a second wiring layer 16 (see FIG. 4), a second interlayer insulating film 17, a third wiring layer 18 (see FIG. 5), and a flattening film 19. Further, as shown in FIGS. 6 and 7, the TFT layer 20a includes a first initialization TFT 9a, a threshold voltage compensation TFT 9b, a write control TFT 9c, a drive TFT 9d, and a power supply provided for each sub-pixel P on the base coat film 11.
  • the TFT layer 20a serves as a first wiring constituting the first wiring layer 14 so as to extend parallel to each other in the row direction (X direction in the drawing) in the display area D.
  • a plurality of gate wires 14g provided on the gate insulating film 13 are provided.
  • the TFT layer 20a is formed on the gate insulating film 13 as the first wiring layer 14 so as to extend parallel to each other in the row direction (X direction in the drawing) in the display region D. It is provided with a plurality of light emission control lines 14e provided.
  • each light emission control line 14e is provided so as to be adjacent to each gate line 14g.
  • the TFT layer 20a serves as a second wiring constituting the second wiring layer 16 so as to extend parallel to each other in the row direction (X direction in the drawing) in the display area D.
  • a plurality of initialization power supply lines 16i provided on the first interlayer insulating film 15 are provided.
  • the TFT layer 20a is a first interlayer insulating film 15 as a second wiring layer 16 so as to extend parallel to each other in the row direction (X direction in the drawing) in the display region D. It is provided with a plurality of second power supply lines 16c provided above.
  • each second power supply line 16c is provided so as to be adjacent to each initialization power supply line 16i.
  • the TFT layer 20a serves as a third line constituting the third wiring layer 18 so as to extend parallel to each other in the column direction (Y direction in the drawing) in the display area D.
  • a plurality of source wires 18f provided on the second interlayer insulating film 17 are provided.
  • the TFT layer 20a is a second interlayer insulating film 17 as a third wiring layer 18 so as to extend parallel to each other in the column direction (Y direction in the drawing) in the display region D. It is provided with a plurality of first power supply lines 18 g provided above.
  • each first power supply line 18g is provided so as to be adjacent to each source line 18f. Further, as shown in FIG. 7, the plurality of first power supply lines 18g and the plurality of second power supply lines 16c pass through the eighth contact hole Hh formed in the second interlayer insulating film 17 in each sub-pixel P. Is electrically connected.
  • the first wiring layer 14, the second wiring layer 16, and the third wiring layer 18 are made of, for example, molybdenum (Mo), titanium (Ti), aluminum (Al), copper (Cu), tungsten (W), or the like.
  • a metal single layer film or a metal laminated film such as Mo (upper layer) / Al (middle layer) / Mo (lower layer), Ti / Al / Ti, Al (upper layer) / Ti (lower layer), Cu / Mo, Cu / Ti, etc. It is formed. Further, it is preferable that the first wiring layer 14 and the second wiring layer 16 are made of the same material as each other.
  • the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 are made of, for example, a single-layer film or a laminated film of an inorganic insulating film such as silicon nitride, silicon oxide, or silicon oxynitride. It is configured.
  • the semiconductor layer 12a is composed of, for example, a low-temperature polysilicon film, an In—Ga—Zn—O-based oxide semiconductor film, or the like.
  • the flattening film 19 and the edge cover described later are made of an organic resin material such as a polyimide resin.
  • the plurality of initialization power supply lines 16i have portions overlapping with the plurality of gate lines 14g in the imaging region Dc, as shown in FIGS. 8 and 9. Further, in a plan view, the plurality of initialization power supply lines 16i do not overlap each other of the plurality of gate lines 14g outside the imaging region Dc, as shown in FIG. That is, as shown in FIG. 9, the initialization power supply line 16i is provided outside the imaging region Dc between a pair of adjacent gate wires 14g and does not overlap with the gate wire 14g. It is provided so as to overlap with the wire 14 g.
  • both ends of the portion where the plurality of gate lines 14g and the plurality of initialization power supply lines 16i overlap each other are provided along the edge of the imaging region Dc as shown in FIG.
  • the width of each gate line 14g is larger than the width of each initialization power supply line 16i, as shown in FIGS. 7, 8 and 9.
  • the width of each gate line 14g is formed to be larger than the width of each initialization power supply line 16i. May be smaller than.
  • the first initialization TFT 9a, the threshold voltage compensation TFT 9b, the write control TFT 9c, the drive TFT 9d, the power supply TFT 9e, the light emission control TFT 9f, and the second initialization TFT 9g are arranged so as to be separated from each other by the first terminal (in FIG. 6). It includes a second terminal (see Na) and a second terminal (see Nb in FIG. 6), and a control terminal for controlling conduction between the first terminal and the second terminal, respectively.
  • the first terminal and the second terminal of each of the TFTs 9a to 9g are conductor regions of the semiconductor layer 12a.
  • the first initialization TFT 9a is electrically connected to the corresponding gate wire 14g at each sub-pixel P, and the first terminal is connected to the gate electrode 14a of the capacitor 9h described later. It is electrically connected and its second terminal is electrically connected to the corresponding initialization power line 16i.
  • the control terminals of the first initialization TFT 9a are two portions (one portion in the imaging region Dc of FIG. 8) that overlap with the semiconductor layer 12a of the gate wire 14g.
  • the first terminal of the first initialization TFT 9a is a third contact hole Hc formed in the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17.
  • the third connection wiring 18e, and the first contact hole Ha formed in the first interlayer insulating film 15 and the second interlayer insulating film 17, are electrically connected to the gate electrode 14a of the capacitor 9h.
  • the second terminal of the first initialization TFT 9a has a fourth contact hole Hd and a fourth contact hole Hd formed in the gate insulating film 13, the first interlayer insulating film 15 and the second interlayer insulating film 17. It is electrically connected to the initialization power supply line 16i via the connection wiring 18k and the fifth contact hole He formed in the second interlayer insulating film 17.
  • the first initialization TFT 9a is configured to initialize the voltage applied to the control terminal of the drive TFT 9d by applying the voltage of the initialization power supply line 16i to the capacitor 9h.
  • the first initialization TFT 9a is a gate wire 14g that is scanned one before the gate wire 14g (n) electrically connected to each control terminal of the control terminal of the threshold voltage compensation TFT 9b and the write control TFT 9c. It is electrically connected to (n-1).
  • the threshold voltage compensation TFT 9b is electrically connected to the corresponding gate wire 14g at each sub-pixel P, and its first terminal is electrically connected to the second terminal of the driving TFT 9d. It is connected and its second terminal is electrically connected to the control terminal of the drive TFT 9d.
  • the control terminals of the threshold voltage compensation TFT 9b are two portions that overlap with the semiconductor layer 12a of the gate wire 14g.
  • the first terminal of the threshold voltage compensation TFT 9b is formed integrally with the second terminal of the drive TFT 9d and is electrically connected to the second terminal of the drive TFT 9d. Further, as shown in FIG.
  • the second terminal of the threshold voltage compensation TFT 9b electrically connects to the gate electrode 14a of the drive TFT 9d via the third contact hole Hc, the third connection wiring 18e, and the first contact hole Ha. It is connected.
  • the threshold voltage compensation TFT 9b is configured to compensate the threshold voltage of the drive TFT 9d by setting the drive TFT 9d in a diode-connected state according to the selection of the gate wire 14g.
  • the write control TFT 9c is electrically connected to the corresponding gate wire 14g at each sub-pixel P, and the first terminal is electrically connected to the corresponding source wire 18f.
  • the second terminal is electrically connected to the first terminal of the drive TFT 9d.
  • the control terminal of the write control TFT 9c is a portion that overlaps with the semiconductor layer 12a of the gate wire 14 g.
  • the first terminal of the write control TFT 9c passes through the sixth contact hole Hf formed in the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17. It is electrically connected to the source line 18f. Further, as shown in FIG.
  • the second terminal of the write control TFT 9c is formed integrally with the first terminal of the drive TFT 9d and is electrically connected to the first terminal of the drive TFT 9d.
  • the write control TFT 9c is configured to apply the voltage of the source line 18f to the first terminal of the drive TFT 9d according to the selection of the gate line 14g.
  • the drive TFT 9d has its control terminal electrically connected to the first terminal of the first initialization TFT 9a and the second terminal of the threshold voltage compensation TFT 9b in each sub-pixel P, and the first terminal thereof. Is electrically connected to each second terminal of the write control TFT 9c and the power supply TFT 9e, and the second terminal is electrically connected to each first terminal of the threshold voltage compensation TFT 9b and the light emission control TFT 9f.
  • the drive TFT 9d applies a drive current corresponding to the voltage applied between the control terminal and the first terminal thereof to the first terminal of the light emission control TFT 9f to control the amount of current of the organic EL element 25. It is configured to do.
  • the drive TFT 9d includes a semiconductor layer 12a, a gate insulating film 13, a gate electrode (control terminal) 14a, and a first interlayer insulating film 15 provided in this order on the base coat film 11. And a second interlayer insulating film 17 is provided.
  • the semiconductor layer 12a is provided in a bent shape on the base coat film 11.
  • the semiconductor layer 12a includes an intrinsic region provided so as to overlap the gate electrode 14a in a plan view, and a pair of conductor regions provided so as to sandwich the intrinsic region. As shown in FIG. 7, the intrinsic region is provided with a substantially V-shaped intermediate portion thereof in a plan view.
  • one conductor region of the semiconductor layer 12a is provided as a first terminal, and as shown in FIG. 7, is integrally formed with each second terminal of the write control TFT 9c and the power supply TFT 9e, and is formed integrally with the write control TFT 9c. And is electrically connected to each second terminal of the power supply TFT 9e.
  • the other conductor region of the semiconductor layer 12a is provided as a second terminal, and as shown in FIG. 7, is integrally formed with each first terminal of the threshold voltage compensation TFT 9b and the light emission control TFT 9f, and is formed integrally with the threshold voltage compensation TFT 9b. And is electrically connected to each first terminal of the light emission control TFT 9f. Further, as shown in FIG.
  • the gate insulating film 13 is provided so as to cover the semiconductor layer 12a.
  • the gate electrode 14a is provided as the first wiring layer 14 in a rectangular island shape in a plan view so as to overlap the intrinsic region of the semiconductor layer 12a on the gate insulating film 13.
  • the first interlayer insulating film 15 is provided so as to cover the gate electrode 14a.
  • the second interlayer insulating film 17 is provided on the first interlayer insulating film 15 via the second power supply line 16c.
  • the power supply TFT 9e is electrically connected to the light emission control line 14e to which the control terminal corresponds to each sub-pixel P, and is electrically connected to the second power supply line 18g to which the first terminal corresponds.
  • the second terminal is electrically connected to the first terminal of the drive TFT 9d.
  • the control terminal of the power supply TFT 9e is a portion that overlaps with the semiconductor layer 12a of the light emission control line 14e.
  • the first terminal of the power supply TFT 9e has a second contact hole Hb formed in the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17. 2 It is electrically connected to the power supply line 18g.
  • the second terminal of the power supply TFT 9e is formed integrally with the first terminal of the drive TFT 9d and is electrically connected to the first terminal of the drive TFT 9d.
  • the power supply TFT 9e is configured to apply the voltage of the second power supply line 18 g to the first terminal of the drive TFT 9d according to the selection of the light emission control line 14e.
  • the light emission control TFT 9f is electrically connected to the light emission control line 14e whose control terminal corresponds to each sub-pixel P, and its first terminal is electrically connected to the second terminal of the drive TFT 9d. It is connected, and its second terminal is electrically connected to the first electrode 21 of the organic EL element 25, which will be described later.
  • the control terminal of the light emission control TFT 9f is a portion that overlaps with the semiconductor layer 12a of the light emission control line 14e.
  • the first terminal of the light emission control TFT 9f is formed integrally with the second terminal of the driving TFT 9d and is electrically connected to the second terminal of the driving TFT 9d. Further, as shown in FIG.
  • the second terminal of the light emission control TFT 9f includes a gate insulating film 13, a seventh contact hole Hg formed in the first interlayer insulating film 15 and the second interlayer insulating film 17, and a second wiring. It is electrically connected to the first electrode 21 of the organic EL element layer 25 via the second connection wiring 18j provided as the layer 18.
  • the light emission control TFT 9f is configured to apply the drive current to the organic EL element 25 according to the selection of the light emission control line 14e.
  • the second initialization TFT 9g is electrically connected to the corresponding gate wire 14g at each pixel P, and the first terminal is connected to the first electrode 21 of the organic EL element 25. It is electrically connected and its second terminal is electrically connected to the corresponding initialization power line 16i.
  • the control terminal of the second initialization TFT 9g is a portion that overlaps with the semiconductor layer 12a of the gate wire 14g.
  • the first terminal of the second initialization TFT 9g is formed integrally with the second terminal of the light emission control TFT 9f and is electrically connected to the first electrode 21 of the organic EL element 25. There is. Further, as shown in FIG.
  • the second terminal of the second initialization TFT 9g is electrically connected to the initialization power supply line 16i via the fourth contact hole Hd, the fourth connection wiring 18k, and the fifth contact hole He. It is connected.
  • the second initialization TFT 9g is configured to reset the electric charge accumulated in the first electrode 21 of the organic EL element 25 according to the selection of the gate wire 14g.
  • the TFTs 9a to 9g may be bottom gate type TFTs.
  • the capacitor 9h has a gate electrode 14a, a first interlayer insulating film 15 provided on the gate electrode 14a, and a gate electrode 14a on the first interlayer insulating film 15 in a plan view. It is provided with a second power supply line 16c provided so as to overlap. Further, as shown in FIGS. 6 and 7, the gate electrode 14a of the capacitor 9h is formed integrally with the gate electrode 14a of the driving TFT 9d in each sub-pixel P, and the first terminal of the first initialization TFT 9a and the capacitor 9h are formed.
  • the second power supply line 16c is electrically connected to the second terminal of the threshold voltage compensation TFT 9b, and is electrically connected to the corresponding first power supply line 18g via the eighth contact hole Hh formed in the second interlayer insulating film 17. It is connected.
  • the capacitor 9h is stored at the voltage of the corresponding source line 18f when the corresponding gate wire 14g is in the selected state, and by holding the stored voltage, when the corresponding gate wire 14g is in the non-selected state. It is configured to maintain the voltage applied to the gate electrode 14a of the drive TFT 9d.
  • the second power supply line 16c is provided over the entire circumference of the peripheral end of the gate electrode 14a to the outside of the peripheral end of the gate electrode 14a.
  • the second power supply line 16c is provided with a through hole A so as to overlap the gate electrode 14a in a plan view and to penetrate the second power supply line 16c.
  • a second interlayer insulating film 17 is provided on the second power supply line 16c so as to cover the second power supply line 16c.
  • the gate electrode 14a is electrically connected to the third connection wiring 18e provided as the second wiring layer 18 via the first contact hole Ha.
  • the organic EL element layer 30 is composed of a plurality of organic EL elements 25 arranged in a matrix, and as shown in FIG. 10, a plurality of first electrodes 21 provided so as to be stacked on the TFT layer 20a in order. It includes a plurality of organic EL layers 23 and a second electrode 24.
  • the plurality of first electrodes 21 are provided in a matrix on the flattening film 19 so as to correspond to the plurality of sub-pixels P.
  • the first electrode 21 is electrically connected to the second connection wiring 18j via a contact hole formed in the flattening film 19 in each sub-pixel P.
  • the first electrode 21 has a function of injecting holes into the organic EL layer 23.
  • the first electrode 21 is more preferably formed of a material having a large work function in order to improve the hole injection efficiency into the organic EL layer 23.
  • examples of the material constituting the first electrode 21 include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), and gold (Au).
  • the material constituting the first electrode 21 may be, for example, an alloy such as astatine (At) / oxidized astatine (AtO 2). Further, the material constituting the first electrode 21 is, for example, a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO). There may be.
  • the first electrode 21 may be formed by laminating a plurality of layers made of the above materials.
  • the compound material having a large work function include indium tin oxide (ITO) and indium zinc oxide (IZO).
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • the peripheral end portion of the first electrode 21 is covered with an edge cover provided in a grid pattern so as to be common to the plurality of sub-pixels P.
  • each organic EL layer 23 includes a hole injection layer 1, a hole transport layer 2, an organic light emitting layer 3, an electron transport layer 4, and electrons, which are sequentially provided on the first electrode 21. It includes an injection layer 5.
  • the hole injection layer 1 is also called an anode buffer layer, and has a function of bringing the energy levels of the first electrode 21 and the organic EL layer 23 closer to each other and improving the hole injection efficiency from the first electrode 21 to the organic EL layer 23.
  • Examples include hydrazone derivatives and stillben derivatives.
  • the hole transport layer 2 has a function of improving the hole transport efficiency from the first electrode 21 to the organic EL layer 23.
  • examples of the material constituting the hole transport layer 2 include a porphyrin derivative, an aromatic tertiary amine compound, a styrylamine derivative, polyvinylcarbazole, a poly-p-phenylene vinylene, a polysilane, a triazole derivative, and an oxadiazole.
  • Derivatives imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, pyrazolone derivatives, phenylenediamine derivatives, arylamine derivatives, amine-substituted chalcone derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, stillben derivatives, hydride amorphous silicon, Examples thereof include hydride amorphous silicon carbide, zinc sulfide, and zinc selenium.
  • the organic light emitting layer 3 when a voltage is applied by the first electrode 21 and the second electrode 24, holes and electrons are injected from the first electrode 21 and the second electrode 24, respectively, and the holes and electrons are recombined. Area to do.
  • the organic light emitting layer 3 is formed of a material having high luminous efficiency. Examples of the material constituting the organic light emitting layer 3 include a metal oxinoid compound [8-hydroxyquinolin metal complex], a naphthalene derivative, an anthracene derivative, a diphenylethylene derivative, a vinylacetone derivative, a triphenylamine derivative, a butadiene derivative, and a coumarin.
  • benzoxazole derivatives benzoxazole derivatives, oxadiazole derivatives, oxazole derivatives, benzimidazole derivatives, thiadiazol derivatives, benzothiazole derivatives, styryl derivatives, styrylamine derivatives, bisstyrylbenzene derivatives, tristylylbenzene derivatives, perylene derivatives, perinone derivatives, aminopyrene derivatives , Pyridine derivative, rhodamine derivative, aquidin derivative, phenoxazone, quinacridone derivative, rubrene, poly-p-phenylene vinylene, polysilane and the like.
  • the electron transport layer 4 has a function of efficiently moving electrons to the organic light emitting layer 3.
  • the material constituting the electron transport layer 4 for example, as an organic compound, an oxadiazole derivative, a triazole derivative, a benzoquinone derivative, a naphthoquinone derivative, an anthraquinone derivative, a tetracyanoanthracinodimethane derivative, a diphenoquinone derivative, and a fluorenone derivative , Cyrol derivatives, metal oxinoid compounds and the like.
  • the electron injection layer 5 has a function of bringing the energy levels of the second electrode 24 and the organic EL layer 23 closer to each other and improving the efficiency of injecting electrons from the second electrode 24 into the organic EL layer 23.
  • the drive voltage of the organic EL element 25 can be lowered.
  • the electron injection layer 5 is also called a cathode buffer layer.
  • examples of the material constituting the electron injection layer 5 include lithium fluoride (LiF), magnesium fluoride (MgF 2 ), calcium fluoride (CaF 2 ), strontium fluoride (SrF 2 ), and barium fluoride.
  • Inorganic alkaline compounds such as (BaF 2 ), aluminum oxide (Al 2 O 3 ), strontium oxide (SrO) and the like can be mentioned.
  • the second electrode 24 is provided so as to cover each organic EL layer 23 and the edge cover so as to be common to the plurality of sub-pixels P. Further, the second electrode 24 has a function of injecting electrons into each organic EL layer 23. Further, the second electrode 24 is more preferably made of a material having a small work function in order to improve the electron injection efficiency into the organic EL layer 23.
  • the material constituting the second electrode 24 include silver (Ag), aluminum (Al), vanadium (V), calcium (Ca), titanium (Ti), yttrium (Y), and sodium (Na).
  • the second electrode 24 is, for example, magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), sodium (Na) / potassium (K), asstatin (At) / oxidized asstatin (AtO 2). ), Lithium (Li) / Aluminum (Al), Lithium (Li) / Calcium (Ca) / Aluminum (Al), Lithium Fluoride (LiF) / Calcium (Ca) / Aluminum (Al), etc. You may.
  • the second electrode 24 may be formed of, for example, a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO). .. Further, the second electrode 24 may be formed by laminating a plurality of layers made of the above materials. Examples of materials having a small work function include magnesium (Mg), lithium (Li), lithium fluoride (LiF), magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), and sodium.
  • a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO). ..
  • the second electrode 24 may be formed by laminating a plurality of layers made of the above materials. Examples of materials having a small work function include magnesium (Mg), lithium (Li), lithium fluoride (LiF), magnesium (Mg) / copper (Cu), magnesium (Mg)
  • the sealing film 40 is provided so as to cover the second electrode 24, and the first inorganic sealing film 36, the organic sealing film 37, and the second electrode are laminated in this order on the second electrode 24. It is provided with an inorganic sealing film 38, and has a function of protecting the organic EL layer 23 of each organic EL element 25 from moisture and oxygen.
  • the first inorganic sealing film 36 and the second inorganic sealing film 38 are composed of, for example, an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film.
  • the organic sealing film 37 is made of an organic resin material such as an acrylic resin, an epoxy resin, a silicone resin, a polyurea resin, a parylene resin, a polyimide resin, or a polyamide resin.
  • the organic EL display panel 50a (organic EL display device 70a) has a first damming wall Wa provided in a frame shape on the outside of the trench G in the frame region F and a first dam. It is provided with a second damming wall Wb provided in a frame shape around the stopping wall Wa.
  • the first blocking wall Wa and the second blocking wall Wb are, for example, a resin layer formed of the same material as the flattening film 19 and a resin layer formed of the same material as the edge cover. It is configured by laminating a plurality of resin layers so as to laminate the above.
  • the first damming wall Wa is provided so as to overlap the peripheral end of the organic sealing film 37 of the sealing film 40, and is configured to suppress the spread of the ink that becomes the organic sealing film 37. ..
  • the organic EL display panel 50a (organic EL display device 70a) is provided in a frame shape as a second wiring layer 18 inside the trench G in the frame region F, and the trench G is opened. Both ends of the portion are provided with a first frame wiring 18h extending to the terminal portion T.
  • the first frame wiring 18h is electrically connected to the first power supply line 18g on the display area D side of the frame area F, and is configured so that a high power supply voltage (EL VDD) is input at the terminal portion T.
  • EL VDD high power supply voltage
  • the organic EL display panel 50a (organic EL display device 70a) is provided outside the trench G in a substantially C shape as a second wiring layer 18 in the frame region F, and both ends thereof are terminals.
  • a second frame wiring 18i extending to the portion T is provided.
  • the second frame wiring 18i is electrically connected to the second electrode 24 via, for example, a conductive layer provided in the trench G, so that a low power supply voltage (ELVSS) is input at the terminal portion T. It is configured in.
  • ELVSS low power supply voltage
  • the organic EL display panel 50a having the above configuration, when the corresponding light emission control line 14e is first selected in each sub-pixel P and put into an inactive state, the organic EL element 25 is put into a non-light emitting state. In its non-luminous state, the corresponding gate wire 14g (electrically connected to the first initialization TFT 9a and the second initialization TFT 9g) is selected and the gate signal is transmitted through the gate wire 14g to the first initialization TFT 9a.
  • the first initialization TFT 9a and the second initialization TFT 9g are turned on, the voltage of the corresponding initialization power supply line 16i is applied to the capacitor 9h, and the drive TFT 9d is turned on.
  • the electric charge of the capacitor 9h is discharged, and the voltage applied to the control terminal (first gate electrode) 14a of the drive TFT 9d is initialized.
  • the corresponding gate wire 14g (electrically connected to the threshold voltage compensating TFT 9b and the writing control TFT 9c) is selected and activated, so that the threshold voltage compensating TFT 9b and the writing control TFT 9c are turned on.
  • a predetermined voltage corresponding to the source signal transmitted via the corresponding source line 18f is written to the capacitor 9h via the drive TFT 9d in the diode-connected state, and is initialized via the corresponding initialization power supply line 16i.
  • a signal is applied to the first electrode 21 of the organic EL element 25, and the electric charge accumulated in the first electrode 21 is reset.
  • the corresponding light emission control line 14e is selected, the power supply TFT 9e and the light emission control TFT 9f are turned on, and the drive current corresponding to the voltage applied to the control terminal (gate electrode) 14a of the drive TFT 9d is from the corresponding power supply line 18g. It is supplied to the organic EL element 25. In this way, in the organic EL display device 50a, in each sub-pixel P, the organic EL element 25 emits light with a brightness corresponding to the drive current, and an image is displayed.
  • the method for manufacturing the organic EL display device 70a of the present embodiment includes a TFT layer forming step, an organic EL element layer forming step, and a sealing film forming step.
  • ⁇ TFT layer forming process> For example, on the surface of the resin substrate layer 10 formed on the glass substrate, a base coat film 11, a first initialization TFT 9a, a threshold voltage compensation TFT 9b, a write control TFT 9c, a drive TFT 9d, and a power supply TFT 9e are used on the surface of the resin substrate layer 10.
  • the TFT layer 20a is formed by forming a light emission control TFT 9f, a second initialization TFT 9g, a capacitor 9h, a flattening film 19, and the like.
  • Organic EL element layer forming process A well-known method is used on the flattening film 19 of the TFT layer 20a formed in the TFT layer forming step, for example, the first electrode 21 having light reflectivity, the edge cover, and the organic EL layer 23 (hole injection).
  • the organic EL element layer 30 is formed by forming the layer 1, the hole transport layer 2, the light emitting layer 3, the electron transport layer 4, the electron injection layer 5), and the second electrode 24 having light transmission.
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is used on the surface of the substrate on which the organic EL element layer 30 formed in the organic EL element layer forming step is formed. Is formed into a film by the plasma CVD method to form the first inorganic sealing film 36.
  • an organic resin material such as an acrylic resin is formed on the surface of the substrate on which the first inorganic film 36 is formed by, for example, an inkjet method to form the organic sealing film 37.
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is formed on the substrate on which the organic sealing film 37 is formed by a plasma CVD method using a mask.
  • the sealing film 40 is formed.
  • the glass substrate is irradiated from the glass substrate side of the resin substrate layer 10 to irradiate the glass substrate from the lower surface of the resin substrate layer 10.
  • a protective sheet (not shown) is attached to the lower surface of the resin substrate layer 10 from which the glass substrate has been peeled off.
  • the organic EL display panel 50a of the present embodiment can be manufactured. After that, when the organic EL display panel 50a is fixed to the inside of the housing, for example, the image pickup unit 60 is arranged so that the image pickup unit 60 such as a camera is arranged on the back surface side of the image pickup region Dc of the organic EL display panel 50a. By installing it, the organic EL display device 70a of the present embodiment can be manufactured.
  • the plurality of initialization power supply lines 16i have a plurality of gate lines in the image pickup area Dc overlapping the image pickup unit 60 in the display area D. Since it overlaps with 14 g, the area of the portion effective for image display can be increased in each sub-pixel P arranged in the imaging region Dc. As a result, the aperture ratio of each sub-pixel P arranged in the imaging region Dc is improved, so that the light transmittance of the imaging region Dc in which the imaging unit 60 is installed can be improved.
  • FIG. 12 shows a second embodiment of the display device according to the present invention.
  • FIG. 12 is a plan view of the imaging region Dc of the TFT layer 20b constituting the organic EL display panel of the organic EL display device of the present embodiment.
  • the same parts as those in FIGS. 1 to 11 are designated by the same reference numerals, and detailed description thereof will be omitted.
  • the organic EL display panel 50a (organic EL display device 70a) provided with the TFT layer 20a provided so that the gate line 14g and the initialization power supply line 16i overlap each other in the imaging region Dc has been illustrated.
  • An organic EL display device will be illustrated.
  • the organic EL display device of the present embodiment includes a TFT 20b instead of the TFT 20a constituting the organic EL display panel 50a of the first embodiment, and other configurations are substantially the same as those of the organic EL display device 70a. ing.
  • the gate wire 14g and the initialization power supply line 16ib do not overlap each other in the region overlapping the first electrode 21, and the first electrode 21 Only the gate wire 14g and the initialization power supply line 16ib overlap each other in a region that does not overlap with the TFT 20a, and the other configurations are substantially the same as those of the TFT 20a.
  • a plurality of initialization power supply lines 16ib are provided in an image pickup area Dc overlapping the image pickup unit 60 in the display area D. Since each subpixel P has a portion that overlaps with the gate line 14g of the above, the area of the portion effective for image display can be increased in each sub-pixel P arranged in the imaging region Dc. As a result, the aperture ratio of each sub-pixel P arranged in the imaging region Dc is improved, so that the light transmittance of the imaging region Dc in which the imaging unit 60 is installed can be improved.
  • the organic EL display device provided with the TFT 20b of the present embodiment, in the region overlapping the light-reflecting first electrode 21 in the imaging region Dc, the portion where the gate wire 14g and the initialization power supply line 16ib do not overlap each other is formed. Therefore, the parasitic capacitance formed between the gate wire 14g and the initialization power supply line 16ib becomes small, and the signal delay due to the gate wire 14g and the initialization power supply line 16ib can be suppressed.
  • an organic EL layer having a five-layer laminated structure of a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer has been exemplified. It may have a three-layer laminated structure of a layer / hole transport layer, a light emitting layer, and an electron transport layer / electron injection layer.
  • an organic EL display device in which the first electrode is used as an anode and the second electrode is used as a cathode is illustrated, but in the present invention, the laminated structure of the organic EL layer is inverted and the first electrode is used as a cathode. It can also be applied to an organic EL display device using the second electrode as an anode.
  • an organic EL display device in which the electrode of the TFT connected to the first electrode is used as the drain electrode is illustrated, but in the present invention, the electrode of the TFT connected to the first electrode is used as the source electrode. It can also be applied to an organic EL display device to be called.
  • the organic EL display device has been described as an example of the display device, but the present invention can be applied to a display device including a plurality of light emitting elements driven by an electric current.
  • the present invention can be applied to a display device provided with a QLED (Quantum-dot light emission diode) which is a light emitting element using a quantum dot-containing layer.
  • QLED Quantum-dot light emission diode
  • the present invention is useful for flexible display devices.
  • D Display area Dc Imaging area (area that overlaps the imaging unit) P sub-pixel 10 Resin substrate layer 12a Semiconductor layer 13 Gate insulating film 14g Gate wire (first wiring) 15 First interlayer insulating film 16i, 16ib Initialization power supply line (second wiring) 17 Second interlayer insulating film 18f Source wire 19 Flattening film 20a, 20b TFT layer (thin film transistor layer) 21 First electrode 23 Organic EL layer (organic electroluminescence layer, functional layer) 24 Second electrode 30 Organic EL element layer (light emitting element layer) 40 Sealing film 50a Organic EL display panel 60 Imaging unit 70a Organic EL display device

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

ベース基板と、そのベース基板上に設けられ、半導体層、ゲート絶縁膜、複数の第1配線(14g)、層間絶縁膜及び複数の第2配線(16i)が順に積層された薄膜トランジスタ層と、その薄膜トランジスタ層上に設けられた発光素子層と、その発光素子層上に設けられた封止膜とを備えた表示パネルを有し、その表示パネルの表示領域(D)のベース基板側に撮像部が設けられた表示装置であって、平面視において、複数の第2配線(16i)は、撮像部と重なる領域(Dc)において、複数の第1配線(14g)とそれぞれ重なる部分を有している。

Description

表示装置
 本発明は、表示装置に関するものである。
 近年、液晶表示装置に代わる表示装置として、有機エレクトロルミネッセンス(electroluminescence、以下、ELとも称する)素子を用いた自発光型の有機EL表示装置が注目されている。この有機EL表示装置では、画像表示を行う表示領域の内部に、例えば、カメラや指紋センサー等の電子部品を設置するために、島状の非表示領域を設け、その非表示領域に厚さ方向に貫通する貫通孔を設ける構造が提案されている。
 例えば、特許文献1には、ベース基板の前面及び背面を貫通するモジュールホールが表示領域に設けられた表示パネルと、モジュールホールに収容された電子モジュールとを備えた電子装置が開示されている。
特開2019-35950号公報
 ところで、カメラ等の撮像部を備えた有機EL表示装置では、表示パネルの背面側に撮像部を設置し、その撮像部により表示パネル越しに表示パネルの正面側の画像を撮影するような構造が提案されている。しかしながら、このような構造の有機EL表示装置では、表示パネルの光透過率が不足して、表示パネル越しの画像が暗くなり易いので、改善の余地がある。
 本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、撮像部が設置された領域の光透過率を向上させることにある。
 上記目的を達成するために、本発明に係る表示装置は、ベース基板と、上記ベース基板上に設けられ、半導体層、ゲート絶縁膜、複数の第1配線、層間絶縁膜及び複数の第2配線が順に積層された薄膜トランジスタ層と、上記薄膜トランジスタ層上に設けられ、表示領域を構成する複数のサブ画素に対応して、複数の第1電極、複数の機能層及び共通の第2電極が順に積層された発光素子層と、上記発光素子層上に設けられた封止膜とを備えた表示パネルを有し、上記表示パネルの上記表示領域の上記ベース基板側に撮像部が設けられた表示装置であって、平面視において、上記複数の第2配線は、上記撮像部と重なる領域において、上記複数の第1配線とそれぞれ重なる部分を有していることを特徴とする。
 本発明によれば、平面視において、複数の第2配線は、撮像部と重なる領域において、複数の第1配線とそれぞれ重なる部分を有しているので、撮像部が設置された領域の光透過率を向上させることができる。
図1は、本発明の第1の実施形態に係る有機EL表示装置の概略構成を示す平面図である。 図2は、本発明の第1の実施形態に係る有機EL表示装置を構成する有機EL表示パネルの表示領域の平面図である。 図3は、本発明の第1の実施形態に係る有機EL表示装置の有機EL表示パネルの表示領域に配置する第1配線層の平面図である。 図4は、本発明の第1の実施形態に係る有機EL表示装置の有機EL表示パネルの表示領域に配置する第2配線層の平面図である。 図5は、本発明の第1の実施形態に係る有機EL表示装置の有機EL表示パネルの表示領域に配置する第3配線層の平面図である。 図6は、本発明の第1の実施形態に係る有機EL表示装置の有機EL表示パネルを構成するTFT層の等価回路図である。 図7は、本発明の第1の実施形態に係る有機EL表示装置の有機EL表示パネルを構成するTFT層の表示領域の平面図である。 図8は、本発明の第1の実施形態に係る有機EL表示装置の有機EL表示パネルを構成するTFT層の撮像領域の平面図である。 図9は、本発明の第1の実施形態に係る有機EL表示装置の有機EL表示パネルのTFT層を構成するゲート線及び初期化電源線を模式的に示す平面図である。 図10は、図7中のX-X線に沿った有機EL表示装置の有機EL表示パネルの断面図である。 図11は、本発明の第1の実施形態に係る有機EL表示装置の有機EL表示パネルを構成する有機EL層を示す断面図である。 図12は、本発明の第2の実施形態に係る有機EL表示装置の有機EL表示パネルを構成するTFT層の撮像領域の平面図である。
 以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
 《第1の実施形態》
 図1~図11は、本発明に係る表示装置の第1の実施形態を示している。なお、以下の各実施形態では、発光素子を備えた表示装置として、有機EL素子を備えた有機EL表示装置を例示する。ここで、図1は、本実施形態の有機EL表示装置70aの概略構成を示す平面図である。また、図2は、有機EL表示装置70aを構成する有機EL表示パネル50aの表示領域Dの平面図である。また、図3、図4及び図5は、有機EL表示パネル50aの表示領域Dに配置する第1配線層14、第2配線層16及び第3配線層18の平面図である。また、図6は、有機EL表示パネル50aを構成するTFT層20aの等価回路図である。また、図7は、TFT層20aの表示領域Dの平面図である。また、図8は、TFT層20aの撮像領域Dcの平面図である。また、図9は、TFT層20aを構成するゲート線14g及び初期化電源線16iを模式的に示す平面図である。また、図10は、図7中のX-X線に沿った有機EL表示パネル50aの断面図である。また、図11は、有機EL表示パネル50aを構成する有機EL層23を示す断面図である。
 有機EL表示装置70aは、図1に示すように、例えば、矩形状に設けられた画像表示を行う表示領域Dと、表示領域Dの内部に設けられた画像表示及び撮像を行う撮像領域Dcと、表示領域Dの周囲に枠状に設けられた額縁領域Fとを備えている。ここで、有機EL表示装置70aは、後述する有機EL表示パネル50aと、有機EL表示パネル50aの撮像領域Dcの後述する樹脂基板層10側に設けられた撮像部60(図1参照)とを備えている。なお、本実施形態では、矩形状の表示領域Dを例示したが、この矩形状には、例えば、辺が円弧状になった形状、角部が円弧状になった形状、辺の一部に切り欠きがある形状等の略矩形状も含まれている。また、本実施形態では、円形状の撮像領域Dcを例示したが、撮像領域Dcは、楕円や多角形等の他の形状であってもよい。また、本実施形態では、表示領域Dの内部に撮像領域Dcが1つ設けられた構成を例示したが、撮像領域Dcは、表示領域Dの内部に複数設けられていてもよい。また、撮像部60は、例えば、CMOS(complementary metal oxide semiconductor)カメラやCCD(charge coupled device)カメラ等である。また、撮像部60は、図1に示すように、平面視において、表示領域Dの図中上辺に沿う端部に設けられている。
 表示領域Dには、図2に示すように、複数のサブ画素Pがマトリクス状(行列状)に配列されている。また、表示領域Dでは、図2に示すように、例えば、赤色の表示を行うための赤色発光領域Erを有するサブ画素P、緑色の表示を行うための緑色発光領域Egを有するサブ画素P、及び青色の表示を行うための青色発光領域Ebを有するサブ画素Pが互いに隣り合うように設けられている。なお、表示領域Dでは、例えば、赤色発光領域Er、緑色発光領域Eg及び青色発光領域Ebを有する隣り合う3つのサブ画素Pにより、1つの画素が構成されている。また、撮像部60が設置された撮像領域Dcには、例えば、縦200個×横200個の計40000個程度のサブ画素Pが配置されている。
 額縁領域Fの図1中下端部には、端子部Tが一方向(図中のX方向)に延びるように設けられている。また、額縁領域Fにおいて、図1に示すように、表示領域D及び端子部Tの間には、図中のX方向を折り曲げの軸として、例えば、180°に(U字状に)折り曲げ可能な折り曲げ部Bが一方向(図中のX方向)に延びるように設けられている。また、額縁領域Fにおいて、後述する平坦化膜19には、図1に示すように、平面視で略C状のトレンチGが平坦化膜19を貫通するように設けられている。ここで、トレンチGは、図1に示すように、平面視で端子部T側が開口するように略C字状に設けられている。
 有機EL表示パネル50aは、図10に示すように、ベース基板として設けられた樹脂基板層10と、樹脂基板層10上に設けられたTFT層20aと、TFT層20a上に発光素子層として設けられた有機EL素子層30と、有機EL素子層30上に設けられた封止膜40とを備えている。
 樹脂基板層10は、例えば、ポリイミド樹脂等により構成されている。
 TFT層20aは、図10に示すように、樹脂基板層10上に順に積層されたベースコート膜11、複数の半導体層12a、ゲート絶縁膜13、第1配線層14(図3参照)、第1層間絶縁膜15、第2配線層16(図4参照)、第2層間絶縁膜17、第3配線層18(図5参照)及び平坦化膜19を備えている。また、TFT層20aは、図6及び図7に示すように、ベースコート膜11上にサブ画素P毎に設けられた第1初期化TFT9a、閾値電圧補償TFT9b、書込制御TFT9c、駆動TFT9d、電源供給TFT9e、発光制御TFT9f、第2初期化TFT9g及びキャパシタ9hを備えている。また、TFT層20aは、図2及び図3に示すように、表示領域Dにおいて、行方向(図中のX方向)に互いに平行に延びるように第1配線層14を構成する第1配線としてゲート絶縁膜13上に設けられた複数のゲート線14gを備えている。さらに、TFT層20aは、図2及び図3に示すように、表示領域Dにおいて、行方向(図中のX方向)に互いに平行に延びるように第1配線層14としてゲート絶縁膜13上に設けられた複数の発光制御線14eを備えている。なお、各発光制御線14eは、図2及び図3に示すように、各ゲート線14gと隣り合うように設けられている。また、TFT層20aは、図2及び図4に示すように、表示領域Dにおいて、行方向(図中のX方向)に互いに平行に延びるように第2配線層16を構成する第2配線として第1層間絶縁膜15上に設けられた複数の初期化電源線16iを備えている。さらに、TFT層20aは、図2及び図4に示すように、表示領域Dにおいて、行方向(図中のX方向)に互いに平行に延びるように第2配線層16として第1層間絶縁膜15上に設けられた複数の第2電源線16cを備えている。なお、各第2電源線16cは、図4に示すように、各初期化電源線16iと隣り合うように設けられている。また、TFT層20aは、図2及び図5に示すように、表示領域Dにおいて、列方向(図中のY方向)に互いに平行に延びるように第3配線層18を構成する第3線として第2層間絶縁膜17上に設けられた複数のソース線18fを備えている。さらに、TFT層20aは、図2及び図5に示すように、表示領域Dにおいて、列方向(図中のY方向)に互いに平行に延びるように第3配線層18として第2層間絶縁膜17上に設けられた複数の第1電源線18gを備えている。なお、各第1電源線18gは、図2及び図5に示すように、各ソース線18fと隣り合うように設けられている。さらに、複数の第1電源線18gと複数の第2電源線16cとは、図7に示すように、各サブ画素Pにおいて、第2層間絶縁膜17に形成された第8コンタクトホールHhを介して電気的に接続されている。ここで、第1配線層14、第2配線層16及び第3配線層18は、例えば、モリブデン(Mo)、チタン(Ti)、アルミニウム(Al)、銅(Cu)、タングステン(W)等の金属単層膜、又はMo(上層)/Al(中層)/Mo(下層)、Ti/Al/Ti、Al(上層)/Ti(下層)、Cu/Mo、Cu/Ti等の金属積層膜により形成されている。また、第1配線層14及び第2配線層16は、互いに同じ材料に形成されていることが好ましい。なお、ベースコート膜11、ゲート絶縁膜13、第1層間絶縁膜15及び第2層間絶縁膜17は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。また、半導体層12aは、例えば、低温ポリシリコン膜やIn-Ga-Zn-O系の酸化物半導体膜等により構成されている。また、平坦化膜19及び後述するエッジカバーは、例えば、ポリイミド樹脂等の有機樹脂材料により構成されている。
 平面視において、複数の初期化電源線16iは、図8及び図9に示すように、撮像領域Dcにおいて、複数のゲート線14gとそれぞれ重なる部分を有している。また、平面視において、複数の初期化電源線16iは、図9に示すように、撮像領域Dcの外側において、複数の複数のゲート線14gとそれぞれ重なっていない。すなわち、初期化電源線16iは、図9に示すように、撮像領域Dcの外側において、隣り合う一対のゲート線14gの間に設けられてゲート線14gと重なっていなく、撮像領域Dcにおいて、ゲート線14gと重なるように設けられている。また、複数のゲート線14gと複数の初期化電源線16iとがそれぞれ互いに重なる部分の両端部は、図9に示すように、撮像領域Dcの縁に沿って設けられている。ここで、各ゲート線14gの幅は、図7、図8及び図9に示すように、各初期化電源線16iの幅よりも大きくなっている。なお、本実施形態では、各ゲート線14gの幅が各初期化電源線16iの幅よりも大きく形成された構成を例示したが、各ゲート線14gの幅は、各初期化電源線16iの幅よりも小さくなっていてもよい。
 第1初期化TFT9a、閾値電圧補償TFT9b、書込制御TFT9c、駆動TFT9d、電源供給TFT9e、発光制御TFT9f及び第2初期化TFT9gは、互いに離間するように配置された第1端子(図6中のNa参照)及び第2端子(図6中のNb参照)と、第1端子及び第2端子の間の導通を制御するための制御端子とをそれぞれ備えている。なお、各TFT9a~9gの第1端子及び第2端子は、半導体層12aの導体領域である。
 第1初期化TFT9aは、図6に示すように、各サブ画素Pにおいて、その制御端子が対応するゲート線14gに電気的に接続され、その第1端子が後述するキャパシタ9hのゲート電極14aに電気的に接続され、その第2端子が対応する初期化電源線16iに電気的に接続されている。なお、第1初期化TFT9aの制御端子は、図7に示すように、ゲート線14gの半導体層12aと重なる2つの部分(図8の撮像領域Dcでは、1つの部分)である。また、第1初期化TFT9aの第1端子は、図7及び図10に示すように、ゲート絶縁膜13、第1層間絶縁膜15及び第2層間絶縁膜17に形成された第3コンタクトホールHc、第3接続配線18e、並びに第1層間絶縁膜15及び第2層間絶縁膜17に形成された第1コンタクトホールHaを介して、キャパシタ9hのゲート電極14aに電気的に接続されている。また、第1初期化TFT9aの第2端子は、図7に示すように、ゲート絶縁膜13、第1層間絶縁膜15及び第2層間絶縁膜17に形成された第4コンタクトホールHd、第4接続配線18k、並びに第2層間絶縁膜17に形成された第5コンタクトホールHeを介して、初期化電源線16iに電気的に接続されている。ここで、第1初期化TFT9aは、初期化電源線16iの電圧をキャパシタ9hに印加することにより、駆動TFT9dの制御端子にかかる電圧を初期化するように構成されている。なお、第1初期化TFT9aは、閾値電圧補償TFT9b及び書込制御TFT9cの制御端子の各制御端子に電気的に接続されたゲート線14g(n)よりも1つ前に走査されるゲート線14g(n-1)に電気的に接続されている。
 閾値電圧補償TFT9bは、図6に示すように、各サブ画素Pにおいて、その制御端子が対応するゲート線14gに電気的に接続され、その第1端子が駆動TFT9dの第2端子に電気的に接続され、その第2端子が駆動TFT9dの制御端子に電気的に接続されている。なお、閾値電圧補償TFT9bの制御端子は、図7に示すように、ゲート線14gの半導体層12aと重なる2つの部分である。また、閾値電圧補償TFT9bの第1端子は、図7に示すように、駆動TFT9dの第2端子と一体に形成されて、駆動TFT9dの第2端子に電気的に接続されている。また、閾値電圧補償TFT9bの第2端子は、図7に示すように、第3コンタクトホールHc、第3接続配線18e及び第1コンタクトホールHaを介して、駆動TFT9dのゲート電極14aに電気的に接続されている。ここで、閾値電圧補償TFT9bは、ゲート線14gの選択に応じて駆動TFT9dをダイオード接続状態にして、駆動TFT9dの閾値電圧を補償するように構成されている。
 書込制御TFT9cは、図6に示すように、各サブ画素Pにおいて、その制御端子が対応するゲート線14gに電気的に接続され、その第1端子が対応するソース線18fに電気的に接続され、その第2端子が駆動TFT9dの第1端子に電気的に接続されている。なお、書込制御TFT9cの制御端子は、図7に示すように、ゲート線14gの半導体層12aと重なる部分である。また、書込制御TFT9cの第1端子は、図7に示すように、ゲート絶縁膜13、第1層間絶縁膜15及び第2層間絶縁膜17に形成された第6コンタクトホールHfを介して、ソース線18fに電気的に接続されている。また、書込制御TFT9cの第2端子は、図7に示すように、駆動TFT9dの第1端子と一体に形成されて、駆動TFT9dの第1端子に電気的に接続されている。ここで、書込制御TFT9cは、ゲート線14gの選択に応じてソース線18fの電圧を駆動TFT9dの第1端子に印加するように構成されている。
 駆動TFT9dは、図6に示すように、各サブ画素Pにおいて、その制御端子が第1初期化TFT9aの第1端子及び閾値電圧補償TFT9bの第2端子に電気的に接続され、その第1端子が書込制御TFT9c及び電源供給TFT9eの各第2端子に電気的に接続され、その第2端子が閾値電圧補償TFT9b及び発光制御TFT9fの各第1端子に電気的に接続されている。ここで、駆動TFT9dは、その制御端子とその第1端子との間に印加される電圧に応じた駆動電流を発光制御TFT9fの第1端子に印加して、有機EL素子25の電流量を制御するように構成されている。
 より具体的に駆動TFT9dは、図7及び図10に示すように、ベースコート膜11上に順に設けられた半導体層12a、ゲート絶縁膜13、ゲート電極(制御端子)14a、第1層間絶縁膜15及び第2層間絶縁膜17を備えている。ここで、半導体層12aは、図7及び図10に示すように、ベースコート膜11上に屈曲した形状に設けられている。また、半導体層12aは、ゲート電極14aに平面視で重なるように設けられた真性領域と、その真性領域を挟むように設けられた一対の導体領域とを備えている。なお、上記真性領域は、図7に示すように、その中間部分が平面視で略V字形状に設けられている。また、半導体層12aの一方の導体領域は、第1端子として設けられ、図7に示すように、書込制御TFT9c及び電源供給TFT9eの各第2端子と一体に形成されて、書込制御TFT9c及び電源供給TFT9eの各第2端子に電気的に接続されている。また、半導体層12aの他方の導体領域は、第2端子として設けられ、図7に示すように、閾値電圧補償TFT9b及び発光制御TFT9fの各第1端子と一体に形成されて、閾値電圧補償TFT9b及び発光制御TFT9fの各第1端子に電気的に接続されている。また、ゲート絶縁膜13は、図10に示すように、半導体層12aを覆うように設けられている。また、ゲート電極14aは、図7及び図10に示すように、ゲート絶縁膜13上に半導体層12aの真性領域と重なるように平面視で矩形の島状に第1配線層14として設けられている。また、第1層間絶縁膜15は、図10に示すように、ゲート電極14aを覆うように設けられている。また、第2層間絶縁膜17は、図10に示すように、第2電源線16cを介して、第1層間絶縁膜15上に設けられている。
 電源供給TFT9eは、図6に示すように、各サブ画素Pにおいて、その制御端子が対応する発光制御線14eに電気的に接続され、その第1端子が対応する第2電源線18gに電気的に接続され、その第2端子が駆動TFT9dの第1端子に電気的に接続されている。なお、電源供給TFT9eの制御端子は、図7に示すように、発光制御線14eの半導体層12aと重なる部分である。また、電源供給TFT9eの第1端子は、図7に示すように、ゲート絶縁膜13、第1層間絶縁膜15及び第2層間絶縁膜17に形成された第2コンタクトホールHbを介して、第2電源線18gに電気的に接続されている。また、電源供給TFT9eの第2端子は、図7に示すように、駆動TFT9dの第1端子と一体に形成されて、駆動TFT9dの第1端子に電気的に接続されている。ここで、電源供給TFT9eは、発光制御線14eの選択に応じて第2電源線18gの電圧を駆動TFT9dの第1端子に印加するように構成されている。
 発光制御TFT9fは、図6に示すように、各サブ画素Pにおいて、その制御端子が対応する発光制御線14eに電気的に接続され、その第1端子が駆動TFT9dの第2端子に電気的に接続され、その第2端子が後述する有機EL素子25の第1電極21に電気的に接続されている。なお、発光制御TFT9fの制御端子は、図7に示すように、発光制御線14eの半導体層12aと重なる部分である。また、発光制御TFT9fの第1端子は、図7に示すように、駆動TFT9dの第2端子と一体に形成されて、駆動TFT9dの第2端子に電気的に接続されている。また、発光制御TFT9fの第2端子は、図7に示すように、ゲート絶縁膜13、第1層間絶縁膜15及び第2層間絶縁膜17に形成された第7コンタクトホールHg、並びに第2配線層18として設けられた第2接続配線18jを介して、有機EL素子層25の第1電極21に電気的に接続されている。ここで、発光制御TFT9fは、発光制御線14eの選択に応じて上記駆動電流を有機EL素子25に印加するように構成されている。
 第2初期化TFT9gは、図6に示すように、各画素Pにおいて、その制御端子が対応するゲート線14gに電気的に接続され、その第1端子が有機EL素子25の第1電極21に電気的に接続され、その第2端子が対応する初期化電源線16iに電気的に接続されている。なお、第2初期化TFT9gの制御端子は、図7に示すように、ゲート線14gの半導体層12aと重なる部分である。また、第2初期化TFT9gの第1端子は、図7に示すように、発光制御TFT9fの第2端子と一体に形成されて、有機EL素子25の第1電極21に電気的に接続されている。また、第2初期化TFT9gの第2端子は、図7に示すように、第4コンタクトホールHd、第4接続配線18k及び第5コンタクトホールHeを介して、初期化電源線16iに電気的に接続されている。ここで、第2初期化TFT9gは、ゲート線14gの選択に応じて有機EL素子25の第1電極21に蓄積した電荷をリセットするように構成されている。
 なお、本実施形態では、トップゲート型のTFT9a~9gを例示したが、TFT9a~9gは、ボトムゲート型のTFTであってもよい。
 キャパシタ9hは、図7及び図10に示すように、ゲート電極14aと、ゲート電極14a上に設けられた第1層間絶縁膜15と、第1層間絶縁膜15上にゲート電極14aに平面視で重なるように設けられた第2電源線16cとを備えている。また、キャパシタ9hは、図6及び図7に示すように、各サブ画素Pにおいて、そのゲート電極14aが駆動TFT9dのゲート電極14aと一体に形成されて、第1初期化TFT9aの第1端子及び閾値電圧補償TFT9bの第2端子に電気的に接続され、第2電源線16cが第2層間絶縁膜17に形成された第8コンタクトホールHhを介して対応する第1電源線18gに電気的に接続されている。ここで、キャパシタ9hは、対応するゲート線14gが選択状態のときに対応するソース線18fの電圧で蓄電し、蓄電した電圧を保持することにより、対応するゲート線14gが非選択状態のときに駆動TFT9dのゲート電極14aにかかる電圧を維持するように構成されている。また、第2電源線16cは、図7に示すように、ゲート電極14aの周端の全周にわたりゲート電極14aの周端の外側まで設けられている。また、第2電源線16cには、図7及び図10に示すように、平面視でゲート電極14aと重なると共に第2電源線16cを貫通するように貫通孔Aが設けられている。また、第2電源線16c上には、図10に示すように、第2電源線16cを覆うように第2層間絶縁膜17が設けられている。また、ゲート電極14aは、図7及び図10に示すように、第1コンタクトホールHaを介して、第2配線層18として設けられた第3接続配線18eに電気的に接続されている。
 有機EL素子層30は、マトリクス状に配列された複数の有機EL素子25により構成され、図10に示すように、TFT層20a上に順に積層するように設けられた複数の第1電極21、複数の有機EL層23及び第2電極24を備えている。
 複数の第1電極21は、図10に示すように、複数のサブ画素Pに対応するように、平坦化膜19上にマトリクス状に設けられている。ここで、第1電極21は、各サブ画素Pにおいて、平坦化膜19に形成されたコンタクトホールを介して、第2接続配線18jに電気的に接続されている。また、第1電極21は、有機EL層23にホール(正孔)を注入する機能を有している。また、第1電極21は、有機EL層23への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第1電極21を構成する材料としては、例えば、銀(Ag)、アルミニウム(Al)、バナジウム(V)、コバルト(Co)、ニッケル(Ni)、タングステン(W)、金(Au)、チタン(Ti)、ルテニウム(Ru)、マンガン(Mn)、インジウム(In)、イッテルビウム(Yb)、フッ化リチウム(LiF)、白金(Pt)、パラジウム(Pd)、モリブデン(Mo)、イリジウム(Ir)、スズ(Sn)等の金属材料が挙げられる。また、第1電極21を構成する材料は、例えば、アスタチン(At)/酸化アスタチン(AtO)等の合金であっても構わない。さらに、第1電極21を構成する材料は、例えば、酸化スズ(SnO)、酸化亜鉛(ZnO)、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)のような導電性酸化物等であってもよい。また、第1電極21は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物(ITO)やインジウム亜鉛酸化物(IZO)等が挙げられる。また、第1電極21の周端部は、複数のサブ画素Pに共通するように格子状に設けられたエッジカバーで覆われている。
 複数の有機EL層23は、図10に示すように、各第1電極21上に配置され、複数のサブ画素Pに対応するように、マトリクス状に機能層として設けられている。ここで、各有機EL層23は、図11に示すように、第1電極21上に順に設けられた正孔注入層1、正孔輸送層2、有機発光層3、電子輸送層4及び電子注入層5を備えている。
 正孔注入層1は、陽極バッファ層とも呼ばれ、第1電極21と有機EL層23とのエネルギーレベルを近づけ、第1電極21から有機EL層23への正孔注入効率を改善する機能を有している。ここで、正孔注入層1を構成する材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体等が挙げられる。
 正孔輸送層2は、第1電極21から有機EL層23への正孔の輸送効率を向上させる機能を有している。ここで、正孔輸送層2を構成する材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ-p-フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛等が挙げられる。
 有機発光層3は、第1電極21及び第2電極24による電圧印加の際に、第1電極21及び第2電極24から正孔及び電子がそれぞれ注入されると共に、正孔及び電子が再結合する領域である。ここで、有機発光層3は、発光効率が高い材料により形成されている。そして、有機発光層3を構成する材料としては、例えば、金属オキシノイド化合物[8-ヒドロキシキノリン金属錯体]、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンゾチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ-p-フェニレンビニレン、ポリシラン等が挙げられる。
 電子輸送層4は、電子を有機発光層3まで効率良く移動させる機能を有している。ここで、電子輸送層4を構成する材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物等が挙げられる。
 電子注入層5は、第2電極24と有機EL層23とのエネルギーレベルを近づけ、第2電極24から有機EL層23へ電子が注入される効率を向上させる機能を有し、この機能により、有機EL素子25の駆動電圧を下げることができる。なお、電子注入層5は、陰極バッファ層とも呼ばれる。ここで、電子注入層5を構成する材料としては、例えば、フッ化リチウム(LiF)、フッ化マグネシウム(MgF)、フッ化カルシウム(CaF)、フッ化ストロンチウム(SrF)、フッ化バリウム(BaF)のような無機アルカリ化合物、酸化アルミニウム(Al)、酸化ストロンチウム(SrO)等が挙げられる。
 第2電極24は、図10に示すように、複数のサブ画素Pに共通するように、各有機EL層23及びエッジカバーを覆うように設けられている。また、第2電極24は、各有機EL層23に電子を注入する機能を有している。また、第2電極24は、有機EL層23への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。ここで、第2電極24を構成する材料としては、例えば、銀(Ag)、アルミニウム(Al)、バナジウム(V)、カルシウム(Ca)、チタン(Ti)、イットリウム(Y)、ナトリウム(Na)、マンガン(Mn)、インジウム(In)、マグネシウム(Mg)、リチウム(Li)、イッテルビウム(Yb)、フッ化リチウム(LiF)等が挙げられる。また、第2電極24は、例えば、マグネシウム(Mg)/銅(Cu)、マグネシウム(Mg)/銀(Ag)、ナトリウム(Na)/カリウム(K)、アスタチン(At)/酸化アスタチン(AtO)、リチウム(Li)/アルミニウム(Al)、リチウム(Li)/カルシウム(Ca)/アルミニウム(Al)、フッ化リチウム(LiF)/カルシウム(Ca)/アルミニウム(Al)等の合金により形成されていてもよい。また、第2電極24は、例えば、酸化スズ(SnO)、酸化亜鉛(ZnO)、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)等の導電性酸化物により形成されていてもよい。また、第2電極24は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数が小さい材料としては、例えば、マグネシウム(Mg)、リチウム(Li)、フッ化リチウム(LiF)、マグネシウム(Mg)/銅(Cu)、マグネシウム(Mg)/銀(Ag)、ナトリウム(Na)/カリウム(K)、リチウム(Li)/アルミニウム(Al)、リチウム(Li)/カルシウム(Ca)/アルミニウム(Al)、フッ化リチウム(LiF)/カルシウム(Ca)/アルミニウム(Al)等が挙げられる。
 封止膜40は、図10に示すように、第2電極24を覆うように設けられ、第2電極24上に順に積層された第1無機封止膜36、有機封止膜37及び第2無機封止膜38を備え、各有機EL素子25の有機EL層23を水分や酸素から保護する機能を有している。ここで、第1無機封止膜36及び第2無機封止膜38は、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜により構成されている。また、有機封止膜37は、例えば、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂等の有機樹脂材料により構成されている。
 また、有機EL表示パネル50a(有機EL表示装置70a)は、図1に示すように、額縁領域Fにおいて、トレンチGの外側に枠状に設けられた第1堰き止め壁Waと、第1堰き止め壁Waの周囲に枠状に設けられた第2堰き止め壁Wbとを備えている。
 第1堰き止め壁Wa及び第2堰き止め壁Wbは、例えば、平坦化膜19と同一材料により同一層に形成された樹脂層と、エッジカバーと同一材料により同一層に形成された樹脂層とを積層するように、複数の樹脂層を積層することにより構成されている。なお、第1堰き止め壁Waは、封止膜40の有機封止膜37の周端部に重なるように設けられ、有機封止膜37となるインクの拡がりを抑制するように構成されている。
 また、有機EL表示パネル50a(有機EL表示装置70a)は、図1に示すように、額縁領域Fにおいて、トレンチGの内側に第2配線層18として枠状に設けられ、トレンチGの開口した部分の両端部が端子部Tに延びる第1額縁配線18hを備えている。ここで、第1額縁配線18hは、額縁領域Fの表示領域D側で第1電源線18gに電気的に接続され、端子部Tで高電源電圧(ELVDD)が入力されるように構成されている。
 また、有機EL表示パネル50a(有機EL表示装置70a)は、図1に示すように、額縁領域Fにおいて、トレンチGの外側に第2配線層18として略C状に設けられ、両端部が端子部Tに延びる第2額縁配線18iを備えている。ここで、第2額縁配線18iは、例えば、トレンチGに設けられた導電層を介して、第2電極24に電気的に接続され、端子部Tで低電源電圧(ELVSS)が入力されるように構成されている。
 上記構成の有機EL表示パネル50aでは、各サブ画素Pにおいて、まず、対応する発光制御線14eが選択されて非活性状態とされると、有機EL素子25が非発光状態となる。その非発光状態で、(第1初期化TFT9a及び第2初期化TFT9gに電気的に接続された)対応するゲート線14gが選択され、そのゲート線14gを介してゲート信号が第1初期化TFT9aに入力されることにより、第1初期化TFT9a及び第2初期化TFT9gがオン状態となり、対応する初期化電源線16iの電圧がキャパシタ9hに印加されると共に、駆動TFT9dがオン状態となる。これにより、キャパシタ9hの電荷が放電されて、駆動TFT9dの制御端子(第1ゲート電極)14aにかかる電圧が初期化される。次に、(閾値電圧補償TFT9b及び書込制御TFT9cに電気的に接続された)対応するゲート線14gが選択されて活性状態とされることにより、閾値電圧補償TFT9b及び書込制御TFT9cがオン状態となり、対応するソース線18fを介して伝達されるソース信号に対応する所定の電圧がダイオード接続状態の駆動TFT9dを介してキャパシタ9hに書き込まれると共に、対応する初期化電源線16iを介して初期化信号が有機EL素子25の第1電極21に印加されて第1電極21に蓄積した電荷がリセットされる。その後、対応する発光制御線14eが選択されて、電源供給TFT9e及び発光制御TFT9fがオン状態となり、駆動TFT9dの制御端子(ゲート電極)14aにかかる電圧に応じた駆動電流が対応する電源線18gから有機EL素子25に供給される。このようにして、有機EL表示装置50aでは、各サブ画素Pにおいて、有機EL素子25が駆動電流に応じた輝度で発光して、画像表示が行われる。
 次に、本実施形態の有機EL表示装置70aの製造方法について説明する。なお、本実施形態の有機EL表示装置70aの製造方法は、TFT層形成工程と、有機EL素子層形成工程と、封止膜形成工程とを備える。
 <TFT層形成工程>
 例えば、ガラス基板上に形成した樹脂基板層10の表面に、周知の方法を用いて、ベースコート膜11、第1初期化TFT9a、閾値電圧補償TFT9b、書込制御TFT9c、駆動TFT9d、電源供給TFT9e、発光制御TFT9f、第2初期化TFT9g、キャパシタ9h、平坦化膜19等を形成することにより、TFT層20aを形成する。
 <有機EL素子層形成工程>
 上記TFT層形成工程で形成されたTFT層20aの平坦化膜19上に、周知の方法を用いて、例えば、光反射性を有する第1電極21、エッジカバー、有機EL層23(正孔注入層1、正孔輸送層2、発光層3、電子輸送層4、電子注入層5)、光透過性を有する第2電極24を形成して、有機EL素子層30を形成する。
 <封止膜形成工程>
 まず、上記有機EL素子層形成工程で形成された有機EL素子層30が形成された基板表面に、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマCVD法により成膜して、第1無機封止膜36を形成する。
 続いて、第1無機膜36が形成された基板表面に、例えば、インクジェット法により、アクリル樹脂等の有機樹脂材料を成膜して、有機封止膜37を形成する。
 その後、有機封止膜37が形成された基板に対して、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマCVD法により成膜して、第2無機封止膜38を形成することにより、封止膜40を形成する。
 そして、封止膜40が形成された基板表面に保護シート(不図示)を貼付した後に、樹脂基板層10のガラス基板側からレーザー光を照射することにより、樹脂基板層10の下面からガラス基板を剥離させ、さらに、ガラス基板を剥離させた樹脂基板層10の下面に保護シート(不図示)を貼付する。
 以上のようにして、本実施形態の有機EL表示パネル50aを製造することができる。その後、有機EL表示パネル50aを、例えば、筐体の内部に固定する際に、有機EL表示パネル50aの撮像領域Dcの裏面側にカメラ等の撮像部60が配置するように、撮像部60を設置することにより、本実施形態の有機EL表示装置70aを製造することができる。
 以上説明したように、本実施形態の有機EL表示装置70aによれば、平面視において、複数の初期化電源線16iは、表示領域Dにおける撮像部60と重なる撮像領域Dcにおいて、複数のゲート線14gとそれぞれ重なっているので、撮像領域Dc内に配置する各サブ画素Pにおいて、画像表示に有効な部分の面積を増やすことができる。これにより、撮像領域Dc内に配置する各サブ画素Pの開口率が向上するので、撮像部60が設置された撮像領域Dcの光透過率を向上させることができる。
 《第2の実施形態》
 図12は、本発明に係る表示装置の第2の実施形態を示している。ここで、図12は、本実施形態の有機EL表示装置の有機EL表示パネルを構成するTFT層20bの撮像領域Dcの平面図である。なお、以下の各実施形態において、図1~図11と同じ部分については同じ符号を付して、その詳細な説明を省略する。
 上記第1の実施形態では、撮像領域Dcでゲート線14g及び初期化電源線16iが重なり合うように設けられたTFT層20aを備えた有機EL表示パネル50a(有機EL表示装置70a)を例示したが、本実施形態では、撮像領域Dcでゲート線14g及び(初期化電源線16iに相当する)初期化電源線16ibの一部が重なり合うように設けられたTFT層20bを備えた有機EL表示パネル(有機EL表示装置)を例示する。
 本実施形態の有機EL表示装置は、上記第1の実施形態の有機EL表示パネル50aを構成するTFT20aの代わりに、TFT20bを備え、その他の構成が有機EL表示装置70aと実質的に同じになっている。
 TFT層20bでは、図12に示すように、撮像領域Dcにおいて、第1電極21に重なる領域でゲート線14g及び初期化電源線16ibが互いに重ならない部分を有していると共に、第1電極21に重ならない領域でゲート線14g及び初期化電源線16ibが互いに重なっているだけで、その他の構成がTFT20aと実質的に同じになっている。
 以上説明したように、本実施形態のTFT20bを備えた有機EL表示装置によれば、平面視において、複数の初期化電源線16ibは、表示領域Dにおける撮像部60と重なる撮像領域Dcにおいて、複数のゲート線14gとそれぞれ重なる部分を有しているので、撮像領域Dc内に配置する各サブ画素Pにおいて、画像表示に有効な部分の面積を増やすことができる。これにより、撮像領域Dc内に配置する各サブ画素Pの開口率が向上するので、撮像部60が設置された撮像領域Dcの光透過率を向上させることができる。
 また、本実施形態のTFT20bを備えた有機EL表示装置によれば、撮像領域Dcにおける光反射性の第1電極21に重なる領域では、ゲート線14g及び初期化電源線16ibが互いに重ならない部分を有しているので、ゲート線14g及び初期化電源線16ibの間に形成される寄生容量が小さくなり、ゲート線14g及び初期化電源線16ibによる信号遅延を抑制することができる。
 《その他の実施形態》
 上記各実施形態では、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層の5層積層構造の有機EL層を例示したが、有機EL層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の3層積層構造であってもよい。
 また、上記各実施形態では、第1電極を陽極とし、第2電極を陰極とした有機EL表示装置を例示したが、本発明は、有機EL層の積層構造を反転させ、第1電極を陰極とし、第2電極を陽極とした有機EL表示装置にも適用することができる。
 また、上記各実施形態では、第1電極に接続されたTFTの電極をドレイン電極とした有機EL表示装置を例示したが、本発明は、第1電極に接続されたTFTの電極をソース電極と呼ぶ有機EL表示装置にも適用することができる。
 また、上記各実施形態では、表示装置として有機EL表示装置を例に挙げて説明したが、本発明は、電流によって駆動される複数の発光素子を備えた表示装置に適用することができる。例えば、量子ドット含有層を用いた発光素子であるQLED(Quantum-dot light emitting diode)を備えた表示装置に適用することができる。
 以上説明したように、本発明は、フレキシブルな表示装置について有用である。
D     表示領域
Dc    撮像領域(撮像部に重なる領域)
P     サブ画素
10    樹脂基板層
12a   半導体層
13    ゲート絶縁膜
14g   ゲート線(第1配線)
15    第1層間絶縁膜
16i,16ib  初期化電源線(第2配線)
17    第2層間絶縁膜
18f   ソース線
19    平坦化膜
20a,20b   TFT層(薄膜トランジスタ層)
21    第1電極
23    有機EL層(有機エレクトロルミネッセンス層、機能層)
24    第2電極
30    有機EL素子層(発光素子層)
40    封止膜
50a   有機EL表示パネル
60    撮像部
70a   有機EL表示装置

Claims (12)

  1.  ベース基板と、
     上記ベース基板上に設けられ、半導体層、ゲート絶縁膜、複数の第1配線、層間絶縁膜及び複数の第2配線が順に積層された薄膜トランジスタ層と、
     上記薄膜トランジスタ層上に設けられ、表示領域を構成する複数のサブ画素に対応して、複数の第1電極、複数の機能層及び共通の第2電極が順に積層された発光素子層と、
     上記発光素子層上に設けられた封止膜とを備えた表示パネルを有し、
     上記表示パネルの上記表示領域の上記ベース基板側に撮像部が設けられた表示装置であって、
     平面視において、上記複数の第2配線は、上記撮像部と重なる領域において、上記複数の第1配線とそれぞれ重なる部分を有していることを特徴とする表示装置。
  2.  請求項1に記載された表示装置において、
     平面視において、上記複数の第2配線は、上記撮像部と重ならない領域において、上記複数の第1配線とそれぞれ重なっていないことを特徴とする表示装置。
  3.  請求項1又は2に記載された表示装置において、
     上記複数の第1配線と上記複数の第2配線とがそれぞれ互いに重なる部分の両端部は、上記撮像部に重なる領域の縁に沿って設けられていることを特徴とする表示装置。
  4.  請求項1~3の何れか1つに記載された表示装置において、
     平面視において、上記撮像部に重なる領域における上記各第1電極に重なる領域では、上記複数の第1配線の対応する第1配線は、上記複数の第2配線の対応する第2配線と重ならない部分を有していることを特徴とする表示装置。
  5.  請求項1~4の何れか1つに記載された表示装置において、
     上記各第1配線の幅は、上記各第2配線の幅よりも大きくなっていることを特徴とする表示装置。
  6.  請求項1~4の何れか1つに記載された表示装置において、
     上記各第1配線の幅は、上記各第2配線の幅よりも小さくなっていることを特徴とする表示装置。
  7.  請求項1~6の何れか1つに記載された表示装置において、
     上記表示領域は、矩形状に設けられ、
     平面視において、上記撮像部は、上記表示領域の1つの辺に沿う端部に設けられていることを特徴とする表示装置。
  8.  請求項1~7の何れか1つに記載された表示装置において、
     上記各第1配線は、ゲート線であり、
     上記各第2配線は、初期化電源線であることを特徴とする表示装置。
  9.  請求項8に記載された表示装置において、
     上記薄膜トランジスタ層は、上記複数の第2配線上に設けられたその他の層間絶縁膜と、該その他の層間絶縁膜上に設けられた複数の第3配線と、該複数の第3配線上に設けられた平坦化膜とを備え、
     上記各第3配線は、ソース線であることを特徴とする表示装置。
  10.  請求項8に記載された表示装置において、
     上記各第1配線及び上記各第2配線は、互いに同じ材料により形成されていることを特徴とする表示装置。
  11.  請求項1~10の何れか1つに記載された表示装置において、
     上記各第1電極は、光反射性を有していることを特徴とする表示装置。
  12.  請求項1~11の何れか1つに記載された表示装置において、
     上記各機能層は、有機エレクトロルミネッセンス層であることを特徴とする表示装置。
PCT/JP2020/002861 2020-01-28 2020-01-28 表示装置 WO2021152682A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2020/002861 WO2021152682A1 (ja) 2020-01-28 2020-01-28 表示装置
US17/792,021 US20230050052A1 (en) 2020-01-28 2020-01-28 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/002861 WO2021152682A1 (ja) 2020-01-28 2020-01-28 表示装置

Publications (1)

Publication Number Publication Date
WO2021152682A1 true WO2021152682A1 (ja) 2021-08-05

Family

ID=77079709

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/002861 WO2021152682A1 (ja) 2020-01-28 2020-01-28 表示装置

Country Status (2)

Country Link
US (1) US20230050052A1 (ja)
WO (1) WO2021152682A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018536183A (ja) * 2015-09-28 2018-12-06 アップル インコーポレイテッドApple Inc. 拡張アクティブエリアを有する電子デバイスディスプレイ
US20190081118A1 (en) * 2017-09-14 2019-03-14 Samsung Display Co., Ltd. Display device
WO2019198163A1 (ja) * 2018-04-10 2019-10-17 シャープ株式会社 表示デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018536183A (ja) * 2015-09-28 2018-12-06 アップル インコーポレイテッドApple Inc. 拡張アクティブエリアを有する電子デバイスディスプレイ
US20190081118A1 (en) * 2017-09-14 2019-03-14 Samsung Display Co., Ltd. Display device
WO2019198163A1 (ja) * 2018-04-10 2019-10-17 シャープ株式会社 表示デバイス

Also Published As

Publication number Publication date
US20230050052A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
CN111819614B (zh) 显示装置
WO2022018799A1 (ja) 表示装置
WO2021079412A1 (ja) 表示装置
WO2020202539A1 (ja) 表示装置およびその製造方法
WO2021176508A1 (ja) 表示装置
US20230117774A1 (en) Display device and production method therefor
WO2021161465A1 (ja) 表示装置
WO2021152682A1 (ja) 表示装置
US20230062563A1 (en) Display device
WO2020194706A1 (ja) 表示装置
JP7352652B2 (ja) 表示装置
WO2022201487A1 (ja) 表示装置
WO2021131022A1 (ja) 表示装置
WO2022054117A1 (ja) 表示装置及びその製造方法
WO2024105749A1 (ja) 表示装置
WO2022064562A1 (ja) 表示装置
US20240164151A1 (en) Display device
WO2022018846A1 (ja) 表示装置
WO2022269756A1 (ja) 表示装置
WO2023062695A1 (ja) 表示装置
WO2022123647A1 (ja) 表示装置及びその製造方法
WO2022215196A1 (ja) 表示装置
CN115398514B (zh) 显示装置及其制造方法
WO2024013806A1 (ja) 表示装置
WO2022230060A1 (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20916333

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20916333

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP