WO2023007549A1 - 表示装置の製造方法 - Google Patents

表示装置の製造方法 Download PDF

Info

Publication number
WO2023007549A1
WO2023007549A1 PCT/JP2021/027550 JP2021027550W WO2023007549A1 WO 2023007549 A1 WO2023007549 A1 WO 2023007549A1 JP 2021027550 W JP2021027550 W JP 2021027550W WO 2023007549 A1 WO2023007549 A1 WO 2023007549A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrodes
display device
electrode
forming
Prior art date
Application number
PCT/JP2021/027550
Other languages
English (en)
French (fr)
Inventor
庸平 新崎
Original Assignee
シャープディスプレイテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープディスプレイテクノロジー株式会社 filed Critical シャープディスプレイテクノロジー株式会社
Priority to JP2023537758A priority Critical patent/JPWO2023007549A1/ja
Priority to PCT/JP2021/027550 priority patent/WO2023007549A1/ja
Priority to CN202180099664.6A priority patent/CN117561559A/zh
Publication of WO2023007549A1 publication Critical patent/WO2023007549A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements

Definitions

  • the present invention relates to a method of manufacturing a display device.
  • the organic EL display device of the top emission structure includes a plurality of first electrodes (reflective electrodes), a plurality of organic EL layers, and a common second electrode corresponding to a plurality of sub-pixels forming a display region for displaying an image. It has an organic EL element layer in which electrodes (transparent electrodes) are laminated in order.
  • Patent Document 1 when forming a reflective electrode with a laminated structure containing molybdenum, batch etching is performed with an aqueous solution (weakly acidic etchant) containing nitric acid, acetic acid, and phosphoric acid, and then selectively with an ozone aqueous solution.
  • aqueous solution weakly acidic etchant
  • a manufacturing method is disclosed in which the outer edge shape of the reflective electrode is uniformed by etching.
  • a frame region is provided around the display region, and a plurality of first electrodes are arranged in a matrix in the display region. It may be formed smaller than the height. In that case, the display quality is degraded by being visually recognized as display unevenness.
  • the present invention has been made in view of this point, and its object is to suppress variations in the size of the first electrodes arranged in the display area.
  • a display device manufacturing method provides a thin film transistor layer forming step of forming a thin film transistor layer on a base substrate, and a plurality of sub-pixels forming a display region on the thin film transistor layer.
  • the layer forming step includes: a first electrode forming step of forming the plurality of first electrodes on the thin film transistor layer; an edge cover forming step of forming an edge cover so as to cover the peripheral end portion of each of the first electrodes; a light-emitting functional layer forming step of forming each light-emitting functional layer on each of the first electrodes exposed from the edge cover; and a second electrode of forming the second electrode so as to cover each of the light-emitting functional layers and the edge cover.
  • the first electrode forming step when forming the plurality of first electrodes, a plurality of dummy electrodes made of the same material as the first electrodes are formed around the plurality of first electrodes.
  • the edge cover forming step the plurality of dummy electrodes are removed before the edge cover is formed.
  • FIG. 1 is a plan view showing a schematic configuration of an organic EL display device according to a first embodiment of the invention.
  • FIG. 2 is a plan view of the display area of the organic EL display device according to the first embodiment of the invention.
  • FIG. 3 is a cross-sectional view of the organic EL display device taken along line III--III in FIG.
  • FIG. 4 is an equivalent circuit diagram of a thin film transistor layer that constitutes the organic EL display device according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of an organic EL layer that constitutes the organic EL display device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of the frame region of the organic EL display device along line VI-VI in FIG. FIG.
  • FIG. 7 is a cross-sectional view schematically showing a resin coating material forming step of an edge cover forming step in an organic EL element layer step constituting a method of manufacturing an organic EL display device according to the first embodiment of the present invention.
  • FIG. 8 is a cross-sectional view schematically showing a dummy electrode removing step in the edge cover forming step following FIG.
  • FIG. 9 is a cross-sectional view schematically showing the ashing step of the edge cover forming step following FIG.
  • FIG. 10 is a table showing experimental results of an example of the method for manufacturing the organic EL display device according to the first embodiment of the present invention.
  • FIG. 11 is a table showing experimental results of a comparative example of the method for manufacturing the organic EL display device according to the first embodiment of the present invention.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device 50 of this embodiment.
  • 2 is a plan view of the display area D of the organic EL display device 50.
  • FIG. 3 is a cross-sectional view of the organic EL display device 50 taken along line III--III in FIG. 4 is an equivalent circuit diagram of the thin film transistor layer 20 that constitutes the organic EL display device 50.
  • FIG. 5 is a cross-sectional view of the organic EL layer 23 forming the organic EL display device 50.
  • FIG. 6 is a cross-sectional view of the frame area F of the organic EL display device 50 along line VI-VI in FIG.
  • the organic EL display device 50 includes, for example, a rectangular display area D for displaying an image, and a frame area F provided in a rectangular frame shape around the display area D. ing.
  • the rectangular display area D is exemplified, but the rectangular shape includes, for example, a shape with arc-shaped sides, a shape with arc-shaped corners, and a shape with arc-shaped corners.
  • a substantially rectangular shape such as a shape with a notch is also included.
  • a plurality of sub-pixels P are arranged in a matrix. Further, in the display region D, as shown in FIG. 2, for example, sub-pixels P having a red light-emitting region Lr for displaying red, sub-pixels P having a green light-emitting region Lg for displaying green, and a sub-pixel P having a blue light-emitting region Lb for displaying blue is provided so as to be adjacent to each other. In addition, in the display area D, for example, one pixel is configured by three adjacent sub-pixels P each having a red light emitting area Lr, a green light emitting area Lg, and a blue light emitting area Lb.
  • a terminal portion T is provided so as to extend in one direction (vertical direction in the figure) at the right end portion of the frame area F in FIG.
  • the vertical direction in the drawing can be used as the bending axis, for example, 180° (U-shaped).
  • a bent portion B is provided so as to extend in one direction (vertical direction in the drawing).
  • a substantially C-shaped trench G in a plan view is provided in the flattening film 19a to be described later so as to penetrate the flattening film 19a. ing.
  • the trench G is provided in a substantially C shape so that the terminal portion T side is open in a plan view.
  • the organic EL display device 50 as shown in FIGS. ) layer 20 , an organic EL element layer 30 provided as a light emitting element layer on the TFT layer 20 , and a sealing film 40 provided on the organic EL element layer 30 .
  • the resin substrate layer 10 is made of, for example, polyimide resin.
  • the TFT layer 20 includes a base coat film 11 provided on the resin substrate layer 10, a plurality of first TFTs 9a, a plurality of second TFTs 9b and a plurality of capacitors 9c provided on the base coat film 11; A flattening film 19a is provided on each first TFT 9a, each second TFT 9b, and each capacitor 9c.
  • a plurality of gate lines 14g are provided so as to extend parallel to each other in the horizontal direction in the drawings.
  • a plurality of source lines 18f are provided so as to extend parallel to each other in the vertical direction in the drawings.
  • a plurality of power supply lines 18g are provided so as to extend parallel to each other in the vertical direction in the drawings.
  • Each power line 18g is provided adjacent to each source line 18f, as shown in FIG.
  • a first TFT 9a, a second TFT 9b and a capacitor 9c are provided for each sub-pixel P, as shown in FIG.
  • the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17, which will be described later, are made of a single layer film or a laminated film of an inorganic insulating film such as silicon nitride, silicon oxide, or silicon oxynitride. It is configured.
  • the first TFT 9a is electrically connected to the corresponding gate line 14g and source line 18f in each sub-pixel P, as shown in FIG.
  • the first TFT 9a includes a semiconductor layer 12a, a gate insulating film 13, a gate electrode 14a, a first interlayer insulating film 15, a second interlayer insulating film 17, and a semiconductor layer 12a, a gate insulating film 13, a gate electrode 14a, which are provided on the base coat film 11 in this order. It has a source electrode 18a and a drain electrode 18b.
  • the semiconductor layer 12a is formed in an island shape on the base coat film 11 as shown in FIG. have.
  • the gate insulating film 13 is provided so as to cover the semiconductor layer 12a. Further, as shown in FIG. 3, the gate electrode 14a is provided on the gate insulating film 13 so as to overlap with the channel region of the semiconductor layer 12a. Also, as shown in FIG. 3, the first interlayer insulating film 15 and the second interlayer insulating film 17 are provided in order so as to cover the gate electrode 14a. 3, the source electrode 18a and the drain electrode 18b are provided on the second interlayer insulating film 17 so as to be separated from each other. 3, the source electrode 18a and the drain electrode 18b are connected through respective contact holes formed in the laminated film of the gate insulating film 13, the first interlayer insulating film 15 and the second interlayer insulating film 17.
  • the source electrode 18a and the drain electrode 18b, as well as the source electrode 18c and the drain electrode 18d, which will be described later, are made of the same material as the source line 18f and the power supply line 18g and are formed in the same layer.
  • the second TFT 9b is electrically connected to the corresponding first TFT 9a and power supply line 18g in each sub-pixel P, as shown in FIG.
  • the second TFT 9b includes a semiconductor layer 12b, a gate insulating film 13, a gate electrode 14b, a first interlayer insulating film 15, a second interlayer insulating film 17, and a semiconductor layer 12b, a gate insulating film 13, a gate electrode 14b, and a semiconductor layer 12b. It has a source electrode 18c and a drain electrode 18d.
  • the semiconductor layer 12b is formed like an island on the base coat film 11 and has a channel region, a source region and a drain region.
  • the gate insulating film 13 is provided so as to cover the semiconductor layer 12b, as shown in FIG.
  • the gate electrode 14b is provided on the gate insulating film 13 so as to overlap with the channel region of the semiconductor layer 12b.
  • the first interlayer insulating film 15 and the second interlayer insulating film 17 are provided in order so as to cover the gate electrode 14b.
  • the source electrode 18c and the drain electrode 18d are provided on the second interlayer insulating film 17 so as to be separated from each other, as shown in FIG.
  • the source electrode 18c and the drain electrode 18d are connected through respective contact holes formed in the laminated film of the gate insulating film 13, the first interlayer insulating film 15 and the second interlayer insulating film 17. It is electrically connected to the source region and the drain region of the semiconductor layer 12b.
  • the top gate type first TFT 9a and the second TFT 9b are exemplified, but the first TFT 9a and the second TFT 9b may be bottom gate type TFTs.
  • the capacitor 9c is electrically connected to the corresponding first TFT 9a and power supply line 18g in each sub-pixel P, as shown in FIG.
  • the capacitor 9c is provided so as to cover the lower conductive layer 14c formed in the same layer with the same material as the gate line 14g and the gate electrodes 14a and 14b. and an upper conductive layer 16c provided on the first interlayer insulating film 15 so as to overlap with the lower conductive layer 14c.
  • the upper conductive layer 16c is electrically connected to the power line 18g through a contact hole formed in the second interlayer insulating film 17, as shown in FIG.
  • the planarizing film 19a has a flat surface in the display area D, and is made of, for example, an organic resin material such as polyimide resin or acrylic resin, or a polysiloxane-based SOG (spin on glass) material.
  • the organic EL element layer 30 includes a plurality of organic EL elements 25 provided as a plurality of light emitting elements arranged in a matrix corresponding to a plurality of sub-pixels P, and each organic EL element 25 .
  • An edge cover 22a is provided in a lattice pattern in common with all the sub-pixels P so as to cover the peripheral edge of the first electrode 21a of the element 25, which will be described later.
  • the organic EL element 25 includes a first electrode 21a provided on the planarizing film 19a of the TFT layer 20 and a light-emitting function layer provided on the first electrode 21a. and a second electrode 24 provided on the organic EL layer 23 .
  • the first electrode 21a is electrically connected to the drain electrode 18d of the second TFT 9b of each sub-pixel P through a contact hole formed in the planarizing film 19a, as shown in FIG. Also, the first electrode 21 a has a function of injecting holes into the organic EL layer 23 .
  • the first electrode 21a is more preferably made of a material having a large work function in order to improve the efficiency of injecting holes into the organic EL layer 23 .
  • examples of materials constituting the first electrode 21a include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), and gold (Au).
  • the material forming the first electrode 21a may be an alloy such as astatine (At)/astatine oxide (AtO 2 ).
  • the material forming the first electrode 21a is, for example, a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), or indium zinc oxide (IZO). There may be.
  • the first electrode 21a may be formed by laminating a plurality of layers made of the above materials. Compound materials having a large work function include, for example, indium tin oxide (ITO) and indium zinc oxide (IZO).
  • the organic EL layer 23 includes a hole injection layer 1, a hole transport layer 2, a light emitting layer 3, an electron transport layer 4 and an electron injection layer 5 which are provided in this order on the first electrode 21a. ing.
  • the hole injection layer 1 is also called an anode buffer layer, and has the function of bringing the energy levels of the first electrode 21 a and the organic EL layer 23 closer to each other and improving the efficiency of hole injection from the first electrode 21 a to the organic EL layer 23 .
  • Examples of materials constituting the hole injection layer 1 include triazole derivatives, oxadiazole derivatives, imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, phenylenediamine derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, stilbene derivatives and the like.
  • the hole transport layer 2 has the function of improving the transport efficiency of holes from the first electrode 21 a to the organic EL layer 23 .
  • Examples of materials constituting the hole transport layer 2 include porphyrin derivatives, aromatic tertiary amine compounds, styrylamine derivatives, polyvinylcarbazole, poly-p-phenylene vinylene, polysilane, triazole derivatives, and oxadiazole.
  • the light-emitting layer 3 In the light-emitting layer 3, holes and electrons are injected from the first electrode 21a and the second electrode 24 when a voltage is applied by the first electrode 21a and the second electrode 24, and the holes and electrons recombine. area.
  • the light-emitting layer 3 is made of a material with high light-emitting efficiency. Examples of materials constituting the light-emitting layer 3 include metal oxinoid compounds [8-hydroxyquinoline metal complex], naphthalene derivatives, anthracene derivatives, diphenylethylene derivatives, vinylacetone derivatives, triphenylamine derivatives, butadiene derivatives, and coumarin derivatives.
  • the electron transport layer 4 has a function of efficiently transferring electrons to the light emitting layer 3 .
  • the materials constituting the electron transport layer 4 include, for example, organic compounds such as oxadiazole derivatives, triazole derivatives, benzoquinone derivatives, naphthoquinone derivatives, anthraquinone derivatives, tetracyanoanthraquinodimethane derivatives, diphenoquinone derivatives, and fluorenone derivatives. , silole derivatives, and metal oxinoid compounds.
  • the electron injection layer 5 has a function of bringing the energy levels of the second electrode 24 and the organic EL layer 23 close to each other and improving the efficiency of electron injection from the second electrode 24 to the organic EL layer 23. With this function, The driving voltage of the organic EL element 25 can be lowered.
  • the electron injection layer 5 is also called a cathode buffer layer.
  • examples of materials constituting the electron injection layer 5 include lithium fluoride (LiF), magnesium fluoride (MgF 2 ), calcium fluoride (CaF 2 ), strontium fluoride (SrF 2 ), and barium fluoride.
  • inorganic alkali compounds such as (BaF 2 ), aluminum oxide (Al 2 O 3 ), strontium oxide (SrO), and the like.
  • the second electrode 24 is provided so as to cover each organic EL layer 23 and the edge cover 22a, as shown in FIG. Also, the second electrode 24 has a function of injecting electrons into the organic EL layer 23 . Moreover, the second electrode 24 is more preferably made of a material with a small work function in order to improve the efficiency of injecting electrons into the organic EL layer 23 .
  • materials constituting the second electrode 24 include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), and gold (Au).
  • the second electrode 24 is composed of, for example, magnesium (Mg)/copper (Cu), magnesium (Mg)/silver (Ag), sodium (Na)/potassium (K), astatine (At)/astatin oxide (AtO 2 ), lithium (Li)/aluminum (Al), lithium (Li)/calcium (Ca)/aluminum (Al), lithium fluoride (LiF)/calcium (Ca)/aluminum (Al), etc.
  • the second electrode 24 may be formed of conductive oxides such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO). .
  • the second electrode 24 may be formed by laminating a plurality of layers made of the above materials.
  • materials with a small work function include magnesium (Mg), lithium (Li), lithium fluoride (LiF), magnesium (Mg)/copper (Cu), magnesium (Mg)/silver (Ag), sodium (Na)/potassium (K), lithium (Li)/aluminum (Al), lithium (Li)/calcium (Ca)/aluminum (Al), lithium fluoride (LiF)/calcium (Ca)/aluminum (Al) etc.
  • the edge cover 22a is made of, for example, an organic resin material such as polyimide resin or acrylic resin, or a polysiloxane-based SOG material.
  • an organic resin material such as polyimide resin or acrylic resin
  • a polysiloxane-based SOG material As shown in FIG. 3, part of the surface of the edge cover 22a protrudes upward in the drawing and serves as a pixel photospacer provided like an island.
  • the sealing film 40 includes a first inorganic sealing film 36 provided to cover the second electrode 24 and an organic sealing film 36 provided on the first inorganic sealing film 36 . It has a stop film 37 and a second inorganic sealing film 38 provided so as to cover the organic sealing film 37, and has a function of protecting the organic EL layer 23 from moisture, oxygen, and the like.
  • the first inorganic sealing film 36 and the second inorganic sealing film 38 are made of, for example, silicon oxide (SiO 2 ), aluminum oxide (Al 2 O 3 ), or trisilicon tetranitride (Si 3 N 4 ).
  • the organic sealing film 37 is made of an organic material such as an acrylic resin, a polyurea resin, a parylene resin, a polyimide resin, or a polyamide resin.
  • a first dam is provided in a frame shape so as to surround the display area D and overlap the peripheral edge of the organic sealing film 37. It is provided with a wall Wa and a second damming wall Wb provided in a frame shape so as to surround the first damming wall Wa.
  • the first dam wall Wa is provided on a lower resin layer 19b formed in the same layer by the same material as the flattening film 19a, and on the lower resin layer 19b and formed of the same material as the edge cover 22a. and a metal layer 21b provided between the lower resin layer 19b and the upper resin layer 22c.
  • the metal layer 21b is provided in a substantially C shape so as to overlap the trench G, the first dam wall Wa, and the second dam wall Wb in the frame area F.
  • the metal layer 21b is made of the same material as the first electrode 21a and is formed in the same layer.
  • the second dam wall Wb is provided on a lower resin layer 19c formed in the same layer as the flattening film 19a and made of the same material as the planarizing film 19a, and is provided on the lower resin layer 19c and is made of the same material as the edge cover 22a. and a metal layer 21b provided between the lower resin layer 19c and the upper resin layer 22d.
  • the organic EL display device 50 extends wide at the opening of the trench G in the frame area F, and extends linearly inside the trench G on the display area D side.
  • a first frame wiring 18h extending to the terminal portion T is provided at both ends on the opposite side.
  • the first frame wiring 18h is electrically connected to the power supply line 18g on the display area D side of the frame area F, and is configured to receive a high power supply voltage (ELVDD) at the terminal portion T.
  • the first frame wiring 18h and the second frame wiring 18i which will be described later, are formed in the same layer with the same material as the source line 18f and the power supply line 18g.
  • the organic EL display device 50 is provided in a substantially C-shape outside the trench G so as to overlap the first dam wall Wa and the second dam wall Wb in the frame region F. , the second frame wiring 18i extending to the terminal portion T at both ends thereof.
  • the second frame wiring 18i is electrically connected to the second electrode 24 via the metal layer 21b formed in the trench G, and is connected to the terminal portion T at a low power supply voltage (ELVSS ) is configured to be entered.
  • ELVSS low power supply voltage
  • the organic EL display device 50 includes a peripheral photospacer S in the frame area F so as to protrude upward in the drawings.
  • the peripheral photospacer S is provided on the lower resin layer 19d formed in the same layer as the flattening film 19a with the same material, and on the lower resin layer 19d. It has a plurality of upper resin layers 22b formed in the same layer with the same material as 22a, and a metal layer 21b provided between the lower resin layer 19d and each upper resin layer 22b.
  • the organic EL display device 50 in each sub-pixel P, by inputting a gate signal to the first TFT 9a through the gate line 14g, the first TFT 9a is turned on, and the gate electrode of the second TFT 9b is turned on through the source line 18f. 14b and the capacitor 9c, and a current from the power supply line 18g corresponding to the gate voltage of the second TFT 9b is supplied to the organic EL layer 23 of the organic EL element 25, whereby the light emitting layer 3 of the organic EL layer 23 It is configured to emit light to display an image.
  • the gate voltage of the second TFT 9b is held by the capacitor 9c. maintained.
  • the method for manufacturing the organic EL display device 50 of this embodiment includes a TFT layer forming step, a first electrode forming step, an edge cover forming step, an organic EL layer forming step, and a second electrode forming step.
  • a formation process and a sealing film formation process are provided.
  • FIG. 7 is a cross-sectional view schematically showing the resin coating material forming step of the edge cover forming step in the organic EL element layer step.
  • 8 is a cross-sectional view schematically showing a dummy electrode removing step in the edge cover forming step subsequent to FIG. 9 is a cross-sectional view schematically showing the ashing step of the edge cover forming step following FIG. 8. As shown in FIG.
  • a base coat film 11, a first TFT 9a, a second TFT 9b, a capacitor 9c, and a flattening film 19a are formed on the surface of a resin substrate layer 10 formed on a glass substrate using a well-known method to form the TFT layer 20.
  • ⁇ Organic EL element layer forming step (light emitting element layer forming step)>
  • a metal reflective film such as a silver film is formed by, for example, a sputtering method.
  • a plurality of first electrodes 21a are formed in a matrix in the display region D and a plurality of first electrodes 21a are formed in the frame region F by performing lithography processing, etching processing with an etchant containing phosphoric acid, nitric acid and acetic acid, and resist stripping processing.
  • a plurality of dummy electrodes 21d are formed in a frame shape so as to surround the first electrode 21a (first electrode forming step).
  • the plurality of dummy electrodes 21d are provided in a plurality of columns such as four columns, for example.
  • the plurality of dummy electrodes 21d are formed so that the pattern density of the plurality of dummy electrodes 21d is the same as the pattern density of the plurality of first electrodes 21a.
  • the plurality of dummy electrodes 21d are provided on the planarizing film 19a in the region overlapping the first frame wiring 18h in the frame region F, for example, in the cross-sectional view of FIG.
  • the surface of the substrate on which the plurality of first electrodes 21a and the plurality of dummy electrodes 21d are formed is coated with a polyimide-based photosensitive resin film 22 by, for example, a spin coating method or a slit coating method.
  • a resin coating material 22e is formed as shown in FIG. 7 (resin coating material forming process/edge cover forming process).
  • the resin coating material 22e is provided so as to cover the plurality of first electrodes 21a and expose the plurality of dummy electrodes 21d.
  • the portion corresponding to the peripheral end portion of each first electrode 21a is thinner than the portion corresponding to the peripheral end portion.
  • the resin coating material 22e can be formed by exposing the photosensitive resin film 22 by half exposure using a halftone mask or a graytone mask.
  • a plurality of dummy electrodes 21d exposed from the resin coating material 22e are removed by etching with an etchant containing phosphoric acid, nitric acid and acetic acid (dummy electrode removing process/edge cover forming process).
  • an edge cover 22a is formed as shown in FIG. 9 (ashing process/edge cover forming process).
  • organic EL layers 23 (hole injection layer 1, hole transport layer 2, light emitting layer 3, electron transport layer 4, An electron injection layer 5) is formed (organic EL layer forming step (light-emitting functional layer forming step)).
  • an ITO film is formed by, for example, a vacuum deposition method to cover the organic EL layers 23 and the edge cover to form the second electrode 24 (second electrode forming step).
  • the organic EL element layer 30 can be formed as described above.
  • ⁇ Sealing film forming process> First, using a mask, an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is applied to the surface of the substrate on which the organic EL element layer 30 formed in the organic EL element layer forming step is formed. is deposited by a plasma CVD (chemical vapor deposition) method to form the first inorganic sealing film 36 .
  • a plasma CVD chemical vapor deposition
  • the organic sealing film 37 is formed by forming a film of an organic resin material such as an acrylic resin on the substrate surface on which the first inorganic sealing film 36 is formed, for example, by an inkjet method.
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is formed by plasma CVD on the surface of the substrate on which the organic sealing film 37 is formed, using a mask. 2. By forming the inorganic sealing film 38, the sealing film 40 is formed.
  • a laser beam is irradiated from the glass substrate side of the resin substrate layer 10, thereby removing the glass from the lower surface of the resin substrate layer 10.
  • the substrate is peeled off, and a protective sheet (not shown) is attached to the lower surface of the resin substrate layer 10 from which the glass substrate has been peeled off.
  • the organic EL display device 50 of this embodiment can be manufactured.
  • FIGS. 10 and 11 are tables showing experimental results of an example and a comparative example of the manufacturing method of the organic EL display device 50.
  • FIG. 10 and 11 are tables showing experimental results of an example and a comparative example of the manufacturing method of the organic EL display device 50.
  • the design dimensions of the first electrodes are 39.2 ⁇ m long ⁇ 42.7 ⁇ m wide, and the design pitch is 44.0 ⁇ m long ⁇ 49.0 ⁇ m wide.
  • the design dimensions were 39.2 ⁇ m long ⁇ 42.7 ⁇ m wide, and the design pitch was 44.0 ⁇ m long ⁇ 49.0 ⁇ m wide.
  • the formation of the dummy electrode 21d is omitted in the first electrode formation process, and the photosensitive resin film 22 in the resin coating material formation process of the edge cover formation process is subjected to prebaking, full exposure, and development.
  • the edge cover 22a was formed in one step by performing post-baking and post-baking.
  • the design dimensions of the first electrodes were 39.2 ⁇ m long ⁇ 42.7 ⁇ m wide, and the design pitch was 44.0 ⁇ m long ⁇ 49.0 ⁇ m wide.
  • the vertical and horizontal sizes of the first electrodes were measured with a laser microscope to evaluate variations in the size of the first electrodes.
  • the size measurement point on a 2.13-inch rectangular panel in plan view, the position of about 1/4 from the end of one long side of a pair of long sides (the circled number in the outer periphery in the table 1), a position about 1/2 from the end (circled number 2 in the outer periphery in the table), and a position about 3/4 from the end (circled number 3 in the outer periphery in the table), and a pair of long sides Approximately 1/4 position from the end of the intermediate line located in the middle between It is about 3/4 position from the center (circled number 3 in the center of the table).
  • the difference between the central portion and the outer peripheral portion was 0.20 ⁇ m in the vertical direction and 0.24 ⁇ m in the horizontal direction in the example, and the difference in the comparative example was shown in the table of FIG.
  • the difference between the central portion and the outer peripheral portion was 1.24 ⁇ m in length and 1.41 ⁇ m in width. Therefore, in the example, the difference between the central portion and the outer peripheral portion was 16.1% in the vertical direction and 17.0% in the horizontal direction of the comparative example. , the improvement effect was confirmed.
  • each of the plurality of first electrodes 21a is surrounded by A plurality of dummy electrodes 21d of the same material as the first electrodes 21a are formed, and in the edge cover forming step, the plurality of dummy electrodes 21d are removed before the edge cover 22a is formed. Therefore, in the first electrode forming step, by patterning a metal reflective film such as a silver film by etching, a plurality of first electrodes 21a are formed in a matrix in the display area D, and the plurality of first electrodes 21a are formed in a matrix.
  • a plurality of dummy electrodes 21d are formed in a frame shape around it.
  • the difference in pattern density between the central first electrode 21a and the peripheral first electrode 21a is relatively small. It is smaller than the difference in size between the relatively large central first electrode 21a and the dummy electrode 21d.
  • the difference in etching rate between the central first electrode 21a and the outer peripheral first electrode 21a becomes small, so the size of the first electrode 21a arranged in the display area D is small. can be suppressed, the occurrence of display unevenness can be suppressed, and display quality can be ensured.
  • the edge cover forming step includes exposing the photosensitive resin film 22 by half exposure to cover the plurality of first electrodes 21a to cover each of the first electrodes 21a. a step of forming a resin coating material 22e whose portion corresponding to a portion other than the peripheral end portion is thinner than the portion corresponding to the peripheral end portion of each first electrode 21a; and removing a plurality of dummy electrodes 21d exposed from the resin coating material 22a. and a step of thinning the resin coating material 22e by ashing to form the edge cover 22a.
  • the resin coating material 22e is formed without adding a photomask, and the resin coating material 22e is transformed to form the edge cover 22a.
  • the display device 50 can be manufactured at low cost.
  • an organic EL layer having a five-layer laminate structure of a hole injection layer, a hole transport layer, a light-emitting layer, an electron transport layer, and an electron injection layer was exemplified. It may have a three-layered structure of a layer-cum-hole-transporting layer, a light-emitting layer, and an electron-transporting layer-cum-electron-injecting layer.
  • the organic EL display device in which the first electrode is the anode and the second electrode is the cathode was exemplified. , and can also be applied to an organic EL display device in which the second electrode is an anode.
  • the organic EL display device in which the electrode of the TFT connected to the first electrode is used as the drain electrode is exemplified. It can also be applied to a so-called organic EL display device.
  • an organic EL display device is exemplified as a display device, but the present invention can also be applied to a display device such as an active matrix drive type liquid crystal display device, for example.
  • an organic EL display device was described as an example of a display device.
  • QLED Quantum-dot light emitting diode
  • the present invention is useful for flexible display devices.
  • Second blocking wall 10 Resin substrate layer (base substrate) 19a planarizing films 19b, 19c, 19d lower resin layer 20 TFT layer (thin film transistor layer) 21a first electrode 21b metal layer 21d dummy electrode 22 photosensitive resin film 22a edge covers 22b, 22c, 22d upper resin layer 22e resin coating material 23 organic EL layer (organic electroluminescence layer, light emitting functional layer) 24 Second electrode 30 Organic EL element layer (light emitting element layer) 36 First inorganic sealing film 37 Organic sealing film 38 Second inorganic sealing film 40 Sealing film 50 Organic EL display device

Abstract

発光素子層形成工程は、薄膜トランジスタ層上に複数の第１電極（２１ａ）を形成する工程と、各第１電極（２１ａ）の周端部を覆うようにエッジカバーを形成する工程と、エッジカバーから露出する各第１電極（２１ａ）上に発光機能層を形成する工程と、各発光機能層及びエッジカバーを覆うように第２電極を形成する工程とを備え、第１電極を形成する工程では、複数の第１電極（２１ａ）を形成する際にその周囲に各第１電極（２１ａ）と同一材料の複数のダミー電極（２１ｄ）を形成し、エッジカバーを形成する工程では、エッジカバーが形成される前に複数のダミー電極（２１ｄ）を除去する。

Description

表示装置の製造方法
　本発明は、表示装置の製造方法に関するものである。
　近年、液晶表示装置に代わる表示装置として、有機エレクトロルミネッセンス（electroluminescence、以下、「ＥＬ」とも称する）素子を用いた自発光型の有機ＥＬ表示装置が注目されている。ここで、トップエミッション構造の有機ＥＬ表示装置は、画像表示を行う表示領域を構成する複数のサブ画素に対応して複数の第１電極（反射電極）、複数の有機ＥＬ層及び共通の第２電極（透明電極）が順に積層された有機ＥＬ素子層を備えている。
　例えば、特許文献１には、モリブデンを含む積層構造の反射電極を形成する際に、硝酸、酢酸及びリン酸を含有する水溶液（弱酸性エッチング液）で一括エッチングした後に、オゾン水溶液で選択的にエッチングして、反射電極の外縁形状を均一化する製造方法が開示されている。
国際公開第２０１８／１５９５１０号
　ところで、有機ＥＬ表示装置では、表示領域の周囲に額縁領域が設けられ、表示領域において、複数の第１電極がマトリクス状に配置されているものの、額縁領域側の第１電極は、設計した大きさよりも小さく形成されることがある。そうなると、表示ムラとして視認されることにより、表示品位が低下してしまう。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、表示領域に配置された第１電極の大きさのばらつきを抑制することにある。
　上記目的を達成するために、本発明に係る表示装置の製造方法は、ベース基板上に薄膜トランジスタ層を形成する薄膜トランジスタ層形成工程と、上記薄膜トランジスタ層上に表示領域を構成する複数のサブ画素に対応して複数の第１電極、複数の発光機能層及び共通の第２電極が順に積層された発光素子層を形成する発光素子層形成工程とを備える表示装置の製造方法であって、上記発光素子層形成工程は、上記薄膜トランジスタ層上に上記複数の第１電極を形成する第１電極形成工程と、上記各第１電極の周端部を覆うようにエッジカバーを形成するエッジカバー形成工程と、上記エッジカバーから露出する上記各第１電極上に上記各発光機能層を形成する発光機能層形成工程と上記各発光機能層及び上記エッジカバーを覆うように上記第２電極を形成する第２電極形成工程とを備え、上記第１電極形成工程では、上記複数の第１電極を形成する際に該複数の第１電極の周囲に該各第１電極と同一材料の複数のダミー電極を形成し、上記エッジカバー形成工程では、上記エッジカバーが形成される前に上記複数のダミー電極を除去することを特徴とする。
　本発明によれば、表示領域に配置された第１電極の大きさのばらつきを抑制することができる。
図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の概略構成を示す平面図である。 図２は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の平面図である。 図３は、図１中のIII－III線に沿った有機ＥＬ表示装置の断面図である。 図４は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する薄膜トランジスタ層の等価回路図である。 図５は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する有機ＥＬ層の断面図である。 図６は、図１中のVI－VI線に沿った有機ＥＬ表示装置の額縁領域の断面図である。 図７は、本発明の第１の実施形態に係る有機ＥＬ表示装置を製造する方法を構成する有機ＥＬ素子層工程におけるエッジカバー形成工程の樹脂被覆材形成工程を概略的に示す断面図である。 図８は、図７に続くエッジカバー形成工程のダミー電極除去工程を概略的に示す断面図である。 図９は、図８に続くエッジカバー形成工程のアッシング工程を概略的に示す断面図である。 図１０は、本発明の第１の実施形態に係る有機ＥＬ表示装置の製造方法の実施例の実験結果を示す表である。 図１１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の製造方法の比較例の実験結果を示す表である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《第１の実施形態》
　図１～図１１は、本発明に係る表示装置の製造方法の第１の実施形態を示している。なお、以下の各実施形態では、発光素子層を備えた表示装置として、有機ＥＬ素子層を備えた有機ＥＬ表示装置を例示する。ここで、図１は、本実施形態の有機ＥＬ表示装置５０の概略構成を示す平面図である。また、図２は、有機ＥＬ表示装置５０の表示領域Ｄの平面図である。また、図３は、図１中のIII－III線に沿った有機ＥＬ表示装置５０の断面図である。また、図４は、有機ＥＬ表示装置５０を構成する薄膜トランジスタ層２０の等価回路図である。また、図５は、有機ＥＬ表示装置５０を構成する有機ＥＬ層２３の断面図である。また、図６は、図１中のVI－VI線に沿った有機ＥＬ表示装置５０の額縁領域Ｆの断面図である。
　有機ＥＬ表示装置５０は、図１に示すように、例えば、矩形状に設けられた画像表示を行う表示領域Ｄと、表示領域Ｄの周囲に矩形枠状に設けられた額縁領域Ｆとを備えている。なお、本実施形態では、矩形状の表示領域Ｄを例示したが、この矩形状には、例えば、辺が円弧状になった形状、角部が円弧状になった形状、辺の一部に切り欠きがある形状等の略矩形状も含まれる。
　表示領域Ｄには、図２に示すように、複数のサブ画素Ｐがマトリクス状に配列されている。また、表示領域Ｄでは、図２に示すように、例えば、赤色の表示を行うための赤色発光領域Ｌｒを有するサブ画素Ｐ、緑色の表示を行うための緑色発光領域Ｌｇを有するサブ画素Ｐ、及び青色の表示を行うための青色発光領域Ｌｂを有するサブ画素Ｐが互いに隣り合うように設けられている。なお、表示領域Ｄでは、例えば、赤色発光領域Ｌｒ、緑色発光領域Ｌｇ及び青色発光領域Ｌｂを有する隣り合う３つのサブ画素Ｐにより、１つの画素が構成されている。
　額縁領域Ｆの図１中の右端部には、端子部Ｔが一方向（図中の縦方向）に延びるように設けられている。また、額縁領域Ｆにおいて、図１に示すように、表示領域Ｄ及び端子部Ｔの間には、図中の縦方向を折り曲げの軸として、例えば、１８０°に（Ｕ字状に）折り曲げ可能な折り曲げ部Ｂが一方向（図中の縦方向）に延びるように設けられている。また、額縁領域Ｆにおいて、後述する平坦化膜１９ａには、図１、図３及び図６に示すように、平面視で略Ｃ状のトレンチＧが平坦化膜１９ａを貫通するように設けられている。ここで、トレンチＧは、図１に示すように、平面視で端子部Ｔ側が開口するように略Ｃ字状に設けられている。
　有機ＥＬ表示装置５０は、図３及び図６に示すように、ベース基板として設けられた樹脂基板層１０と、樹脂基板層１０上に設けられた薄膜トランジスタ（thin film transistor、以下、「ＴＦＴ」とも称する）層２０と、ＴＦＴ層２０上に発光素子層として設けられた有機ＥＬ素子層３０と、有機ＥＬ素子層３０上に設けられた封止膜４０とを備えている。
　樹脂基板層１０は、例えば、ポリイミド樹脂等により構成されている。
　ＴＦＴ層２０は、図３に示すように、樹脂基板層１０上に設けられたベースコート膜１１と、ベースコート膜１１上に設けられた複数の第１ＴＦＴ９ａ、複数の第２ＴＦＴ９ｂ及び複数のキャパシタ９ｃと、各第１ＴＦＴ９ａ、各第２ＴＦＴ９ｂ及び各キャパシタ９ｃ上に設けられた平坦化膜１９ａとを備えている。ここで、ＴＦＴ層２０では、図２及び図４に示すように、図中の横方向に互いに平行に延びるように複数のゲート線１４ｇが設けられている。また、ＴＦＴ層２０では、図２及び図４に示すように、図中の縦方向に互いに平行に延びるように複数のソース線１８ｆが設けられている。また、ＴＦＴ層２０では、図２及び図４に示すように、図中の縦方向に互いに平行に延びるように複数の電源線１８ｇが設けられている。そして、各電源線１８ｇは、図２に示すように、各ソース線１８ｆと隣り合うように設けられている。また、ＴＦＴ層２０では、図４に示すように、サブ画素Ｐ毎に、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及びキャパシタ９ｃが設けられている。
　ベースコート膜１１、後述するゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。
　第１ＴＦＴ９ａは、図４に示すように、各サブ画素Ｐにおいて、対応するゲート線１４ｇ及びソース線１８ｆに電気的に接続されている。また、第１ＴＦＴ９ａは、図３に示すように、ベースコート膜１１上に順に設けられた半導体層１２ａ、ゲート絶縁膜１３、ゲート電極１４ａ、第１層間絶縁膜１５、第２層間絶縁膜１７、並びにソース電極１８ａ及びドレイン電極１８ｂを備えている。ここで、半導体層１２ａは、例えば、ＬＴＰＳ（low temperature polysilicon）等のポリシリコン膜により、図３に示すように、ベースコート膜１１上に島状に設けられ、チャネル領域、ソース領域及びドレイン領域を有している。また、ゲート絶縁膜１３は、図３に示すように、半導体層１２ａを覆うように設けられている。また、ゲート電極１４ａは、図３に示すように、ゲート絶縁膜１３上に半導体層１２ａのチャネル領域と重なるように設けられている。また、第１層間絶縁膜１５及び第２層間絶縁膜１７は、図３に示すように、ゲート電極１４ａを覆うように順に設けられている。また、ソース電極１８ａ及びドレイン電極１８ｂは、図３に示すように、第２層間絶縁膜１７上に互いに離間するように設けられている。また、ソース電極１８ａ及びドレイン電極１８ｂは、図３に示すように、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して、半導体層１２ａのソース領域及びドレイン領域にそれぞれ電気的に接続されている。なお、ソース電極１８ａ及びドレイン電極１８ｂ、並びに後述するソース電極１８ｃ及びドレイン電極１８ｄは、ソース線１８ｆ及び電源線１８ｇと同一材料により同一層に形成されている。
　第２ＴＦＴ９ｂは、図４に示すように、各サブ画素Ｐにおいて、対応する第１ＴＦＴ９ａ及び電源線１８ｇに電気的に接続されている。また、第２ＴＦＴ９ｂは、図３に示すように、ベースコート膜１１上に順に設けられた半導体層１２ｂ、ゲート絶縁膜１３、ゲート電極１４ｂ、第１層間絶縁膜１５、第２層間絶縁膜１７、並びにソース電極１８ｃ及びドレイン電極１８ｄを備えている。ここで、半導体層１２ｂは、例えば、ＬＴＰＳ等のポリシリコン膜により、図３に示すように、ベースコート膜１１上に島状に設けられ、チャネル領域、ソース領域及びドレイン領域を有している。また、ゲート絶縁膜１３は、図３に示すように、半導体層１２ｂを覆うように設けられている。また、ゲート電極１４ｂは、図３に示すように、ゲート絶縁膜１３上に半導体層１２ｂのチャネル領域と重なるように設けられている。また、第１層間絶縁膜１５及び第２層間絶縁膜１７は、図３に示すように、ゲート電極１４ｂを覆うように順に設けられている。また、ソース電極１８ｃ及びドレイン電極１８ｄは、図３に示すように、第２層間絶縁膜１７上に互いに離間するように設けられている。また、ソース電極１８ｃ及びドレイン電極１８ｄは、図３に示すように、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して、半導体層１２ｂのソース領域及びドレイン領域にそれぞれ電気的に接続されている。
　なお、本実施形態では、トップゲート型の第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂを例示したが、第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂは、ボトムゲート型のＴＦＴであってもよい。
　キャパシタ９ｃは、図４に示すように、各サブ画素Ｐにおいて、対応する第１ＴＦＴ９ａ及び電源線１８ｇに電気的に接続されている。ここで、キャパシタ９ｃは、図３に示すように、ゲート線１４ｇ、ゲート電極１４ａ及び１４ｂと同一材料により同一層に形成された下側導電層１４ｃと、下側導電層１４ｃを覆うように設けられた第１層間絶縁膜１５と、第１層間絶縁膜１５上に下側導電層１４ｃと重なるように設けられた上側導電層１６ｃとを備えている。なお、上側導電層１６ｃは、図３に示すように、第２層間絶縁膜１７に形成されたコンタクトホールを介して電源線１８ｇに電気的に接続されている。
　平坦化膜１９ａは、表示領域Ｄにおいて、平坦な表面を有し、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のＳＯＧ（spin on glass）材料等により構成されている。
　有機ＥＬ素子層３０は、図３に示すように、複数のサブ画素Ｐに対応して、マトリクス状に配列するように複数の発光素子として設けられた複数の有機ＥＬ素子２５と、各有機ＥＬ素子２５の後述する第１電極２１ａの周端部を覆うように全てのサブ画素Ｐに共通して格子状に設けられたエッジカバー２２ａとを備えている。
　有機ＥＬ素子２５は、図３に示すように、各サブ画素Ｐにおいて、ＴＦＴ層２０の平坦化膜１９ａ上に設けられた第１電極２１ａと、第１電極２１ａ上に発光機能層として設けられた有機ＥＬ層２３と、有機ＥＬ層２３上に設けられた第２電極２４とを備えている。
　第１電極２１ａは、図３に示すように、平坦化膜１９ａに形成されたコンタクトホールを介して、各サブ画素Ｐの第２ＴＦＴ９ｂのドレイン電極１８ｄに電気的に接続されている。また、第１電極２１ａは、有機ＥＬ層２３にホール（正孔）を注入する機能を有している。また、第１電極２１ａは、有機ＥＬ層２３への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第１電極２１ａを構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）、スズ（Ｓｎ）等の金属材料が挙げられる。また、第１電極２１ａを構成する材料は、例えば、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）等の合金であっても構わない。さらに、第１電極２１ａを構成する材料は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）のような導電性酸化物等であってもよい。また、第１電極２１ａは、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等が挙げられる。
　有機ＥＬ層２３は、図５に示すように、第１電極２１ａ上に順に設けられた正孔注入層１、正孔輸送層２、発光層３、電子輸送層４及び電子注入層５を備えている。
　正孔注入層１は、陽極バッファ層とも呼ばれ、第１電極２１ａと有機ＥＬ層２３とのエネルギーレベルを近づけ、第１電極２１ａから有機ＥＬ層２３への正孔注入効率を改善する機能を有している。ここで、正孔注入層１を構成する材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体等が挙げられる。
　正孔輸送層２は、第１電極２１ａから有機ＥＬ層２３への正孔の輸送効率を向上させる機能を有している。ここで、正孔輸送層２を構成する材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ－ｐ－フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛等が挙げられる。
　発光層３は、第１電極２１ａ及び第２電極２４による電圧印加の際に、第１電極２１ａ及び第２電極２４から正孔及び電子がそれぞれ注入されると共に、正孔及び電子が再結合する領域である。ここで、発光層３は、発光効率が高い材料により形成されている。そして、発光層３を構成する材料としては、例えば、金属オキシノイド化合物［８－ヒドロキシキノリン金属錯体］、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンズチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ－ｐ－フェニレンビニレン、ポリシラン等が挙げられる。
　電子輸送層４は、電子を発光層３まで効率良く移動させる機能を有している。ここで、電子輸送層４を構成する材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物等が挙げられる。
　電子注入層５は、第２電極２４と有機ＥＬ層２３とのエネルギーレベルを近づけ、第２電極２４から有機ＥＬ層２３へ電子が注入される効率を向上させる機能を有し、この機能により、有機ＥＬ素子２５の駆動電圧を下げることができる。なお、電子注入層５は、陰極バッファ層とも呼ばれている。ここで、電子注入層５を構成する材料としては、例えば、フッ化リチウム（ＬｉＦ）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）のような無機アルカリ化合物、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ストロンチウム（ＳｒＯ）等が挙げられる。
　第２電極２４は、図３に示すように、各有機ＥＬ層２３及びエッジカバー２２ａを覆うように設けられている。また、第２電極２４は、有機ＥＬ層２３に電子を注入する機能を有している。また、第２電極２４は、有機ＥＬ層２３への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。ここで、第２電極２４を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ナトリウム（Ｎａ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）等が挙げられる。また、第２電極２４は、例えば、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等の合金により形成されていてもよい。また、第２電極２４は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等の導電性酸化物により形成されていてもよい。また、第２電極２４は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数が小さい材料としては、例えば、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、フッ化リチウム（ＬｉＦ）、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等が挙げられる。
　エッジカバー２２ａは、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のＳＯＧ材料等により構成されている。ここで、エッジカバー２２ａの表面の一部は、図３に示すように、図中の上方に突出して、島状に設けられた画素フォトスペーサになっている。
　封止膜４０は、図３及び図６に示すように、第２電極２４を覆うように設けられた第１無機封止膜３６と、第１無機封止膜３６上に設けられた有機封止膜３７と、有機封止膜３７を覆うように設けられた第２無機封止膜３８を備え、有機ＥＬ層２３を水分や酸素等から保護する機能を有している。ここで、第１無機封止膜３６及び第２無機封止膜３８は、例えば、酸化シリコン（ＳｉＯ２）や酸化アルミニウム（Ａｌ２Ｏ３）、四窒化三ケイ素（Ｓｉ３Ｎ４）のような窒化シリコン（ＳｉＮｘ（ｘは正数））、炭窒化ケイ素（ＳｉＣＮ）等の無機材料により構成されている。また、有機封止膜３７は、例えば、アクリル樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂等の有機材料により構成されている。
　また、有機ＥＬ表示装置５０は、図１に示すように、額縁領域Ｆにおいて、表示領域Ｄを囲んで有機封止膜３７の周端部に重なるように枠状に設けられた第１堰き止め壁Ｗａと、第１堰き止め壁Ｗａを囲むように枠状に設けられた第２堰き止め壁Ｗｂとを備えている。
　第１堰き止め壁Ｗａは、図６に示すように、平坦化膜１９ａと同一材料により同一層に形成された下層樹脂層１９ｂと、下層樹脂層１９ｂ上に設けられ、エッジカバー２２ａと同一材料により同一層に形成された上層樹脂層２２ｃと、下層樹脂層１９ｂ及び上層樹脂層２２ｃの間に設けられた金属層２１ｂとを備えている。ここで、金属層２１ｂは、図６に示すように、額縁領域Ｆにおいて、トレンチＧ、第１堰き止め壁Ｗａ及び第２堰き止め壁Ｗｂと重なるように、略Ｃ字状に設けられている。なお、金属層２１ｂは、第１電極２１ａと同一材料により同一層に形成されている。
　第２堰き止め壁Ｗｂは、図６に示すように、平坦化膜１９ａと同一材料により同一層に形成された下層樹脂層１９ｃと、下層樹脂層１９ｃ上に設けられ、エッジカバー２２ａと同一材料により同一層に形成された上層樹脂層２２ｄと、下層樹脂層１９ｃ及び上層樹脂層２２ｄの間に設けられた金属層２１ｂとを備えている。
　また、有機ＥＬ表示装置５０は、図１に示すように、額縁領域Ｆにおいて、トレンチＧの開口した部分で幅広に延び、表示領域Ｄ側がトレンチＧの内側に線状に延び、表示領域Ｄの反対側の両端部が端子部Ｔに延びる第１額縁配線１８ｈを備えている。ここで、第１額縁配線１８ｈは、額縁領域Ｆの表示領域Ｄ側で電源線１８ｇに電気的に接続され、端子部Ｔで高電源電圧（ＥＬＶＤＤ）が入力されるように構成されている。また、第１額縁配線１８ｈ及び後述する第２額縁配線１８ｉは、ソース線１８ｆ及び電源線１８ｇと同一材料により同一層に形成されている。
　また、有機ＥＬ表示装置５０は、図１に示すように、額縁領域Ｆにおいて、第１堰き止め壁Ｗａ及び第２堰き止め壁Ｗｂと重なるように、トレンチＧの外側に略Ｃ状に設けられ、両端部が端子部Ｔに延びる第２額縁配線１８ｉを備えている。ここで、第２額縁配線１８ｉは、図６に示すように、トレンチＧに形成された金属層２１ｂを介して、第２電極２４に電気的に接続され、端子部Ｔで低電源電圧（ＥＬＶＳＳ）が入力されるように構成されている。
　また、有機ＥＬ表示装置５０は、図３及び図６に示すように、額縁領域Ｆにおいて、図中の上方に突出するように、周辺フォトスペーサＳを備えている。ここで、周辺フォトスペーサＳは、図３及び図６に示すように、平坦化膜１９ａと同一材料により同一層に形成された下層樹脂層１９ｄと、下層樹脂層１９ｄ上に設けられ、エッジカバー２２ａと同一材料により同一層に形成された複数の上層樹脂層２２ｂと、下層樹脂層１９ｄ及び各上層樹脂層２２ｂの間に設けられた金属層２１ｂとを備えている。
　上述した有機ＥＬ表示装置５０は、各サブ画素Ｐにおいて、ゲート線１４ｇを介して第１ＴＦＴ９ａにゲート信号を入力することにより、第１ＴＦＴ９ａをオン状態にし、ソース線１８ｆを介して第２ＴＦＴ９ｂのゲート電極１４ｂ及びキャパシタ９ｃにデータ信号を書き込み、第２ＴＦＴ９ｂのゲート電圧に応じた電源線１８ｇからの電流が有機ＥＬ素子２５の有機ＥＬ層２３に供給されることにより、有機ＥＬ層２３の発光層３が発光して、画像表示を行うように構成されている。なお、有機ＥＬ表示装置５０では、第１ＴＦＴ９ａがオフ状態になっても、第２ＴＦＴ９ｂのゲート電圧がキャパシタ９ｃによって保持されるので、次のフレームのゲート信号が入力されるまで発光層３による発光が維持される。
　次に、本実施形態の有機ＥＬ表示装置５０の製造方法について説明する。なお、本実施形態の有機ＥＬ表示装置５０の製造方法は、ＴＦＴ層形成工程と、第１電極形成工程、エッジカバー形成工程、有機ＥＬ層形成工程及び第２電極形成工程を含む有機ＥＬ素子層形成工程と、封止膜形成工程とを備える。ここで、図７は、有機ＥＬ素子層工程におけるエッジカバー形成工程の樹脂被覆材形成工程を概略的に示す断面図である。また、図８は、図７に続くエッジカバー形成工程のダミー電極除去工程を概略的に示す断面図である。また、図９は、図８に続くエッジカバー形成工程のアッシング工程を概略的に示す断面図である。
　＜ＴＦＴ層形成工程＞
　例えば、ガラス基板上に形成した樹脂基板層１０の表面に、周知の方法を用いて、ベースコート膜１１、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ、キャパシタ９ｃ、及び平坦化膜１９ａを形成して、ＴＦＴ層２０を形成する。
　＜有機ＥＬ素子層形成工程（発光素子層形成工程）＞
　まず、上記ＴＦＴ層形成工程で形成されたＴＦＴ層２０の平坦化膜１９ａ上に、例えば、スパッタリング法により、銀膜等の金属反射膜を成膜した後に、その金属反射膜に対して、フォトリソグラフィ処理、リン酸、硝酸及び酢酸を含むエッチャントによるエッチング処理、並びにレジストの剥離処理を行うことにより、表示領域Ｄに複数の第１電極２１ａをマトリクス状に形成すると共に、額縁領域Ｆに複数の第１電極２１ａを囲むように複数のダミー電極２１ｄを枠状に形成する（第１電極形成工程）。ここで、複数のダミー電極２１ｄは、例えば、４列等の複数列に設けられている。なお、第１電極形成工程では、複数のダミー電極２１ｄのパターン密度が複数の第１電極２１ａのパターン密度と同じになるように複数のダミー電極２１ｄを形成する。また、複数のダミー電極２１ｄは、例えば、図３の断面図でいえば、額縁領域Ｆの第１額縁配線１８ｈと重なる領域において、平坦化膜１９ａ上に設けられている。
　続いて、複数の第１電極２１ａ及び複数のダミー電極２１ｄが形成された基板表面に、例えば、スピンコート法やスリットコート法により、ポリイミド系の感光性樹脂膜２２を塗布した後に、その感光性樹脂膜２２に対して、プリベーク、ハーフ露光、現像及びポストベークを行うことにより、図７に示すように、樹脂被覆材２２ｅを形成する（樹脂被覆材形成工程／エッジカバー形成工程）。ここで、樹脂被覆材２２ｅは、図７に示すように、複数の第１電極２１ａを覆い且つ複数のダミー電極２１ｄを露出するように設けられ、各第１電極２１ａの周端部以外に対応する部分が各第１電極２１ａの周端部に対応する部分よりも薄くなっている。なお、樹脂被覆材２２ｅは、ハーフトーンマスクやグレイトーンマスクを用いて、感光性樹脂膜２２をハーフ露光で露光することにより、形成することができる。
　その後、リン酸、硝酸及び酢酸を含むエッチャントによるエッチング処理により、図８に示すように、樹脂被覆材２２ｅから露出する複数のダミー電極２１ｄを除去する（ダミー電極除去工程／エッジカバー形成工程）。
　さらに、樹脂被覆材２２ｅをアッシングにより薄肉化することにより、図９に示すように、エッジカバー２２ａを形成する（アッシング工程／エッジカバー形成工程）。
　続いて、エッジカバー２２ａから露出する各第１電極２１ａ上に、例えば、真空蒸着法により、有機ＥＬ層２３（正孔注入層１、正孔輸送層２、発光層３、電子輸送層４、電子注入層５）を形成する（有機ＥＬ層形成工程（発光機能層形成工程））。
　最後に、各有機ＥＬ層２３及びエッジカバーを覆うように、例えば、真空蒸着法により、ＩＴＯ膜を成膜して、第２電極２４を形成する（第２電極形成工程）。
　以上のようにして、有機ＥＬ素子層３０を形成することができる。
　＜封止膜形成工程＞
　まず、上記有機ＥＬ素子層形成工程で形成された有機ＥＬ素子層３０が形成された基板表面に、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ（chemical vapor deposition）法により成膜して、第１無機封止膜３６を形成する。
　続いて、第１無機封止膜３６が形成された基板表面に、例えば、インクジェット法により、アクリル樹脂等の有機樹脂材料を成膜して、有機封止膜３７を形成する。
　さらに、有機封止膜３７が形成された基板表面に、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第２無機封止膜３８を形成することにより、封止膜４０を形成する。
　最後に、封止膜４０が形成された基板表面に保護シート（不図示）を貼付した後に、樹脂基板層１０のガラス基板側からレーザー光を照射することにより、樹脂基板層１０の下面からガラス基板を剥離させ、さらに、ガラス基板を剥離させた樹脂基板層１０の下面に保護シート（不図示）を貼付する。
　以上のようにして、本実施形態の有機ＥＬ表示装置５０を製造することができる。
　次に、本実施形態の有機ＥＬ表示装置５０の製造方法について具体的に行った実験について説明する。ここで、図１０及び図１１は、有機ＥＬ表示装置５０の製造方法の実施例及び比較例の実験結果を示す表である。
　具体的に実施例では、上述した有機ＥＬ表示装置５０の製造方法を用いて、２．１３型の有機ＥＬ表示装置を試作した。ここで、実施例では、第１電極の設計寸法を縦３９．２μｍ×横４２．７μｍとし、その設計ピッチを縦４４．０μｍ×横４９．０μｍとし、４列で形成したダミー電極は、第１電極と同様に、その設計寸法を縦３９．２μｍ×横４２．７μｍとし、その設計ピッチを縦４４．０μｍ×横４９．０μｍとした。
　また、比較例では、上記第１電極形成工程でダミー電極２１ｄの形成を省略し、上記エッジカバー形成工程形成の樹脂被覆材形成工程の感光性樹脂膜２２に対して、プリベーク、フル露光、現像及びポストベークを行うことにより、エッジカバー２２ａを１段階で形成した。なお、第１電極は、実施例と同様に、その設計寸法を縦３９．２μｍ×横４２．７μｍとし、その設計ピッチを縦４４．０μｍ×横４９．０μｍとした。
　そして、実施例及び比較例で試作した有機ＥＬ表示装置（パネル）において、第１電極の縦方向及び横方向の大きさをレーザー顕微鏡により測定して、第１電極の大きさのばらつきを評価した。なお、大きさの測定点については、平面視で長方形の２．１３型のパネルにおいて、一対の長辺の一方の長辺における端から１／４程度の位置（表中の外周部の丸数字１）、端から１／２程度の位置（表中の外周部の丸数字２）、及び端から３／４程度の位置（表中の外周部の丸数字３）であり、一対の長辺の間の中間に位置する中間線における端から１／４程度の位置（表中の中央部の丸数字１）、１／２程度の位置（表中の中央部の丸数字２）、及び端から３／４程度の位置（表中の中央部の丸数字３）である。
　実験結果としては、実施例では、図１０の表に示すように、中央部と外周部との差が縦で０．２０μｍとなり、横で０．２４μｍとなり、比較例では、図１１の表に示すように、中央部と外周部との差が縦で１．２４μｍとなり、横で１．４１μｍとなった。そのため、実施例では、中央部と外周部との差が縦方向で比較例の１６．１％になり、横方向で比較例の１７．０％になり、第１電極の大きさのばらつきについて、改善効果が確認された。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０の製造方法によれば、第１電極形成工程では、複数の第１電極２１ａを形成する際に複数の第１電極２１ａの周囲に各第１電極２１ａと同一材料の複数のダミー電極２１ｄを形成し、エッジカバー形成工程では、エッジカバー２２ａが形成される前に複数のダミー電極２１ｄを除去する。そのため、第１電極形成工程において、銀膜等の金属反射膜をエッチングでパターニングすることにより、表示領域Ｄに複数の第１電極２１ａがマトリクス状に形成されると共に、複数の第１電極２１ａの周囲に複数のダミー電極２１ｄが枠状に形成される。ここで、第１電極形成工程において、金属反射膜をエッチングする際には、パターン密度の差異によりエッチングレートに差異が生じてしまうものの、最外のパターン形成層が外周部の第１電極２１ａでなくその周囲のダミー電極２１ｄになるので、パターン密度の差異が相対的に小さい中央部の第１電極２１ａと外周部の第１電極２１ａとの間の大きさの差異は、パターン密度の差異が相対的に大きい中央部の第１電極２１ａとダミー電極２１ｄとの間の大きさの差異よりも小さくなる。なお、パターン密度の差異が大きくなると、エッチングレートの差異が大きくなり、パターン密度の差異が小さくなると、エッチングレートの差異が小さくなる傾向にある。これにより、表示領域Ｄにおいて、中央部の第１電極２１ａと外周部の第１電極２１ａとの間でエッチングレートの差異が小さくなるので、表示領域Ｄに配置された第１電極２１ａの大きさのばらつきを抑制することができ、表示ムラの発生が抑制され、表示品位を確保することができる。
　また、本実施形態の有機ＥＬ表示装置５０の製造方法によれば、エッジカバー形成工程は、感光性樹脂膜２２をハーフ露光で露光して複数の第１電極２１ａを覆って各第１電極２１ａの周端部以外に対応する部分が各第１電極２１ａの周端部に対応する部分よりも薄い樹脂被覆材２２ｅを形成する工程と、樹脂被覆材２２ａから露出する複数のダミー電極２１ｄを除去する工程と、樹脂被覆材２２ｅをアッシングにより薄肉化してエッジカバー２２ａを形成する工程とを備える。これにより、フォトマスクを追加することなく、樹脂被覆材２２ｅを形成し、樹脂被覆材２２ｅを変成してエッジカバー２２ａを形成するので、第１電極２１ａの大きさのばらつきが抑制された有機ＥＬ表示装置５０を低コストで製造することができる。
　《その他の実施形態》
　上記各実施形態では、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層の５層積層構造の有機ＥＬ層を例示したが、有機ＥＬ層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の３層積層構造であってもよい。
　また、上記各実施形態では、第１電極を陽極とし、第２電極を陰極とした有機ＥＬ表示装置を例示したが、本発明は、有機ＥＬ層の積層構造を反転させ、第１電極を陰極とし、第２電極を陽極とした有機ＥＬ表示装置にも適用することができる。
　また、上記各実施形態では、第１電極に接続されたＴＦＴの電極をドレイン電極とした有機ＥＬ表示装置を例示したが、本発明は、第１電極に接続されたＴＦＴの電極をソース電極と呼ぶ有機ＥＬ表示装置にも適用することができる。
　また、上記各実施形態では、表示装置として有機ＥＬ表示装置を例示したが、本発明は、例えば、アクティブマトリクス駆動方式の液晶表示装置等の表示装置にも適用することができる。
　また、上記各実施形態では、表示装置として有機ＥＬ表示装置を例に挙げて説明したが、本発明は、電流によって駆動される複数の発光素子を備えた表示装置に適用することができ、例えば、量子ドット含有層を用いた発光素子であるＱＬＥＤ（Quantum-dot light emitting diode）を備えた表示装置に適用することができる。
　以上説明したように、本発明は、フレキシブルな表示装置について有用である。
Ｄ　　　　表示領域
Ｆ　　　　額縁領域
Ｐ　　　　サブ画素
Ｓ　　　　周辺フォトスペーサ
Ｗａ　　　第１堰き止め壁
Ｗｂ　　　第２堰き止め壁
１０　　　樹脂基板層（ベース基板）
１９ａ　　平坦化膜
１９ｂ，１９ｃ，１９ｄ　　下層樹脂層
２０　　　ＴＦＴ層（薄膜トランジスタ層）
２１ａ　　第１電極
２１ｂ　　金属層
２１ｄ　　ダミー電極
２２　　　感光性樹脂膜
２２ａ　　エッジカバー
２２ｂ，２２ｃ，２２ｄ　　上層樹脂層
２２ｅ　　樹脂被覆材
２３　　　有機ＥＬ層（有機エレクトロルミネッセンス層、発光機能層）
２４　　　第２電極
３０　　　有機ＥＬ素子層（発光素子層）
３６　　　第１無機封止膜
３７　　　有機封止膜
３８　　　第２無機封止膜
４０　　　封止膜
５０　　　有機ＥＬ表示装置

Claims (10)

  1. 　ベース基板上に薄膜トランジスタ層を形成する薄膜トランジスタ層形成工程と、
    　上記薄膜トランジスタ層上に表示領域を構成する複数のサブ画素に対応して複数の第１電極、複数の発光機能層及び共通の第２電極が順に積層された発光素子層を形成する発光素子層形成工程とを備える表示装置の製造方法であって、
    　上記発光素子層形成工程は、
    　上記薄膜トランジスタ層上に上記複数の第１電極を形成する第１電極形成工程と、
    　上記各第１電極の周端部を覆うようにエッジカバーを形成するエッジカバー形成工程と、
    　上記エッジカバーから露出する上記各第１電極上に上記各発光機能層を形成する発光機能層形成工程と
    　上記各発光機能層及び上記エッジカバーを覆うように上記第２電極を形成する第２電極形成工程とを備え、
    　上記第１電極形成工程では、上記複数の第１電極を形成する際に該複数の第１電極の周囲に該各第１電極と同一材料の複数のダミー電極を形成し、
    　上記エッジカバー形成工程では、上記エッジカバーが形成される前に上記複数のダミー電極を除去することを特徴とする表示装置の製造方法。
  2. 　請求項１に記載された表示装置の製造方法において、
    　上記エッジカバー形成工程は、
    　上記複数の第１電極を覆って該各第１電極の周端部以外に対応する部分が該各第１電極の周端部に対応する部分よりも薄い樹脂被覆材を形成する樹脂被覆材形成工程と、
    　上記樹脂被覆材から露出する上記複数のダミー電極を除去するダミー電極除去工程と、
    　上記樹脂被覆材をアッシングにより薄肉化して上記エッジカバーを形成するアッシング工程とを備えることを特徴とする表示装置の製造方法。
  3. 　請求項２に記載された表示装置の製造方法において、
    　上記樹脂被覆材形成工程では、感光性樹脂膜をハーフ露光で露光することにより上記樹脂被覆材を形成することを特徴とする表示装置の製造方法。
  4. 　請求項１～３の何れか１つに記載された表示装置の製造方法において、
    　上記第１電極形成工程では、上記複数の第１電極を囲むように上記複数のダミー電極を枠状に形成することを特徴とする表示装置の製造方法。
  5. 　請求項４に記載された表示装置の製造方法において、
    　上記第１電極形成工程では、上記複数のダミー電極を複数の列に形成することを特徴とする表示装置の製造方法。
  6. 　請求項４又は５に記載された表示装置の製造方法において、
    　上記第１電極形成工程では、上記複数のダミー電極のパターン密度が上記複数の第１電極のパターン密度と同じになるように上記複数のダミー電極を形成することを特徴とする表示装置の製造方法。
  7. 　請求項１～６の何れか１つに記載された表示装置の製造方法において、
    　上記発光素子層形成工程の後に、上記発光素子層上に第１無機封止膜、有機封止膜及び第２無機封止膜が順に積層された封止膜を形成する封止膜形成工程を備えることを特徴とする表示装置の製造方法。
  8. 　請求項７に記載された表示装置の製造方法において、
    　上記表示領域の周囲には、額縁領域が設けられ、
    　上記薄膜トランジスタ層は、上記表示領域において上記発光素子層側に平坦化膜が設けられ、
    　上記額縁領域には、上記表示領域を囲んで上記有機封止膜の周端部に重なるように第１堰き止め壁が設けられていると共に、該第１堰き止め壁を囲むように第２堰き止め壁が設けられ、
    　上記第１堰き止め壁及び上記第２堰き止め壁は、上記平坦化膜と同一材料により同一層に形成された下層樹脂層と、上記エッジカバーと同一材料により同一層に形成された上層樹脂層と、上記下層樹脂層及び上記上層樹脂層の間で上記各第１電極と同一材料により同一層に形成された金属層とを備えていることを特徴とする表示装置の製造方法。
  9. 　請求項８に記載された表示装置の製造方法において、
    　上記額縁領域における上記第１堰き止め壁の上記表示領域側には、フォトスペーサが設けられ、
    　上記フォトスペーサは、上記平坦化膜と同一材料により同一層に形成された下層樹脂層と、上記エッジカバーと同一材料により同一層に形成された上層樹脂層と、上記下層樹脂層及び上記上層樹脂層の間で上記各第１電極と同一材料により同一層に形成された金属層とを備えていることを特徴とする表示装置の製造方法。
  10. 　請求項１～９の何れか１つに記載された表示装置の製造方法において、
    　上記各発光機能層は、有機エレクトロルミネッセンス層であることを特徴とする表示装置の製造方法。
PCT/JP2021/027550 2021-07-26 2021-07-26 表示装置の製造方法 WO2023007549A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023537758A JPWO2023007549A1 (ja) 2021-07-26 2021-07-26
PCT/JP2021/027550 WO2023007549A1 (ja) 2021-07-26 2021-07-26 表示装置の製造方法
CN202180099664.6A CN117561559A (zh) 2021-07-26 2021-07-26 显示装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/027550 WO2023007549A1 (ja) 2021-07-26 2021-07-26 表示装置の製造方法

Publications (1)

Publication Number Publication Date
WO2023007549A1 true WO2023007549A1 (ja) 2023-02-02

Family

ID=85086368

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/027550 WO2023007549A1 (ja) 2021-07-26 2021-07-26 表示装置の製造方法

Country Status (3)

Country Link
JP (1) JPWO2023007549A1 (ja)
CN (1) CN117561559A (ja)
WO (1) WO2023007549A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012252360A (ja) * 2006-07-27 2012-12-20 Samsung Electronics Co Ltd 表示基板の製造方法
JP2016197581A (ja) * 2015-04-06 2016-11-24 株式会社ジャパンディスプレイ 表示装置の製造方法及び表示装置
JP2019204664A (ja) * 2018-05-23 2019-11-28 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法
US20190386074A1 (en) * 2017-11-06 2019-12-19 Wuhan China Star Optelectronics Seminconductor Display Technology Co., Ltd. Amoled display panel and amoled display
JP2020038758A (ja) * 2018-09-03 2020-03-12 株式会社ジャパンディスプレイ 表示装置、及び表示装置の製造方法
JP2021093322A (ja) * 2019-12-12 2021-06-17 シャープ株式会社 表示装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012252360A (ja) * 2006-07-27 2012-12-20 Samsung Electronics Co Ltd 表示基板の製造方法
JP2016197581A (ja) * 2015-04-06 2016-11-24 株式会社ジャパンディスプレイ 表示装置の製造方法及び表示装置
US20190386074A1 (en) * 2017-11-06 2019-12-19 Wuhan China Star Optelectronics Seminconductor Display Technology Co., Ltd. Amoled display panel and amoled display
JP2019204664A (ja) * 2018-05-23 2019-11-28 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法
JP2020038758A (ja) * 2018-09-03 2020-03-12 株式会社ジャパンディスプレイ 表示装置、及び表示装置の製造方法
JP2021093322A (ja) * 2019-12-12 2021-06-17 シャープ株式会社 表示装置の製造方法

Also Published As

Publication number Publication date
CN117561559A (zh) 2024-02-13
JPWO2023007549A1 (ja) 2023-02-02

Similar Documents

Publication Publication Date Title
WO2019130480A1 (ja) 表示装置及びその製造方法
US11957015B2 (en) Display device
WO2020174612A1 (ja) 表示装置
WO2019163045A1 (ja) 表示装置
WO2019163030A1 (ja) 表示装置及びその製造方法
WO2021079412A1 (ja) 表示装置
WO2020039555A1 (ja) 表示装置
US20220130929A1 (en) Display device
US11417862B2 (en) Display device including lead wiring lines covered by first and second organic films, and production method therefor
WO2019186819A1 (ja) 表示装置及びその製造方法
WO2019187121A1 (ja) 表示装置
WO2019186812A1 (ja) 表示装置及びその製造方法
US20240023384A1 (en) Display device
WO2021149108A1 (ja) 表示装置
WO2021176508A1 (ja) 表示装置
WO2023007549A1 (ja) 表示装置の製造方法
WO2020194427A1 (ja) 表示装置及びその製造方法
WO2020174605A1 (ja) 表示装置及びその製造方法
WO2020115906A1 (ja) 表示装置及びその製造方法
WO2020017007A1 (ja) 表示装置およびその製造方法
WO2020008588A1 (ja) 表示装置及びその製造方法
WO2019142360A1 (ja) 表示装置及びその製造方法
WO2019142261A1 (ja) 表示装置及びその製造方法
WO2023073781A1 (ja) 表示装置
WO2023007582A1 (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21951761

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023537758

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE