KR100947538B1 - 노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 - Google Patents

노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 Download PDF

Info

Publication number
KR100947538B1
KR100947538B1 KR1020030042850A KR20030042850A KR100947538B1 KR 100947538 B1 KR100947538 B1 KR 100947538B1 KR 1020030042850 A KR1020030042850 A KR 1020030042850A KR 20030042850 A KR20030042850 A KR 20030042850A KR 100947538 B1 KR100947538 B1 KR 100947538B1
Authority
KR
South Korea
Prior art keywords
gate
data line
pattern
layer
substrate
Prior art date
Application number
KR1020030042850A
Other languages
English (en)
Other versions
KR20050001268A (ko
Inventor
안순일
나병선
이정영
송유리
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030042850A priority Critical patent/KR100947538B1/ko
Priority to US10/815,287 priority patent/US7595207B2/en
Priority to CN2004100327062A priority patent/CN1577090B/zh
Priority to TW093111924A priority patent/TWI311338B/zh
Priority to JP2004187335A priority patent/JP2005018074A/ja
Publication of KR20050001268A publication Critical patent/KR20050001268A/ko
Application granted granted Critical
Publication of KR100947538B1 publication Critical patent/KR100947538B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70358—Scanning exposure, i.e. relative movement of patterned beam and workpiece during imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Abstract

제품의 수율을 향상시킬 수 있는 노광 방법 및 이를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법이 개시되어 있다. 소정의 패턴이 형성된 마스크의 상부에서 광을 소정의 방향으로 스캔하는 방식으로 노광하여 기판상에 형성된 층에 패턴을 전사하는 단계를 포함하는 노광 방법에서, 광의 스캔 방향과 기판상에 형성된 층을 패터닝하여 형성하고자 하는 패턴의 길이 방향이 수직이 되도록 한다. 기판상에 형성하고자 하는 패턴이 절연층을 매개로 하여 상부 및 하부중 어느 하나의 층에 인접하여 형성되는 도전성 패턴과의 커플링에 의한 커패시턴스 차이가 발생되는 현상을 감소시킬 수 있기 때문에, 이로 인한 화질 불량을 방지할 수 있고 제품의 수율을 향상시킬 수 있다.

Description

노광 방법 및 이를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법{Method Of Exposing And Method of Manufacturing Thin Film Transistor Of Liquid Crystal Display Device}
도 1a는 일반적인 노광광학계를 설명하기 위한 개략도이다.
도 1b는 노광시 플레이트와 마스크의 배치 관계를 설명하기 위한 개략적인 평면도이다.
도 2a 및 2b는 셀내에서 데이터선과 화소 전극간의 오버레이 틀어짐에 의한 패턴 사이즈 변동을 도시한 도면으로서, 도 2a는 하나의 셀내에서 측정 포인트를 나타내고 도 2b는 각 측정 포인트에서의 패턴 사이즈를 일렬로 도시한 것이다.
도 3a 및 3b 는 17"-TN 모드에서와 19"-PVA 모드에서의 액정 전압과 투과율의 상관 관계 및 액정 전압과 액정 커패시터와의 상관 관계를 나타내는 그래프이다.
도 4a 내지 4c는 마스크 스캔 방향에 따른 마스크의 종류와 셀 배치 방식을 나타내는 도면이다.
도 5는 데이터선과 화소 전극간의 오버레이 변동에 따른 휘도 변화를 나타내는 그래프이다.
도 6은 데이터선 쉬프트에 따른 계조 변화 특성을 나타내는 그래프이다.
도 7은 오버레이 1㎛ 변동시 데이터선과 화소 전극간의 간격에 따른 휘도변화량을 나타내는 그래프이다.
도 8은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고,
도 9는 도 8의 II-II 선에 따라 자른 단면도이고,
도 10은 도 8의 III-III 선에 따라 자른 단면도이고,
도 11 내지 14는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 단면도이고,
도 15는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 16 및 도 17은 각각 도 15의 VII-VII' 선 및 IX-IX'선에 따라 자른 단면도이고,
도 18a 및 18b 내지 도 25a 및 25b는 각각 도 16 및 도 17에 나타난 박막 트랜지스터 기판의 제조 공정을 나타내는 단면도이다.
본 발명은 노광 방법 및 이를 이용한 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 상세하게는 노광시 오버레이 틀어짐에 의한 불량을 감소시킬 수 있는 노광 방법 및 이를 이용함으로써 품질과 수율을 향상시킬 수 있는 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
일반적으로 표시 장치는 전기적인 신호를 시각 영상으로 변환시켜 인간이 직접 정보를 인식할 수 있도록 하는데 사용되는 전기 광학적인 장치이다. 이러한 표시 장치중 액정 표시 장치는 공통 전극과 컬러 필터 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 형성된 액정층으로 이루어져 있으며 상기 두 기판에 형성된 각각의 전극에 전압을 인가하여 액정층의 액정 분자의 배열을 변화시켜 투과되는 빛의 양을 조절하는 표시 장치이다.
액정을 사용한 표시 장치에는 비디오 카메라의 뷰파인더(view finder)나 컬러 TV 또는 고선명 투사형(high definition projection-type) TV, 퍼스널 컴퓨터(personal computer), 워드 프로세서(word processor), 액정 모니터 등의 정보 표시 단말(information display terminal) 등 각종 분야에서 응용되고 있고, 개발, 상품화가 더욱 활발하게 행해지고 있다. 특히 스위칭 소자로서 박막 트랜지스터를 이용한 액티브 매트릭스형 방식의 TN (twisted nematic) 액정 표시 장치는 대용량의 표시를 하여도 높은 컨트라스트가 유지된다는 큰 특징을 갖고 있다. 특히, 현재 시장은 랩톱 퍼스널 컴퓨터(laptop personal computer)나 노트북 컴퓨터 또는 엔지니어링 워크 스테이션용의 대형, 대용량 풀 컬러 디스플레이(full color display)의 수요가 매우 높고 그것에 대응하여 개발, 상품화가 활발하게 진행되고 있다.
액티브 매트릭스형으로는 종래의 단순 매트릭스(direct matrix)형과 비교되 고 있는 액정의 구동 방식에 있어서, 매트릭스 상에 배치된 화소 전극(pixel electrode)에 각각 동적인 TFT 등의 스위칭 소자를 마련하고, 그들 스위칭 소자를 거쳐 각 화소 전극에 액정의 광학 특성을 제어하는 전기 신호를 독립적으로 공급하는 방식이다. 이 구동 방식은 원리적으로는 단순 매트릭스 방식으로 볼 수 있는 크로스 토크가 작고, 액정 표시 소자의 대화면화, 고선명화, 다 계조 표시(multi-tone reproduction)에 매우 적합한 방식이다.
이러한 액정 표시 장치의 두 기판중 하나의 기판은 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 갖는 것이 일반적이며, 이러한 박막 트랜지스터를 갖는 기판을 박막 트랜지스터 기판(또는 어레이 기판)이라 한다.
박막 트랜지스터 기판에는 박막 트랜지스터 외에도 박막 트랜지스터의 게이트 전극에 연결된 게이트 라인 및 데이터 전극에 연결된 데이터 라인을 포함하는 배선, 외부로부터 신호를 인가 받아 상기 게이트 라인 및 데이터 라인으로 각각 전달하는 게이트 패드 및 데이터 패드가 형성되어 있다. 상기 게이트 라인과 데이터 라인이 교차하여 정의되는 화소 영역에는 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극이 형성되어 있다.
이러한 액정 표시 장치를 구동할 때 상기 데이터 라인에는 정극성(+) 전압과 부극성(-) 전압이 주기적으로 반전되어 입력되는데 상기 데이터 라인과 화소 전극간의 커플링 커패시터에 의해 상기 화소 전극의 전압이 상기 데이터 라인에 전달되는 전압의 변동에 따라 변화한다.
한편, 상기 박막 트랜지스터 기판은 수회의 사진 식각 공정을 사용하여 배 선, 박막 트랜지스터 및 화소 전극 패턴간의 서로 상대적 위치가 불균일하게 된다. 즉, 게이트 또는 데이터선을 형성하거나 각각의 화소에 화소 전극을 형성하는 경우에는 사진 노광 장치를 이용하게 된다. 이 때, 사진 노광 공정은 하나의 기판에 대하여 몇 개의 블록으로 나누어 실시하는 스텝퍼(stepper) 방식이 있으며, 한 번의 공정으로 실시하는 얼라이너(aligner) 방식 등이 있다.
기판에 대한 일반적인 노광 방식을 캐논 노광기를 예로하여 간략하게 설명하면 다음과 같다. 도 1a에는 일반적인 노광광학계를 설명하기 위한 개략도를 나타내었고, 도 1b에는 노광시 플레이트와 마스크의 배치 관계를 설명하기 위한 평면도를 나타내었다.
도 1a를 참고하면, 노광 광학계는 크게 기판상에 전사할 소정의 패턴이 형성된 마스크(10), 굴곡형 슬릿상 조명광원(20), 대형 미러(30), 오목 거울(40), 볼록 거울(50) 및 기판이 탑재되는 플레이트(60)를 포함한다. 조명광원(20)이 스캔 방향으로 이동하면서 마스크(10)를 지나면 마스크를 통과한 광이 대형 미러(30), 오목 거울(40), 볼록 거울(50) 등을 지나 굴곡형 슬릿 조명(70)으로서 플레이트(60) 상의 기판에 전사되는 것이다.
도 1b를 참고하면, 마스크(10) 상에서 스캐닝 되는 광의 방향과 플레이트(60)와의 관계를 나타내었다. 마스크(10) 내에는 두 개의 셀이 배치되어 있고, 광원(20)은 마스크상에서 굴곡형으로 스캐닝 되면서 마스크상에 형성된 패턴을 그대로 셀상에 전사시켜 주는 것이다. 한 번의 스캐닝에서 공정 수율의 향상을 위하여 셀은 가능한한 많은 수로 배치하게 된다.
그런데, 이러한 노광 공정의 수행시에는 노광기가 정밀하더라도 정렬 오차는 발생한다. 특히, 화소 전극과 데이터선을 다른 층으로 형성하는 경우에는 노광 공정이 서로 다르기 때문에 화소 전극과 데이터선의 간격이 설계치보다 크게 벗어나는 경우가 발생한다. 이 때 데이터선과 그들 사이에 형성되어 있는 화소 전극 사이에서 절연막을 매개로 하여 발생하는 커플링 용량(coupling capacitance)의 차이가 발생하고, 이로 인하여 같은 계조 전압을 인가하더라도 특히, 화소 전극과 데이터선의 간격이 상이하게 형성된다. 노광기로 스텝퍼를 이용하는 경우에는 하나의 표시 영역을 몇 개의 블록으로 나누어 노광 공정을 실시하게 되므로 상기 간격이 블록을 단위로 다르게 된다. 이로 인하여 블록을 단위로 다른 밝기로 화상에 표시되어 바둑판 모양의 스티치 불량이 나타난다. 노광기로 얼라이너를 사용하는 경우에도 노광기 자체의 공정 능력에 의해서 또는 셀내 층간 오버레이가 틀어지면서 화면 얼룩이 발생하게 된다. 이러한 얼룩은 화면상에서 주로 세로줄 모양으로 나타나기 때문에 세로줄 얼룩이라고도 한다.
도 2a 및 2b에는 셀내에서 데이터선과 화소 전극간의 오버레이 틀어짐에 의한 패턴 사이즈 변동을 도시한 도면으로서, 도 2a는 하나의 셀내에서 12곳의 측정 포인트를 나타내고 도 2b는 각 측정 포인트에서의 패턴 사이즈를 일렬로 도시한 것이다. 도면으로부터 실제로 형성되는 데이터선 및 화소 전극간에는 측정 포인트에 따라서 국부적인 간격차이가 있음을 확인할 수 있다. 이러한 차이가 데이터선과 화소 전극간의 커플링 커패시턴스 차이를 야기하게 된다. 이러한 전압 변동분의 미세한 차이가 화면상에서는 미세한 휘도 차이로 나타나며 특히 저계조에서 심하여 외 견상 세로줄의 띠 형태로 나타난다.
커플링 커패시턴스 변동의 범위를 최소화하기 위한 방법중 가장 기본적인 방법으로는 화소 전극과 데이터선의 간격을 측정하고 이 간격을 기준으로 하여 노광기의 좌표를 보정하는 것이다. 실제로, 이러한 방법을 통하여 화소 전극과 데이터선의 간격은 허용치 이내로 관리되고 있다. 대한민국 공개 특허 제1999-81025호에서는 화소 전극과 데이터선의 간격 및 데이터선의 폭이 좁아지더라도 화소 전극과 데이터선의 간격을 정확하게 측정할 수 있는 박막 트랜지스터 기판을 개시하고 있다.
또한 대한민국 공개 특허 제1999-41951호에서는 스테퍼를 이용한 노광 공정의 수행시에 정렬의 차이로 인하여 발생되는 데이터선과 화소 전극간의 커플링 용량의 차이 문제를 해결하기 위하여 소스 전극을 화소 전극과 일체로 형성하는 방법을 개시하고 있다.
그런데, 최근 기판이 대형화되면서 마스크의 최대 노광 영역까지 셀을 배치하여 노광 공정을 실시하고 있다. 이 때, 마스크 설비 자체의 공정 능력에 의해서 셀 내에서 층간 오버레이가 틀어지면서 발생되는 세로줄 불량에 대해서는 해결 방안이 없는 실정이다. 특히 글래스 기판이 대형화될수록 국부적인 오버레이 틀어짐에 의한 불량이 수율 감소의 주요인이 되고 있다. 이는 최대 노광 가능 영역 범위를 활용하는 경우에 더욱 심하게 나타나기 때문인 것으로 생각된다.
본 발명의 목적은 상기한 문제점을 감안하여 창안된 것으로서, 특히 기판이 대형화 되면서 발생되는 설비 자체의 능력에 의한 불량을 감소시키고 이로 인하여 야기되는 화면 얼룩을 방지할 수 있는 새로운 노광 방식을 제공하는 것이다.
본 발명의 다른 목적은 상기한 노광 방식을 적용하는 것에 의해 세로줄 불량을 감소시키고 수율을 향상시킬 수 있는 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에서는, 소정의 패턴이 형성된 마스크의 상부에서 광을 소정의 방향으로 스캔하는 방식으로 노광하여 기판상에 형성된 층에 상기 패턴을 전사하는 단계를 포함하는 노광 방법에서, 상기 광의 스캔 방향과 상기 기판상에 형성된 층을 패터닝하여 형성하고자 하는 패턴의 길이 방향이 수직인 것을 특징으로 하는 노광 방법을 제공한다.
특히, 이러한 방법은 상기 기판상에 형성하고자 하는 패턴이 절연층을 매개로 하여 상부 및 하부중 어느 하나의 층에 인접하여 형성되는 도전성 패턴과의 커플링에 의한 커패시턴스 차이가 발생되는 패턴인 경우에 용이하게 적용될 수 있으며, 구체적으로는 데이터선을 예로 들 수 있다.
또한 상기 데이터선상에 절연층을 형성한 후, 도전성 패턴으로서 화소 전극의 형성을 위한 노광 공정의 수행시에도, 상기 광의 스캔 방향과 상기 데이터선의 길이 방향이 서로 수직이 되도록 하는 것이 바람직하며, 이러한 방법은 기판이 17" 이상의 사이즈를 갖는 액정 표시 장치를 형성하기 위한 경우에 용이하게 적용된다.
상기한 본 발명의 다른 목적을 달성하기 위하여 본 발명에서는
기판상에 게이트 배선층을 형성하는 단계;
상기 게이트 배선층을 식각하여 게이트선, 게이트 끝단 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
게이트 절연막을 적층하는 단계;
반도체층 패턴 및 저항성 접촉층 패턴을 형성하는 단계;
데이터 배선 물질을 도포하고 상부에 포토레지스트층을 형성하는 단계;
마스크를 개재하여 형성하고자 하는 데이터선의 길이 방향과 수직 방향으로 광을 스캐닝하여 상기 포토레지스트층을 노광하는 단계;
포토레지스트층을 이용하여 패터닝함으로써 상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있는 데이터 끝단, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계;
보호막을 형성하는 단계;
상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 끝단, 상기 데이터 끝단 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계;
투명 도전막을 적층하는 단계; 및
상기 투명 도전막을 식각하여 상기 게이트 끝단, 상기 데이터 끝단 및 상기 드레인 전극과 각각 연결되는 보조 게이트 끝단, 보조 데이터 끝단 및 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 제공한다.
특히, 상기 화소 전극의 형성을 위하여 화소 전극상에 형성되는 포토레지스트층의 노광시, 광의 스캐닝 방향은 상기 데이터선과 수직 방향이 되도록 하는 것이 바람직하다.
또한 상기한 본 발명의 다른 목적은
기판상에 게이트 배선층을 형성하는 단계;
상기 게이트 배선층을 식각하여 게이트선, 게이트 끝단 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
게이트 절연막을 적층하는 단계;
반도체층, 저항성 접촉층, 및 도전체층을 적층하는 단계;
제1 부분, 상기 제1 부분보다 두께가 두꺼운 제2 부분, 상기 제1 두께보다 두께가 얇은 제3 부분을 가지는 감광막 패턴을 형성하되, 마스크를 개재하여 노광시 광의 스캐닝 방향과 형성하고자 하는 데이터선의 길이 방향이 수직 방향이 되도록 하여 노광 공정을 수행하는 단계;
상기 감광막 패턴을 사용하여 데이터선 및 이와 연결된 데이터 끝단, 소스 전극 및 드레인 전극을 포함하는 데이터 배선, 그리고 저항성 접촉층 패턴 및 반도체층 패턴을 형성하는 단계;
보호막을 형성하는 단계;
상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 끝단, 상기 데이터 끝단 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계;
투명 도전막을 적층하는 단계; 및
상기 투명 도전막을 식각하여, 상기 게이트 끝단, 상기 데이터 끝단 및 상기 드레인 전극과 각각 연결되는 보조 게이트 끝단, 보조 데이터 끝단 및 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 의해서도 달성된다.
바람직하게, 상기 화소 전극의 형성을 위하여 화소 전극상에 형성되는 포토레지스트층의 노광시, 광의 스캐닝 방향은 상기 데이터선과 수직 방향이 되도록 한다.
특히, 상기 제1 부분은 상기 소스 전극과 상기 드레인 전극 사이에 위치하도록 형성하고, 상기 제2 부분은 상기 데이터 배선 상부에 위치하도록 형성하는 것이 바람직하다.
이러한 본 발명에 의하면 노광시 데이터선과 마스크 스캔 방향이 수직이 되도록 배치하는 것에 의해 데이터선과 화소 전극간의 오버레이 마진을 증가시켜 이들간의 커플링 커패시턴스 변동을 감소시키고, 세로줄 불량에 의한 화면 얼룩을 개선할 수 있다.
이하, 본 발명을 첨부된 도면을 참고로 하여 더욱 상세히 설명하기로 한다.
세로줄 불량은 특히 화면이 대형화되고 해상도가 높을수록 심하게 나타난다. 이에 더하여 TN(twisted nematic) 모드에 비하여 PVA(patterned vertically aligned) 모드에서 더욱 심하게 나타난다. PVA 모드는 수직 배향 모드라고도 하며 대비비가 크고 광시야각 구현이 용이하여 최근 각광받고 있다. 이러한 세로줄 불량 발생의 가장 큰 원인을 파악하기 위해 19"-PVA 모드에서 층간 쉬프트에 따른 세로줄 마진 시뮬레이션을 수행한 결과, 세로줄 얼룩이 발생될 수 있는 주요 인자는 데이터선-화소 전극간의 커플링으로 나타나고 있음을 확인할 수 있었다.
일반적으로 PVA 모드가 TN 모드에 비하여 세로줄 불량에 취약한 이유를 파악하기 위하여 19"-PVA 모드와 17"-TN 모드에 대하여 비교 시뮬레이션을 수행하였다. 세로줄이 시인적으로 가장 잘 나타나는 계조는 PVA: 60g/256g, TN: 40g/256g 임을 파악하였고 이때 │Vd│는 각각 4.6V, 6.9V 이었다. 결과를 하기 표 1에 도시하였다.
19" E21(PVA) 17" EM5(TN) 비고
취약 계조 60g/256g 40g/256g
취약 계조에서 투과율 5% 1% white 100% 기준
│Vd│ 4.6V 6.9V │Vd│=2*Vlc
1계조 전압 8mV/1g 22.5mV/1g 취약 계조 기준
취약 계조에서 두 모드에 있어서 1계조간 전압이 상기 표 1에서와 같이 차이가 나는 이유는 다음과 같다. TN-PVA 상관성으로 배경 화면보다 조금 밝은 저계조 영역에서 세로줄이 잘 시인되는데, 이 때 V-T 곡선의 경사도(steepness) 측면에서 PVA 모드가 TN 모드에 비해 더욱 급격하게 전압이 변하기 때문이다. 이를 그래프로 나타내면 다음과 같다.
도 3a 및 3b에는 17"-TN 모드에서와 19"-PVA 모드에서의 액정 전압과 투과율의 상관 관계 및 액정 전압과 액정 커패시터와의 상관 관계를 그래프로 나타내었다. 도면에서, 그래프 a는 PVA 모드에 대응되고 그래프 b는 TN 모드에 대응된다.
도 3a를 참고하면, 그래프 a에 비하여 그래프 b는 원으로 표시된 부분을 비 교할 때, 경사도가 높다. 즉, PVA 모드의 경우에 적은 전압 변화만으로도 투과율의 변화가 크다는 의미가 된다. 이는 약간의 전압 변화에 의해서도 휘도 차이가 크게 나타나 쉽게 얼룩을 발생시킨다는 의미가 된다. 도 3b의 경우에도 마찬가지로 PVA 모드에 대응되는 그래프 b의 경우에 적은 전압 변화에 의해서 액정 커패시턴스의 변화가 크다는 것을 확인할 수 있다.
이에 더하여, TN 모드의 경우에는 노말 상태에서 화이트 모드이고 전압이 인가되었을 때 블랙 모드이므로, 블랙 모드에서 약간의 전압차에 의한 휘도 변화는 시인이 쉽지 않다. 그러나 PVA 모드의 경우에는 노말 상태에서 블랙 보드이고 전압이 인가되었을 때 화이트 모드이므로, 화이트 모드에서는 약간의 전압차에 의해서도 휘도 변화가 크게 나타난다는 측면도 있다.
데이터선과 화소 전극간의 오버레이 틀어짐이 커플링 커패시턴스 변동의 주요인인데, 이는 마스크 스캔 방향과 데이터선의 길이 방향이 동일한 경우 데이터선과 화소 전극간의 오버레이 마진이 작기 때문에 더욱 심하다. 그 이유는 노광 설비의 스캐닝 방향으로 스테이지의 진동, 플라이 아이(fly-eye)의 포커싱 산포 등에 취약하기 때문이다. 따라서 마스크의 스캔 방향과 데이터선 길이 방향의 상관성이 중요한데, 19" 제품과 같이 셀 사이즈가 커서 노광 설비의 마스크 노광 가능 영역을 최대한 사용하는 경우 셀내 데이터선과 화소 전극간의 오버레이 관리가 필수적이다. 결국 이러한 문제를 해결하기 위하여 본 발명에서는 마스크 스캔 방향과 데이터선의 길이 방향을 수직으로 배치할 것을 제안하는 것이다.
도 4a 내지 4c는 마스크 스캔 방향에 따른 마스크 배치 방식을 나타내는 도 면이다. 도 4a는 현재 롱마스크(11) 내에 2매의 셀(c1, c2)을 배치하여 스캐닝하는 방식을 나타내었다. 특히 세로줄 얼룩 관리가 강하게 요망되는 19" PVA 모드의 경우 현재, 도 1b에 나타난 바와 같이 노광시 포토 공정의 효율(tact time)을 높이기 위하여 롱마스크(long mask)에 셀을 2매 배치하여 스캐닝을 실시하고 있다. 그런데 이러한 방식에 의하면 데이터선 길이 방향이 스캐닝 방향과 동일하여 세로줄 얼룩이 발생되기 쉽다. 이에 따라 도 4b에 나타난 바와 같이, 마스크의 스캔 방향과 데이터선의 길이 방향을 수직으로 하고 롱마스크(11) 내에 2매의 셀(c3, c4)을 배치하고자 하였다. 그러나 이 경우, 셀이 길이 방향으로 배치되어야 하므로 롱마스크(11) 내에 2매의 셀을 배치하는 것은 불가능하였다.
이에 따라, 도 4c에 나타난 바와 같이, 표준 마스크(12)를 배치하여 마스크 스캔 방향과 데이터선 방향을 수직이 되도록 해야 하는데, 이 경우에는 하나의 마스크내에 1매의 셀(c5) 배치가 가능하게 된다.
결국, 본 발명의 방법에 따라 마스크 스캔 방향과 데이터선의 방향을 수직으로 배치하기 위해서는 롱마스크의 적용이 불가하므로 표준 마스크를 적용해야 한다. 이 경우, 포토 공정의 효율이 저하되므로, 세로줄 불량의 결정적인 요인이 되는 층의 형성시에만 1매의 셀이 배치되는 표준 마스크를 사용하도록 한다. 그러나, 게이트선, 활성층, 보호막 등과 같이 세로줄 불량에 크게 영향을 미치지 않는 다른 층의 형성시에는 방향성에 상관없이 진행이 가능하므로 2매의 셀이 배치 가능한 기존의 롱마스크를 사용하는 방식으로 (mix and match) 포토 공정을 진행하는 것이 바람직하다.
본 발명자는 이러한 노광 공정에서의 새로운 배치 방식 적용에 더하여, 세로줄 불량을 제거하기 위하여 데이터선과 화소 전극간의 오버레이 마진을 증가시키는 다른 방안을 검토해 보았다. 세로줄 얼룩에 특히 취약한 19" PVA 모드에 대하여 17" TN 모드 수준으로 얼룩 발생률을 감소시키기 위한 방안으로서 다음과 같이 검토하였다.
상술한 바와 같이 V-T 곡선의 경사도 차이에 의하여 얼룩에 가장 취약한 계조에서 데이터선과 화소 전극 오버레이가 1㎛ 쉬프트 되었을 때 19" PVA 모드 휘도 변화량이 17" TN 모드 보다 커서 세로줄 얼룩이 용이하게 시인된다. 취약 계조에서의 휘도 변화를 표 2 및 도 5에 나타내었다.
19" E21 (PVA) 17" EM5 (TN) 비고
취약 계조 60gray/256gray 40gray/256gray
데이터선-화소 전극 오버레이 1㎛ 쉬프트시 휘도 변화 1.6 1.17 공정 능력 1㎛ → 0.7㎛ 관리 요망
도 5에는 데이터선과 화소 전극간의 오버레이 변동에 따른 휘도 변화를 그래프로 나타내었다. 그래프 a는 19" PVA 모드에 대응되고, 그래프 b는 17" TN 모드에 대응되는 휘도 변화 그래프이다. 그래프로부터, 취약 계조에서의 휘도 변화량을 비교할 때, 19" PVA 모드에서의 휘도 변화량을 17" TN 모드에서의 휘도 변화량과 동일한 수준으로 관리하기 위해서는 데이터선과 화소 전극간의 오버레이 공정 능력을 1㎛ 로부터 0.7㎛ 이내의 수준으로 관리해야 함을 확인할 수 있다.
결국 같은 19" PVA 모드에서 데이터선의 선폭에 따라서 커플링 커패시턴스 가 달라지는데, 예를 들면 데이터선 6㎛ 디자인이 7㎛ 디자인에 비해 데이터선-화 소 전극간 간격이 ACI(after cleaning inspection) 기준으로 4.5㎛에서 5.0㎛로 확대된다. 이로부터 약 0.3 gray의 개선 효과를 기대할 수 있다.
도 6에는 19" PVA 모드와 17" TN 모드에서 데이터선 쉬프트에 따른 계조 변화특성을 그래프로 나타내었다. 도 6에서 그래프 a는 ACI 기준으로 데이터선과 화소 전극간 간격이 4.5㎛ 인 PVA 모드에 대한 것이고, 그래프 b는 데이터선과 화소 전극간 간격이 5.0㎛ 인 PVA 모드에 대한 것이고, 그래프 c는 데이터선과 화소 전극간 간격이 4.5㎛인 TN 모드에 대한 것이다. 그래프로부터, TN 모드에 비하여 PVA 모드에서 데이터선 쉬프트에 따른 계조 변화량이 크게 나타나며, 동일한 PVA 모드에 있어서는 데이터선과 화소 전극간의 간격이 짧을수록 데이터선 쉬프트에 따른 계조 변화량이 크게 나타남을 확인할 수 있다. 따라서 가능하면 이들간의 간격을 넓게 유지하는 것이 바람직함을 확인할 수 있다.
그러나 데이터선과 화소 전극간의 간격을 이격시키면 개구율이 감소하는 단점이 있으므로 이격 간격을 원하는 만큼 넓힐 수는 없다. 이에 따라 최적의 이격 마진을 설정하는 것이 중요하다.
도 7에는 오버레이 1㎛ 변동시 데이터선과 화소 전극간의 간격에 따른 휘도변화량을 그래프로 나타내었다.
공정 관리 능력이 1㎛인 경우에, 데이터선과 화소 전극 오버레이가 1㎛ 쉬프트 되었을 때, 데이터선과 화소 전극간의 간격을 나누어 휘도 변화량을 시뮬레이션 하였다. 그 결과, 이들간의 간격이 6.5㎛ 일 때 17" TN 의 휘도 변화량이 1.17 이하의 수준에 도달하였으나 19" PVA에서는 투과율 4.3% (색재현성 65%)에서 약 0.2% 의 투과율 감소가 이루어졌다. 이를 도 7에 나타난 바와 같이 그래프에 매칭시켰을 때 TN 모드와 거의 유사한 수준의 휘도 변화를 갖는 PVA 모드에서 최적의 간격은 약 6.25㎛ 인 것으로 판단된다.
이상과 같은 고찰을 토대로 할 때, 결국 세로줄 불량을 감소시키기 위해서는 불량의 주요인이 되는 데이터선과 화소 전극간의 커플링 커패시턴스 변동을 줄이기 위하여 이들층을 형성할 때 노광 스캐닝 방향과 데이터선의 방향이 수직이 되도록 유지해야 한다. 이에 더하여, 데이터선과 화소 전극의 오버레이 관리 공정 능력을 개선하고 이들간의 간격을 최적으로 유지하는 것이 바람직함을 알 수 있다.
이하, 본 발명을 일반적인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방식에 적용한 구체적인 실시예를 통하여 더욱 상세히 설명하기로 한다.
도 8은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 9는 도 8에 도시한 박막 트랜지스터 기판의 II-II선에 대한 단면도이고 도 10은 도 8에 도시한 기판의 III-III 선에 대한 단면도이다.
먼저, 도 8 및 도 9를 참고하면, 절연 기판(10) 위에 크롬, 알루미늄-네오듐 합금 등으로 이루어진 제1 게이트 배선층(221, 241, 261)과 알루미늄-네오듐 합금, 몰리브덴 등으로 이루어진 제2 게이트 배선층(222, 242, 262)의 이중층으로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 끝단(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다.
기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(54, 56)이 각각 형성되어 있다.
저항성 접촉층(54, 56) 및 게이트 절연막(30) 위에는 Ni-실리사이드층(62a, 65a, 66a, 68a) 및 제2 금속 물질층(62b, 65b, 66b, 68b)의 이중층으로 이루어진 데이터 배선층(62, 65, 66, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(54)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 끝단(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. 데이터 배선(62, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 보호막(70)이 형성되어 있다.
보호막(70)에는 드레인 전극(66) 및 데이터 끝단(68)을 각각 드러내는 접촉 구멍(76, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 끝단(24)을 드러내는 접촉 구멍(74)이 형성되어 있다. 이때, 끝단(24, 68)을 드러내는 접촉 구멍(74, 78)은 각을 가지거나 원형의 다양한 모양으로 형성될 수 있다.
보호막(70) 위에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있으며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트 끝단(24) 및 데이터 끝단(68)과 연결되어 있는 보조 게이트 끝단(86) 및 보조 데이터 끝단(88)이 형성되어 있다. 여기서, 화소 전극(82)과 보조 게이트 및 데이터 끝단(86, 88)은 IZO(indium zinc oxide), ITO(indium tin oxide) 등으로 이루어져 있다.
여기서, 화소 전극(82)은 도 8 및 도 9에서 보는 바와 같이, 게이트선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 유지 용량용 배선을 추가할 수도 있다.
또, 화소 전극(82)은 데이터선(62)과 소정의 간격을 두고 이격되어 형성되어 있다. 다르게는, 화소 전극(82)을 데이터선(62)과 중첩하도록 형성하여 개구율을 극대화할 수도 있다.
도 10을 참고하면, 데이터선(62)과 화소 전극(82)간의 커플링 커패시턴스를 나타내고 있다. 데이터선(62)과 화소 전극(82)간의 간격은 L1, L2, L3 및 L4로 나타나고 있는데, 이들간의 간격에 따라 커플링 커패시턴스는 C1, C2, C3 및 C4로 나타나게 된다. 각 패턴이 디자인에 따라 정확한 간격으로 형성되면 간격 L1, L2, L3 및 L4는 동일하게 형성되고 이에 따라, 커플링 커패시턴스는 C1, C2, C3 및 C4도 동일한 값으로 나타나게 될 것이다. 그러나, 상술한 바와 같이 노광시 오버레이 틀어짐 등 의 원인에 의하여 패턴간의 간격이 틀어지면, 그 부분에서 커플링 커패시턴스 변동이 야기되고, 결국은 세로줄 불량을 가져오는 것이다.
그러면, 이러한 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 8 및 도 9와, 도 11 내지 도 14를 참고로 하여 상세히 설명한다.
먼저, 도 11에 도시한 바와 같이, 절연 기판(10) 위에 크롬, 알루미늄-네오듐 합금 등으로 이루어진 제1 게이트 배선층(221, 241, 261)과 알루미늄-네오듐 합금, 몰리브덴 등으로 이루어진 제2 게이트 배선층(222, 242, 262)의 게이트 배선층(222, 242, 262)을 적층한다. 이후 광에 의해 물에 대한 용해도가 변화되는 포토레지스트를 도포하여 포토레지스트층을 형성하도록 한다. 소정의 패턴을 갖는 마스크를 개재하고 형성될 게이트선의 길이 방향과 스캐닝 방향이 수직 방향이 되도록 노광한 후, 현상하여 포토레지스트 패턴을 형성하도록 한다. 형성된 포토레지스트 패턴을 이용하여 게이트 배선층을 패터닝하여 게이트선(22), 게이트 전극(26) 및 게이트 끝단(24)을 포함하는 가로 방향으로 뻗어 있는 게이트 배선을 형성한다.
다음, 도 12에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고, 반도체층(40)과 도핑된 비정질 규소층을 사진 식각하여 게이트 전극(24) 상부의 게이트 절연막(30) 위에 섬 모양의 반도체층(40)과 저항성 접촉층(55, 56)을 형성한다. 사진 식각 공정의 수행시 노광 공정은 광의 스캐닝 방향과 게이트선의 길이 방향이 수직이 되도록 하는 방향으로 수행하도록 한다.
다음, 도 13에 도시한 바와 같이, 몰리브덴 또는 몰리브덴-텅스텐 합금을 증착하여 데이터 배선층(65, 66, 68)을 적층하도록 한다. 이후, 포토레지스트를 도포 및 건조하여 포토레지스트층을 형성한다. 소정의 패턴이 형성된 마스크를 개재하고, 형성하고자 하는 데이터선의 길이 방향과 광의 스캐닝 방향이 수직 방향이 되도록 하여 상기 포토레지스트층을 노광하도록 한다. 현상후, 식각 공정을 수행하여 상기 금속층을 식각함으로써 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)은 한쪽 끝에 연결되어 있는 데이터 끝단(68) 및 소스 전극(64)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다.
이어, 데이터 배선(62, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층 패턴을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층 패턴(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음, 도 14에 나타난 바와 같은 보호막을 형성한다. 이어, 사진 식각 공정으로 게이트 절연막(30)과 함께 보호막을 패터닝하여, 게이트 끝단(24), 드레인 전극(66) 및 데이터 끝단(68)을 드러내는 접촉 구멍(74, 76, 78)을 형성한다. 여기서, 접촉 구멍(74, 76, 78)은 각을 가지는 모양 또는 원형의 모양으로 형성할 수 있다.
다음, 마지막으로 도 8 및 9에 도시한 바와 같이, IZO를 증착하고 사진 식각하여 제1 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 제2 및 제3 접촉 구멍(74, 78)을 통하여 게이트 끝단(24) 및 데이터 끝단(68)과 각각 연결되는 보조 게이트 끝단(86) 및 보조 데이터 끝단(88)을 형성한다. 화소 전극의 형성을 위한 사진 식각 공정의 수행시, 바람직하게는 광의 스캐닝 방향과 데이터선의 길이 방향이 수직이 되도록 하여 노광 공정을 수행하는 것이 바람직하다.
IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체는 질소를 이용하는 것이 바람직하다. 이는 접촉 구멍(74, 76, 78)을 통해 노출되어 있는 금속막(24, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이러한 방법은 앞에서 설명한 바와 같이, 5매의 마스크를 이용하는 제조 방법에 적용할 수 있지만, 4매 마스크를 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 15 내지 도 17을 참고로 하여 본 발명의 실시예에 따른 4매 마스크를 이용하여 완성된 액정 표시 장치용 박막 트랜지스터 기판의 단위 화소 구조에 대하여 상세히 설명한다.
도 15는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 16 및 도 17은 각각 도 15에 도시한 박막 트랜지스터 기판을 VIII-VIII' 선 및 IX-IX' 선에 따라 자른 단면도이다.
먼저, 제1 실시예와 동일하게 절연 기판(10) 위에 크롬, 알루미늄-네오듐 합 금 등으로 이루어진 제1 게이트 배선층(221, 241, 261)과 알루미늄-네오듐 합금, 몰리브덴 등으로 이루어진 제2 게이트 배선층(222, 242, 262)의 이중층으로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 게이트선(22), 게이트 끝단(24) 및 게이트 전극(26)을 포함한다.
기판(10) 위에는 게이트선(22)과 평행하게 유지 전극선(28)이 형성되어 있다. 유지 전극선(28) 역시 제1 및 제2 게이트 배선층(281, 282)의 이중층으로 이루어져 있다. 유지 전극선(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다. 유지 전극선(28)에는 상부 기판의 공통 전극과 동일한 전압이 인가되는 것이 보통이다.
게이트 배선(22, 24, 26) 및 유지 전극선(28) 위에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 등의 반도체 물질로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 등의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 등으로로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
저항성 접촉층 패턴(55, 56, 58) 위에는 Ni-실리사이드층(62a, 64a, 65a, 66a, 68a) 및 제2 금속 물질층(62b, 64b, 65b, 66b, 68b)으로 이루어진 데이터 배선층(62, 64, 65, 66, 68)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 끝단(68), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부(62, 68, 65)를 포함하며, 또한 데이터선부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극선(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(64)도 포함한다. 유지 전극선(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(64) 또한 형성하지 않는다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 68, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(64)과 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(64) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다. 데이터 배선(62, 64, 65, 66, 68) 위에는 보호막(70)이 형성되어 있다.
보호막(70)은 드레인 전극(66), 데이터 끝단(64) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉구멍(76, 78, 72)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 끝단(24)을 드러내는 접촉 구멍(74)을 가지고 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 IZO, ITO등과 같은 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높일 수도 있고 도면에서처럼 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도전체 패턴(64)과도 연결되어 도전체 패턴(64)으로 화상 신호를 전달한다. 한편, 게이트 끝단(24) 및 데이터 끝단(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 보조 게이트 끝단(86) 및 보조 데이터 끝단(88)이 형성되어 있으며, 이들은 끝단(24, 68)과 외부 회로 장치와의 접착성을 보완하고 끝단을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
그러면, 도 15 내지 도 17의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판을 4매 마스크를 이용하여 제조하는 방법에 대하여 상세하게 도 15 내지 도 17과 도 18a 내지 도 25b를 참조하여 설명하기로 한다.
먼저, 도 18a 및 18b에 도시한 바와 같이, 제1 실시예와 동일하게 기판(10) 위에 크롬, 알루미늄-네오듐 합금 등으로 이루어진 제1 게이트 배선층(221, 241, 261)과 알루미늄-네오듐 합금, 몰리브덴 등으로 이루어진 제2 게이트 배선층(222, 242, 262)을 증착하여 게이트 배선층(222, 242, 262, 282)을 적층한 다음, 형성되는 게이트선과 수직 방향으로 광을 스캐닝하는 방식으로 노광하는 공정을 포함하는 사진 식각 공정을 수행하여 게이트선(22), 게이트 끝단(24), 게이트 전극(26)을 포함하는 게이트 배선과 유지 전극선(28)을 형성한다.
다음, 도 19a 및 19b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 2,000Å, 300Å 내지 600Å의 두께로 연속 증착하고, 이어 몰리브덴 또는 몰리브덴-텅스텐 합금을 증착하여 도전체층(60)을 형성한 다음 그 위에 감광막(110)을 1㎛ 내지 2㎛의 두께로 도포한다.
그 후, 마스크를 통하여 감광막(110)에 빛을 조사하되, 형성될 데이터선의 길이 방향과 수직 방향으로 스캐닝하는 방식으로 조사한 후 현상하여, 도 20a 및 20b에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분 에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우 시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 21a 및 21b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두 껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
이렇게 하면, 도 21a 및 도 21b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67(67a, 67b))과 유지 축전기용 도전체 패턴(68(68a, 68b))만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(67(67a, 67b), 64(64a, 64b))은 소스 및 드레인 전극(65(65a, 65b), 66(66a, 66b))이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62(62a, 62b), 64(64a, 64b), 65(65a, 65b), 66(66a, 66b), 68(68a, 68b))의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
이어, 도 22a 및 22b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체 층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 22a 및 22b에 나타낸 바와 같이, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67(67a, 67b))이 드러나고, 기타 부분(B)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67(67a, 67b)) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(64(64a, 64b)) 하부의 중간층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67(67a, 67b)) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 23a 및 23b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67(67a, 67b)) 및 그 하부의 소스/드레인용 중간층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(67)의 측면은 식각되지만, 건식 식각되 는 중간층 패턴(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(57) 및 반도체 패턴(42)을 식각할 때 사용하는 식각 기체의 예로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(42)을 남길 수 있다. 이때, 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다. 다음, 도 24a 및 도 24b에 도시한 바와 같이 보호막(70)을 형성한다.
이어, 도 25a 및 25b에 도시한 바와 같이, 보호막(70)을 게이트 절연막(30) 과 함께 사진 식각하여 드레인 전극(66), 게이트 끝단(24), 데이터 끝단(68) 및 유지 축전기용 도전체 패턴(64)을 각각 드러내는 접촉 구멍(76, 74, 78, 72)을 형성한다. 이때, 끝단(24, 68)을 드러내는 접촉 구멍(74, 78)의 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
마지막으로, 도 15 내지 도 17에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 IZO층을 증착하고 사진 식각하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(64)과 연결된 화소 전극(82), 게이트 끝단(24)과 연결된 보조 게이트 끝단(86) 및 데이터 끝단(68)과 연결된 보조 데이터 끝단(88)을 형성한다.
한편, IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 접촉 구멍(72, 74, 76, 78)을 통해 드러난 금속막(24, 64, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)을 분리함으로써 제조 공정을 단순화할 수 있다.
이상과 같은 본 발명에 의하면 새로운 노광 방식을 적용하는 것에 의해 데이터선과 화소 전극간의 커플링 커패시턴스 변동에 의한 휘도 변화를 줄일 수 있어서 세로줄 얼룩을 크게 감소시킬 수 있다. 이에 따라 세로줄 불량이 크게 개선되고 화 면의 균일성이 확보되어 제품의 수율이 크게 향상된다. 본 발명자들의 실험 결과, 기존의 방식에 따라 기판을 제조시에는 세로줄 발생에 의한 손실로 인하여 수율이 약 20∼30% 수준이었으나, 본 발명의 방식에 따라 기판을 제조시 수율이 약 50% 이상으로 향상됨을 확인할 수 있었다.
이상, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (15)

  1. 패턴이 형성된 마스크의 상부에서 광을 일 방향으로 스캔하는 방식으로 노광하여 기판상에 형성된 층에 상기 패턴을 전사하는 단계를 포함하는 노광 방법에서,
    상기 광의 스캔 방향은 상기 기판상에 형성된 층을 패터닝하여 형성하고자 하는 패턴의 길이 방향과 수직인 것을 특징으로 하는 노광 방법.
  2. 제1항에 있어서, 상기 패턴은 데이터선을 포함하고,
    상기 노광 방법은 상기 데이터선을 포함하는 기판 상에 절연층을 형성한 후, 도전성 패턴으로서 화소 전극을 형성하는 단계를 더 포함하며,
    상기 화소 전극의 형성을 위한 노광 공정의 수행시, 상기 광의 스캔 방향과 상기 데이터 선을 길이 방향이 서로 수직인 것을 특징으로 하는 노광 방법.
  3. 제1항에 있어서, 상기 패턴은 데이터선을 포함하고,
    상기 데이터선과 화소 전극 간의 간격은 6.25㎛ 인 것을 특징으로 하는 노광 방법.
  4. 제1항에 있어서, 상기 마스크는 한 번에 하나의 셀을 노광시킬 수 있는 마스크인 것을 특징으로 하는 노광 방법.
  5. 기판상에 게이트 배선층을 형성하는 단계;
    상기 게이트 배선층을 식각하여 게이트선, 게이트 끝단 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴을 포함하는 기판상에 게이트 절연막을 적층하는 단계;
    상기 게이트 절연막을 포함하는 기판상에. 반도체층 패턴 및 저항성 접촉층 패턴을 형성하는 단계;
    상기 저항성 접촉층 패턴을 포함하는 기판상에, 데이터 배선 물질을 도포하고 상부에 포토레지스트층을 형성하는 단계;
    상기 포토레지스트층을 포함하는 기판상에 배치된 마스크의 상부에서, 형성하고자 하는 데이터선의 길이 방향과 수직 방향으로 광을 스캐닝하여 상기 포토레지스트층을 노광하는 단계;
    상기 포토레지스트층을 이용하여 패터닝함으로써 상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있는 데이터 끝단, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계;
    상기 데이터 배선을 포함하는 기판상에 보호막을 형성하는 단계;
    상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 끝단, 상기 데이터 끝단 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계;
    상기 접촉 구명이 형성된 상기 게이트 절연막 및 상기 보호막을 포함하는 기판상에 투명 도전막을 적층하는 단계; 및
    상기 투명 도전막을 식각하여 상기 게이트 끝단, 상기 데이터 끝단 및 상기 드레인 전극과 각각 연결되는 보조 게이트 끝단, 보조 데이터 끝단 및 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제5항에 있어서, 상기 화소 전극의 형성을 위하여 화소 전극상에 형성되는 포토레지스트층의 노광시, 광의 스캐닝 방향은 상기 데이터선과 수직 방향인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 제5항에 있어서, 상기 기판상에 형성되는 데이터선과 화소 전극간의 간격은 6.25㎛ 인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제5항에 있어서, 상기 마스크는 한 번에 하나의 셀을 노광시킬 수 있는 마스크인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 제5항에 있어서, 상기 마스크는 한 번에 두 개의 셀을 노광시킬 수 있는 마스크인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 기판상에 게이트 배선층을 형성하는 단계;
    상기 게이트 배선층을 식각하여 게이트선, 게이트 끝단 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴을 포함하는 기판상에 게이트 절연막을 적층하는 단계;
    상기 게이트 절연막을 포함하는 기판상에 반도체층, 저항성 접촉층, 및 도전체층을 적층하는 단계;
    상기 도전체층을 포함하는 기판상에, 제1 부분, 상기 제1 부분보다 두께가 두꺼운 제2 부분, 상기 제1 두께보다 두께가 얇은 제3 부분을 가지는 감광막 패턴을 형성하되, 마스크를 개재하여 노광시 광의 스캐닝 방향과 형성하고자 하는 데이터선의 길이 방향이 수직 방향이 되도록 하여 노광 공정을 수행하는 단계;
    상기 감광막 패턴을 사용하여 데이터선 및 이와 연결된 데이터 끝단, 소스 전극 및 드레인 전극을 포함하는 데이터 배선, 그리고 저항성 접촉층 패턴 및 반도체층 패턴을 형성하는 단계;
    상기 데이터 배선, 상기 저항성 접촉층 패턴 및 상기 반도체층 패턴을 포함하는 기판상에 보호막을 형성하는 단계;
    상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 끝단, 상기 데이터 끝단 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계;
    상기 접촉 구멍이 형성된 상기 게이트 절연막 및 상기 보호막을 포함하는 기판상에 투명 도전막을 적층하는 단계; 및
    상기 투명 도전막을 식각하여, 상기 게이트 끝단, 상기 데이터 끝단 및 상기 드레인 전극과 각각 연결되는 보조 게이트 끝단, 보조 데이터 끝단 및 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 제10항에 있어서, 상기 화소 전극의 형성을 위하여 화소 전극상에 형성되는 포토레지스트층의 노광시, 광의 스캐닝 방향은 상기 데이터선과 수직 방향인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  12. 제10항에 있어서, 상기 기판상에 형성되는 데이터선과 화소 전극간의 간격은
    6.25㎛ 인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  13. 제10항에 있어서, 상기 마스크는 한 번에 하나의 셀을 노광시킬 수 있는 마스크인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  14. 제10항에 있어서, 상기 마스크는 한 번에 복수의 셀을 노광시킬 수 있는 마스크인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  15. 제10항에 있어서, 상기 제1 부분은 상기 소스 전극과 상기 드레인 전극 사이에 위치하도록 형성하고, 상기 제2 부분은 상기 데이터 배선 상부에 위치하도록 형성하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1020030042850A 2003-06-27 2003-06-27 노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 KR100947538B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030042850A KR100947538B1 (ko) 2003-06-27 2003-06-27 노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
US10/815,287 US7595207B2 (en) 2003-06-27 2004-04-01 Method of exposing layer with light and method of manufacturing thin film transistor substrate for liquid crystal display device using the same
CN2004100327062A CN1577090B (zh) 2003-06-27 2004-04-13 曝光方法及利用该曝光方法制造用于液晶显示器的薄膜晶体管基片的方法
TW093111924A TWI311338B (en) 2003-06-27 2004-04-28 Method of exposing layer with light and method of manufacturing thin film transistor substrate for liquid crystal display device using the same
JP2004187335A JP2005018074A (ja) 2003-06-27 2004-06-25 露光方法及びこれを用いる液晶表示装置用薄膜トランジスタ基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042850A KR100947538B1 (ko) 2003-06-27 2003-06-27 노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050001268A KR20050001268A (ko) 2005-01-06
KR100947538B1 true KR100947538B1 (ko) 2010-03-12

Family

ID=33536353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042850A KR100947538B1 (ko) 2003-06-27 2003-06-27 노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법

Country Status (5)

Country Link
US (1) US7595207B2 (ko)
JP (1) JP2005018074A (ko)
KR (1) KR100947538B1 (ko)
CN (1) CN1577090B (ko)
TW (1) TWI311338B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10241373B2 (en) 2017-01-16 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising first and second transistors wherein gates of the first and second transistors are supplied with a same selection signal

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675632B1 (ko) * 2003-09-08 2007-02-01 엘지.필립스 엘시디 주식회사 패턴형성방법 및 이를 이용한 액정표시장치의 제조방법
KR101146418B1 (ko) * 2004-11-08 2012-05-17 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
JP2006302953A (ja) * 2005-04-15 2006-11-02 Nec Electronics Corp 半導体集積回路装置の製造方法
KR20070010868A (ko) * 2005-07-20 2007-01-24 삼성전자주식회사 박막트랜지스터 기판의 제조방법
JP4258532B2 (ja) * 2006-06-30 2009-04-30 カシオ計算機株式会社 薄膜デバイス基板とその製造方法
JP5043474B2 (ja) * 2007-03-01 2012-10-10 株式会社ジャパンディスプレイイースト 表示装置
WO2011043217A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
CN102253521B (zh) * 2011-08-08 2013-11-06 信利半导体有限公司 一种液晶显示装置及制造方法
CN102709243B (zh) * 2012-05-18 2015-04-29 京东方科技集团股份有限公司 有机发光二极管显示面板及其制造方法
CN107678247B (zh) * 2017-08-25 2020-05-29 长安大学 一种硅基集成曝光量测量器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09120081A (ja) * 1995-10-25 1997-05-06 Toshiba Corp 液晶表示装置及び液晶表示装置の製造方法
JP2000147539A (ja) * 1998-11-17 2000-05-26 Hitachi Ltd 液晶表示装置の製造方法
KR20020090430A (ko) * 2001-05-25 2002-12-05 삼성전자 주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20030050981A (ko) * 2001-12-20 2003-06-25 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2859288B2 (ja) * 1989-03-20 1999-02-17 株式会社日立製作所 半導体集積回路装置及びその製造方法
JP3451604B2 (ja) * 1994-06-17 2003-09-29 株式会社ニコン 走査型露光装置
US5718839A (en) * 1994-08-26 1998-02-17 Fujitsu Limited Liquid crystalline material operable with low voltages and liquid crystal display panel using the same and liquid crystal display apparatus and manufacturing method of the apparatus
KR100262953B1 (ko) * 1997-06-11 2000-08-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
JPH11102073A (ja) * 1997-09-29 1999-04-13 Hitachi Ltd 半導体装置ならびに液晶表示装置の製造方法および液晶表示装置
AU5066799A (en) 1998-08-24 2000-03-14 Nikon Corporation Method and apparatus for scanning exposure, and micro device
JP3550034B2 (ja) * 1998-12-15 2004-08-04 株式会社東芝 露光方法及び露光装置
JP2000227663A (ja) * 1999-02-04 2000-08-15 Nikon Corp 露光方法およびマスク
US6380559B1 (en) 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
SE516347C2 (sv) * 1999-11-17 2001-12-17 Micronic Laser Systems Ab Laserskanningssystem och metod för mikrolitografisk skrivning
JP2001154371A (ja) * 1999-11-30 2001-06-08 Nikon Corp 回路デバイスや表示デバイスの製造方法、及び大型ディスプレー装置
JP2001183844A (ja) * 1999-12-22 2001-07-06 Sharp Corp 露光方法
JP3682395B2 (ja) * 2000-01-21 2005-08-10 株式会社ニコン 走査型露光装置および走査露光方法
JP4482998B2 (ja) * 2000-02-03 2010-06-16 株式会社ニコン 走査露光方法および走査露光装置並びにデバイス製造方法
KR100611041B1 (ko) 2000-02-17 2006-08-09 엘지.필립스 엘시디 주식회사 대면적 액정표시장치를 위한 포토마스크와 어레이기판제작방법
JP2001244175A (ja) * 2000-02-28 2001-09-07 Nikon Corp 露光方法及び露光装置、マスク、並びにデバイス製造方法
KR100686228B1 (ko) 2000-03-13 2007-02-22 삼성전자주식회사 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
JP4273679B2 (ja) * 2001-06-12 2009-06-03 日本精工株式会社 分割逐次近接露光装置
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
US6933568B2 (en) * 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
JP3731566B2 (ja) * 2002-06-28 2006-01-05 ソニー株式会社 露光方法、マスク製造方法および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09120081A (ja) * 1995-10-25 1997-05-06 Toshiba Corp 液晶表示装置及び液晶表示装置の製造方法
JP2000147539A (ja) * 1998-11-17 2000-05-26 Hitachi Ltd 液晶表示装置の製造方法
KR20020090430A (ko) * 2001-05-25 2002-12-05 삼성전자 주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20030050981A (ko) * 2001-12-20 2003-06-25 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10241373B2 (en) 2017-01-16 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising first and second transistors wherein gates of the first and second transistors are supplied with a same selection signal

Also Published As

Publication number Publication date
US20040266039A1 (en) 2004-12-30
JP2005018074A (ja) 2005-01-20
KR20050001268A (ko) 2005-01-06
US7595207B2 (en) 2009-09-29
CN1577090B (zh) 2011-03-09
CN1577090A (zh) 2005-02-09
TW200509203A (en) 2005-03-01
TWI311338B (en) 2009-06-21

Similar Documents

Publication Publication Date Title
US5966190A (en) Array substrate for displaying device with capacitor lines having particular connections
US7679088B2 (en) Thin-film transistor and fabrication method thereof
US7129105B2 (en) Method for manufacturing thin film transistor array panel for display device
US7947525B2 (en) Manufacturing method for a liquid crystal display
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
CN1758126B (zh) 液晶显示器及其薄膜晶体管阵列面板
US20100117088A1 (en) Thin film transistor substrate and method of manufacturing the same
KR20040018784A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2003273365A (ja) 表示装置
US20090310048A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US8203674B2 (en) Manufacturing thin film transistor array panels for flat panel displays
KR20060135995A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100947538B1 (ko) 노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
US7388653B2 (en) Exposure mask and method for divisional exposure
KR100356113B1 (ko) 액정표시장치의 제조방법
US7136122B2 (en) Liquid crystal display and manufacturing method thereof
US7605416B2 (en) Thin film translator array panel and a method for manufacturing the panel
KR100650400B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR20010050708A (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100646779B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100237680B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100895308B1 (ko) 수평 전계형 박막 트랜지스터 기판
KR100436009B1 (ko) 박막트랜지스터기판의제조방법
KR20080069808A (ko) 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 11