JP3629079B2 - 表示装置およびその製造方法 - Google Patents

表示装置およびその製造方法 Download PDF

Info

Publication number
JP3629079B2
JP3629079B2 JP32752395A JP32752395A JP3629079B2 JP 3629079 B2 JP3629079 B2 JP 3629079B2 JP 32752395 A JP32752395 A JP 32752395A JP 32752395 A JP32752395 A JP 32752395A JP 3629079 B2 JP3629079 B2 JP 3629079B2
Authority
JP
Japan
Prior art keywords
line
auxiliary capacitance
lines
scanning
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32752395A
Other languages
English (en)
Other versions
JPH08234227A (ja
Inventor
英郎 川野
明 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32752395A priority Critical patent/JP3629079B2/ja
Publication of JPH08234227A publication Critical patent/JPH08234227A/ja
Application granted granted Critical
Publication of JP3629079B2 publication Critical patent/JP3629079B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はアクティブマトリックス型液晶表示装置における走査線、信号線のような微細な配線構造を有する表示装置およびその製造方法に関する。
【0002】
【従来の技術】
近年、表示装置の中でも、特に液晶表示装置においては、テレビ表示やグラフィックディスプレイ等を指向した大容量で高密度な表示装置の開発及び実用化が盛んに為されている。
【0003】
液晶層を挟んで互いに対向して各画素を形成する電極の間に電圧を時分割的に印加し、液晶層を駆動し表示を行なう単純マトリックス型液晶表示装置のみならず、近年は、さらなる高精細、高機能の画像表示の実現を狙った表示装置として、MIM(metal−insulator−metal )ダイオードや薄膜トランジスタ(TFT)をスイッチング素子として用いたアクティブマトリックス型の液晶表示パネルを用いた表示装置の開発が進められ、実用化も為されている。
【0004】
このアクティブマトリックス型液晶表示装置のような表示装置は、画像のコントラストが高く、画像信号に対する表示の高速応答性に優れ、クロストークのない高品質な画像表示が可能であることから、これらの特徴を生かして、テレビジョン用やOA(オフィスオートメーション)用などのディスプレイデバイスとして多用されるようになってきており、その画素電極の配列ピッチは100μm程度と微細なものとなってきている。しかもその画素数が約100万画素という、超多画素数の表示装置の開発も進められている。
【0005】
【発明が解決しようとする課題】
このようなアクティブマトリックス型液晶表示装置の普及を促進するためには、製造歩留まりを向上させることによって価格を下げることが必要である。
製造歩留まりを向上させる手段としては幾つかあるが、その主要な手法の一つとして、製造工程における電極または電極間の絶縁層の静電破壊に起因した表示不良欠陥の発生率の低減があり、静電破壊に対して従来から様々な対策が施されている。
【0006】
そのような従来の静電破壊対策を施したアクティブマトリックス型液晶表示装置として例えばスイッチング素子に薄膜トランジスタを用いたものにおいて、ショートリングと呼ばれるリング状の導体パターンをアレイ基板の周辺部に配設することで、全ての走査線と補助容量線及び信号線を導通させる手法が知られている。
【0007】
図1は製造工程の途中において、ショートリングが形成された状態の従来のTFTアレイ基板の概略平面図を示す。図において、ガラス基板10上には、複数の走査線11とこれらの走査線11の間に平行に補助容量線12とが形成されている。この補助容量線12の上にはマトリクス状に配列された複数の画素電極13が補助容量線12と絶縁されて設けられている。走査線11と補助容量線12とに夫々直交する方向には複数の信号線14がこれらと絶縁されて形成される。これらの配線それぞれには、走査線検査電極15、給電電極16及び補助容量線検査電極17が形成される。さらに走査線11と補助容量線12と信号線14とは、アレイ基板の周辺部に形成されたショートリング18により電気的に接続される。
【0008】
このように、製造工程の途中において、全ての走査線11と補助容量線12及び信号線14をショートリング18によって導通させることで、製造されるアクティブマトリックス型液晶表示装置のTFTアレイ基板は、ショートリング形成後に静電気を帯電しても、配線間に高い電位差が生じることを防ぐことができるので、静電破壊が生じない。
【0009】
しかしながら、実際には、ショートリング形成前の工程において静電気の帯電が生じる場合も多く、このような場合にも、配線間に高い電位差が生じるため、TFTアレイ基板上にショートリング形成工程までに形成した配線構造物や絶縁膜などに静電破壊が生じてしまう。
【0010】
例えば、図8に示したショートリング18が形成される前の工程で、走査線11、補助容量線12及びそれら配線に接続された各検査電極15、17が形成される。この後に、他のパターンを形成するフォト・エッチングを行なうためのレジストを基板10上に塗布した後、そのレジストの溶媒を蒸発させるために平面のステージ上で加熱が行なわれる。その加熱工程の後、例えば図9に示したように、複数の搬送ローラー21を備えた搬送ベルト22上で、TFTアレイ基板10を、搬送ベルト22から浮上させながら移動させて次の工程へと移送する。この浮上して移送させる際、TFTアレイ基板10と搬送ベルト22との間には剥離帯電により例えば数千ボルトの静電気が帯電される。この際に図8に示すように搬送ベルト22に付属された金属アーム23によってTFTアレイ基板10の搬送位置が修正されるが、このときに金属アーム23とTFTアレイ基板10との接触によりにTFTアレイ基板10に蓄積されていた電荷が急激に金属アーム23に向けて移動することに起因して、TFTアレイ基板10の配線構造物や絶縁膜に静電破壊が生じる。
【0011】
即ち、図10に示すように、TFTアレイ基板10の一部24に数千ボルトのマイナスの静電気が帯電し、これに接している金属アーム23が接地レベルに接続されていると、そのTFTアレイ基板10の帯電部分24と金属アーム23との間を帯電電荷が急激に移動する。
【0012】
このとき、例えば、TFTアレイ基板10の帯電部分24に近接した位置に配置された走査線11aや補助容量線12a上の静電荷は、金属アーム23との間に配置された走査線11bを通過して層間絶縁膜などの絶縁膜内あるいは薄膜半導体層26内を放電状態で急峻に移動する。ここで、図10にはその後の工程で形成されるべき信号線14aの位置が2点鎖線で示されている。
【0013】
この放電の結果、例えば図11に示すように、走査線11aと金属アーム23との間に放電が生じ、走査線11aの上に形成された絶縁膜25および薄膜半導体層26には、放電が発生した部分に沿ってその静電破壊によるピンホール状あるいは裂損状の損傷27が生じる。このような損傷27上に後の工程で例えば図12に示す如く信号線14aが形成される場合には、損傷27を通して信号線14aと走査線11aの配線どうしがショートするため、完成後の表示動作の際にこの部分に対応した画素列に線欠陥などの表示不良が生じる。
【0014】
なお、上記のショートリングは表示動作を妨げるため、アレイ基板完成の後にすべて切り離す必要がある。また、ショートリング切り離し後は静電破壊による表示不良が生じることを防止できない。
【0015】
さらに、上記のショートリングを用いる代わりに、走査線および信号線の入力端子の隣接部分を製造工程のときだけ互いに結合容量として形成することにより、配線部分の静電荷を放電させて絶縁破壊を防止する方法がある。しかしながらこの方法でも結合容量部分は、ショートリングと同様に、表示動作を妨げるため、アレイ基板完成の後にすべて切り離す必要があり、やはりその後の静電破壊による表示不良や製造コスト上昇の一要因となる。
【0016】
そこで、本発明の目的は、ショートリング形成前の工程やショートリング切り離し後においても帯電した静電気に起因した静電破壊を防いで、表示不良品の発生率を低減することによって製造歩留まりを向上させて、信頼性の高いアクティブマトリクス型の液晶表示装置のような表示装置を、良好な生産性で低コストに実現することにある。
【0017】
【課題を解決するための手段】
本発明の表示装置は、第1絶縁基板上に互いにほぼ平行に配置された複数の第1電極配線と、前記第1電極配線に夫々スイッチ素子を介して電気的に結合されマトリクス状に配置される複数の画素電極とを含む第1電極基板と;第2絶縁基板上に配置され前記画素電極に対向する対向電極を含む第2電極基板と;前記画素電極と前記対向電極との間に保持される光変調層とを備え;隣接する前記第1電極配線の少なくとも一方は他方に向かって少なくとも1個の放電突起を有する。
【0018】
また、本発明の表示装置は、第1の絶縁性基板上に互いに併設された複数の走査線および複数の補助容量線と、該走査線および補助容量線が形成された層とは異なる層に絶縁膜を介して配設され、前記走査線および補助容量線と互いに交差するように配列された信号線と、前記複数の走査線と前記複数の信号線とが互いに交差して形成される各格子内ごとに配設された画素電極と、を備えた画素電極アレイ基板と;前記画素電極アレイ基板に対向する対向電極が第2の絶縁性基板上に形成された対向基板と;前記画素電極アレイ基板と前記対向基板との間に保持される光変調層とを備えた表示装置において、平面的パターンを直角以下の鋭角に形成されており、前記走査線に帯電する電荷および前記補助容量線に帯電する電荷を隣り合う前記走査線と前記補助容量線との間に非接触で放電可能に対向する突起部が、前記走査線および前記信号線の両線が交差する部分を避けて前記走査線と前記補助容量線とにそれぞれ形成される。
【0019】
また、前記突起部が、前記走査線および前記補助容量線から延伸して前記画素電極が配列された領域の外部の位置に形成された走査線用接続パッドおよび補助容量線用接続パッドまたはこれに接続された走査線検査用パッドおよび補助容量線検査用パッドに付設されている。
【0020】
また、上記の表示装置において、前記突起部が、前記走査線用接続パッドの一角および前記補助容量腺用接続パッドの一角であり、該一角どうしが互いに前記走査線に帯電する電荷および前記補助容量線に帯電する電荷を隣り合う前記走査線と前記補助容量線との間に非接触で放電可能に対向配置されていることを特徴としている。
【0021】
また、上記の表示装置において、前記突起部の先端部における平面的形状が、30度以上90度以下の角度の鋭角に形成されており、隣り合う突起部の先端どうしの間が4μm以上20μm以下の距離を隔てて配置されていることを特徴としている。
【0022】
また、本発明の表示装置の製造方法は、第1の絶縁性基板上に複数の走査線および複数の補助容量線を形成し、該走査線および補助容量線が形成された層とは異なる層に絶縁膜を介して前記走査線および補助容量線と互いに交差するように信号線を形成し、前記複数の走査線と前記複数の信号線とが互いに交差してなる各格子内ごとに画素電極を配設して画素電極アレイ基板を形成する工程と、前記画素電極アレイ基板に対して対向電極を第2の絶縁性基板上に備えた対向基板を対向配置し前記画素電極アレイ基板と前記対向基板との間に光変調層を挟持させる工程と、を有する表示装置の製造方法において、平面的パターンが直角以下の鋭角で、前記走査線に帯電する電荷および前記補助容量線に帯電する電荷を隣り合う前記走査線と前記補助容量線との間に非接触で放電可能に対向する突起部を、前記走査線および前記信号線の両線が交差する部分を避けて前記走査線と前記補助容量線とにそれぞれ形成する工程を含むことを特徴としている。
【0023】
また、上記の製造方法において、前記突起部を、前記走査線および前記補助容量線からそれぞれ延伸して前記画素電極が配列された領域の外部の位置に形成された走査線用接続パッドおよび補助容量線用接続パッドまたはこれに接続された走査線検査用パッドおよび補助容量線検査用パッドに付設することを特徴としている。
【0024】
一般に導体内の電荷分布は、その導体の外部との境界面における曲率半径の小さい部分あるいは平面的分布の場合はパターンの鋭角の小さい部分に集中する。従って、本発明に係る走査線及び補助容量線に形成された突起部の先端に、それら走査線及び補助容量線の電荷分布が集中する。この結果、互いに非接触で対向するパターンに配置された突起部どうしの間に強い電場が形成されて、それらの間で放電が生じ易くなる。
【0025】
そして例えば配向膜のラビング配向処理の際などに走査線及び補助容量線に電荷が畜積されるが、この電荷が例えばTFTアレイ基板の工程内移動時の搬送の際などに作業者の手や搬送用金属アームとの接触で急峻に移動する以前に、この突起部どうしの間で直ちに放電が行なわれる。そして他の部分では放電は防止される。さらには、この突起部の配置位置としては他層の導体パターンが形成されない位置に形成されているため、放電によって生じた絶縁膜の損傷等を介して導体パターンと走査線および補助容量線とがショートすることは無い。
従って、静電破壊による層間ショートに起因した表示不良品の発生を防ぐことができる。
【0026】
【発明の実施の形態】
以下、本発明に係る表示装置をアクティブマトリックス型液晶表示装置に適用した実施例を図面に基づいて詳細に説明する。
図1はこの実施例により製造されたアクティブマトリックス型液晶表示装置のTFTアレイ基板の端部の一部を示す平面図であり、ここでは走査線と補助容量線のみが示されている。
【0027】
ガラス基板のような透明な絶縁性基板31上に、複数の走査線32a,32b,32c,…および複数の補助容量線33a,33b,33c,33d…が平行して交互に隣り合うように配列される。走査線32a,32b,32cには夫々走査線検査用パッド34a,34b,34cおよび先端部に走査線接続パッド35a,35b,35cが形成される。また、補助容量線33a,33b,33c、33dにはその先端部分に補助容量線接続用兼検査用パッド36a,36b,36c,36dが形成される。
【0028】
隣り合った走査線検査用パッドと補助容量線接続用兼検査用パッドとの間,すなわち、パッド36aと34a、34aと36b,36bと34b,34bと36c,36cと34c,34cと36dそれぞれに、先端が60度の鋭角のほぼ三角形で、互いに所定の距離を隔てて非接触で対向するパターンに形成された突起部37a〜37jが形成される。例えば、補助容量線接続用兼検査用パッド36dの突起部37lと走査線検査用パッド34cの突起部37mとは図6に示したように、先端部の間隔dが1〜3ミクロン程度に形成される。しかもこの先端部に向かってテーパ部Tが形成される。このテーパ部Tはあとで説明するように製造工程においてエッチングが行われる際に容易に形成できる。したがって、突起部37l,37mの先端部分の対向面積は極めて小さく、この部分の容量結合はほとんど無視できる値となっている。この間隔dは数千ボルトの静電気の電圧により放電開始するが、液晶表示装置として完成後に印加される数十ボルトの動作電圧によっては全く放電が起こらないような寸法に設定される。なお図1の電極構造が形成された後、図2に示すように接続パッド部分を除いて絶縁層38で被覆される。
【0029】
この後、あとで説明するが、走査線32a,32b,32cや補助容量線33a,33b,33c、33dに対して絶縁膜を隔てて交差するように信号線が形成される。このように、この突起部37a〜37mは先端部が避雷針のように尖っているので、この先端部分に電荷が集中して放電が他の部位よりも発生し易くなっている。つまり、この部分で電極に溜まった数千ボルトの静電荷が放電されるので、後の工程で形成される画面領域の信号線(図示せず)と絶縁膜を隔てて交差する走査線32a,32b,32cや補助容量線33a,33b,33c,33dの他の部位よりも電荷が集中して放電が発生し易くなっている。したがって、他の部分、例えば走査線32a,32b,32cや補助容量線33a,33b,33c、33dの本体の部分、例えば、走査線32aにおけるゲート電極Gに相当する画像表示部分では、それらの間やその上層または下層に絶縁膜を隔てて交差して形成される信号線に対して静電荷が絶縁膜を突き抜けて急激に放電するということが無い。したがって画像表示エリア内部で、そのような電荷の急激な移動に起因した絶縁膜の破損(ピンホール欠陥やその他の裂損のような絶縁膜の損傷)の発生を極めて効果的に解消することができる。
【0030】
しかも、TFTアレイ基板の製造工程において、ショートリングが形成される以前に信号線が形成されるので、ショートリングが形成されていない段階では、走査線32a,32b,32cや補助容量線33a,33b,33c、33dと信号線とは未だショートリングで結ばれていない。従来はこの段階で走査線32a,32b,32cおよび補助容量線33a,33b,33cと信号線との間で蓄積された電荷の偏りが生じると、その電荷が急峻に走査線および補助容量線と信号線との間を移動して、絶縁膜の損傷が発生していた。しかし本実施例によれば、上記の如く突起部37a〜37mで電荷を放電させることができるので、特にショートリングが形成されていない段階における従来のピンホール欠陥やその他の裂損のような絶縁膜の損傷の発生を、極めて効果的に解消することができる。
【0031】
前記したように、この突起部37a〜37mは静電的に蓄積された電荷のような数千ボルトの高い電圧の放電に対しては有効に作用する一方、一般に液晶表示装置の表示装置の駆動用に用いられる高々20〜30V程度で数mA程度の駆動電圧の印加に対しては、放電を生じることはない。また、突起部37a〜37mはほとんど容量結合もないので、液晶表示装置として完成した後でもこれらを基板から切り取る、あるいは除去する必要はない。従って、表示性能には何ら問題なく、高い歩留まりで製造できるとともに、製品として完成後にもTFTアレイ基板上に突起部37a〜37mを残しておくことができるので、TFTアレイ基板あるいは表示装置の製品として完成した後にも、静電気の蓄積とその移動に起因した表示装置の不良(故障)発生を防ぐことができる。
【0032】
以下、図1、図2に示した電極構造を有するアクティブマトリックス型液晶表示装置のTFTアレイ基板の製造プロセスを図3の製造プロセスフローならびに図4ないし図6の製造プロセスの所定のステップにおける基板平面図に従って詳細に説明する。
【0033】
先ず、図3により製造プロセスの全体の流れを説明する。最初のステップS1では用意された例えば0.7mm程度の薄いガラス基板上にゲート電極、走査信号線、補助容量線、突起部を含むこれらの配線の検査電極が形成される。図1、図2はこのステップS1における電極構成を示しており、TFTアレイ基板の全体としては図4に示したようになる。
【0034】
すなわち、ガラス絶縁基板31上にスパッタ法によりMo−W(モリブデン−タングステン)合金膜を300nm成膜した後これをフォト・エッチングにより所定の形状に加工して、走査線32a〜32m、ゲート電極G、補助容量線33a〜33m、及びそれぞれの配線に接続された走査線用検査電極34a〜34m、補助容量線検査電極36a〜36mを形成する。
【0035】
次に、図3のステップS2において図4に示した中間製品に対して、走査線32a〜32m及び補助容量線34a〜34mのパターン検査、すなわち配線32a〜32m,34a〜34m各々のオープン或いはショート検査を行なった後、シリコン酸化膜、SiOからなるゲート絶縁膜を400nm厚で形成し、続いて、ステップS3において、TFTのチャネル領域となる半導体層であるハイドロジェナイテッド・アモルファス・シリコン膜、a−Si:H膜を50nm厚で夫々CVD(Chemical Vapor Deposition)法で基板31全体に順次成膜する。そしてステップS4で全体に窒化シリコン(シリコンナイトライド)膜、SiNからなるエッチング保護膜を同様にCVD法によって200nm厚で成膜した後、このエッチング保護膜のみを所定の形状にフォト・エッチングにより加工する。
【0036】
続いて、ステップS5でCVD法によりn型a−Si:H膜を50nm厚で成膜する。その後、n型a−Si:H膜と共にその下にある前記のa−Si:H膜を所定の形状に加工した後、ステップS6でITO(indium tin oxide)膜をスパッタ法で100nm厚で被膜し、これをフォト・エッチングにより加工して、図5に示すようにそれぞれゲート電極Gに対応した位置に画素電極Pを形成する。
【0037】
そして、ステップS7において、走査線用接続パッド35a〜35mおよび補助容量線用接続パッド36a〜36mそれぞれに各給電電極35a1〜35m1,36a1〜36m1を形成する。
【0038】
続いて、ステップS8において図6に示したように、走査線32a〜32m及び補助容量線34a〜34mに交差する方向でかつそれぞれゲート電極Gを挟んで画素電極Pに対応した位置に複数の信号線39a,39b,39c,39d,39e,…を形成する。この際、同時にすべての配線、電極を取り囲むようにガラス基板31の周囲に沿ってショートリング40が形成される。さらに、図6に示したように、ゲート電極Gと画素電極Pとの間を接続するためにゲート電極Gが形成され、ゲート電極Gと信号線39aとを接続するためにソース電極Sが形成される。このショートリング40は複数の信号線39a〜39bと電気的に接続されている。
【0039】
そして最後に、前記の構造物の上ほぼ全面を覆うように配向膜(図示省略)を形成してアレイ基板41を完成する。
さらに、このTFTアレイ基板41に液晶保持用の隙間を有して対向配置させる対向基板(図示省略)を、別のガラス絶縁基板上に共通電極としてITO膜を100nm成膜して対向膜を形成して作製し、この対向基板とTFTアレイ基板41とを両基板周囲に封止材兼接着剤を配置して貼り合わせて、その基板隙間に液晶層を注入し、アクティブマトリクス型液晶表示装置の主要部が完成する。
【0040】
このような手法により、全ての走査線32a〜32と補助容量線33a〜33mとは互いに放電用の突起部を介して近接して形成し、信号線39a〜39eをショートリング40によって導通させることで、製造されるアクティブマトリックス型液晶表示装置のTFTアレイ基板41はショートリング形成以前に静電気を帯電しても配線間に高い電位差が生じることを防ぐことができ、またショートリング除去後に静電気を帯電しても放電用の突起部を介して放電するので、静電破壊が生じない。
【0041】
図7は図6に示した実施例の変形例の回路構成を示す。したがって説明を分かりやすくするために図6の実施例と対応する部分は同一または類似の参照符号を付してある。
【0042】
図7において、この変形例では2本のショートリング40A、40Bが互いに基板31上で所定距離をおいて形成される。内側のショートリング40Bは図6の実施例におけるショートリング40に対応するもので、信号線39aは二つのトランジスタTr1,Tr2で形成されたトランスファゲートTG1を介してショートリング40Bに接続される。同様に、走査線32aも二つのトランジスタTr1,Tr2で形成されたトランスファゲートTG2を介してショートリング40Bに接続される。同様に、補助容量線33aもトランスファゲートTG3を介してショートリング40Bに接続される。
【0043】
走査線32aはスイッチングトランジスタTFT1のゲートに接続され、スイッチングトランジスタTFT1のソースは信号線39aに接続され、ドレインは画素電極Pに接続される。画素電極Pの下方には補助容量線33aの幅広の容量形成部33aaが対応して設けられる。なお、走査線32a、32b,補助容量線33a、信号線39aはいずれもOLBパッド(outer lead bonding pad)41に内側ショートリング40Bの外側で接続される。OLBパッド41の他の端は外側ショートリング40Aに接続される。
【0044】
トランスファゲートTG1,TG2、TG3はいずれもそのトランジスタのゲートにたとえば数百ボルトの電圧が印加されると導通するが、動作電圧程度の数十ボルトでは導通しないように設計されているので、製造工程の途中で静電気により高い電圧が生じると静電荷をショートリング40Bに逃がす働きを持つ。したがってこのトランスファゲートTG1,TG2、TG3は製造工程終了後に除去することなく製品中に組み込まれてもなんら差支えない。ただし外側のショートリング40Aは製造工程の最後に破線Cで示した位置でガラス基板31をカットしてOLBパッド41のすぐ外側でカットされる。
【0045】
なお、図6の実施例において、上記の突起部37a〜37nは駆動回路との接続をとるために基板31の周辺部に形成された走査線接続パッド35a〜35mと補助容量線接続用兼検査用パッド36a〜36mとの間に付設してもよいことは言うまでもない。あるいは、走査線接続パッド35a〜35mや補助容量接続用兼検査用パッド36a〜36mそれぞれのコーナー部分を、上記の突起部37a〜37mと同様に直角以下の鋭角に形成するとともにそれらの互いの間の距離を上記の如く数μmの範囲内で適宜に形成する。
【0046】
なお、図6において、補助容量線接続用兼検査用パッド36a〜36mは、接続配線43に対して絶縁膜に穿設されたコンタクトホール36a1〜36m1を通して接続されている。
【0047】
本発明の表示装置は、その製造工程を殆ど従来の工程から変更する必要がなく、突起部を上記のように巧妙な構造にパターン形成するだけでよいので、その製造も極めて簡易に行なうことができる。
【0048】
なお、上記の突起部の先端テーパ部Tにおける平面的形状は、30度以上90度以下の角度の鋭角に形成することが望ましい。また、隣り合う突起部の先端どうしの間の距離は、1μm以上20μm以下に形成することが望ましい。
【0049】
上記実施例においては、本発明の技術を液晶表示装置に適用した場合の一実施例を示したが、本発明の適用はこれのみには限定されないことは言うまでもない。この他にも、例えばELディスプレイやプラズマディスプレイなど、走査線と信号線とが絶縁膜を隔てて交差するように配置されており、それらに静電的に蓄積された電荷の移動に起因して従来は破損が生じていた表示装置に対して、特に好適である。
【0050】
【発明の効果】
以上、詳細な説明で明示したように、本発明によれば、ショートリング形成前の工程やショートリング切り離し後においても帯電した静電気に起因した静電破壊を防いで、表示不良品の発生率を低減することによって製造歩留まりを向上させて、信頼性の高いアクティブマトリクス型の液晶表示装置のような表示装置を、良好な生産性で低コストに実現することができる。
【図面の簡単な説明】
【図1】本発明に係るアクティブマトリックス型液晶表示装置のTFTアレイ基板上における放電突起部を中心として示す拡大平面図である。
【図2】図1に示した放電突起部の部分の断面構造を示す図。
【図3】図1の実施例に係る液晶表示装置の製造プロセスフローを示す図である。
【図4】この実施例の液晶表示装置の一つの製造工程におけるTFTアレイ基板の概略平面図を示す図である。
【図5】この実施例の液晶表示装置の他の製造工程におけるTFTアレイ基板の概略平面図を示す図である。
【図6】この実施例に係る液晶表示装置に用いられるさらに他の製造工程におけるTFTアレイ基板の、ショートリングを切り離す以前の構造の概要を示す平面図である。
【図7】図6に示す製造工程におけるTFTアレイ基板上のおけるショートリングと回路構成素子の配置関係を示す回路配置図。
【図8】従来のショートリングを用いた液晶表示装置の製造プロセスにおけるTFTアレイ基板の概略平面図を示す図である。
【図9】液晶表示装置の製造プロセスにおける搬送系上で、TFTアレイ基板が金属アームによって位置修正される状態を示す図である。
【図10】TFTアレイ基板上に静電的に帯電した電荷が、金属アームの接触によりこれに向かって急峻に移動する状態を示す概念図である。
【図11】従来の表示装置の製造工程において静電荷の放電によって絶縁膜が損傷して生じたピンホール欠陥を示す図。
【図12】図11に示したピンホール欠陥を通して走査線と信号線とがショート不良となった状態を示す図である。
【符号の説明】
31…ガラス基板、
32c…走査線、
33d…補助容量線、
34c…走査線検査用パッド、
36d…補助容量線検査用パッド、
37l…放電用突起部、
37m…放電用突起部、
T…テーパ部、
d…放電ギャップ。
38…絶縁層。

Claims (6)

  1. 第1の絶縁性基板上に形成された複数の走査線および複数の補助容量線と、該走査線および補助容量線が形成された層とは異なる層に絶縁膜を介して配設され、前記走査線および補助容量線と互いに交差するように配列された信号線と、前記複数の走査線と前記複数の信号線とが互いに交差して形成される各格子内ごとに配設された画素電極と、を備えた画素電極アレイ基板と、
    前記画素電極アレイ基板に対向する対向電極が第2の絶縁性基板上に形成された対向基板と、
    前記画素電極アレイ基板と前記対向基板との間に保持される光変調層とを備えた表示装置において、
    平面的パターンが直角以下の鋭角に形成されており、前記走査線に帯電する電荷および前記補助容量線に帯電する電荷を隣り合う前記走査線と前記補助容量線との間に非接触で放電可能に対向する突起部が、前記走査線および前記信号線の両線が交差する部分を避けて、前記走査線および前記補助容量線からそれぞれ延伸して前記画素電極が配列された領域の外部の位置に形成された走査線用接続パッドの一角および補助容量線用接続パッドの一角、またはこれに接続された走査線検査用パッドの一角および補助容量線検査用パッドの一角であり、該一角どうしが互いに前記走査線に帯電する電荷および前記補助容量線に帯電する電荷を隣り合う前記走査線と前記補助容量線との間に非接触で放電可能に対向配置されている、表示装置。
  2. 前記突起部の先端部における平面的形状が、30度以上90度以下の鋭角に形成されており、隣り合う突起部の先端どうしの間が1μm以上20μ以下の距離を隔てて配置されている請求項1に記載の表示装置。
  3. 前記光変調層が液晶層を含む請求項1に記載の表示装置。
  4. 第1の絶縁性基板上に複数の走査線および複数の補助容量線を形成し、該走査線および補助容量線が形成された層とは異なる層に絶縁膜を介して前記走査線および補助容量線と互いに交差するように信号線を形成し、前記複数の走査線と前記複数の信号線とが互いに交差してなる各格子内ごとに画素電極を配設して画素電極アレイ基板を形成する工程と、前記画素電極アレイ基板に対して対向電極を第2の絶縁性基板上に備えた対向基板を対向配置し前記画素電極アレイ基板と前記対向基板との間に光変調層を挟持させる工程と、を有する表示装置の製造方法において、
    平面的パターンが直角以下の鋭角で、前記走査線に帯電する電荷および前記補助容量線に帯電する電荷を隣り合う前記走査線と前記補助容量線との間に非接触で放電可能に対向する突起部が、前記走査線および前記信号線の両線が交差する部分を避けて、前記走査線および前記補助容量線からそれぞれ延伸して前記画素電極が配列された領域の外部の位置に形成された走査線用接続パッドの一角および補助容量線用接続パッドの一角、またはこれに接続された走査線検査用パッドの一角および補助容量線検査用パッドの一角であり、該一角どうしが互いに前記走査線に帯電する電荷および前記補助容量線に帯電する電荷を隣り合う前記走査線と前記補助容量線との間に非接触で放電可能に対向配置させて形成する工程を含む、表示装置の製造方法。
  5. 前記突起部の先端部における平面的形状を、30度以上90度以下の鋭角で且つ、隣り合う突起部の先端どうしの間が1μm以上20μ以下の距離を隔てて配置されるように形成する工程を含む請求項4に記載の表示装置の製造方法。
  6. 前記光変調層が液晶層を含むように形成する工程を含む請求項4に記載の表示装置の製造方法。
JP32752395A 1994-12-21 1995-12-15 表示装置およびその製造方法 Expired - Lifetime JP3629079B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32752395A JP3629079B2 (ja) 1994-12-21 1995-12-15 表示装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-318898 1994-12-21
JP31889894 1994-12-21
JP32752395A JP3629079B2 (ja) 1994-12-21 1995-12-15 表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH08234227A JPH08234227A (ja) 1996-09-13
JP3629079B2 true JP3629079B2 (ja) 2005-03-16

Family

ID=26569541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32752395A Expired - Lifetime JP3629079B2 (ja) 1994-12-21 1995-12-15 表示装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3629079B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW561297B (en) 1997-11-25 2003-11-11 Toshiba Corp Electrode wiring board subjected to counter measure against static electricity and display device using the same
KR100577779B1 (ko) * 1999-04-22 2006-05-11 비오이 하이디스 테크놀로지 주식회사 액정 표시 소자의 티에프티 어레이 기판
KR20000066952A (ko) * 1999-04-22 2000-11-15 김영환 액정표시소자의 정전기 방지법
KR100628254B1 (ko) * 2000-04-12 2006-09-27 엘지.필립스 엘시디 주식회사 액정 표시 장치
KR100848555B1 (ko) * 2001-12-31 2008-07-25 엘지디스플레이 주식회사 액정표시소자의 mps 검사 배선의 구조
KR100878271B1 (ko) * 2002-08-14 2009-01-13 삼성전자주식회사 구동칩이 내장되어 있는 필름 및 액정 표시 장치
JP4380212B2 (ja) * 2003-04-22 2009-12-09 株式会社デンソー 半導体集積回路装置
JP4234023B2 (ja) * 2004-01-22 2009-03-04 三菱電機株式会社 表示装置および表示装置の製造方法
JP4945070B2 (ja) * 2004-10-29 2012-06-06 東芝モバイルディスプレイ株式会社 表示装置
KR100752368B1 (ko) 2004-11-15 2007-08-27 삼성에스디아이 주식회사 평판표시소자 및 그 제조방법
KR100726090B1 (ko) * 2004-12-30 2007-06-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2008065275A (ja) 2006-09-11 2008-03-21 Infovision Optoelectronics Holdings Ltd 液晶表示装置及びその製造方法
CN104704547B (zh) * 2012-10-02 2017-05-31 夏普株式会社 半导体装置和显示装置
JP6130721B2 (ja) 2013-04-26 2017-05-17 株式会社ジャパンディスプレイ 平面表示装置
JP6360718B2 (ja) 2014-05-16 2018-07-18 株式会社ジャパンディスプレイ 表示装置
US12094886B2 (en) * 2018-06-20 2024-09-17 Sakai Display Products Corporation Display panel and method for manufacturing display panel

Also Published As

Publication number Publication date
JPH08234227A (ja) 1996-09-13

Similar Documents

Publication Publication Date Title
KR100235474B1 (ko) 표시장치 및 그 제조방법(a display device and the method for producing the same)
JP3629079B2 (ja) 表示装置およびその製造方法
KR100717184B1 (ko) 액정 디스플레이 패널
KR20010035877A (ko) 액정표시장치
US6380591B1 (en) Electrode wiring board subjected to counter measure against static electricity and display device using the same
KR100271077B1 (ko) 표시장치,전자기기및표시장치의제조방법
US20020054037A1 (en) Matrix array substrate
JPH1152427A (ja) 液晶表示装置
US20040125332A1 (en) Open gate line repair in an LCD
JP2002116712A (ja) 表示装置および表示装置の製造方法
US6900871B1 (en) Thin film transistor substrate of liquid crystal display and method of manufacture
JPH11190858A (ja) アクティブマトリクス型表示装置及びその製造方法
US7576375B2 (en) Thin film transistor array
JP4661076B2 (ja) Tftアレイ基板、液晶表示パネル及び液晶表示装置
JPH0915623A (ja) 液晶表示装置およびその製造方法
JPH0444014A (ja) アクティブマトリクス型液晶表示装置
JPH06250219A (ja) 液晶表示装置
JPH0480723A (ja) アクティブマトリックス型液晶表示装置
JP3418684B2 (ja) アクティブマトリクス型液晶表示装置
JPH112844A (ja) 液晶表示パネル及びその製造方法
KR950004218B1 (ko) 매트릭스 어드레스 표시장치 및 그 제조방법
JP2818197B2 (ja) アクティブマトリクス型液晶表示装置
JP3418683B2 (ja) アクティブマトリクス型液晶表示装置
KR100674230B1 (ko) 비접촉방식의 정전기 방지 방법
KR100885839B1 (ko) 액정 표시 소자

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041210

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071217

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091217

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091217

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091217

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111217

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121217

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121217

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121217

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term