JPH09113923A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPH09113923A JPH09113923A JP27417995A JP27417995A JPH09113923A JP H09113923 A JPH09113923 A JP H09113923A JP 27417995 A JP27417995 A JP 27417995A JP 27417995 A JP27417995 A JP 27417995A JP H09113923 A JPH09113923 A JP H09113923A
- Authority
- JP
- Japan
- Prior art keywords
- short
- wiring
- image signal
- scanning signal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 静電破壊の防止と検査の双方を行うことがで
きる簡単な製造工程で行うことができなかった。 【解決手段】 基板上の周辺部に短絡環配線を形成し、
この短絡環配線にゲート電極とソース電極が接続された
スイッチング素子のドレイン電極に画像信号配線を接続
すると共に、この短絡環配線に抵抗を介して走査信号配
線を接続する。
きる簡単な製造工程で行うことができなかった。 【解決手段】 基板上の周辺部に短絡環配線を形成し、
この短絡環配線にゲート電極とソース電極が接続された
スイッチング素子のドレイン電極に画像信号配線を接続
すると共に、この短絡環配線に抵抗を介して走査信号配
線を接続する。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置の製造
方法に関し、特に製造工程での静電破壊を防止すること
ができると共に、製造工程での検査も容易に行うことが
できる液晶表示装置の製造方法に関する。
方法に関し、特に製造工程での静電破壊を防止すること
ができると共に、製造工程での検査も容易に行うことが
できる液晶表示装置の製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】従来の
液晶表示装置の製造方法における一工程を図５に示す。
図５において、１０１は全体としてＴＦＴアレイを示
し、１０２は画像信号配線、１０３は走査信号配線、１
０４は画像信号配線１０２と走査信号配線１０３の各交
点に形成された薄膜トランジスタから成るスイッチング
素子、１０５は表示領域、１０６は画像信号配線とドラ
イバーＩＣ（データドライバＩＣ：不図示）を電気的に
接続するための端子、１０７は走査信号配線１０３とド
ライバＩＣ（ゲートドライバＩＣ：不図示）を電気的に
接続するための端子、１０８はデータドライバＩＣがガ
ラス基板１０１上に実装される領域、１０９はゲートド
ライバＩＣが実装される領域、１１０、１１１は各ドラ
イバＩＣの入力端子と基板１０１上の配線を接続するた
めの端子、１１２、１１３は外部回路との接続端子を示
す。
液晶表示装置の製造方法における一工程を図５に示す。
図５において、１０１は全体としてＴＦＴアレイを示
し、１０２は画像信号配線、１０３は走査信号配線、１
０４は画像信号配線１０２と走査信号配線１０３の各交
点に形成された薄膜トランジスタから成るスイッチング
素子、１０５は表示領域、１０６は画像信号配線とドラ
イバーＩＣ（データドライバＩＣ：不図示）を電気的に
接続するための端子、１０７は走査信号配線１０３とド
ライバＩＣ（ゲートドライバＩＣ：不図示）を電気的に
接続するための端子、１０８はデータドライバＩＣがガ
ラス基板１０１上に実装される領域、１０９はゲートド
ライバＩＣが実装される領域、１１０、１１１は各ドラ
イバＩＣの入力端子と基板１０１上の配線を接続するた
めの端子、１１２、１１３は外部回路との接続端子を示
す。
【０００３】基板１０１上に形成されるスイッチング素
子１０４は、プラズマＣＶＤ法、スパッタリング法など
の各種成膜工程や、ラビング等の液晶の配向膜処理工程
において発生する各種配線間の電位差や静電気の影響を
少なからず受けることがよく知られている。特に画像信
号配線１０２と走査信号配線１０３の間に電位差が発生
すると、スイッチング素子１０４のしきい値の変動や、
スイッチング素子１０４の電極間に形成された絶縁膜の
破壊を誘発し、液晶表示装置の歩留りを著しく低下させ
る。
子１０４は、プラズマＣＶＤ法、スパッタリング法など
の各種成膜工程や、ラビング等の液晶の配向膜処理工程
において発生する各種配線間の電位差や静電気の影響を
少なからず受けることがよく知られている。特に画像信
号配線１０２と走査信号配線１０３の間に電位差が発生
すると、スイッチング素子１０４のしきい値の変動や、
スイッチング素子１０４の電極間に形成された絶縁膜の
破壊を誘発し、液晶表示装置の歩留りを著しく低下させ
る。
【０００４】このような問題を解決するために、従来は
全ての画像信号線１０２を表示領域１０５の外におい
て、短絡環配線１１４で短絡させ、またすべての走査信
号配線１０３を同様に短絡環配線１１５で短絡させ、さ
らに短絡環配線１１４と短絡環配線１１５とを配線１１
８で短絡させることにより、画像信号配線１０２と走査
信号配線１０３を製造工程中において同電位に保ってい
た。
全ての画像信号線１０２を表示領域１０５の外におい
て、短絡環配線１１４で短絡させ、またすべての走査信
号配線１０３を同様に短絡環配線１１５で短絡させ、さ
らに短絡環配線１１４と短絡環配線１１５とを配線１１
８で短絡させることにより、画像信号配線１０２と走査
信号配線１０３を製造工程中において同電位に保ってい
た。
【０００５】ところが、近年、ＴＦＴアレイ工程からパ
ネルアセンブル工程へＴＦＴアレイの不良品が払い出さ
れることを避けるために、ＦＴＦアレイ工程の最後に電
気的な検査が行われることが一般的になっている。検査
項目としては信号配線１０２、１０３の断線（オープ
ン）、信号配線１０２、１０３の短絡（ショート）、各
画素のスイッチング素子１０４の動作異常、画素電極
（不図示）と信号配線１０２、１０３との短絡あるいは
断線等であるが、各信号配線１０２、１０３の断線を除
いて検査のためには各信号配線１０２、１０３が電気的
に分離されている必要がある。
ネルアセンブル工程へＴＦＴアレイの不良品が払い出さ
れることを避けるために、ＦＴＦアレイ工程の最後に電
気的な検査が行われることが一般的になっている。検査
項目としては信号配線１０２、１０３の断線（オープ
ン）、信号配線１０２、１０３の短絡（ショート）、各
画素のスイッチング素子１０４の動作異常、画素電極
（不図示）と信号配線１０２、１０３との短絡あるいは
断線等であるが、各信号配線１０２、１０３の断線を除
いて検査のためには各信号配線１０２、１０３が電気的
に分離されている必要がある。
【０００６】しかし、一方では、製造工程中における静
電破壊の対策として、各信号配線１０２、１０３は表示
領域１０５の周囲に設けられた短絡環配線１１４、１１
５に接続されている場合が多い。このため、走査信号配
線１０３を直接短絡環配線１１５に接続する場合、ＴＦ
Ｔアレイ１０１の検査ができないという問題がある。な
お、ＴＦＴアレイ１０１を液晶表示装置として用いると
きには、図５中のＡ−Ａ線、Ｂ−Ｂ線部分で切断して画
像信号配線１０２と走査信号配線１０３を独立させる。
電破壊の対策として、各信号配線１０２、１０３は表示
領域１０５の周囲に設けられた短絡環配線１１４、１１
５に接続されている場合が多い。このため、走査信号配
線１０３を直接短絡環配線１１５に接続する場合、ＴＦ
Ｔアレイ１０１の検査ができないという問題がある。な
お、ＴＦＴアレイ１０１を液晶表示装置として用いると
きには、図５中のＡ−Ａ線、Ｂ−Ｂ線部分で切断して画
像信号配線１０２と走査信号配線１０３を独立させる。
【０００７】そこで、本発明者等は、図６に示すよう
に、特願平６−１４６０７９号において、画像信号配線
１０２と走査信号配線１０３を薄膜トランジスタなどか
ら成るスイッチング素子１１６、１１７を介して接続す
ることを提案した。すなわち、複数の画像信号配線１０
２または走査信号配線１０３に双方のドレイン電極がそ
れぞれ接続された二つのトランジスタ１１６、１１７を
複数の画像信号配線１０２または走査信号配線１０３毎
に設け、この二つのトランジスタ１１６、１１７の双方
のソース電極を接続するソース用共通配線１１８を設け
ると共に、この二つのトランジスタ１１６、１１７のう
ちの一方のトランジスタ１１７のゲート電極を接続する
ゲート用共通配線１１９を設け、他方のトランジスタ１
１６のゲート電極を前記複数の画像信号配線１０２に接
続することを提案した。
に、特願平６−１４６０７９号において、画像信号配線
１０２と走査信号配線１０３を薄膜トランジスタなどか
ら成るスイッチング素子１１６、１１７を介して接続す
ることを提案した。すなわち、複数の画像信号配線１０
２または走査信号配線１０３に双方のドレイン電極がそ
れぞれ接続された二つのトランジスタ１１６、１１７を
複数の画像信号配線１０２または走査信号配線１０３毎
に設け、この二つのトランジスタ１１６、１１７の双方
のソース電極を接続するソース用共通配線１１８を設け
ると共に、この二つのトランジスタ１１６、１１７のう
ちの一方のトランジスタ１１７のゲート電極を接続する
ゲート用共通配線１１９を設け、他方のトランジスタ１
１６のゲート電極を前記複数の画像信号配線１０２に接
続することを提案した。
【０００８】この方法は、スイッチング素子１１６、１
１７を介すことで等価的に１ＭΩ以上の抵抗値で信号配
線１０２、１０３と短絡環配線１１４を接続することが
できる。しかし、この方法では、走査信号配線１０２と
短絡環配線１１４の間にトランジスタ１１６、１１７を
形成する場合、トランジスタ１１６のゲート電極と画像
信号配線１０２が接続することから、トランジスタ１１
６のゲート絶縁層へコンタクトホールを開けることが不
可欠となる。
１７を介すことで等価的に１ＭΩ以上の抵抗値で信号配
線１０２、１０３と短絡環配線１１４を接続することが
できる。しかし、この方法では、走査信号配線１０２と
短絡環配線１１４の間にトランジスタ１１６、１１７を
形成する場合、トランジスタ１１６のゲート電極と画像
信号配線１０２が接続することから、トランジスタ１１
６のゲート絶縁層へコンタクトホールを開けることが不
可欠となる。
【０００９】画像信号配線側については、図７に示すよ
うに、トランジスタのゲート電極１１９とソース電極ま
たはドレイン電極１２０が画素電極部のスイッチング素
子１０４のゲート絶縁膜１２１と同時に形成される絶縁
膜を介して容量結合させるような方法もある（特願平６
−２６７８１９号参照）が、各積層膜の積層順序から走
査信号配線１０３側については適用できない。したがっ
て、走査信号配線１０３をこのようなスイッチング素子
１１６、１１７を介して短絡環配線１１５に接続するこ
とは工程が煩雑になるため、コスト的にも、歩留り的に
も不適当であり、各画素部分のトランジスタ特性、走査
信号配線１０３間の短絡、走査信号配線１０３と画像信
号配線１０２の短絡などの検査に支障を来すという問題
があった。
うに、トランジスタのゲート電極１１９とソース電極ま
たはドレイン電極１２０が画素電極部のスイッチング素
子１０４のゲート絶縁膜１２１と同時に形成される絶縁
膜を介して容量結合させるような方法もある（特願平６
−２６７８１９号参照）が、各積層膜の積層順序から走
査信号配線１０３側については適用できない。したがっ
て、走査信号配線１０３をこのようなスイッチング素子
１１６、１１７を介して短絡環配線１１５に接続するこ
とは工程が煩雑になるため、コスト的にも、歩留り的に
も不適当であり、各画素部分のトランジスタ特性、走査
信号配線１０３間の短絡、走査信号配線１０３と画像信
号配線１０２の短絡などの検査に支障を来すという問題
があった。
【００１０】本発明は、このような従来方法の問題点に
鑑みて発明されたものであり、製造工程を煩雑化させる
ことなく、静電破壊を防止すると共に、検査も行うこと
ができる液晶表示装置の製造方法を提供することを目的
とする。
鑑みて発明されたものであり、製造工程を煩雑化させる
ことなく、静電破壊を防止すると共に、検査も行うこと
ができる液晶表示装置の製造方法を提供することを目的
とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る液晶表示装置の製造方法によれば、基
板上の周辺部に短絡環配線を形成し、この短絡環配線に
ゲート電極とソース電極が接続されたスイッチング素子
のドレイン電極に画像信号配線を接続すると共に、この
短絡環配線に抵抗を介して走査信号配線を接続する工程
を有する。
に、本発明に係る液晶表示装置の製造方法によれば、基
板上の周辺部に短絡環配線を形成し、この短絡環配線に
ゲート電極とソース電極が接続されたスイッチング素子
のドレイン電極に画像信号配線を接続すると共に、この
短絡環配線に抵抗を介して走査信号配線を接続する工程
を有する。
【００１２】
【発明の実施の形態】以下、本発明の実施形態を添付図
面に基づき詳細に説明する。図１は本発明に係る液晶表
示装置の製造方法の一実施形態を示す図、図２は一画素
部分の拡大図であり、１は基板、２は画像信号配線、３
は走査信号配線、４は画素電極、５はスイッチング用ト
ランジスタ、６は短絡環配線、７は短絡環配線６と画像
信号配線２を接続するトランジスタ、８は走査信号配線
と短絡環配線６を接続する抵抗である。
面に基づき詳細に説明する。図１は本発明に係る液晶表
示装置の製造方法の一実施形態を示す図、図２は一画素
部分の拡大図であり、１は基板、２は画像信号配線、３
は走査信号配線、４は画素電極、５はスイッチング用ト
ランジスタ、６は短絡環配線、７は短絡環配線６と画像
信号配線２を接続するトランジスタ、８は走査信号配線
と短絡環配線６を接続する抵抗である。
【００１３】基板１は、例えば無アルカリガラスなどか
ら成る。基板１上には、複数の画像信号配線２と複数の
走査信号配線３が交差して設けられている。この画像信
号配線２と走査信号配線３との交差部分には、画素電極
４とこの画素電極４への画像信号の供給を制御するスイ
ッチング用トランジスタ５が設けられている。画像信号
配線２の両端部に端子列Ｂ、Ｂ’が、また走査信号配線
３の両端部には端子列Ａ、Ａ’が設けられている。
ら成る。基板１上には、複数の画像信号配線２と複数の
走査信号配線３が交差して設けられている。この画像信
号配線２と走査信号配線３との交差部分には、画素電極
４とこの画素電極４への画像信号の供給を制御するスイ
ッチング用トランジスタ５が設けられている。画像信号
配線２の両端部に端子列Ｂ、Ｂ’が、また走査信号配線
３の両端部には端子列Ａ、Ａ’が設けられている。
【００１４】短絡環配線６は基板１周辺の２辺に設けら
れている。これは図３に示すように、大型基板１内に例
えば４個のＴＦＴアレイパネルが形成できるよ
うにしたためであり、更に多くのＴＦＴアレイパネルを
大型基板１内に形成する場合は、基板１の一辺だけに設
けてもよい。また、少数のＴＦＴアレイパネルを形成す
る場合、３辺又は４辺の全てに短絡環配線６を設けても
よい。
れている。これは図３に示すように、大型基板１内に例
えば４個のＴＦＴアレイパネルが形成できるよ
うにしたためであり、更に多くのＴＦＴアレイパネルを
大型基板１内に形成する場合は、基板１の一辺だけに設
けてもよい。また、少数のＴＦＴアレイパネルを形成す
る場合、３辺又は４辺の全てに短絡環配線６を設けても
よい。
【００１５】画像信号配線２の一端部には、トランジス
タ列が設けられている。このトランジスタ列のトランジ
スタは、そのゲート電極Ｇが短絡環配線６に接続された
配線９に接続され、ソース電極Ｓが短絡環配線６に接続
された配線１０に接続され、ドレイン電極Ｄが画像信号
配線２に接続される。
タ列が設けられている。このトランジスタ列のトランジ
スタは、そのゲート電極Ｇが短絡環配線６に接続された
配線９に接続され、ソース電極Ｓが短絡環配線６に接続
された配線１０に接続され、ドレイン電極Ｄが画像信号
配線２に接続される。
【００１６】走査信号配線３の一端部は、抵抗８を介し
て短絡環配線６に接続されている。この抵抗８は１ＫΩ
以上の抵抗値を有すればよく、例えば画素電極４と同一
材料で形成され、例えばＩＴＯなどを蛇行して線状に設
けることによって形成される。すなわち、図４に示すよ
うに、厚み５００Åで幅Ｌ1 が２μｍのＩＴＯを幅Ｌ2
を１２μｍ、長さＬ3 を２ｍｍにわたって蛇行して設け
ると、１５ＫΩ程度の抵抗値が得られる。このような抵
抗値であれば、個々の走査信号配線３を個別に検査でき
ると共に、製造工程中における静電破壊も防止できる。
このように抵抗８をＩＴＯから成る細線抵抗で形成する
と、この細線抵抗は画素電極４と同時に形成できること
から、工程を煩雑化させることなく容易に形成できる
が、画素電極４と同一の材料に限らず、別の材料でこの
抵抗８を形成してもよい。
て短絡環配線６に接続されている。この抵抗８は１ＫΩ
以上の抵抗値を有すればよく、例えば画素電極４と同一
材料で形成され、例えばＩＴＯなどを蛇行して線状に設
けることによって形成される。すなわち、図４に示すよ
うに、厚み５００Åで幅Ｌ1 が２μｍのＩＴＯを幅Ｌ2
を１２μｍ、長さＬ3 を２ｍｍにわたって蛇行して設け
ると、１５ＫΩ程度の抵抗値が得られる。このような抵
抗値であれば、個々の走査信号配線３を個別に検査でき
ると共に、製造工程中における静電破壊も防止できる。
このように抵抗８をＩＴＯから成る細線抵抗で形成する
と、この細線抵抗は画素電極４と同時に形成できること
から、工程を煩雑化させることなく容易に形成できる
が、画素電極４と同一の材料に限らず、別の材料でこの
抵抗８を形成してもよい。
【００１７】次に、製造工程を図１及び図２に基づいて
説明する。まず、ＩＴＯを５００〜１０００Åの厚みに
形成して画素電極４を形成すると同時に、図４のような
細線抵抗８を形成する。次に、画素電極４部分のトラン
ジスタ５と短絡環配線６に接続されるトランジスタ７の
ゲート電極、走査信号配線３、短絡環配線６、９をそれ
ぞれ形成する。走査信号配線３と短絡環配線６は抵抗８
に接続されるように形成される。
説明する。まず、ＩＴＯを５００〜１０００Åの厚みに
形成して画素電極４を形成すると同時に、図４のような
細線抵抗８を形成する。次に、画素電極４部分のトラン
ジスタ５と短絡環配線６に接続されるトランジスタ７の
ゲート電極、走査信号配線３、短絡環配線６、９をそれ
ぞれ形成する。走査信号配線３と短絡環配線６は抵抗８
に接続されるように形成される。
【００１８】次に、画素電極４部分のトランジスタ５と
短絡環配線６に接続されるトランジスタ７のゲート絶縁
層と半導体層を成膜すると共に、半導体層を島状にパタ
ーニングする。
短絡環配線６に接続されるトランジスタ７のゲート絶縁
層と半導体層を成膜すると共に、半導体層を島状にパタ
ーニングする。
【００１９】次に、画素電極４部分のトランジスタ７と
短絡環配線６部分のトランジスタ７のソース・ドレイン
電極、画像信号配線２及びトランジスタ７のソース電極
を短絡させる配線１０を形成する。基板１の周囲におい
て、ゲート絶縁層を成膜する際に基板１の一部をマスキ
ングすることで、短絡環配線６を露出させておき、この
短絡環配線６とトランジスタ７のソース電極又はドレイ
ン電極を短絡させる短絡環配線１０を電気的に接続す
る。次に、パシベーション層を成膜すると共に、外部回
路と接続するための端子部開口（不図示）を形成する。
短絡環配線６部分のトランジスタ７のソース・ドレイン
電極、画像信号配線２及びトランジスタ７のソース電極
を短絡させる配線１０を形成する。基板１の周囲におい
て、ゲート絶縁層を成膜する際に基板１の一部をマスキ
ングすることで、短絡環配線６を露出させておき、この
短絡環配線６とトランジスタ７のソース電極又はドレイ
ン電極を短絡させる短絡環配線１０を電気的に接続す
る。次に、パシベーション層を成膜すると共に、外部回
路と接続するための端子部開口（不図示）を形成する。
【００２０】上述のように形成すると、画像信号配線２
はトランジスタ７列を介して短絡環配線６に接続され、
走査信号配線３は抵抗８列を介して短絡環配線６に接続
される。したがって、後のラビング処理工程などで画素
電極４部分のスイッチング用トランジスタ５が静電破壊
することなどが防止される。また、端子部Ｃ部分を切断
してトランジスタ７列をＯＦＦしておくと、端子列Ａ−
Ａ’と端子列Ｂ−Ｂ’を使用することにより、画像信号
配線２、走査信号配線３の断線や短絡、及び画素電極部
分のスイッチング用トランジスタの検査を行うことがで
きる。
はトランジスタ７列を介して短絡環配線６に接続され、
走査信号配線３は抵抗８列を介して短絡環配線６に接続
される。したがって、後のラビング処理工程などで画素
電極４部分のスイッチング用トランジスタ５が静電破壊
することなどが防止される。また、端子部Ｃ部分を切断
してトランジスタ７列をＯＦＦしておくと、端子列Ａ−
Ａ’と端子列Ｂ−Ｂ’を使用することにより、画像信号
配線２、走査信号配線３の断線や短絡、及び画素電極部
分のスイッチング用トランジスタの検査を行うことがで
きる。
【００２１】なお、ＴＦＴアレイ工程の最後には、基板
１を図１中のＦ−Ｆ’線に沿って切除して短絡環配線６
を取り除くことによって、それぞれの画像信号配線２お
よび走査信号配線３を独立させる。
１を図１中のＦ−Ｆ’線に沿って切除して短絡環配線６
を取り除くことによって、それぞれの画像信号配線２お
よび走査信号配線３を独立させる。
【００２２】
【発明の効果】以上のように、本発明に係る液晶表示装
置の製造方法によれば、基板上の周辺部に短絡環配線を
形成し、この短絡環配線にスイッチング素子を介して一
群の配線を接続すると共に、この短絡環配線に抵抗を介
して他の群の配線を接続する工程を有することから、走
査信号配線と、短絡環配線をＴＦＴアレイパネルの電気
検査に支障を与えない抵抗値で接続することができ、静
電破壊対策との両立が可能である。また、抵抗形成のた
めの格別な工程が不要であり、画素電極と同時に形成で
きる。さらに、ゲート絶縁層へのコンタクトホールの形
成も必要ない。
置の製造方法によれば、基板上の周辺部に短絡環配線を
形成し、この短絡環配線にスイッチング素子を介して一
群の配線を接続すると共に、この短絡環配線に抵抗を介
して他の群の配線を接続する工程を有することから、走
査信号配線と、短絡環配線をＴＦＴアレイパネルの電気
検査に支障を与えない抵抗値で接続することができ、静
電破壊対策との両立が可能である。また、抵抗形成のた
めの格別な工程が不要であり、画素電極と同時に形成で
きる。さらに、ゲート絶縁層へのコンタクトホールの形
成も必要ない。
【図１】本発明に係る液晶表示装置の製造方法の一工程
を示す図である。
を示す図である。
【図２】図１中の液晶表示装置における一画素部分の拡
大図である。
大図である。
【図３】本発明に係る液晶表示装置の製造方法の一工程
におけるＴＦＴアレイパネルの全体構造を示す図であ
る。
におけるＴＦＴアレイパネルの全体構造を示す図であ
る。
【図４】本発明に係る液晶表示装置の製造方法における
抵抗部分を示す図である。
抵抗部分を示す図である。
【図５】従来の製造方法に係る液晶表示装置の一例を示
す図である。
す図である。
【図６】従来の他の製造方法に係る液晶表示装置の一例
を示す図である。
を示す図である。
【図７】従来のその他の製造方法に係る液晶表示装置の
一部を示す図である。
一部を示す図である。
１・・・基板、２・・・画像信号配線、３・・・走査信
号配線、４・・・画素電極、５・・・スイッチング用ト
ランジスタ、６・・・短絡環配線、７・・・短絡環配線
６と画像信号配線２を接続するトランジスタ、８・・・
走査信号配線と短絡環配線６を接続する抵抗
号配線、４・・・画素電極、５・・・スイッチング用ト
ランジスタ、６・・・短絡環配線、７・・・短絡環配線
６と画像信号配線２を接続するトランジスタ、８・・・
走査信号配線と短絡環配線６を接続する抵抗
Claims (2)
- 【請求項１】 基板上の周辺部に短絡環配線を形成し、
この短絡環配線にゲート電極とソース電極が接続された
スイッチング素子のドレイン電極に画像信号配線を接続
すると共に、この短絡環配線に抵抗を介して走査信号配
線を接続する工程を有する液晶表示装置の製造方法。 - 【請求項２】 前記走査信号配線と画像信号配線の交点
部分に画素電極を形成すると共に、前記抵抗を前記画素
電極と同一材料で同時に形成される細線で形成すること
を特徴とする請求項１に記載の液晶表示装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27417995A JPH09113923A (ja) | 1995-10-23 | 1995-10-23 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27417995A JPH09113923A (ja) | 1995-10-23 | 1995-10-23 | 液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09113923A true JPH09113923A (ja) | 1997-05-02 |
Family
ID=17538146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27417995A Pending JPH09113923A (ja) | 1995-10-23 | 1995-10-23 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09113923A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100416344C (zh) * | 2006-01-18 | 2008-09-03 | 中华映管股份有限公司 | 主动元件阵列基板、液晶显示面板与两者的检测方法 |
| CN100449394C (zh) * | 2006-08-28 | 2009-01-07 | 友达光电股份有限公司 | 薄膜晶体管及包含此薄膜晶体管的显示器 |
| CN102830520A (zh) * | 2012-06-29 | 2012-12-19 | 友达光电股份有限公司 | 显示面板及其检测方法 |
| WO2020062485A1 (zh) * | 2018-09-29 | 2020-04-02 | 武汉华星光电技术有限公司 | 显示面板、显示模组及电子装置 |
-
1995
- 1995-10-23 JP JP27417995A patent/JPH09113923A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100416344C (zh) * | 2006-01-18 | 2008-09-03 | 中华映管股份有限公司 | 主动元件阵列基板、液晶显示面板与两者的检测方法 |
| CN100449394C (zh) * | 2006-08-28 | 2009-01-07 | 友达光电股份有限公司 | 薄膜晶体管及包含此薄膜晶体管的显示器 |
| CN102830520A (zh) * | 2012-06-29 | 2012-12-19 | 友达光电股份有限公司 | 显示面板及其检测方法 |
| CN102830520B (zh) * | 2012-06-29 | 2015-08-05 | 友达光电股份有限公司 | 显示面板及其检测方法 |
| WO2020062485A1 (zh) * | 2018-09-29 | 2020-04-02 | 武汉华星光电技术有限公司 | 显示面板、显示模组及电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0152375B1 (ko) | 액정표시장치 | |
| KR100270468B1 (ko) | 박막소자의 제조방법,액티브 매트릭스 기판,액정표시장치,액티브 매트릭스 기판의 제조방법,및 액정표시장치에 포함되는 능동소자의 정전파괴방지방법 | |
| KR100355966B1 (ko) | 표시 패널 | |
| US8072034B2 (en) | Array substrate and method of manufacturing the same | |
| US6104449A (en) | Liquid crystal display device having DTFTs connected to a short ring | |
| US5019002A (en) | Method of manufacturing flat panel backplanes including electrostatic discharge prevention and displays made thereby | |
| US20040169781A1 (en) | Repair method for defects in data lines and flat panel display incorporating the same | |
| US8780309B2 (en) | Mother panel of liquid crystal display and method of manufacturing liquid crystal display using the same | |
| KR100271077B1 (ko) | 표시장치,전자기기및표시장치의제조방법 | |
| JP3006584B2 (ja) | 薄膜トランジスタアレイ | |
| JPH03296725A (ja) | マトリクス電極基板およびその製造方法 | |
| CN112888997A (zh) | 阵列基板及其制作方法、母板以及显示装置 | |
| KR0182016B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| KR0151296B1 (ko) | 정전기방지구조를 갖춘 액정표시장치 및 그 제조방법 | |
| US5715025A (en) | Active matrix for liquid crystal displays in which a data bus consists of two data subbuses and each data subbus is separated from an adjacent data bus by one display electrode | |
| KR100656900B1 (ko) | 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법 | |
| JPH09113923A (ja) | 液晶表示装置の製造方法 | |
| KR20000060803A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP4018913B2 (ja) | 液晶表示装置の製造方法 | |
| JPS6112268B2 (ja) | ||
| JPH0261620A (ja) | 液晶表示装置 | |
| JPH0261618A (ja) | 液晶表示装置の製造方法 | |
| KR20020012795A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JPH08152652A (ja) | フラットパネル表示装置用アレイ基板 | |
| JPH11119257A (ja) | Ｔｆｔ基板とその製造方法 |