CN112313730B - 显示面板以及显示面板的制造方法 - Google Patents

显示面板以及显示面板的制造方法 Download PDF

Info

Publication number
CN112313730B
CN112313730B CN201880094715.4A CN201880094715A CN112313730B CN 112313730 B CN112313730 B CN 112313730B CN 201880094715 A CN201880094715 A CN 201880094715A CN 112313730 B CN112313730 B CN 112313730B
Authority
CN
China
Prior art keywords
conductor pattern
circuit
conductor
display panel
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880094715.4A
Other languages
English (en)
Other versions
CN112313730A (zh
Inventor
中川英俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sakai Display Products Corp
Original Assignee
Sakai Display Products Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sakai Display Products Corp filed Critical Sakai Display Products Corp
Publication of CN112313730A publication Critical patent/CN112313730A/zh
Application granted granted Critical
Publication of CN112313730B publication Critical patent/CN112313730B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

显示面板包括：多个像素，其形成在基板的表面并且排列成矩阵状；一个以上的驱动电路，其形成在由表面中的多个像素构成的图像显示部的外侧，并向多个像素中的排列于同一行或者同一列的像素供给信号；以及多个导体图案，其形成在表面，且各自构成驱动电路的一部分并彼此电分离，多个导体图案包含：第一导体图案，其具有构成一个以上的驱动电路中的任一个的第一电路元件的一部分的第一元件形成部；以及第二导体图案，其具有构成一个以上的驱动电路中的任一个的第二电路元件的一部分的第二元件形成部，在第一导体图案以及第二导体图案中的至少一个中设有放电部，放电部中第一导体图案与第二导体图案之间的间隔局部地窄于第一元件形成部与第二元件形成部之间的间隔。

Description

显示面板以及显示面板的制造方法
技术领域
本发明涉及一种显示面板以及显示面板的制造方法。
背景技术
在便携设备的显示器、电视接收机的画面等中使用的液晶显示面板、有机EL显示面板等包括配置成矩阵状的多个像素，各像素具备了以出射期望亮度的光的方式进行动作的像素驱动电路。像素驱动电路主要由例如在由玻璃板等构成的基板上形成的一个或多个薄膜晶体管构成。例如，针对排列于同一行的每个像素，向薄膜晶体管的栅极电极供给扫描信号(栅极信号)，并且针对排列于同一列的每个像素，向薄膜晶体管的源极电极供给基于期望亮度的数据信号(源极信号)，基于这些信号显示图像。
在显示面板的制造工序中，有时通过静电等对构成像素驱动电路的薄膜晶体管的各电极施加高电压。为了防止这样的由静电等引起的破坏，提出了将构成各像素的像素驱动电路的所有薄膜晶体管的栅极电极与源极电极预先在显示面板的制造过程中经由设置于母基板的空白部等的布线(分流布线)来连接(例如参照专利文献1)。在专利文献1的液晶显示装置中，进一步，在该分流布线、与沿母基板的缘部形成的短路环中的至少任一个中，设置有向另一个突出的布线部。
现有技术文献
专利文献
专利文献1：特开2003-248235号公报
发明内容
本发明所要解决的技术问题
从被称为源极驱动器等的驱动电路以及称为栅极驱动器(或扫描驱动器)等的驱动电路，向像素驱动电路供给上述的源极信号以及栅极信号。近年来，导入了将这些驱动电路形成在显示面板上的技术，并且特别是多了将栅极驱动器形成在显示面板上的例子。在这种情况下，栅极驱动器也可以主要由薄膜晶体管构成，因此能够在上述的形成像素驱动电路的工序中并行地形成栅极驱动器。即，能够省略独立于显示面板而准备栅极驱动器的工序，并能够降低使用显示面板的电子设备中的材料费和加工费。
但是，在显示面板上形成栅极驱动器等的情况下，构成栅极驱动器等的薄膜晶体管等电路元件有可能在显示面板的制造工序中暴露于由上述静电等产生的高电压(浪涌电压)。另外，通常构成栅极驱动器等的电路的构成与上述像素驱动电路的构成不同，因此难以将以保护像素驱动电路为目的的专利文献1中公开的方法应用于栅极驱动器的保护中。而且，破损时的影响与可限于一个像素(一个子像素)内的各像素驱动电路不同，例如当栅极驱动器受到静电放电(ESD)等而破损时，也可能变成图像显示之类的显示面板的基本功能受损的事态。
因此，本发明的目的在于，提供一种显示面板以及这种显示面板的制造方法，该显示面板在内部具备向排列于各行或各列的像素的每一个供给信号的驱动电路，能够避免由ESD等引起的、对图像的显示造成妨碍的驱动电路的损伤。
解决问题的方案
本发明的第一实施方式的显示面板包括：多个像素，其形成在基板的表面并且排列成矩阵状；一个以上的驱动电路，其形成在由所述表面中的所述多个像素构成的图像显示部的外侧，并向所述多个像素中的排列于同一行或者同一列的像素供给信号；以及多个导体图案，其形成在所述表面，且各自构成所述驱动电路的一部分并彼此电分离，所述多个导体图案包含：第一导体图案，其具有构成所述一个以上的驱动电路中的任一个的第一电路元件的一部分的第一元件形成部；以及第二导体图案，其具有构成所述一个以上的驱动电路中的任一个的第二电路元件的一部分的第二元件形成部，在所述第一导体图案以及所述第二导体图案中的至少一个中设有放电部，所述放电部中所述第一导体图案与所述第二导体图案之间的间隔局部地窄于所述第一元件形成部与所述第二元件形成部之间的间隔。
本发明的第二实施方式的显示面板的至少方法至少包含如下工序：通过在基板的表面形成多个薄膜晶体管来形成像素驱动电路的工序；通过在所述像素驱动电路上形成液晶层或有机发光层来形成多个像素的工序；以及通过在所述表面中的要成为所述多个像素的外侧的区域中形成至少一个电路元件，来形成用于向所述像素驱动电路供给信号的驱动电路的工序，在所述驱动电路以及所述像素驱动电路的形成中，在所述基板的所述表面形成构成所述驱动电路的一部分且彼此电分离的多个导体图案，所述多个导体图案的形成中，形成第一导体图案和第二导体图案，所述第一导体图案具有构成所述驱动电路的第一电路元件的一部分的第一元件形成部，所述第二导体图案具有构成所述驱动电路的第二电路元件的一部分的第二元件形成部，在所述第一导体图案以及所述第二导体图案的形成中，在所述第一导体图案以及所述第二导体图案中的至少一个中设置放电部，所述放电部中所述第一导体图案与所述第二导体图案之间的间隔局部地窄于所述第一元件形成部与所述第二元件形成部之间的间隔。
发明效果
根据本发明的第一实施方式，在内部具备向排列在各行或各列中的像素的每一个供给信号的驱动电路的显示面板中，能够避免由ESD等引起的、对图像的显示造成妨碍的驱动电路的损伤。另外，根据本发明的第二实施方式，能够制造在内部具备不会受到对图像的显示造成妨碍的损伤的驱动电路的显示面板。
附图说明
图1是示意性示出本发明的第一实施方式的显示面板的构成的一个例子的图。
图2是简单示出第一实施方式的显示面板中的驱动电路的一个例子的电路图。
图3是示出第一实施方式的显示面板的剖面的一个例子的图。
图4A是示出第一实施方式的显示面板中的放电部的一个例子的俯视图。
图4B是示出第一实施方式的显示面板中的放电部的其他例子的俯视图。
图4C是示出第一实施方式的显示面板中的放电部的其他例子的俯视图。
图5是示意性示出第一实施方式的显示面板中的构成多个驱动电路的每一个的导体图案的例子的俯视图。
图6A是示出本发明的第二实施方式的显示面板的制造方法的一个例子的流程图。
图6B是示出本发明的第二实施方式的显示面板的制造方法中的驱动电路的形成顺序的一个例子的流程图。
具体实施方式
本发明人为了避免形成在显示面板上的栅极驱动器等驱动电路的损伤而反复进行了深入研究。而且，本发明人发现如下情况：在栅极驱动器内发生了故障的薄膜晶体管中出现的电流的泄漏不是起因于在源极电极或漏极电极与栅极电极之间产生的绝缘破坏。即，本发明人发现如下情况：在形成有栅极电极的栅极金属层内的相邻的导体图案之间产生ESD，栅极绝缘膜因该ESD而局部损坏，结果在栅极绝缘膜中产生泄露。
如上所述，构成形成于显示面板的栅极驱动器等驱动电路的薄膜晶体管与构成像素驱动电路的薄膜晶体管一起形成。例如，首先，在基板上形成栅极金属层，该栅极金属层包含成为各晶体管的栅极电极的部分，对构成各薄膜晶体管的栅极电极以及规定的布线等的多个导体图案进行图案化。覆盖这些栅极金属层的各导体图案的栅极绝缘膜例如通过化学气相沉积(CVD)形成。进一步，在栅极绝缘膜上形成包含薄膜晶体管的沟道区域的半导体层，并被图案化为规定的形状。然后，形成源极金属层，并通过该图案化形成源极电极及漏极电极等。在这一系列的工序中，主要在栅极绝缘膜的形成时产生静电，由于栅极金属层的各个导体图案中蓄积的电荷而在各导体图案之间引起ESD，结果，确认到栅极绝缘膜已损伤或劣化。该ESD在形成源极金属层之前也有产生。本发明人发现如下情况：在以这种方式在由于ESD而损伤或劣化的栅极绝缘膜上形成有源极电极或漏极电极等的情况下，会在栅极绝缘膜中产生泄漏。
该ESD的产生被认为与在显示面板形成栅极驱动器等也有关联。即，在这样的构造的情况下，万一栅极驱动器等发生故障，则如上所述会使显示面板的功能大幅受损，因此为了可靠地使栅极金属层与源极金属层绝缘，例如通过经由多次成膜工序而形成栅极绝缘膜。但是，认为通过经由该多次成膜工序，从而使栅极金属层的各导体图案带电增加。另外，在多次成膜工序中的最后的成膜工序之前产生了ESD的情况下，之后，即使在产生了该ESD的位置重复成膜，也难以形成正常的绝缘膜。
另外，本发明人进一步调查该ESD的产生趋势，并发现如下情况：在面积大的导体图案彼此之间容易产生ESD。这种情况被认为是由于面积越大，在各导体图案中蓄积越多的电荷而引起的。例如，在栅极金属层中，可以形成与矩阵状的配置中的排列在一行或一列的所有像素驱动电路连接的栅极线或源极线。而且，在栅极金属层中，还可以形成长且优选宽度宽的导体图案(后述的干线图案)，该导体图案用于传递配置成矩阵状的像素的所有行或者所有列中共用的外部信号等。例如，确认到如下情况：在这样长并且面积大的两个导体图案之间容易产生ESD。
而且，本发明人发现如下情况：在栅极绝缘膜的形成之前形成的金属层中，通过适当地形成可能产生如ESD那样的放电的两个导体图案，从而即使在产生了ESD的情况下，也能够使显示面板正常地发挥功能。例如，为了使在与如栅极电极和源极电极那样各自形成于两个金属层的导体图案彼此重叠的部分不同的部分，在栅极绝缘膜之前形成的金属层中产生放电，在该金属层的导体图案设置放电部。由此，即使例如ESD在放电部中产生，也能够使薄膜晶体管、驱动电路以及显示面板正常地发挥功能。
以下参照附图对本发明的实施方式的显示面板以及显示面板的制造方法的进行说明。此外，以下说明的实施方式中的各构成要素的材料、形状以及它们之间的相对位置关系等仅仅是示例，本发明的显示面板以及显示面板的制造方法并非由它们限定性地解释。
〔显示面板的结构〕
图1中示意性示出了第一实施方式的显示面板1的构成的一个例子。如图1所示，显示面板1具备：多个像素3，其在基板10(阵列基板)的表面以矩阵状的排列形成；以及一个以上的驱动电路2，其向多个像素3中的排列于同一行或同一列的一个或多个像素3供给信号。由多个像素3构成了显示面板1的图像显示部30，驱动电路2形成于基板10的表面中的图像显示部30的外侧。在图1的例子中，驱动电路2连接于排列于同一行(图1中与左右方向即X方向平行的各行)的多个像素3的每一个，并大致同时地向这些排列于同一行的像素3供给栅极信号。另外，在图1的例子中，驱动电路2具有多个，多个驱动电路2向排列成矩阵状的像素3的每一行依次供给栅极信号。即，图1的驱动电路2是作为所谓的栅极驱动器(扫描驱动器)发挥功能的驱动电路的例子，各驱动电路2作为相对于排列成矩阵状的像素的各行的一级栅极驱动器发挥功能。在图1的例子中，用于向一个以上的驱动电路2的每一个输入规定信号的共用布线20设置于基板10的缘部并且与各驱动电路2连接。此外，在图1中，也一并示出了设置于显示面板1的外部且作为向多个像素3的每列供给源极信号的所谓的源极驱动器而发挥功能的驱动电路2s。
多个像素3分别具备对来自像素3的光的出射状态进行切换的像素驱动电路3a。驱动电路2(以下，为了明确与像素驱动电路3a之间的区别，作为栅极驱动器发挥功能的例子中的驱动电路2也被标记为栅极驱动器2)连接于各像素3的像素驱动电路3a。在图1的例子中，像素驱动电路3a由薄膜晶体管(TFT)31和辅助电容3b构成，栅极驱动器2经由栅极线与TFT31的栅极连接。TFT31的源极经由源极线与外部的源极驱动器(驱动电路2s)连接，且TFT31的漏极针对每个像素3与包含于液晶层LC的像素电极连接并且与辅助电容3b连接。即，图1是示出了显示面板1是液晶面板的例子。此外，本实施方式的显示面板可以是液晶显示面板以外的有源矩阵型的显示面板，例如也可以是有机EL显示面板。另外，本实施方式的显示面板中的驱动电路也可以不向同一行，而是向排列于同一列(图1中与上下方向即Y方向平行的各列)的多个像素3大致同时地供给栅极信号。
在图2中示出了作为栅极驱动器发挥功能的驱动电路2的一个例子的电路图。此外，在图2中，适当地省略了构成驱动电路2的电路元件的一部分。在图2的例子中，驱动电路2包含了五个TFT(TFT21a～TFT21e)及电容器2a。向输入CK输入时钟信号，并从输出GO输出栅极信号。如图1的例子所示，在以分别与像素的各行(各级)对应的方式形成多个驱动电路2的情况下，输入I1和I2以及输出Q能够与其他级的驱动电路2连接。驱动电路2例如基于从输入CK及输入I1输入的信号，从输出GO输出用于使光从像素3出射的栅极信号，并且将与输出GO相同的逻辑电平的信号从输出Q输出至其它级的驱动电路2。另外，驱动电路2例如根据从输入I2输入的信号，从输出GO输出用于使光无法从像素3出射的栅极信号。另外，图2的例子中的驱动电路2具备有输入I3，输入I3与共用布线20连接，蓄积在电容器2a中的电荷能够根据输入到输入I3的信号而放电。
图3中示出了显示面板1的局部剖面的一个例子，主要示出了形成在基板10上的驱动电路2(栅极驱动器)的TFT21和像素驱动电路3a的TFT31。图3与图1同样地例示出作为液晶显示面板的显示面板1，因此在像素驱动电路3a之上设置有液晶层LC等。如图3所示，显示面板1具备第一导体层11，该第一导体层11形成在基板10的表面上且包含TFT21和TFT31的栅极电极22、32。即，图3的例子中的第一导体层11是栅极金属层。第一导体层11也包括构成共用布线20(参照图1)的干线图案1t。显示面板1包括绝缘层13，该绝缘层13形成在要覆盖第一导体层11的基板10的整个表面上，并包含分别在TFT21和TFT31中用作栅极绝缘膜的部分。进一步，显示面板1在绝缘层13上具备第二导体层12，该第二导体层12包含TFT21的源极电极25和漏极电极26、以及TFT31的源极电极35和漏极电极36。即，图3的例子中的第二导体层12是源极金属层。
图3所例示的TFT21和TFT31是底栅型的薄膜晶体管，各自在栅极电极22、32上隔着由绝缘层13的一部分构成的栅极绝缘膜具备半导体层23、33。第一导体层11例如使用钨、钼、钛、铝或铜-钛合金等形成。作为绝缘层13，可例示氧化硅膜(SiO2)或氮化硅膜(SiNX)等。半导体层23、33例如使用非晶硅、低温多晶硅(LTPS)或混晶系半导体等形成。在半导体层23、33上通过杂质浓度高的半导体形成有接触层24、34，在接触层24、34上以及绝缘层13的一部分上形成有源极电极25、35以及漏极电极26、36。包含各源极电极和各漏极电极在内的第二导体层12例如由与第一导体层11相同的材料形成。
形成有覆盖包含TFT31等的像素驱动电路3a的平坦化膜14a，且在平坦化膜14a的表面形成有像素电极16a。像素电极16a经由在平坦化膜14a上形成的接触导体15与漏极电极36连接。在平坦化膜14a和像素电极16a上形成有第一取向膜17a，通过在第一取向膜17a与第二取向膜17b之间注入向列液晶等而形成有液晶层LC。第二取向膜17b与彩色滤光片19、平坦化膜14b以及对置电极16b一起层叠在夹着像素驱动电路3a与基板10对置地配置的对置基板10b中的朝向基板10的表面。通过间隔件18，使对置基板10b与基板10之间隔开规定间隔地配置。另外，虽然未图示，但也可以在基板10以及对置基板10b各自的朝向与液晶层LC相反的方向的表面具备偏光板，且在显示面板1是透射型液晶显示面板的情况下，具备有与基板10中所具备的偏光板对置且由LED等构成的光源或者导光板(均未图示)。像素驱动电路3a之上的像素电极16a、第一取向膜17a和第二取向膜17b以及液晶层LC等各构成要素可以具有一般的结构。省略它们的详细说明。此外，在显示面板1是有机EL显示面板的情况下，取代液晶层LC等，针对每个像素3形成有机发光元件。
第一导体层11可以包含构成驱动电路2的一部分及像素驱动电路3的一部分且彼此电分离的、各自具有任意形状的多个导体图案。例如，第一导体层11可具有多个导体图案，该多个导体图案包含上述TFT21及TFT31的栅极电极22、32，或者，构成电容2a(参照图2)或辅助电容3b(参照图1)、或是构成它们的部分。在图4A～图4C中，作为多个导体图案的例子，示出了分别构成驱动电路2的一部分的第一导体图案1a以及第二导体图案1b。第一导体图案1a和第二导体图案1b是在第一导体层11中彼此电分离的两个导体图案。即，第一导体图案1a和第二导体图案1b只要不隔着第一导体层11以外的导体层就彼此电分离。
如图4A～图4C所示，第一导体图案1a和第二导体图案1b分别具有第一元件形成部1a2或第二元件形成部1b2，该第一元件形成部1a2或第二元件形成部1b2构成电路元件的一部分，该电路元件构成一个以上的驱动电路2中的任一个驱动电路2。在图4A所示的例子中，第一导体图案1a具有第一元件形成部1a2，该第一元件形成部1a2构成TFT21a的一部分，该TFT21a是构成驱动电路2的第一电路元件，第二导体图案1b具有第二元件形成部1b2，该TFT21a的一部分构成TFT21b的一部分，该TFT21b是构成驱动电路2的第二电路元件。在图4B以及图4C所示的例子中，仅第一导体图案1a具有第一元件形成部1a2。此外，与图4A～图4C的例子不同，也可以仅第二导体图案1b具有第二元件形成部1b2。
第一元件形成部1a2构成TFT21a的栅极电极22a，第二元件形成部1b2构成TFT21b的栅极电极22b。另外，在图4A～图4C中，省略了绝缘层13(参照图3)，第一导体层11中包含的第一导体图案1a以及第二导体图案1b用实线绘制。图4A～图4C所示的TFT21a包含了栅极电极22a、作为绝缘层13的一部分且覆盖栅极电极22a的栅极绝缘膜(未图示)、形成于栅极绝缘膜上的半导体层23a以及形成于栅极绝缘膜及半导体层23a上的源极电极25a和漏极电极26a。图4A所示的TFT21b也具有与TFT21a同样的层叠构造，且包含了栅极电极22b、未图示的栅极绝缘膜、半导体层23b以及源极电极25b和漏极电极26b。此外，为了与第一及第二导体图案1a、1b进行区分，半导体层23a、23b由双点划线绘制。
源极电极25a、25b和漏极电极26a、26b形成于上述第二导体层12(源极金属层)。为了与图4A～图4C中的第一导体图案1a及第二导体图案1b进行区分，在源极电极25a、25b及漏极电极26a、26b中标记有阴影线。源极电极25a、25b及漏极电极26a、26b分别具有梳型的平面形状，源极电极25a、25b各自的凹部及凸部与漏极电极26a、26b各自的凸部及凹部组合。能分别在TFT21a、TFT21b中形成具有长沟道宽度的沟道。
在图4B和图4C的例子中，第二导体图案1b可以仅形成为驱动电路2内的布线，但也可以例如由第二导体图案1b构成先前参照的图2所示的电容器2a的一个电极。
在本实施方式中，如图4A～图4C所示，在第一导体图案1a以及第二导体图案1b的至少一个中设置有放电部1a1、1b1。在图4A的例子中，在第一导体图案1a中设置放电部1a1，并且在第二导体图案1b中设置放电部1b1。在图4B以及图4C的例子中，仅在第一导体图案1a中设置有放电部1a1。此外，与图4A～图4C的例子不同，也可以仅在第二导体图案1b设置放电部1b1。放电部1a1、1b1以使第一导体图案1a与第二导体图案1b之间的间隔局部地变窄的方式设置。具体地，放电部1a1、1b1以使放电部1a1、1b1各自的第一导体图案1a与第二导体图案1b之间的间隔局部地窄于第一元件形成部1a2与第二元件形成部1b2之间的间隔的方式设置。
这样，通过设置放电部1a1、1b1，能够避免在第一元件形成部1a2以及第二元件形成部1b2或其跟前的部分发生ESD。即，能够在第一导体层11带电时在第一导体图案1a与第二导体图案1b之间产生的ESD，在第一元件形成部1a2与第二导体图案1b之间或者第二元件形成部1b2与第一导体图案1a之间几乎不产生。这样的ESD在放电部1a1与第二导体图案1b中的第二元件形成部1b2以外的部分(例如放电部1b1)之间、或者放电部1b1与第一导体图案1a中的第一元件形成部1a2以外的部分(例如放电部1a1)之间产生。因此，在第一元件形成部1a2以及第二元件形成部1b2中，由绝缘层13的一部分构成的栅极绝缘膜的正常的形成不会受到妨碍，另外已经形成的栅极绝缘膜也不会受到损伤。或者，在第一元件形成部1a2或第二元件形成部1b2构成电容器2a(参照图2)的一个电极且另一个电极形成于第二导体层12(参照图3)的情况下，也能够避免由于ESD而使两电极之间的电介质(绝缘层13)损伤，结果，电容器2a的功能受损。因此，能够避免对图像的显示造成妨碍的驱动电路2的损伤。
为使得在放电部1a1、1b1中容易产生第一导体图案1a与第二导体图案1b之间的放电，放电部1a1、1b1以两个导体图案之间的间隔局部靠近的方式设置。但是，也可以不必在放电部1a1、1b1中产生放电，例如，只要第一导体层11带电未至产生ESD的程度，则在放电部1a1、1b1中不会产生放电。如上所述，放电部1a1、1b1以使放电部1a1、1b1中的第一导体图案1a与第二导体图案1b之间的间隔比第一及第二元件形成部1a2、1b2中的第一导体图案1a与第二导体图案1b之间的间隔窄的方式设置即可。
此外，第一导体图案1a以及第二导体图案1b等的“导体图案”是指在第一导体层11或第二导体层12中的形成有驱动电路2的区域中，与周围的导电体电气且空间上分离的单一的导体膜。另外，第一导体图案1a以及第二导体图案1b等的“导体图案”也可以包含如后述的干线图案1t等那样形成于驱动电路2的形成区域外的任意的导体图案。
在图4A的例子中，设置于第一导体图案1a的放电部1a1从第一元件形成部1a2中的第二导体图案1b侧的第一外缘1a4向第二导体图案1b突出。另外，设置于第二导体图案1b的放电部1b1从第二元件形成部1b2的第一导体图案1a侧的第二外缘1b4向第一导体图案1a突出。在第一导体图案1a及第二导体图案1b的至少一个中以这种方式设有向另一个突出的放电部1a1或放电部1b1。放电部1a1与第一元件形成部1a2相邻。此外，放电部1b1与第二元件形成部1b2相邻。并且，放电部1a1的前端与放电部1b1的前端相对。
在如图4A的例子那样形成的TFT21a以及TFT21b中未设置放电部1a1、1b1的情况下，若第一导体层11带电，则可在相对的第一元件形成部1a2以及第二元件形成部1b2的任意位置产生ESD。例如，在源极电极25a等与第一元件形成部1a2重叠的部分中，介于两者之间的栅极绝缘膜(未图示)也可能损伤。但是，如图4A的例子所示，具备放电部1a1、1b1时，放电部1a1与放电部1b1之间产生ESD，因此对未图示的栅极绝缘膜的影响也被限定在放电部1a1、1b1的周围。因此，通过预先将放电部1a1、1b1设置在ESD的影响不涉及第一元件形成部1a2以及/或者第二元件形成部1b2的位置，能够使驱动电路2正常地发挥功能。
放电部1a1、1b1中的第一导体图案1a与第二导体图案1b之间的间隔(图4A中的放电部1a1与放电部1b1之间的间隔)越短，则越能够更可靠地在放电部1a1、1b1中产生ESD，因此被优选。例如，也可以将能够确保针对正常的使用环境而设定的第一导体图案1a与第二导体图案1b之间的耐压的最小间隔在彼此之间空出，以设置放电部1a1以及放电部1b1。
放电部1a1、1b1中的放电给栅极绝缘膜带来影响的范围根据放电部1a1、1b1中的放电时的第一导体图案1a以及第二导体图案1b的带电量以及放电部1a1与放电部1b1之间的间隔而变动。通常，放电距离越长，放电时的两个导体之间的电位差越高。因此，认为放电部1a1、1b1中的第一导体图案1a与第二导体图案1b之间的间隔越短，则放电时的两个导体图案之间的电位差越小。因此，认为放电部1a1、1b1中的第一导体图案1a与第二导体图案1b之间的间隔越短，则对绝缘层13(参照图3)造成影响的范围也越小。优选的是，从第一导体图案1a中的相邻部(在图4A的例子中为第一元件形成部1a2)突出的放电部1a1的突出长度L1比放电部1a1中的第一导体图案1a与第二导体图案1b的间隔G长。此外，优选的是，从第二导体图案1b中的相邻部(图4A的例子中为第二元件形成部1b2)突出的放电部1b1的突出长度L2比间隔G长。由此，有时可以将放电部1a1、1b1中可能产生的ESD对绝缘层13的影响限制在不涉及第一元件形成部1a2以及第二元件形成部1b2的范围内，有时可以会避免ESD的影响涉及构成驱动电路2的电路元件。
另外，如上所述，第一导体层11的带电量根据第一导体层11中所包含的导体图案的面积而变动。如后所述，第一导体层11也能够包括与延伸到图像显示部30(参照图1)并排成一列的像素驱动电路3a(参照图1)的每一个连接的导体图案。因此，第一导体层11的带电量能够根据显示面板1的画面尺寸而变化。
例如，在具有60型的画面尺寸的显示面板的情况下，放电部1a1、1b1中的第一导体图案1a与第二导体图案1b之间的间隔G优选为12μm以下。这是因为，通过在60型的液晶显示面板的驱动电路2中以12μm的间隔设置放电部1a1、1b1，能够在放电部1a1、1b1中按照意图产生ESD，并能够由本发明人确认到能够防止驱动电路2的损伤的情况。在此确认时，也确认到放电部1a1、1b1中产生的ESD的影响涉及绝缘层13(参照图3)的范围在沿着放电部1a1、1b1的突出方向20μm的范围。因此，放电部1a1、1b1的长度L1、L2优选为例如20μm以上。此外，间隔G的最小尺寸例如是在形成放电部1a1、1b1的图案化工序中能够实现的最小间隔。
此外，即使放电部1a1、1b1的长度L1、L2小于这样的长度，如果第一导体层11的导体图案与第二导体层12的导体图案重叠的位置处于放电部1a1、1b1中的受到ESD的影响的范围外，也认为不会产生实质性的问题。例如，从放电部1a1、1b1的前端到第一导体层11的导体图案与第二导体层12的导体图案重叠的最接近的位置为止的长度(例如图4A所示的长度L3、L4)也可以为20μm以上。
如上所述，在第一导体层11中，能够使具有较大面积的导体图案带电更多的电荷。因此，在第一导体层11中的形成有驱动电路2的区域内包含至少一部分的多个导体图案中，可设置放电部1a1的第一导体图案1a、或可设置放电部1b1的第二导体图案1b也可以具有最大的面积。在这种情况下，能够保护被认为受到ESD破损的风险高的电路元件。
在图4A～图4C的例子中，第一导体图案1a具有构成先前参照的图1所示的共用布线20的干线图案1t。第一元件形成部1a2与干线图案1t直接连接。此外，该“直接”意味着不经由其他电路元件形成部而连接。干线图案1t如图1所示的共用布线20那样，能够沿着具有大致矩形的平面形状的显示面板1的一边，横跨其一边的大致全长而形成。因此，干线图案1t在第一导体层11中形成于驱动电路2的形成区域内的导体图案中可具有比较大的面积。第一导体图案1a具有干线图案1t，因此，能够构成在驱动电路2的形成区域内至少包含一部分的导体图案中面积最大的导体图案。通过在这样的第一导体图案1a上设置放电部1a1，能够保护受到ESD破损风险高的电路元件。此外，第二导体图案1b也可以具有干线图案1t，而非第一导体图案1a，在这种情况下，第二元件形成部1b2也可以与干线图案1t直接连接。
在图4B的例子中，仅在第一导体图案1a中设置有放电部1a1。如此，通过仅在第一导体图案1a中设置放电部1a1，能够在第一导体图案1a与第二导体图案1b之间确保通常使用时所需的耐压，并且能够使第一元件形成部1a2与放电部1a1的前端之间进一步分离。此外，在图4B的例子中，在第二导体图案1b中，由于在与第一导体图案1a相对的位置没有设置元件形成部，所以即使放电部1a1的前端靠近第二导体图案1b的跟前，也不会产生特别的问题。
在图4B的例子中，在包含源极电极25a等的第二导体层12(参照图3)中形成有布线图案12a。布线图案12a夹着绝缘层13(参照图3)，与放电部1a1部分重叠。在这种情况下，优选布线图案12a与放电部1a1重叠的部分位于放电部1a1中的受到ESD的影响的范围外。即，从放电部1a1的前端到布线图案12a与放电部1a1重叠的部分的长度L5优选为20μm以上。
在图4C的例子中，与图4B的例子同样地，仅在第一导体图案1a中设置有放电部1a1。图4C的例子中的放电部1a1不具有如图4A以及图4B的例子所示的朝向第二导体图案1b并以恒定宽度延伸的部分。即使放电部1a1不具有这样的部分，如上所述，只要第一导体层11的导体图案与第二导体层12的导体图案重叠的位置位于放电部1a1中的受到ESD的影响的范围外，也不会产生特别的问题，能够防止构成驱动电路2的电路元件的破损。
图4C的例子中的放电部1a1从第一元件形成部1a2的缘部朝向第二导体图案1b并以前端变细的形状突出，并具有三角形的形状，该三角形的形状具有朝向第二导体图案1b的顶点。如此，当放电部1a1(和/或图4A中的放电部1b1)的前端尖锐时，容易产生放电，因此能够更可靠地防止在放电部1a1、1b1以外的部分发生放电。
在图5中示出了分别构成本实施方式中的多个驱动电路(第一驱动电路201、第二驱动电路202以及第三驱动电路203)的第一导体层11的多个导体图案的例子。多个导体图案在各驱动电路的形成区域的每一个中分别包含有上述的第一导体图案1a和第二导体图案1b以及第三和第四导体图案1d、1e。各导体图案分别在多个驱动电路(第一～第三驱动电路201～203)中构成各驱动电路的一部分。另外，与图4A～图4C的例子同样地，第一导体图案1a具有干线图案1t。干线图案1t沿着多个驱动电路(第一～第三驱动电路201～203)排列的方向设置于基板10(参照图1及图3)的缘部。此外，图5中示出了第一～第三驱动电路201～203，但在本实施方式中可以设置任意数量的驱动电路。
在第一～第三驱动电路201～203的每一个中，第一导体图案1a包括构成图2所示的TFT21a的栅极电极的第一元件形成部1a2以及放电部1a1，第二导体图案1b包括构成图2所示的TFT21b的栅极电极的第二元件形成部1b2以及放电部1b1。在多个驱动电路(第一～第三驱动电路201～203)的每一个中设有放电部1a1、1b1。因此，在第一～第三驱动电路201～203中均能防止由ESD导致的损伤。
第二导体图案1b横跨一个以上的驱动电路201～203中的一个驱动电路(例如第一驱动电路201)和与该一个驱动电路不同的其他驱动电路(例如第二驱动电路202)。其中一部分由第二导体图案1b中的第二元件形成部1b2构成的第二电路元件(TFT21b)是一个驱动电路(第一驱动电路201)的电路元件。而且，第二导体图案1b还具有构成第三电路元件(图2的TFT21c)的一部分的第三元件形成部1c2，该第三电路元件(图2的TFT21c)构成其它驱动电路(第二驱动电路202)。第三导体图案1d从第一～第三驱动电路201～203分别朝向图像显示部30延伸，并与多个像素3(参照图1)各自具备的像素驱动电路3a(参照图1)连接。另外，第四导体图案1e例如构成图2所示的TFT21d以及TFT21e各自的栅极电极22d、22e以及电容器2a中的一个电极。
TFT21a具备形成于第二导体层12(参照图3)的源极电极25a以及漏极电极26a，TFT21b具备源极电极25b以及漏极电极26b。另外，在图5中，省略了半导体层23a和23b(参照图4A)、第三元件形成部1c2以及与第三导体图案1d及第四导体图案1e重叠的第二导体层12的导体图案(各TFT的源极电极及漏极电极等)。与图4A～图4C同样地，也省略了包含栅极绝缘膜的绝缘层13(参照图3)。
在图5的例子中，多个驱动电路(第一～第三驱动电路)各自的第一导体图案1a共用干线图案1t。如上所述，可具有大面积的干线图案1t容易高度带电。因此，在第一导体图案1a中，容易在与第二导体图案1b等之间产生ESD。但是，由于在第一导体图案1a中设置有放电部1a1，因此能够防止其中一部分由第一元件形成部1a2构成的电路元件的破损。即，能够有效地保护受到ESD破损风险高的电路元件。
另外，在图5的例子中，如上所述，第一驱动电路201中的第二导体图案1b具有构成与第一驱动电路201不同的第二驱动电路202的一部分的第三元件形成部1c2。在第二驱动电路202与第三驱动电路203之间也同样地经由第二驱动电路202中的第二导体图案1b连接。因此，无需在第三元件形成部1c2中设置放电部，就能够使第三元件形成部1c2带电的电荷放电。例如，能够使第二驱动电路202的第三元件形成部1c2带电的电荷在第一驱动电路201内的放电部1a1、1b1中适当地放电。因此，有时能够防止其中一部分由第三元件形成部1c2构成的电路元件的损伤。
此外，在图5中，第一驱动电路201、第二驱动电路202以及第三驱动电路203以相邻的方式绘制，但也可以在第一驱动电路201与第二驱动电路202之间、以及第二驱动电路202与第三驱动电路203之间进一步插入有其他驱动电路。即，多个驱动电路各自的导体图案(例如第二导体图案1b)也可以在相距两级以上的其他驱动电路中具有元件形成部(例如第三元件形成部1c2)。
具体地，第三导体图案1d与多个像素3各自具备的像素驱动电路3a的TFT31(参照图1)的栅极连接。即，图5的例子的第三导体图案1d构成了用于传递供给至各像素驱动电路3a的栅极信号的栅极线。因此，第三导体图案1d能够横跨在图1所示的具有大致矩形的平面形状的显示面板1的一边(与排列有多个驱动电路2的方向正交的一边)的大致全长而形成。因此，第三导体图案1d可具有较大的面积，并且能够高度带电。
在图5的例子中，在第一～第三驱动电路201～203的每一个中，对于像这样容易带电且因此容易产生ESD的第三导体图案1d和第二导体图案1b而言，在附图标记S1以及S2所示的两个位置绝缘。但是，这两个位置S1、S2各自的绝缘距离极短。在图5的例子中，两个位置S1、S2各自的绝缘距离比较短，特别是，附图标记S1所示的位置的绝缘距离比放电部1a1、1b1中的第一导体图案1a与第二导体图案1b之间的间隔短。如此，在绝缘距离短的两个位置S1、S2处，随着第三导体图案1d的大的带电，容易产生ESD。在这种情况下，也对第二导体图案1b施加与第三导体图案1d的带电相关的高电压(浪涌电压)。在这样的情况下，在本实施方式中，由于设置有放电部1a1、1b1，因此能够防止第一导体图案1a与第二导体图案1b之间的ESD导致的TFT21a以及/或者TFT21b的损伤。
另外，在图5的例子中，第一驱动电路201的第二导体图案1b和第二驱动电路202的第三导体图案1d至少在附图标记S1及S3所示的两个位置绝缘。但是，附图标记S3所示的位置处的绝缘距离也与附图标记S1所示的位置处的绝缘距离同样地极短。因此，在这两个位置也存在产生ESD的可能性，在这种情况下，对第二驱动电路201的第二导体图案1b施加来自第二驱动电路202的第三导体图案1d的浪涌电压。但是，在本实施方式中，由于在多个驱动电路中分别设置有放电部1a1、1b1，所以在多个驱动电路的任意一个中都能防止TFT21a等电路元件的损伤。此外，第二导体图案1b和第三导体图案1d也可以在一个或三个以上的位置绝缘。另外，在第二导体图案1b与干线图案1t连接时，第一导体图案1a与第三导体图案1d也可以在一个或者多个位置绝缘，例如第一导体图案1a与第三导体图案1d之间的绝缘距离放电部1a1、1b1中的第一导体图案1a与第二导体图案1b之间的间隔短的位置。
然而，在图5的例子中，在一个以上的驱动电路201～203中的同一驱动电路中，分别构成第一电路元件(TFT21a)及第二电路元件(TFT21b)的一部分的第一元件形成部1a2与第二元件形成部1b2在第一方向上相对。这里，“第一方向”是图像显示部30与各驱动电路201～203相对的方向(与各驱动电路201～203的排列方向正交的方向、以及图1及图5所示的X方向)。第一元件形成部1a2中的靠第二导体图案1b侧的第一外缘1a4、以及第二元件形成部1b2中的靠第一导体图案1a侧的第二外缘1b4分别沿着与第一方向相交的第二方向延伸。而且，针对第一外缘1a4以及第二外缘1b4的至少一个，隔着绝缘层13(参照图3)，形成有与这些第一外缘1a4或者第二外缘1b4重叠的导体膜(在图5的例子中为漏极电极26a以及源极电极25b)。
如上所述，干线图案1t及朝向图像显示部30延伸并构成栅极线的第三导体图案1d容易高度带电。因此，如图5的例子所示，当各驱动电路201～203设置于干线图案1t与图像显示部30之间时，因干线图案1t及栅极线的带电而引起的ESD容易沿着图像显示部30与各驱动电路201～203相对的第一方向产生。因此，在没有放电部1a1、1b1的情况下，在第一导体图案1a以及第二导体图案1b中，在第一外缘1a4与第二外缘1b4之间容易产生ESD，在这种情况下，第一外缘1a4和/或第二外缘1b4上的未图示的栅极绝缘膜受到损伤。而且，如图5的例子所示，当以与第一外缘1a4以及第二外缘1b4重叠的方式形成有漏极电极26a以及源极电极25b这样的导体膜时，可能在TFT21a等的栅极-源极间产生泄漏。但是，在本实施方式中，由于设置有放电部1a1、1b1，因此能够防止第一外缘1a4与第二外缘1b4之间的ESD，即使如图5的例子那样配置多个驱动电路，也能够得到它们的正常的功能。
〔显示面板的制造方法〕
以图1及图3所示的显示面板1为例，参照图6A及图6B的流程图，并且也再次参照图1、图3及图4A说明第二实施方式的显示面板的制造方法。
如图3所示，本实施方式的显示面板的制造方法至少包括如下工序：通过在基板10的表面形成多个薄膜晶体管(TFT)31来形成像素驱动电路3a的工序(图6A的S1)；通过在像素驱动电路3a上形成液晶层LC或有机发光层(未图示)来形成多个像素3(参照图1)的工序(图6A的S3)；以及通过在基板10的表面中的要成为多个像素3的外侧的区域中形成至少一个电路元件(TFT21等)，来形成用于向像素驱动电路3a供给信号的驱动电路2的工序(图6A的S2)。优选同时进行构成像素驱动电路3a的TFT31等电路元件的形成和构成驱动电路2的TFT21等电路元件的形成。另外，液晶层LC和未图示的有机发光层通过一般的方法形成，因此省略其说明。
在本实施方式的显示面板的制造方法中，在驱动电路2和像素驱动电路3a的形成中，构成驱动电路2的一部分同时将彼此电分离的多个导体图案形成于在基板10的表面(图6B的S11)。在该多个导体图案的形成中，形成第一导体图案1a和第二导体图案1b，第一导体图案1a具有构成驱动电路2的第一电路元件即TFT21a的一部分的第一元件形成部1a2，第二导体图案1b具有构成驱动电路2的第二电路元件即TFT21b的一部分的第二元件形成部1b2。另外，如图4A所示，在第一导体图案1a以及第二导体图案1b的形成中，在第一导体图案1a以及第二导体图案1b中的至少一个中设置放电部1a1和1b1，该放电部1a1和1b1中第一导体图案1a与第二导体图案1b之间的间隔局部地窄于第一元件形成部1a2与第二元件形成部1b2之间的间隔。也可以仅设置放电部1a1与放电部1b1中的任一个。
关于驱动电路2的形成，以下，以构成TFT21等驱动电路2的TFT是底栅型的非晶硅晶体管的情况为例，进行说明。此外，构成像素驱动电路3a的TFT31等电路元件除了放电部1a1、1b1的形成之外，也可以通过与TFT21等相同的方法形成。
首先，在基板10(参照图3)的表面，通过溅射等成膜钨或钼等金属膜来形成第一导体层11。在图3所示的显示面板1中，第一导体层11是包含构成驱动电路2或者像素驱动电路3a的各TFT的栅极电极的栅极金属层。并且，第一导体层11通过使用了光刻技术的抗蚀剂的形成以及干法或湿法蚀刻来图案化。其结果，如图4A所示，形成包含第一导体图案1a以及第二导体图案1b在内的多个导体图案。此时，通过使用其中具有适用于第一以及第二元件形成部1a2、1b2以及放电部1a1、1b1的形成的开口的曝光掩模，形成覆盖第一以及第二元件形成部1a2、1b2以及放电部1a1、1b1的形成区域的蚀刻抗蚀剂。而且，通过进行使用了该抗蚀剂的干法或湿法蚀刻，从而适当形成第一及第二元件形成部1a2、1b2以及放电部1a1、1b1中的任一个或双方。第一以及第二元件形成部1a2、1b2能够构成其中构成驱动电路2的TFT21a的栅极电极22a等。在第一导体层11中，也能够形成构成驱动电路2以及像素驱动电路3a的形成所需的其它电路元件的导体图案以及布线图案。
如图3所示，形成覆盖第一导体层11的多个导体图案的绝缘层13(图6B的S12)。通过使用例如等离子体CVD法来成膜SiO2膜或SiNX膜而形成绝缘层13。优选反复进行多次成膜工序，并形成绝缘层13。绝缘层13的一部分构成其中构成驱动电路2或者像素驱动电路3a的各TFT的栅极绝缘膜。进一步，在绝缘层13上，例如使用等离子体CVD法来形成半导体层23(图6B的S13)。半导体层23使用干法蚀刻等来图案化成期望的形状。之后，优选在半导体层23上通过高杂质浓度的半导体来形成接触层24。例如，可以通过将磷或硼等杂质掺杂到半导体层23的规定区域来形成接触层24。
并且，如图3所示，在半导体层23(或接触层24)及绝缘层13上形成第二导体层12(图6B的S14)。在图3的例子中，第二导体层12是包含构成驱动电路2或者像素驱动电路3a的各TFT的源极电极以及漏极电极在内的源极金属层。例如使用溅射来形成钨膜或者钛膜等，该形成的膜通过干法或者湿法蚀刻等，分离为源极电极25以及漏极电极26等。之后，由例如CVD法等形成由SiO2或SiNX等制成的平坦化膜14a。进一步，在平坦化膜14a上形成使用了液晶层LC等液晶分子的图像显示所需的各构成要素。或者，通过有机发光材料的蒸镀等形成有机发光元件。经过以上工序，完成了图1以及图3所示例的显示面板1。
在本实施方式的显示面板的制造方法中，在分别构成电路元件的一部分的第一导体图案1a及第二导体图案1b中的至少任一个中形成放电部1a1或放电部1b1，该电路元件用于构成驱动电路2。因此，可在形成第一导体层11后的任意工序中产生的ESD，能够在第一和第二元件形成部1a2、1b2以外的部分产生。例如，能够使在绝缘层13的形成中大量蓄积于干线图案1t(参照图5)及构成栅极线的导体图案等面积大的导体图案的电荷，在第一及第二元件形成部1a2、1b2以外的部分放电。因此，能够保护由第一及第二元件形成部1a2、1b2构成的电路元件免于ESD放电，因此，显示面板的成品率提高。另外，能够得到在第一以及第二元件形成部1a2、1b2的附近没有损伤的绝缘层13，也能够降低显示面板1的潜在的不良。
〔总结〕
(1)本发明的第一实施方式的显示面板包括：多个像素，其形成在基板的表面并且排列成矩阵状；一个以上的驱动电路，其形成在由所述表面中的所述多个像素构成的图像显示部的外侧，并向所述多个像素中的排列于同一行或者同一列的像素供给信号；以及多个导体图案，其形成在所述表面，且各自构成所述驱动电路的一部分并彼此电分离，所述多个导体图案包含：第一导体图案，其具有构成所述一个以上的驱动电路中的任一个的第一电路元件的一部分的第一元件形成部；以及第二导体图案，其具有构成所述一个以上的驱动电路中的任一个的第二电路元件的一部分的第二元件形成部，在所述第一导体图案以及所述第二导体图案中的至少一个中设有放电部，所述放电部中所述第一导体图案与所述第二导体图案之间的间隔局部地窄于所述第一元件形成部与所述第二元件形成部之间的间隔。
根据(1)的构成，在内部具备向排列在各行或各列中的像素的每一个供给信号的驱动电路的显示面板中，能够避免由ESD等引起的、对图像的显示造成妨碍的驱动电路的损伤。
(2)也可以是，在上述(1)的显示面板中，设置于所述第一导体图案中的所述放电部从所述第一元件形成部中的所述第二导体图案侧的第一外缘向所述第二导体图案突出，并且/或者，设置于所述第二导体图案中的所述放电部从所述第二元件形成部中的所述第一导体图案侧的第二外缘向所述第一导体图案突出。在这种情况下，能够在第一导体图案或第二导体图案中的远离元件形成部的位置产生ESD，能够更可靠地保护驱动电路的电路元件。
(3)也可以是，在上述(2)的显示面板中，所述放电部的突出长度比所述放电部中的所述第一导体图案与所述第二导体图案之间的间隔长。在这种情况下，有时能够避免在放电部中产生的ESD的影响涉及构成驱动电路2的电路元件。
(4)也可以是，在上述(2)或(3)的显示面板中，在所述第一外缘以及所述第二外缘中的至少一个中，形成有隔着绝缘层与该外缘重叠的导体膜。即使在这样的情况下发生ESD，也能够得到驱动电路的正常的功能。
(5)也可以是，在上述(2)～(4)中的任一个的显示面板中，所述第一电路元件以及所述第二电路元件是同一所述驱动电路的电路元件，在面向所述图像显示部以及所述驱动电路的第一方向上，所述第一元件形成部与所述第二元件形成部相对，所述第一外缘以及所述第二外缘向与所述第一方向相交的第二方向延伸。如此，即使设置第一外缘以及第二外缘，也能够防止第一外缘1a4与第二外缘1b4之间的ESD。
(6)也可以是，在上述(1)～(5)中的任一个的显示面板中，所述第一导体图案还具有干线图案，所述干线图案构成用于向所述一个以上的驱动电路的每一个输入规定信号的共用布线，所述第一元件形成部与所述干线图案直接连接。在这种情况下，能够保护受到ESD破损风险高的电路元件。
(7)也可以是，在上述(6)的显示面板中，所述第二导体图案横跨所述一个以上的驱动电路中的第一驱动电路和与所述第一驱动电路不同的第二驱动电路，所述第二电路元件是所述第一驱动电路的电路元件，所述第二导体图案还具有第三元件形成部，所述第三元件形成部构成所述第二驱动电路的第三电路元件的一部分。在这种情况下，能够使在一个驱动电路中不具有放电部的元件形成部中所蓄积的电荷在设置于其他驱动电路内的放电部适当地放电，并能够防止电路元件的损伤。
(8)也可以是，在上述(1)～(7)中的任一个的显示面板中，所述多个导体图案还包含第三导体图案，所述第三导体图案与所述多个像素的每一个所具备的像素驱动电路连接，所述第一导体图案或所述第二导体图案与所述第三导体图案之间在一个或多个位置处绝缘，所述一个或多个位置的每一个位置处的绝缘距离比所述放电部中的所述第一导体图案与所述第二导体图案之间的间隔短。如此，即使与可高度带电的导体图案之间可能通过ESD而导通，但在(1)～(8)中的任一个显示面板中，也能够使该带电的电荷适当地放电。
(9)也可以是，在上述(1)～(8)中的任一个的显示面板中，在所述多个导体图案中，所述第一导体图案或所述第二导体图案具有最大的面积。在这种情况下，能够保护被认为受到ESD破损的风险高的电路元件。
(10)也可以是，在上述(1)～(9)中的任一个的显示面板中，形成有多个所述驱动电路，在多个所述驱动电路的每一个中设有所述放电部。在这种情况下，在多个驱动电路中的一个中都能够防止由ESD导致的损伤。
(11)本发明的第二实施方式的显示面板的至少方法至少包含如下工序：通过在基板的表面形成多个薄膜晶体管来形成像素驱动电路的工序；通过在所述像素驱动电路上形成液晶层或有机发光层来形成多个像素的工序；以及通过在所述表面中的要成为所述多个像素的外侧的区域中形成至少一个电路元件，来形成用于向所述像素驱动电路供给信号的驱动电路的工序，在所述驱动电路以及所述像素驱动电路的形成中，在所述基板的所述表面形成构成所述驱动电路的一部分且彼此电分离的多个导体图案，所述多个导体图案的形成中，形成第一导体图案和第二导体图案，所述第一导体图案具有构成所述驱动电路的第一电路元件的一部分的第一元件形成部，所述第二导体图案具有构成所述驱动电路的第二电路元件的一部分的第二元件形成部，在所述第一导体图案以及所述第二导体图案的形成中，在所述第一导体图案以及所述第二导体图案中的至少一个中设置放电部，所述放电部中所述第一导体图案与所述第二导体图案之间的间隔局部地窄于所述第一元件形成部与所述第二元件形成部之间的间隔。
根据(11)的构成，能够制造在内部具备不会受到对图像的显示造成妨碍的损伤的驱动电路的显示面板。
附图标记说明
1 显示面板
10 基板
11 第一导体层(栅极金属层)
1a 第一导体图案
1a1 放电部
1a2 第一元件形成部
1a4 第一外缘
1b 第二导体图案
1b1 放电部
1b2 第二元件形成部
1b4 第二外缘
1c2 第三元件形成部
1d 第三导体图案(栅极线)
1t 干线图案
12 第二导体层(源极金属层)
13 绝缘层(栅极绝缘膜)
2 驱动电路(栅极驱动器)
201～203 第一～第三驱动电路
20 共用布线
21、21a～21e 薄膜晶体管(TFT)
3 像素
30 图像显示部
3a 像素驱动电路

Claims (11)

1.一种显示面板，其特征在于，包括：
多个像素，其形成在基板的表面并且排列成矩阵状；
一个以上的驱动电路，其形成在由所述表面中的所述多个像素构成的图像显示部的外侧，并向所述多个像素中的排列于同一行或者同一列的像素供给信号；以及
多个导体图案，其形成在所述表面，且各自构成所述驱动电路的一部分并彼此电分离，
所述多个导体图案包含第一导体图案和第二导体图案，
所述第一导体图案具有构成所述一个以上的驱动电路中的任一个驱动电路所包含的第一电路元件的一部分的第一元件形成部，
所述第二导体图案具有构成所述一个以上的驱动电路中的任一个驱动电路所包含的第二电路元件的一部分的第二元件形成部，
在所述第一导体图案以及所述第二导体图案中的至少一个中设有放电部，所述放电部使所述第一导体图案与所述第二导体图案之间的间隔局部地窄于所述第一元件形成部与所述第二元件形成部之间的间隔。
2.根据权利要求1所述的显示面板，其特征在于，
设置于所述第一导体图案中的所述放电部从所述第一元件形成部中的所述第二导体图案侧的第一外缘向所述第二导体图案突出，并且/或者，设置于所述第二导体图案中的所述放电部从所述第二元件形成部中的所述第一导体图案侧的第二外缘向所述第一导体图案突出。
3.根据权利要求2所述的显示面板，其特征在于，
所述放电部的突出长度比所述放电部中的所述第一导体图案与所述第二导体图案之间的间隔长。
4.根据权利要求2或3所述的显示面板，其特征在于，
在所述第一外缘以及所述第二外缘中的至少一个中，形成有隔着绝缘层与该第一外缘以及该第二外缘中的至少一个外缘重叠的导体膜。
5.根据权利要求2或3所述的显示面板，其特征在于，
所述第一电路元件以及所述第二电路元件是同一所述驱动电路的电路元件，
在面向所述图像显示部以及所述驱动电路的第一方向上，所述第一元件形成部与所述第二元件形成部相对，
所述第一外缘以及所述第二外缘向与所述第一方向相交的第二方向延伸。
6.根据权利要求1～3中任一项所述的显示面板，其特征在于，
所述第一导体图案还具有干线图案，所述干线图案构成用于向所述一个以上的驱动电路的每一个输入规定信号的共用布线，
所述第一元件形成部与所述干线图案直接连接。
7.根据权利要求6所述的显示面板，其特征在于，
所述第二导体图案横跨所述一个以上的驱动电路中的第一驱动电路和与所述第一驱动电路不同的第二驱动电路，
所述第二电路元件是所述第一驱动电路的电路元件，
所述第二导体图案还具有第三元件形成部，所述第三元件形成部构成所述第二驱动电路的第三电路元件的一部分。
8.根据权利要求1～3、7中任一项所述的显示面板，其特征在于，
所述多个导体图案还包含第三导体图案，所述第三导体图案与所述多个像素的每一个所具备的像素驱动电路连接，
所述第一导体图案或所述第二导体图案与所述第三导体图案之间在一个或多个位置处绝缘，
所述一个或多个位置的每一个位置处的绝缘距离比所述放电部中的所述第一导体图案与所述第二导体图案之间的间隔短。
9.根据权利要求1～3、7中任一项所述的显示面板，其特征在于，
在所述多个导体图案中，所述第一导体图案或所述第二导体图案具有最大的面积。
10.根据权利要求1～3、7中任一项所述的显示面板，其特征在于，
形成有多个所述驱动电路，
在多个所述驱动电路的每一个中设有所述放电部。
11.一种显示面板的制造方法，其特征在于，至少包含如下工序：
通过在基板的表面形成多个薄膜晶体管来形成像素驱动电路的工序；
通过在所述像素驱动电路上形成液晶层或有机发光层来形成多个像素的工序；以及
通过在所述表面中的要成为所述多个像素的外侧的区域中形成至少一个电路元件，来形成用于向所述像素驱动电路供给信号的驱动电路的工序，
在所述驱动电路以及所述像素驱动电路的形成中，在所述基板的所述表面形成构成所述驱动电路的一部分且彼此电分离的多个导体图案，
所述多个导体图案的形成中，形成第一导体图案和第二导体图案，所述第一导体图案具有构成所述驱动电路所包含的第一电路元件的一部分的第一元件形成部，所述第二导体图案具有构成所述驱动电路所包含的第二电路元件的一部分的第二元件形成部，
在所述第一导体图案以及所述第二导体图案的形成中，在所述第一导体图案以及所述第二导体图案中的至少一个中设置放电部，所述放电部使所述第一导体图案与所述第二导体图案之间的间隔局部地窄于所述第一元件形成部与所述第二元件形成部之间的间隔。
CN201880094715.4A 2018-06-20 2018-06-20 显示面板以及显示面板的制造方法 Active CN112313730B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/023524 WO2019244288A1 (ja) 2018-06-20 2018-06-20 表示パネルおよび表示パネルの製造方法

Publications (2)

Publication Number Publication Date
CN112313730A CN112313730A (zh) 2021-02-02
CN112313730B true CN112313730B (zh) 2023-03-28

Family

ID=68983554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880094715.4A Active CN112313730B (zh) 2018-06-20 2018-06-20 显示面板以及显示面板的制造方法

Country Status (3)

Country Link
US (1) US20210265391A1 (zh)
CN (1) CN112313730B (zh)
WO (1) WO2019244288A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102613734B1 (ko) * 2018-12-24 2023-12-13 엘지디스플레이 주식회사 유기발광 표시장치
CN113311623B (zh) * 2020-02-27 2023-11-21 夏普株式会社 显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006146200A (ja) * 2004-11-15 2006-06-08 Samsung Sdi Co Ltd 平板表示素子及びその製造方法
CN101345245A (zh) * 2007-07-12 2009-01-14 统宝光电股份有限公司 具有静电放电防护效应的面板与电子装置
CN101806982A (zh) * 2009-02-16 2010-08-18 Nec液晶技术株式会社 液晶显示器件和使用该器件的电子装置及其制造方法
CN104395821A (zh) * 2013-02-19 2015-03-04 堺显示器制品株式会社 显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69202893T2 (de) * 1991-03-20 1995-11-02 Toshiba Kawasaki Kk Flüssigkristall-Anzeigevorrichtung.
JPH05188362A (ja) * 1992-01-10 1993-07-30 Rohm Co Ltd 液晶表示装置の製造方法とそのガラス基板
US5677745A (en) * 1994-12-21 1997-10-14 Kabushiki Kaisha Toshiba LCD with electrostatic discharge projections
JP3629079B2 (ja) * 1994-12-21 2005-03-16 株式会社東芝 表示装置およびその製造方法
JP4018913B2 (ja) * 2002-02-25 2007-12-05 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
JPWO2003087924A1 (ja) * 2002-04-12 2005-08-25 シチズン時計株式会社 液晶表示パネル
CN1605916B (zh) * 2003-10-10 2010-05-05 乐金显示有限公司 具有薄膜晶体管阵列基板的液晶显示板及它们的制造方法
US20060118787A1 (en) * 2004-12-02 2006-06-08 Toppoly Optoelectronics Corp. Electronic device with electrostatic discharge protection
US7795684B2 (en) * 2006-11-24 2010-09-14 Chunghwa Picture Tubes, Ltd. Active device array substrate
KR100788589B1 (ko) * 2007-01-19 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP2013205504A (ja) * 2012-03-27 2013-10-07 Japan Display Inc 液晶表示装置
CN104956475B (zh) * 2013-01-25 2017-08-29 夏普株式会社 半导体装置
CN105793771B (zh) * 2013-11-29 2019-03-22 堺显示器制品株式会社 液晶面板
JP6360718B2 (ja) * 2014-05-16 2018-07-18 株式会社ジャパンディスプレイ 表示装置
CN104392990B (zh) * 2014-11-25 2018-07-13 合肥鑫晟光电科技有限公司 一种阵列基板及显示装置
KR102073636B1 (ko) * 2016-09-13 2020-02-05 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
TWM535326U (zh) * 2016-10-18 2017-01-11 財團法人工業技術研究院 面板結構以及靜電破壞檢測系統

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006146200A (ja) * 2004-11-15 2006-06-08 Samsung Sdi Co Ltd 平板表示素子及びその製造方法
CN101345245A (zh) * 2007-07-12 2009-01-14 统宝光电股份有限公司 具有静电放电防护效应的面板与电子装置
CN101806982A (zh) * 2009-02-16 2010-08-18 Nec液晶技术株式会社 液晶显示器件和使用该器件的电子装置及其制造方法
CN104395821A (zh) * 2013-02-19 2015-03-04 堺显示器制品株式会社 显示装置

Also Published As

Publication number Publication date
CN112313730A (zh) 2021-02-02
US20210265391A1 (en) 2021-08-26
WO2019244288A1 (ja) 2019-12-26

Similar Documents

Publication Publication Date Title
US7221425B2 (en) Substrate for a display device, liquid crystal display device comprising overlapping connecting lines of the scan lines and method of manufacturing the same
EP2096619B1 (en) Active matrix substrate and display panel equipped with the same
US7436474B2 (en) Thin film transistor array panel and liquid crystal display including the panel
KR100755227B1 (ko) 전기 광학 장치 및 그 제조방법, 및 전자기기
CN105404064A (zh) 显示装置
US7130009B2 (en) Liquid crystal display with superposed contact holes and method of manufacturing the same
US8188481B2 (en) Display panel
CN112670304B (zh) 阵列基板和显示面板
CN105355633A (zh) 制作阵列基板的方法和阵列基板
US7768590B2 (en) Production method of active matrix substrate, active matrix substrate, and liquid crystal display device
KR20160143967A (ko) 표시 장치 및 이의 제조 방법
CN112313730B (zh) 显示面板以及显示面板的制造方法
US8963160B2 (en) Thin film transistor array substrate, manufacturing method thereof and display device
CN109270754B (zh) 阵列基板和显示装置
KR20150019593A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9035299B2 (en) Semiconductor device and method for producing same
CN113325647B (zh) 显示面板和显示装置
US20190081076A1 (en) Thin film transistor substrate and display panel
US20110140094A1 (en) Thin film transistor array panel and manufacturing method thereof
CN113341620A (zh) 显示装置
JP2005064338A (ja) アレイ基板および平面表示装置
JP5127234B2 (ja) 半導体装置、電気光学装置並びに電子機器
JP2005303220A (ja) Ｔｆｔアレイ基板
JP5681930B2 (ja) 表示装置及び薄膜トランジスタ基板
CN111208685B (zh) 阵列基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant