TWM535326U - 面板結構以及靜電破壞檢測系統 - Google Patents
面板結構以及靜電破壞檢測系統 Download PDFInfo
- Publication number
- TWM535326U TWM535326U TW105215829U TW105215829U TWM535326U TW M535326 U TWM535326 U TW M535326U TW 105215829 U TW105215829 U TW 105215829U TW 105215829 U TW105215829 U TW 105215829U TW M535326 U TWM535326 U TW M535326U
- Authority
- TW
- Taiwan
- Prior art keywords
- discharge
- pattern
- patterns
- determination
- impedance
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Elimination Of Static Electricity (AREA)
Description
本揭露是有關於一種面板以及檢測系統,且特別是有關於一種具靜電檢測結構的面板結構以及靜電破壞檢測系統。
在製造面板結構的過程中,機台或面板結構內易產生靜電累積的現象。當電荷累積至一定數量後,便可能因為靜電放電(Electrostatic Discharge, ESD)而導致面板結構內的元件遭受破壞。一般而言,軟性基板(如聚醯亞胺基板)的起電能力(triboelectric capacity)是玻璃基板的3倍。也就是說,製作於軟性基板上的元件比製作於玻璃基板上的元件更容易遭受靜電放電的破壞。
習知的靜電破壞檢測方法主要採用接觸式的檢測方式。以主動元件陣列基板舉例說明,在主動元件製作完成後,會以探針(probe)直接接觸閘極配線與源極配線的測試墊,並由一測試機台(tester)輸入測試訊號,以依序對各主動元件進行電性檢測,從而判斷各主動元件可否正常運作,並對不良的主動元件進行修補。上述方法除了無法分析靜電強度之外,還得待元件製作完成後才能檢測靜電破壞,因此無法即時針對靜電破壞源頭進行改善及控制,從而難以有效地降低失效率。特別是採用閘極驅動電路基板(Gate On Array, GOA)技術的面板結構,其受靜電放電破壞而失效的比例更高達40%。
本揭露提供一種面板結構,其有助於分析靜電強度。
本揭露提供一種靜電破壞檢測系統,其有助於降低失效率。
本揭露的一種面板結構,其包括軟性基板以及靜電檢測結構。靜電檢測結構位於軟性基板上且包括多個靜電檢測單元。各靜電檢測單元包括第一導體以及第二導體。第一導體包括感應電極以及與感應電極電性連接的多個放電圖案。第二導體包括接地電極以及與接地電極電性連接的多個判定圖案。放電圖案與判定圖案位於感應電極與接地電極之間,且放電圖案分別與其中一判定圖案定義出放電路徑。在各靜電檢測單元中,各放電路徑的設計阻抗與其餘放電路徑的各設計阻抗相同。設計阻抗是放電圖案以及判定圖案的其中至少一者的阻抗與放電圖案以及判定圖案之間的介質的阻抗的總和。在各靜電檢測單元中,判定圖案的寬度不同,或者判定圖案與放電圖案之間的距離不同。
本揭露的一種靜電破壞檢測系統,其包括上述的面板結構以及影像檢測裝置。影像檢測裝置檢測判定圖案的外觀是否受到靜電破壞。
為讓本揭露的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A是依照本揭露的第一實施例的一種面板結構的上視示意圖。圖1B是沿圖1A中剖線I-I’的第一種剖面示意圖。圖2是圖1A中靜電檢測單元的等效電路圖。
請參照圖1A及圖1B,面板結構100包括軟性基板110以及靜電檢測結構120。靜電檢測結構120位於軟性基板110上且包括多個靜電檢測單元U(圖1A示意性標示出一個靜電檢測單元U)。靜電檢測單元U例如排列成陣列且覆蓋軟性基板110,但不以此為限。
各靜電檢測單元U包括第一導體C1以及第二導體C2。第一導體C1以及第二導體C2可設置在同一層上。舉例而言,第一導體C1以及第二導體C2可共同設置在軟性基板110的表面上,但不以此為限。
第一導體C1包括感應電極C11以及與感應電極C11電性連接的多個放電圖案C12。第二導體C2包括接地電極C21以及與接地電極C21電性連接的多個判定圖案C22。感應電極C11與放電圖案C12可位於同一層上,且接地電極C21與判定圖案C22也可位於同一層上,但不以此為限。舉例而言,感應電極C11與放電圖案C12(或接地電極C21與判定圖案C22)可位於不同層上,且感應電極C11與放電圖案C12(或接地電極C21與判定圖案C22)可藉由貫孔而電性相連。此外,沿判定圖案C22的排列方向X排列的靜電檢測單元U的接地電極C21可連接在一起,但不以此為限。
放電圖案C12與判定圖案C22位於感應電極C11與接地電極C21之間,且放電圖案C12與判定圖案C22的數量相同,圖1A繪示放電圖案C12與判定圖案C22的數量分別為4,但本實施例不以此為限。各判定圖案C22對應其中一放電圖案C12設置,以接收來自所述其中一放電圖案C12的靜電ESD。進一步而言,放電圖案C12分別與其中一判定圖案C22定義出放電路徑,如圖2所示的放電路徑P1、P2、P3、P4。
在圖2中,Z
H1、Z
H2、Z
H3、Z
H4分別是放電路徑P1、P2、P3、P4中放電圖案C12的阻抗;Z
S1、Z
S2、Z
S3、Z
S4分別是放電路徑P1、P2、P3、P4中判定圖案C22的阻抗;Z
G1、Z
G2、Z
G3、Z
G4分別是放電路徑P1、P2、P3、P4中位於放電圖案C12與判定圖案C22之間的介質M的阻抗。介質M是位於放電圖案C12以及判定圖案C22之間傳遞靜電ESD的媒介,其可包括空氣、至少一絕緣層、至少一導體或前述至少兩個的組合。在圖1B中,介質M為空氣,但不以此為限。
在各靜電檢測單元U中,各放電路徑的設計阻抗與其餘放電路徑的各設計阻抗相同。所述設計阻抗是放電圖案C12以及判定圖案C22的其中至少一者的阻抗與介質M的阻抗的總和。依據不同的設計需求,設計阻抗可以是放電圖案C12的阻抗與介質M的阻抗的總和、判定圖案C22的阻抗與介質M的阻抗的總和或是放電圖案C12的阻抗、判定圖案C22的阻抗以及介質M的阻抗的總和。
圖1A的靜電檢測結構120例如設計用以觀察電荷破壞能力(電流大小)。設計阻抗定義為放電圖案C12的阻抗與介質M的阻抗的總和。若以圖2說明,則(Z
H1+Z
G1) = (Z
H2+Z
G2) = (Z
H3+Z
G3) = (Z
H4+Z
G4)。在本實施例中,使各放電路徑中設計阻抗(放電圖案C12的阻抗與介質M的阻抗的總和)與其餘放電路徑中各設計阻抗相同的方法例如是使放電圖案C12的寬度W12相同,且使判定圖案C22與放電圖案C12之間的距離D相同,但不以此為限。
藉由上述設計,在各靜電檢測單元U中,傳遞至各判定圖案C22的電流大小相同且機率相同。在該設計下,可藉由調整各靜電檢測單元U中各判定圖案C22的寬度W22,使判定圖案C22具有不同的電荷耐受力,從而將靜電ESD的強度數值化。舉例而言,可使各靜電檢測單元U中判定圖案C22的寬度W22沿判定圖案C22的排列方向X遞減,但不以此為限。寬度W22越窄,判定圖案C22的電荷耐受力越低。在判定圖案C22的電荷耐受力高於靜電強度的情況下,判定圖案C22維持其圖案的完整性。另一方面,在判定圖案C22的電荷耐受力低於靜電強度的情況下,判定圖案C22會被靜電ESD擊傷,而造成判定圖案C22外觀上的改變。如此,便可藉由數值化分析推得靜電ESD的強度範圍。
依據不同的需求,面板結構100可進一步包括其他元件或膜層。此外,各元件及膜層的數量、圖形及相對配置位置可依需求而改變。以下藉由圖3A至圖5E說明圖1A的面板結構100及其內元件的其他實施型態。圖3A及圖3B是依照本揭露的第一實施例的其他種面板結構的剖面示意圖。圖4是依照本揭露的第一實施例的另一種面板結構的上視示意圖。圖5A至圖5E是圖1A中感應電極的其他種接收端的上視示意圖。
請參照圖3A,面板結構100A相似於圖1B的面板結構100,其中相同的元件以相同的標號表示,於此不再贅述。面板結構100A與面板結構100的主要差異如下所述。面板結構100A進一步包括絕緣層IN。絕緣層IN例如覆蓋放電圖案C12、接地電極C21以及判定圖案C22,且曝露出感應電極C11。此外,絕緣層IN填補於放電圖案C12與判定圖案C22之間的間隙。在此架構下,放電圖案C12上的靜電經由放電圖案C12與判定圖案C22之間的絕緣層IN傳遞至判定圖案C22,因此放電圖案C12與判定圖案C22之間的介質M為絕緣層IN,而絕緣層IN的阻抗即為介質M的阻抗。
請參照圖3B,面板結構100B相似於圖1B的面板結構100,其中相同的元件以相同的標號表示,於此不再贅述。面板結構100B與面板結構100的主要差異如下所述。在面板結構100B中,第一導體C1以及第二導體C2設置在不同層上。進一步而言,面板結構100B進一步包括第一絕緣層IN1以及第二絕緣層IN2。第一絕緣層IN1覆蓋位於軟性基板110上的接地電極C21以及判定圖案C22。放電圖案C12以及第二絕緣層IN2配置在第一絕緣層IN1上,且第二絕緣層IN2曝露出放電圖案C12。感應電極C11配置在第二絕緣層IN2上且接觸放電圖案C12。在此架構下,放電圖案C12上的靜電經由放電圖案C12與判定圖案C22之間的第一絕緣層IN1傳遞至判定圖案C22,因此放電圖案C12與判定圖案C22之間的介質M為第一絕緣層IN1,而第一絕緣層IN1的阻抗即為介質M的阻抗。
補充說明的是,圖1B、圖3A及圖3B中各膜層間的相互堆疊關係亦適用於下述的其他實施例,於下便不再贅述。
請參照圖4,面板結構100C相似於圖1A的面板結構100,其中相同的元件以相同的標號表示,於此不再贅述。面板結構100C與面板結構100的主要差異如下所述。在面板結構100C中,軟性基板110A具有元件區A1以及鄰接元件區A1的周邊區A2。周邊區A2位於元件區A1的至少一側。圖4繪示周邊區A2環繞元件區A1的四側,但不以此為限。依據不同的需求,元件區A1可設置多個元件,如主動元件,但不以此為限。靜電檢測單元U排列在周邊區A2中且曝露出元件區A1,但不以此為限。在另一實施例中,元件區A1也可設置至少一個靜電檢測單元U。
請參照圖1A、圖5A至圖5E,圖1A中各感應電極C11具有接收端R。接收端R例如具有多個向外放射的尖端T,以吸引靜電,但接收端R的實施型態不以此為限。如圖5A所示,接收端RA可進一步具有多個線段L。各線段L與其中一尖端T連接。如圖5B所示,接收端RB的形狀也可為圓形。或者,如圖5C所示,接收端RC可為圓形與多個尖端T的組合,且尖端T由圓形向外放射。或者,如圖5D所示,接收端RD可為圓形與多個線段L的組合,且線段L由圓形向外放射。再者,如圖5E所示,接收端RD可為圓形與多個折線LA的組合,且折線LA由圓形向外放射。
補充說明的是,圖5A至圖5E中各接收端的圖形設計亦適用於下述的其他實施例,於下便不再贅述。
圖6A至圖6G是圖1A中面板結構的其他種靜電檢測單元的上視示意圖。請參照圖6A,靜電檢測單元UA相似於圖1A的靜電檢測單元U,其中相同的元件以相同的標號表示,於此不再贅述。靜電檢測單元UA與靜電檢測單元U的主要差異如下所述。在靜電檢測單元U中,放電圖案C12面向判定圖案C22的端部E12以及判定圖案C22面向放電圖案C12的端部E22分別為平頭,而在靜電檢測單元UA中,放電圖案C12面向判定圖案C22的端部E12以及判定圖案C22面向放電圖案C12的端部E22分別為尖頭。
請參照圖6B,靜電檢測單元UB相似於圖6A的靜電檢測單元UA,其中相同的元件以相同的標號表示,於此不再贅述。靜電檢測單元UB與靜電檢測單元UA的主要差異如下所述。在靜電檢測單元UB中,判定圖案C22面向放電圖案C12的端部E22具有對應端部E12的凹入部。
請參照圖6C,靜電檢測單元UC相似於圖6B的靜電檢測單元UB,其中相同的元件以相同的標號表示,於此不再贅述。靜電檢測單元UC與靜電檢測單元UB的主要差異如下所述。在靜電檢測單元UC中,放電圖案C12面向判定圖案C22的端部E12具有半星形的突出部,而判定圖案C22面向放電圖案C12的端部E22具有與半星形之一突出尖端互補的凹入部。
請參照圖6D,靜電檢測單元UD相似於圖6B的靜電檢測單元UB,其中相同的元件以相同的標號表示,於此不再贅述。靜電檢測單元UD與靜電檢測單元UB的主要差異如下所述。在靜電檢測單元UD中,放電圖案C12面向判定圖案C22的端部E12為圓形凸面,而判定圖案C22面向放電圖案C12的端部E22具有與圓形凸面互補的圓形凹面。
請參照圖6E,靜電檢測單元UE相似於圖1A的靜電檢測單元U,其中相同的元件以相同的標號表示,於此不再贅述。靜電檢測單元UE與靜電檢測單元U的主要差異如下所述。靜電檢測單元UE更包括位於第一導體C1與第二導體C2之間的第三導體C3。第三導體C3具有多個導電圖案C31。各導電圖案C31位於其中一放電路徑(放電路徑P1、P2、P3、P4)上,且在各放電路徑中,導電圖案C31位於放電圖案C12與判定圖案C22之間,其中導電圖案C31、放電圖案C12以及判定圖案C22彼此分離。在此架構下,若導電圖案C31與放電圖案C12之間以及導電圖案C31與判定圖案C22之間未填補圖3A所示的絕緣層IN或圖3B所示的第一絕緣層IN1,則放電圖案C12與判定圖案C22之間的介質M包括導電圖案C31及空氣。另一方面,若導電圖案C31與放電圖案C12之間以及導電圖案C31與判定圖案C22之間填補圖3A所示的絕緣層IN(或圖3B所示的第一絕緣層IN1),則放電圖案C12與判定圖案C22之間的介質M包括導電圖案C31及絕緣層IN(或第一絕緣層IN1)。
請參照圖6F,靜電檢測單元UF相似於圖6E的靜電檢測單元UE,其中相同的元件以相同的標號表示,於此不再贅述。靜電檢測單元UF與靜電檢測單元UE的主要差異如下所述。在靜電檢測單元UF中,第三導體C3還包括多個第一連接部C32以及多個第二連接部C33。各第一連接部C32以及各第二連接部C33位於其中一放電路徑(放電路徑P1、P2、P3、P4)上,且在各放電路徑中,第一連接部C32連接放電圖案C12與導電圖案C31,第二連接部C33連接判定圖案C22與導電圖案C31。在此架構下,放電圖案C12與判定圖案C22之間的介質M包括導電圖案C31、第一連接部C32以及第二連接部C33。
請參照圖6G,靜電檢測單元UG相似於圖6E的靜電檢測單元UE,其中相同的元件以相同的標號表示,於此不再贅述。靜電檢測單元UG與靜電檢測單元UE的主要差異如下所述。在靜電檢測單元UG中,導電圖案C31連接放電圖案C12與判定圖案C22。在此架構下,放電圖案C12與判定圖案C22之間的介質M由導電圖案C31所構成。
補充說明的是,圖6A至圖6G中靜電檢測單元的圖形設計亦適用於下述的其他實施例,於下便不再贅述。
圖7及圖8分別是依照本揭露的第二實施例及第三實施例的面板結構的上視示意圖。請參照圖7,面板結構200相似於圖1A的面板結構100,其中相同的元件以相同的標號表示,於此不再贅述。面板結構200與面板結構100的主要差異如下所述。
圖7的靜電檢測結構120例如設計用以觀察靜電跨越能力(電位大小)。設計阻抗定義為判定圖案C22的阻抗與介質M的阻抗的總和。若以圖2說明,則(Z
S1+Z
G1) = (Z
S2+Z
G2) = (Z
S3+Z
G3) = (Z
S4+Z
G4)。
在本實施例中,使各放電路徑中設計阻抗(判定圖案C22的阻抗與介質M的阻抗的總和)與其餘放電路徑中各設計阻抗相同的方法例如是在固定放電圖案C12的寬度W12以及判定圖案C22的寬度W22的架構下,改變判定圖案C22與放電圖案C12之間的距離D,其中改變判定圖案C22與放電圖案C12之間的距離D的方法例如是固定放電圖案C12的長度L12,並改變判定圖案C22的長度L22,但不以此為限。舉例而言,可使放電圖案C12的寬度W12以及判定圖案C22的寬度W22相同,且各靜電檢測單元U中判定圖案C22的長度L22沿判定圖案C22的排列方向X遞增,但不以此為限。
藉由上述設計,在各靜電檢測單元U中,放電圖案C12上的靜電要橫越介質M並擊傷對應的判定圖案C22的難度隨著距離D的增加而增加。換句話說,距離D越大,放電圖案C12上的靜電要越高才能橫越介質M並擊傷對應的判定圖案C22。因此,藉由各靜電檢測單元U中判定圖案C22與放電圖案C12之間的距離D遞增的設計,可將放電圖案C12上累積的電位數值化,並可藉由數值化分析推得靜電ESD的強度範圍。
請參照圖8,面板結構300相似於圖1A及圖7的面板結構100、200,其中相同的元件以相同的標號表示,於此不再贅述。面板結構300與面板結構100、200的主要差異如下所述。
圖8的靜電檢測結構120例如設計用以觀察靜電破壞的整體能力,如電荷破壞能力(電流大小)及靜電跨越能力(電位大小)。設計阻抗定義為放電圖案C12的阻抗、判定圖案C22的阻抗與介質M的阻抗的總和。若以圖2說明,則(Z
H1+Z
G1+Z
S1) = (Z
H2+Z
G2+Z
S2) = (Z
H3+Z
G3+Z
S3) = (Z
H4+Z
G4+Z
S4)。
在本實施例中,使各放電路徑中設計阻抗(放電圖案C12的阻抗、判定圖案C22的阻抗與介質M的阻抗的總和)與其餘放電路徑中各設計阻抗相同的方法例如是調變放電圖案C12的寬度W12、判定圖案C22的寬度W22以及判定圖案C22與放電圖案C12之間的距離D,其中改變判定圖案C22與放電圖案C12之間的距離D的方法例如是固定放電圖案C12的長度L12,並改變判定圖案C22的長度L22。舉例而言,可使放電圖案C12的寬度W12以及判定圖案C22的寬度W22沿判定圖案C22的排列方向X遞減,且各靜電檢測單元U中判定圖案C22的長度L22沿判定圖案C22的排列方向X遞增,但不以此為限。藉由上述設計,可將放電圖案C12上累積的靜電數值化,並可藉由數值化分析推得靜電ESD的強度範圍。
圖9是依照本揭露的第一實施例的一種靜電破壞檢測系統的示意圖。圖10及圖11分別是圖9的靜電破壞檢測系統的檢測方法的兩種流程示意圖。請參照圖9及圖10,靜電破壞檢測系統10包括面板結構12以及影像檢測裝置14。面板結構12可採用上述任一實施例的面板結構。影像檢測裝置14檢測判定圖案C22的外觀是否受到靜電ESD破壞。
進一步而言,靜電破壞的檢測方法可包括以下步驟。首先,將面板結構12送進製程監控機台(步驟S1)。面板結構12具有多個靜電檢測單元U。靜電檢測單元U例如佈滿整個面板結構12,但不以此為限。在另一實施例中,面板結構12也可採用圖4的面板結構100C。將面板結構12送進製程監控機台可模擬及監控在一般製造過程中,軟性基板110的何處容易受到靜電ESD的破壞,後續便可依據遭受靜電ESD破壞的靜電檢測單元U的位置及其判定圖案C22分析靜電破壞源頭及靜電強度,並可接續監控、改善或控制靜電破壞源頭。
在將面板結構12送進製程監控機台之後,可接續將面板結構12送進影像檢測裝置14(步驟S2),如自動光學檢查(Automated Optical Inspection, AOI)裝置,以檢測受到靜電ESD破壞的判定圖案C22的位置及情況。
接著根據判定圖案C22受到靜電ESD破壞的情況,判斷靜電是否大於臨界設定值(步驟S3),若未大於臨界設定值,則使預設之連動機台正常運作(步驟S4),若大於臨界設定值,則停止預設之連動機台(步驟S5)。所述判斷靜電是否大於臨界設定值可包括判斷受損之電極的面積、形狀、分佈均勻性等物理性之形變形為是否大於臨界設定值。或者,也可以靜電檢測單元U中特定的判定圖案C22作為判定標準。舉例而言,若設定放電路徑P3中的判定圖案C22受到靜電ESD破壞代表靜電大於臨界設定值,則一旦放電路徑P3或放電路徑P4(參見圖2)中的判定圖案C22受到靜電ESD破壞,便停止預設之連動機台(步驟S5)。另一方面,若是放電路徑P1或放電路徑P2(參見圖2)中的判定圖案C22受到靜電ESD破壞,代表靜電未大於臨界設定值,因此可使預設之連動機台正常運作(步驟S4)。
請參照圖11,圖11的靜電破壞的檢測方法相似於圖10的靜電破壞的檢測方法,兩圖的主要差異在於:在圖11的靜電破壞的檢測方法中,在步驟S5之後,會接續傳送機台狀況至靜電破壞檢測系統(步驟S6)。接著,靜電破壞檢測系統判斷是否狀況解除(步驟S7)。若狀況解除,則可使預設之連動機台正常運作(步驟S4)。若狀況未解除,則持續停止預設之連動機台(步驟S8)。
綜上所述,本揭露的面板結構利用判定圖案的寬度或判定圖案與放電圖案之間的距離的設計,將靜電強度數值化。藉由靜電破壞檢測系統檢測各靜電檢測單元中外觀受損之判定圖案,即可分析靜電強度。藉由靜電破壞檢測系統進行數值化分析,便能夠即時針對靜電破壞源頭進行改善及控制,從而有效地降低失效率。
雖然本揭露已以實施例揭露如上,然其並非用以限定本揭露,任何所屬技術領域中具有通常知識者,在不脫離本揭露的精神和範圍內,當可作些許的更動與潤飾,故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧靜電破壞檢測系統
12、100、100A、100B、100C、200、300‧‧‧面板結構
14‧‧‧影像檢測裝置
110、110A‧‧‧軟性基板
120‧‧‧靜電檢測結構
A1‧‧‧元件區
A2‧‧‧周邊區
C1‧‧‧第一導體
C2‧‧‧第二導體
C3‧‧‧第三導體
C11‧‧‧感應電極
C12‧‧‧放電圖案
C21‧‧‧接地電極
C22‧‧‧判定圖案
C31‧‧‧導電圖案
C32‧‧‧第一連接部
C33‧‧‧第二連接部
D‧‧‧距離
E12、E22‧‧‧端部
ESD‧‧‧靜電
IN‧‧‧絕緣層
IN1‧‧‧第一絕緣層
IN2‧‧‧第二絕緣層
L‧‧‧線段
LA‧‧‧折線
L12、L22‧‧‧長度
M‧‧‧介質
P1、P2、P3、P4‧‧‧放電路徑
R、RA、RB、RC、RD‧‧‧接收端
S1、S2、S3、S4、S5、S6、S7、S8‧‧‧步驟
T‧‧‧尖端
U、UA、UB、UC、UD、UE、UF、UG‧‧‧靜電檢測單元
W12、W22‧‧‧寬度
X‧‧‧排列方向
ZH1、ZH2、ZH3、ZH4、ZS1、ZS2、ZS3、ZS4、ZG1、ZG2、ZG3、ZG4‧‧‧阻抗
I-I’‧‧‧剖線
12、100、100A、100B、100C、200、300‧‧‧面板結構
14‧‧‧影像檢測裝置
110、110A‧‧‧軟性基板
120‧‧‧靜電檢測結構
A1‧‧‧元件區
A2‧‧‧周邊區
C1‧‧‧第一導體
C2‧‧‧第二導體
C3‧‧‧第三導體
C11‧‧‧感應電極
C12‧‧‧放電圖案
C21‧‧‧接地電極
C22‧‧‧判定圖案
C31‧‧‧導電圖案
C32‧‧‧第一連接部
C33‧‧‧第二連接部
D‧‧‧距離
E12、E22‧‧‧端部
ESD‧‧‧靜電
IN‧‧‧絕緣層
IN1‧‧‧第一絕緣層
IN2‧‧‧第二絕緣層
L‧‧‧線段
LA‧‧‧折線
L12、L22‧‧‧長度
M‧‧‧介質
P1、P2、P3、P4‧‧‧放電路徑
R、RA、RB、RC、RD‧‧‧接收端
S1、S2、S3、S4、S5、S6、S7、S8‧‧‧步驟
T‧‧‧尖端
U、UA、UB、UC、UD、UE、UF、UG‧‧‧靜電檢測單元
W12、W22‧‧‧寬度
X‧‧‧排列方向
ZH1、ZH2、ZH3、ZH4、ZS1、ZS2、ZS3、ZS4、ZG1、ZG2、ZG3、ZG4‧‧‧阻抗
I-I’‧‧‧剖線
圖1A是依照本揭露的第一實施例的一種面板結構的上視示意圖。 圖1B是沿圖1A中剖線I-I’的第一種剖面示意圖。 圖2是圖1A中靜電檢測單元的等效電路圖。 圖3A及圖3B是依照本揭露的第一實施例的其他種面板結構的剖面示意圖。 圖4是依照本揭露的第一實施例的另一種面板結構的上視示意圖。 圖5A至圖5E是圖1A中感應電極的其他種接收端的上視示意圖。 圖6A至圖6G是圖1A中面板結構的其他種靜電檢測單元的上視示意圖。 圖7及圖8分別是依照本揭露的第二實施例及第三實施例的面板結構的上視示意圖。 圖9是依照本揭露的第一實施例的一種靜電破壞檢測系統的示意圖。 圖10及圖11分別是圖9的靜電破壞檢測系統的檢測方法的兩種流程示意圖。
100‧‧‧面板結構
110‧‧‧軟性基板
120‧‧‧靜電檢測結構
C1‧‧‧第一導體
C11‧‧‧感應電極
C12‧‧‧放電圖案
C2‧‧‧第二導體
C21‧‧‧接地電極
C22‧‧‧判定圖案
D‧‧‧距離
E12、E22‧‧‧端部
M‧‧‧介質
R‧‧‧接收端
T‧‧‧尖端
U‧‧‧靜電檢測單元
W12、W22‧‧‧寬度
X‧‧‧排列方向
I-I’‧‧‧剖線
Claims (20)
- 一種面板結構,包括: 一軟性基板;以及 一靜電檢測結構,位於該軟性基板上且包括多個靜電檢測單元,其中各該靜電檢測單元包括一第一導體以及一第二導體,該第一導體包括一感應電極以及與該感應電極電性連接的多個放電圖案,該第二導體包括一接地電極以及與該接地電極電性連接的多個判定圖案,該些放電圖案與該些判定圖案位於該感應電極與該接地電極之間,且該些放電圖案分別與其中一判定圖案定義出一放電路徑,在各該靜電檢測單元中,各該放電路徑的一設計阻抗與其餘該些放電路徑的各該設計阻抗相同,該設計阻抗是該放電圖案以及該判定圖案的其中至少一者的阻抗與該放電圖案以及該判定圖案之間的一介質的阻抗的總和,且在各該靜電檢測單元中,該些判定圖案的寬度不同,或者該些判定圖案與該些放電圖案之間的距離不同。
- 如申請專利範圍第1項所述的面板結構,其中該些靜電檢測單元排列成陣列且全面覆蓋該軟性基板。
- 如申請專利範圍第1項所述的面板結構,其中該軟性基板具有一元件區以及鄰接該元件區的一周邊區,該些靜電檢測單元排列在該周邊區中且曝露出該元件區。
- 如申請專利範圍第1項所述的面板結構,其中該介質包括空氣、至少一絕緣層、至少一導體或前述至少兩個的組合。
- 如申請專利範圍第1項所述的面板結構,其中該設計阻抗是該放電圖案的阻抗與該介質的阻抗的總和,且在各該靜電檢測單元中,該些放電圖案的寬度相同,該些判定圖案的寬度不同,且該些判定圖案與該些放電圖案之間的距離相同。
- 如申請專利範圍第1項所述的面板結構,其中該設計阻抗是該判定圖案的阻抗與該介質的阻抗的總和,且在各該靜電檢測單元中,該些放電圖案以及該些判定圖案的寬度相同,且該些判定圖案與該些放電圖案之間的距離不同。
- 如申請專利範圍第1項所述的面板結構,其中該設計阻抗是該放電圖案的阻抗、該判定圖案的阻抗以及該介質的阻抗的總和,且在各該靜電檢測單元中,該些放電圖案的寬度不同,該些判定圖案的寬度不同,且該些判定圖案與該些放電圖案之間的距離不同。
- 如申請專利範圍第1項所述的面板結構,其中各該靜電檢測單元更包括位於該第一導體與該第二導體之間的一第三導體,該第三導體具有多個導電圖案,各該導電圖案位於其中一放電路徑上,且在各該放電路徑中,該導電圖案位於該放電圖案與該判定圖案之間,其中該導電圖案、該放電圖案以及該判定圖案彼此分離。
- 如申請專利範圍第8項所述的面板結構,其中該第三導體還包括多個第一連接部以及多個第二連接部,各該第一連接部以及各該第二連接部位於其中一放電路徑上,且在各該放電路徑中,該第一連接部連接該放電圖案與該導電圖案,該第二連接部連接該判定圖案與該導電圖案。
- 如申請專利範圍第1項所述的面板結構,其中各該靜電檢測單元更包括位於該第一導體與該第二導體之間的一第三導體,該第三導體具有多個導電圖案,各該導電圖案位於其中一放電路徑上,且在各該放電路徑中,該導電圖案位於該放電圖案與該判定圖案之間,其中該導電圖案連接該放電圖案與該判定圖案。
- 一種靜電破壞檢測系統,包括: 一面板結構,包括: 一軟性基板;以及 一靜電檢測結構,位於該軟性基板上且包括多個靜電檢測單元,其中各該靜電檢測單元包括一第一導體以及一第二導體,該第一導體包括一感應電極以及與該感應電極電性連接的多個放電圖案,該第二導體包括一接地電極以及與該接地電極電性連接的多個判定圖案,該些放電圖案與該些判定圖案位於該感應電極與該接地電極之間,且該些放電圖案分別與其中一判定圖案定義出一放電路徑,在各該靜電檢測單元中,各該放電路徑的一設計阻抗與其餘該些放電路徑的各該設計阻抗相同,該設計阻抗是該放電圖案以及該判定圖案的其中至少一者的阻抗與該放電圖案以及該判定圖案之間的一介質的阻抗的總和,且在各該靜電檢測單元中,該些判定圖案的寬度不同,或者該些判定圖案與該些放電圖案之間的距離不同;以及 一影像檢測裝置,檢測該些判定圖案的外觀是否受到靜電破壞。
- 如申請專利範圍第11項所述的靜電破壞檢測系統,其中該些靜電檢測單元排列成陣列且全面覆蓋該軟性基板。
- 如申請專利範圍第11項所述的靜電破壞檢測系統,其中該軟性基板具有一元件區以及鄰接該元件區的一周邊區,該些靜電檢測單元排列在該周邊區中且曝露出該元件區。
- 如申請專利範圍第11項所述的靜電破壞檢測系統,其中該介質包括空氣、至少一絕緣層、至少一導體或前述至少兩個的組合。
- 如申請專利範圍第11項所述的靜電破壞檢測系統,其中該設計阻抗是該放電圖案的阻抗與該介質的阻抗的總和,且在各該靜電檢測單元中,該些放電圖案的寬度相同,該些判定圖案的寬度不同,且該些判定圖案與該些放電圖案之間的距離相同。
- 如申請專利範圍第11項所述的靜電破壞檢測系統,其中該設計阻抗是該判定圖案的阻抗與該介質的阻抗的總和,且在各該靜電檢測單元中,該些放電圖案以及該些判定圖案的寬度相同,且該些判定圖案與該些放電圖案之間的距離不同。
- 如申請專利範圍第11項所述的靜電破壞檢測系統,其中該設計阻抗是該放電圖案的阻抗、該判定圖案的阻抗以及該介質的阻抗的總和,且在各該靜電檢測單元中,該些放電圖案的寬度不同,該些判定圖案的寬度不同,且該些判定圖案與該些放電圖案之間的距離不同。
- 如申請專利範圍第11項所述的靜電破壞檢測系統,其中各該靜電檢測單元更包括位於該第一導體與該第二導體之間的一第三導體,該第三導體具有多個導電圖案,各該導電圖案位於其中一放電路徑上,且在各該放電路徑中,該導電圖案位於該放電圖案與該判定圖案之間,其中該導電圖案、該放電圖案以及該判定圖案彼此分離。
- 如申請專利範圍第18項所述的靜電破壞檢測系統,其中該第三導體還包括多個第一連接部以及多個第二連接部,各該第一連接部以及各該第二連接部位於其中一放電路徑上,且在各該放電路徑中,該第一連接部連接該放電圖案與該導電圖案,該第二連接部連接該判定圖案與該導電圖案。
- 如申請專利範圍第11項所述的靜電破壞檢測系統,其中各該靜電檢測單元更包括位於該第一導體與該第二導體之間的一第三導體,該第三導體具有多個導電圖案,各該導電圖案位於其中一放電路徑上,且在各該放電路徑中,該導電圖案位於該放電圖案與該判定圖案之間,其中該導電圖案連接該放電圖案與該判定圖案。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105215829U TWM535326U (zh) | 2016-10-18 | 2016-10-18 | 面板結構以及靜電破壞檢測系統 |
CN201621330420.7U CN206331052U (zh) | 2016-10-18 | 2016-12-06 | 面板结构以及静电破坏检测系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105215829U TWM535326U (zh) | 2016-10-18 | 2016-10-18 | 面板結構以及靜電破壞檢測系統 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM535326U true TWM535326U (zh) | 2017-01-11 |
Family
ID=58399815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105215829U TWM535326U (zh) | 2016-10-18 | 2016-10-18 | 面板結構以及靜電破壞檢測系統 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN206331052U (zh) |
TW (1) | TWM535326U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10901022B2 (en) | 2017-12-28 | 2021-01-26 | Industrial Technology Research Institute | Electrostatic detecting device |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109975622B (zh) * | 2017-12-28 | 2021-12-31 | 财团法人工业技术研究院 | 静电侦测装置 |
WO2019244288A1 (ja) * | 2018-06-20 | 2019-12-26 | 堺ディスプレイプロダクト株式会社 | 表示パネルおよび表示パネルの製造方法 |
CN111610383B (zh) * | 2020-05-28 | 2023-02-03 | 厦门天马微电子有限公司 | 一种静电检测装置和静电检测系统 |
CN112213995A (zh) * | 2020-08-20 | 2021-01-12 | 格创东智(天津)科技有限公司 | 一种针对工厂设备的智能监控方法及装置 |
-
2016
- 2016-10-18 TW TW105215829U patent/TWM535326U/zh unknown
- 2016-12-06 CN CN201621330420.7U patent/CN206331052U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10901022B2 (en) | 2017-12-28 | 2021-01-26 | Industrial Technology Research Institute | Electrostatic detecting device |
Also Published As
Publication number | Publication date |
---|---|
CN206331052U (zh) | 2017-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWM535326U (zh) | 面板結構以及靜電破壞檢測系統 | |
CN102196662B (zh) | 用于高速总线的测试点设计 | |
KR100823695B1 (ko) | 집적회로의 허용 공정오차 검사용 테스트 구조물 및 이를이용한 허용 공정오차 검사 방법 | |
KR20160097437A (ko) | 표시 장치 | |
WO2021023175A1 (zh) | 触控基板及其制造方法以及显示装置 | |
US9811230B2 (en) | Touch panel and production method thereof | |
US9153154B2 (en) | Display panel and testing method thereof | |
US11631619B2 (en) | Array substrate and fabricating method thereof, display panel and display device | |
KR100490040B1 (ko) | 두개이상의쇼팅바를갖는액정표시장치및그제조방법 | |
CN113748495B (zh) | 一种检测芯片裂缝的装置 | |
US6204075B1 (en) | Method of detecting defects in a wiring process | |
US20210365150A1 (en) | Touch substrate and method for manufacturing the same | |
WO2016037373A1 (zh) | 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法 | |
US8673657B2 (en) | Semiconductor device including a circuit area and a monitor area having a plurality of monitor layers and method for manufacturing the same | |
CN108536324B (zh) | 阵列基板及其制作方法、显示装置 | |
KR100796172B1 (ko) | 비접촉 싱글사이드 프로브 구조 | |
CN109917957B (zh) | 触控面板及其制作方法和修补方法、触控装置 | |
JP2007080987A (ja) | 半導体装置及びその検査方法 | |
US6133585A (en) | Semiconductor device | |
TWI726681B (zh) | 電子裝置 | |
US10026355B1 (en) | Display device and peripheral circuit structure thereof | |
CN112838059B (zh) | 一种阵列基板及其制作方法 | |
CN106206607A (zh) | 一种阵列基板的制作方法、阵列基板及显示面板 | |
US7306958B2 (en) | Composite pattern for monitoring various defects of semiconductor device | |
CN115561942A (zh) | 一种显示面板、显示装置以及制作方法 |