JP4380212B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP4380212B2 JP4380212B2 JP2003117467A JP2003117467A JP4380212B2 JP 4380212 B2 JP4380212 B2 JP 4380212B2 JP 2003117467 A JP2003117467 A JP 2003117467A JP 2003117467 A JP2003117467 A JP 2003117467A JP 4380212 B2 JP4380212 B2 JP 4380212B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- integrated circuit
- circuit device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多層配線構造を有する半導体集積回路装置に関するものである。
【０００２】
【従来の技術】
こうした多層配線構造を有する半導体集積回路装置にあっては通常、その最上層の配線層にボンディングパッドが形成され、該ボンディングパッドを通じて、当該半導体集積回路装置に対する給電をはじめ、外部回路との各種信号の授受が行われる。図５に、こうしたボンディングパッドが形成された半導体集積回路装置の一部を拡大して示す。
【０００３】
同図５に示されるように、この半導体集積回路装置には、その縁部の内側に、ボンディングパッドＰＤ１、ＰＤ０、ＰＤ２、ＰＤ３、…が所定の間隔を隔てて配設されている。ここで、上記ボンディングパッドＰＤ０は、例えば電源配線や接地配線等の給電線Ｗ０を介して給電回路に接続されており、他のボンディングパッドＰＤ１〜ＰＤ３、…は、それぞれ信号配線Ｗ１〜Ｗ３、…を介して各種の内部回路に接続されている。
【０００４】
ところで、こうした半導体集積回路装置にあっては一般に、その構造上、上記ボンディングパッドＰＤ０、ＰＤ１、…を介して外部からの静電気が侵入しやすい。そして、この侵入した静電気が内部の回路で放電されるようなことがあると、素子破壊や絶縁破壊等に至るなど、半導体集積回路装置としての信頼性が著しく損なわれるようになる。
【０００５】
そこで従来は、こうした静電気に対する対策の一つとして、同図５に併せて示すような保護素子Ｄ１〜Ｄ３、…を設けることなども提案されている。これら保護素子Ｄ１〜Ｄ３、…はいずれも、上記各信号配線Ｗ１〜Ｗ３、…と給電線Ｗ０との間の絶縁を維持しつつ、それら信号配線Ｗ１〜Ｗ３、…に静電気等のサージ電圧が印加された場合には、これを給電線Ｗ０側に逃がすように機能する素子である。そしてそれら保護素子Ｄ１〜Ｄ３、…は通常、例えば特許文献１に見られるようなダイオードを有して構成されている。
【０００６】
また、上記放電は一般に、隣接する配線間で生じやすいことから、従来は、同じく図５に併せて示すように、給電線Ｗ０や各信号配線Ｗ１〜Ｗ３、…間のギャップ、すなわちパッド配線間のギャップＧを広くとることによっても、上記静電気に対する耐性の向上を図るようにしている。
【０００７】
【特許文献１】
特開平６−８５１７４号公報
【０００８】
【発明が解決しようとする課題】
このように、半導体集積回路装置に保護素子を追加したり、パッド配線間のギャップを広くとることによっても、静電気に対する耐性は確かに向上される。しかし、このような半導体集積回路装置にあっては近年、配線の微細化に併せて半導体集積回路装置自体の小型化が急速に進められつつあり、そのような傾向にあって、装置（チップ）全体に対する上記保護素子の占める割合も無視できないものとなりつつある。また一方、上記パッド配線間のギャップを広く確保しようとすれば、自ずと各配線間の幅が狭くなってしまい、配線抵抗の増大や電流容量の低下を招くなど、半導体集積回路装置としての性能の悪化も招きかねない。しかも、上述のように、パッド配線用のギャップを一律に広くとる場合には、静電気の逃げる経路が安定せず、結局は侵入した静電気によって内部回路が破壊に至るといった上記懸念もぬぐいきれない。
【０００９】
本発明は、こうした実情に鑑みてなされたものであって、その目的は、静電気の内部回路への侵入に対し、高い耐性を有してその信頼性を高く維持することのできる半導体集積回路装置を提供することにある。
【００１０】
【課題を解決するための手段】
こうした目的を達成するため、請求項１に記載の半導体集積回路装置では、半導体基板上に複数の配線層が積層形成される多層配線構造を有する半導体集積回路装置として、前記複数の配線層のうちの任意の１つの配線層において互いに近接する異なる２つの配線間でそれら配線の離間距離を部分的に短縮する突出部をそれら配線の少なくとも一方に設けるとともに、それら各配線の前記離間距離が短縮された部分にそれぞれ対応して、当該配線層の隣り合う配線層に、それら配線と電気的且つ物理的に接続されたダミー配線を設ける構造としている。
【００１１】
上述したように、この種の半導体集積回路装置は一般に、ボンディングパッド等の外部との接続部分を介して静電気が侵入しやすいため、これら侵入した静電気に対する高い耐性が要求されている。そしてこのことが、半導体集積回路装置の小型化を困難なものとする一因となっている。
【００１２】
この点、上記請求項１に記載の半導体集積回路装置では、任意の１つの配線層にある互いに近接する異なる２つの配線の離間距離を部分的に短縮する突出部を設けるとともに、こうした突出部が設けられる配線層の隣り合う配線層には、上記配線と電気的且つ物理的に接続されるダミー配線を設けるようにしている。これにより、外部から配線を伝わって侵入した静電気は上記突出部の配設によって配線間の離間距離が短縮された部分に誘導され、該部分を通じて放電されるようになる。また、これら配線間にて放電が繰り返される場合であっても、それら配線間の離間距離が短縮されている部分に対応して上記ダミー配線が設けられることにより、いわゆる肉厚の配線パターンとなっていることから、静電気の放電に対する耐性も十分に確保されるようになる。
【００１３】
また、こうして静電気に対する耐性が確保されることで、先の図５に例示したパッド配線間のギャップを短縮することができ、ひいては各パッド配線の配線幅を広げてその電流容量の向上を図ることも可能となる。
【００１４】
なお、上記突出部やダミー配線が設けられる配線層としては、上記ボンディングパッドにより近い配線層を選択することが望ましい。これにより、侵入した静電気の内部回路への侵入抑制効果も更に高められるようになる。
【００１５】
また、請求項２に記載のように、各配線が敷設された配線層とダミー配線が設けられる配線層との間の層間絶縁膜に、各配線の離間距離が短縮された部分にそれぞれ対応するビアホールを設け、このビアホールを介してダミー配線と各配線とを電気的且つ物理的に接続するようにすれば、上記各配線の離間距離が短縮された部分に、上述したいわゆる肉厚の配線パターンを容易且つ確実に形成することができるようになる。
【００１６】
また請求項３に記載のように、上記層間絶縁膜については、これをＳＯＧ膜によって平坦化するとともに、このＳＯＧ膜によって平坦化された層間絶縁膜を介して上記ダミー配線を上記各配線が敷設された配線層の直上の配線層に設けるようにすれば、上記近接する異なる２つの配線間にはＳＯＧ膜が介在する構造となる。このＳＯＧ膜には水酸基（ＯＨ）が含まれているため、このような構造を併用することで、各配線の離間距離が短縮された部分での上述した放電を更に促進することができるようになる。
【００１７】
さらに、請求項１〜３のいずれかに記載の半導体集積回路装置にあっては、請求項４に記載のように、前記部分的に離間距離が短縮される配線の一方が給電線であり、他方が信号配線であることが望ましい。これにより、内部回路に対する最大限の保護を図りつつ、上記放電による電気的な影響を最小限にとどめることができるようになる。
【００１８】
他方、請求項５に記載の半導体集積回路装置では、半導体基板上に複数の配線層が積層形成される多層配線構造を有する半導体集積回路装置として、複数の配線層のうちの互いに隣接して設けられる２つの配線層間で半導体基板面への投影が互いに近接する異なる２つの配線の少なくとも一方に、それら配線の前記半導体基板面への投影の離間距離が部分的に短縮されて当該半導体集積回路装置のボンディングパッドを介して外部から侵入する静電気のそれら配線間での放電を促す突出部を設ける構造とする。
【００１９】
上記構造によれば、半導体集積回路装置のボンディングパッドを介して外部から該半導体基板装置の内部へ侵入した静電気は、上記突出部の配設によって半導体基板面への投影の離間距離が部分的に短縮された配線部分に誘導され、この配線部分を通じて互いに隣接する配線層間を縦断するかたちで放電されるようになる。これによっても、侵入した静電気の内部回路への侵入は抑制されるようになる。すなわち、半導体集積回路装置としての静電気に対する耐性が確保されるようになる。
【００２０】
また、こうして静電気に対する耐性が確保されることで、この場合も先の図５に例示したパッド配線間のギャップを短縮することができ、ひいては各パッド配線の配線幅を広げてその電流容量の向上を図ることも可能となる。
【００２１】
なお、このような構造においても、上記放電を促す隣接する２つの配線層としては、上記ボンディングパッドにより近い配線層を選択することで、侵入した静電気の内部回路への侵入抑制効果が更に高められるようになる。
【００２２】
また請求項６に記載のように、上記隣接して設けられる２つの配線層のうちの少なくとも上層の配線層に敷設された配線が、その下層の配線層に敷設された配線との半導体基板面への投影の離間距離が短縮される部分に対応して肉厚に形成される構造とすることで、上記静電気の放電が繰り返される場合であっても、その耐性を十分に確保することができる。
【００２３】
さらに請求項７に記載のように、前記２つの配線層間を絶縁する層間絶縁膜を、それら各配線層に敷設された配線の前記半導体基板面への投影の離間距離が短縮される部分に対応して肉薄に形成するようにすれば、それら配線層に敷設された各配線の上下方向の離間距離が短縮されるようになるため、同配線間での放電が更に促進されるようになる。
【００２４】
また、請求項５〜７のいずれかに記載の半導体集積回路装置にあっても、請求項８に記載のように、前記部分的に離間距離が短縮される配線の一方が給電線であり、他方が信号配線であれば、内部回路に対する最大限の保護を図りつつ、上記放電による電気的な影響を最小限にとどめることができるようになる。
【００２５】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明にかかる半導体集積回路装置の第１の実施の形態について、図１および図２を参照して詳細に説明する。
【００２６】
この実施の形態にかかる半導体集積回路装置は、半導体基板上の複数の配線層のうちの任意の１つの配線層において互いに近接する異なる２つの配線間で、それら配線の離間距離を部分的に短縮すべく互いに対向して配設される突出部を有している。図１は、この任意の配線層での上記互いに異なる配線、並びに上記突出部の様子を模式的に示したものであり、はじめに図１に基づいて、これら配線の平面構造について詳述する。
【００２７】
この実施の形態では、図１に示されるように、上記異なる２つの配線層として、それぞれ給電回路１００ａおよび内部回路１００ｂから導出される配線を想定している。すなわち、これら給電回路１００ａから導出される配線（接地線または電源線等の給電線）１２ａと内部回路１００ｂから導出される配線（信号配線）１２ｂとが、ある任意の配線層において、同図１に示される態様で互いに近接して敷設されている。そしてこの実施の形態では、このような配線１２ａおよび１２ｂに対して、その離間距離を部分的に短縮する突出部ＺＴａおよびＺＴｂを互いに対向するように設けている。これにより、上記配線１２ａおよび１２ｂ間のギャップ（離間距離）Ｇ０は部分的にギャップＧ１へと短縮される。またこの実施の形態において、これら突出部ＺＴａおよびＺＴｂの上面にはそれぞれ、当該配線層の直上の配線層を用いて、上記配線１２ａおよび１２ｂとそれぞれ電気的且つ物理的に接続される配線１６ａおよび１６ｂが敷設されている。ただし、これら配線１６ａおよび１６ｂは、上記突出部ＺＴａおよびＺＴｂのみに部分的に配設されるダミー配線となっている。
【００２８】
次に、このような配線構造を有するこの実施の形態の半導体集積回路装置の断面構造を、図２を参照して更に詳述する。なお、この図２では、説明の便宜上、上記任意の配線層として第１層目の配線層を想定している。
【００２９】
図２に示されるように、半導体素子（図示略）が作り込まれたシリコン（Ｓｉ）基板１０には、その上面にシリコン酸化膜（ＢＰＳＧ）１１が設けられている。そして、このシリコン酸化膜１１の上面には、第１層目の配線層を用いて、上記配線１２ａおよび１２ｂが上記ギャップＧ１を隔てて敷設されている。ちなみに、これら配線１２ａおよび１２ｂは、同図２に示される部分以外ではギャップＧ１よりも広いギャップＧ０を隔てて敷設されていることは上述した通りである。
【００３０】
また、上記第１層目の配線層（配線１２ａ、１２ｂ）およびシリコン酸化膜１１の上面には、ＴＥＯＳ（Ｓｉ（ＯＣ2Ｈ5）4）からなる層間絶縁膜１３が形成されている。そして、この層間絶縁膜１３の上面には、該層間絶縁膜１３を平坦化するＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜１４を介して、更にＴＥＯＳ（Ｓｉ（ＯＣ2Ｈ5）4）からなる層間絶縁膜１５が形成されている。
【００３１】
また、層間絶縁膜１５の成膜後、これら層間絶縁膜１３、１５の図２中、上記ギャップＧ０とギャップＧ１との間の部分、すなわち上記突出部ＺＴａ、ＺＴｂには、それぞれビアホールが設けられている。そして、これらのビアホールを埋めるかたちで第２層目の配線である上記配線１６ａ、１６ｂが敷設され、且つ先の図１に平面形状を示した態様でパターニングされている。これにより、同図２に破線にて囲んで示すように、上記突出部ＺＴａ、ＺＴｂは、第１層目の配線である配線１２ａ、１２ｂと第２層目の配線である配線１６ａ、１６ｂとがそれぞれ電気的且つ物理的に接続された、局所的に肉厚の配線パターンとなる。
【００３２】
なお、上記第２層目の配線層（配線１６ａ、１６ｂ）および層間絶縁膜１５の上面には更に、パッシベーション膜としてプラズマを利用したシリコン窒化膜（ｐ−ＳｉＮ）１７と、ＴＥＯＳ膜１８とが順に積層形成されている。そして、このＴＥＯＳ膜１８の上面に、図示しないボンディングパッド等の外部接続部が各種配線と導通をとるかたちで配設されることとなる。
【００３３】
ところで、この種の半導体集積回路装置にあっては前述のように、その構造上、上記ボンディングパッド等の外部接続部を介して、外部からの静電気が侵入しやすく、これら侵入した静電気が内部の回路で放電されるような場合には、素子破壊や絶縁破壊等に至るなどの問題が指摘されている。この点、上記配線構造を有する本実施の形態の半導体集積回路装置では、外部から配線を伝わって侵入した静電気は、上記ギャップＧ１を隔てて対向する突出部ＺＴａおよびＺＴｂに誘導され、該部分を通じて放電されるよう、その放電経路が形成されている。したがって、外部から侵入した静電気の内部回路１００ｂ（図１参照）への侵入が抑制され、該静電気による内部回路１００ｂの破壊等を好適に防止することができるようになる。
【００３４】
また、上記突出部ＺＴａおよびＺＴｂは、例えば第１層目の配線層を用いた配線１２ａ、１２ｂと、その直上の配線層を用いたダミー配線としての配線１６ａ、１６ｂとがそれぞれビアホールを介して電気的且つ物理的に接続され、上述した肉厚の配線パターンとして互いに対向する構造となっている。そのため、静電気による放電が繰り返される場合であっても、その耐性を十分に維持することができるようにもなる。
【００３５】
また、特に図２に示されるように、上記突出部ＺＴａと突出部ＺＴｂとの間には、水酸基（ＯＨ）が含まれるＳＯＧ膜１４が介在する構造ともなることから、このＳＯＧ膜１４の界面において、上記放電が更に促進されるようにもなる。
【００３６】
一方、上述のような静電気の放電経路が半導体集積回路装置としてのチップ内部に形成されることで、例えば先の図５に例示した信号配線Ｗ１〜Ｗ３、…間のギャップＧについてはこれを短縮することも可能となる。そしてこの場合には、信号配線Ｗ１〜Ｗ３の配線幅を広げてその電流容量の向上を図ることも併せて可能となる。
【００３７】
以上説明したように、この第１の実施の形態にかかる半導体集積回路装置によれば、以下に列記するような効果を得ることができる。
（１）この実施の形態では、任意の１つの配線層にある互いに近接する異なる２つの配線（配線１２ａ、１２ｂ）の離間距離を部分的に短縮する突出部ＺＴａ、ＺＴｂを設けている。そして、こうした突出部ＺＴａ、ＺＴｂが設けられる配線層の直上の配線層には、上記配線と電気的且つ物理的に接続されるダミー配線としての配線１６ａおよび１６ｂを設けるようにしている。これにより、外部から配線を伝わって侵入した静電気は上記突出部ＺＴａ、ＺＴｂの配設によって配線１２ａおよび１２ｂ間のギャップ（離間距離）Ｇ０が短縮されたギャップＧ１部分に誘導され、該部分を通じて放電されるようになる。また、それら配線間の上記ギャップＧ０が短縮されているギャップＧ１に対応して上記ダミー配線としての配線１６ａおよび１６ｂが設けられることにより、いわゆる肉厚の配線パターンとなっている。これにより、これら配線間にて静電気の放電が繰り返される場合であっても、該放電に対する耐性が十分に確保されるようにもなる。
【００３８】
（２）また、この実施の形態では、上記突出部ＺＴａおよびＺＴｂが設けられる第１層目の配線層（配線１２ａ、１２ｂ）とダミー配線が設けられる第２層目の配線層（配線１６ａ、１６ｂ）との間の層間絶縁膜１３および１５のうち、上記突出部ＺＴａおよびＺＴｂに対応する部分にビアホールを設けている。そして、このビアホールを介して上記配線１２ａおよび１２ｂと上記配線１６ａおよび１６ｂとを電気的且つ物理的に接続するようにしている。これにより、上記突出部ＺＴａおよびＺＴｂにいわゆる肉厚の配線パターンを容易且つ確実に形成することができる。
【００３９】
（３）この実施の形態では、突出部ＺＴａおよびＺＴｂの間に、水酸基（ＯＨ）が含まれるＳＯＧ膜１４が介在される構造となっているため、このＳＯＧ膜の界面において、上記放電を更に促進することができる。
【００４０】
（４）この実施の形態では、電気に対する耐性が確保されるため、パッド配線（信号配線Ｗ１〜Ｗ３、…）間のギャップＧを短縮することができ、ひいては各パッド配線（信号配線Ｗ１〜Ｗ３、…）の配線幅を広げてその電流容量の向上を図ることも可能となる。
【００４１】
（５）この実施の形態では、上記配線１２ａが給電回路１００ａから導出される配線であり、上記配線１２ｂが内部回路１００ｂから導出される配線であるため、内部回路１００ｂに対する最大限の保護を図りつつ、放電による電気的な影響を最小限にとどめることができる。
【００４２】
なお、以上説明した第１の実施の形態は、例えば次のように変形して実施することもできる。
・上記実施の形態では、層間絶縁膜１３の平坦化材料として水酸基（ＯＨ）が含まれるＳＯＧ膜１４を使用したが、こうした平坦化材料は任意である。すなわち、水酸基（ＯＨ）を含まない平坦化材料を使用した場合や、こうした平坦化自体を行わない場合であっても、外部から配線を伝わって侵入した静電気は、ギャップＧ１を隔てて対向する上記突出部ＺＴａおよびＺＴｂに誘導され、該部分を通じて放電されるよう、その放電経路が形成されることとなる。
【００４３】
・また、上記実施の形態では、突出部ＺＴａおよびＺＴｂが形成された第１層目の配線層（配線１２ａ、１２ｂ）の直上の配線層、すなわち第２層目の配線層にダミー配線（配線１６ａ、１６ｂ）を設けたが、このダミー配線の積層数は適宜変更して実施してもよい。ちなみに、ダミー配線の積層数が多くなるほど、静電気の放電に対する耐性が向上されるようになる。
【００４４】
・また、上記実施の形態では、突出部ＺＴａおよびＺＴｂが設けられる上記任意の配線層として第１層目の配線層を、ダミー配線が設けられる配線層として第２層目の配線層を想定しているが、実際には、これら配線層としてボンディングパッドにより近い配線層を選択することが望ましい。これにより、侵入した静電気の内部回路への侵入抑制効果が更に高められることとなる。なおこの場合にも、上記突出部ＺＴａおよびＺＴｂが設けられる配線層の隣り合う配線層（下層側の配線層も含む）には、ダミー配線が設られることとなる。
【００４５】
・上記実施の形態では、配線１２ａおよび１２ｂにそれぞれ突出部ＺＴａおよびＺＴｂを対向するかたちで形成したが、こうした突出部は、必ずしも対向して形成しなくともよい。すなわち、配線１２ａおよび１２ｂのうちのどちらか一方に突出部を設けることにより、これら配線１２ａおよび１２ｂのギャップ（離間距離）Ｇ０を部分的にギャップＧ１へと短縮するようにしてもよい。こうした場合であっても、上記侵入した静電気は、上記突出部の配設によってそれら配線間のギャップが短縮された部分に誘導され、該部分を通じて放電されるようになる。また、これら配線間（配線１２ａ、１２ｂ）で放電が繰り返されるような場合であっても、上記突出部にダミー配線を敷設することで、静電気の放電に対する耐性は確保される。
【００４６】
（第２の実施の形態）
次に、図３および図４を参照して、本発明にかかる半導体集積回路装置の第２の実施の形態について説明する。
【００４７】
この第２の実施の形態にかかる半導体集積回路装置も、先の第１の実施の形態と同様に、半導体基板上に複数の配線層が積層形成される多層配線構造を有している。ただし、この実施の形態にかかる半導体集積回路装置は、半導体基板上の互いに隣接して設けられる任意の２つの配線層間で半導体基板面への投影が互いに近接する配線に、それら配線層間の半導体基板面への投影の離間距離を部分的に短縮すべく互いに対向する突出部を設けている。図３は、この互いに隣接した２つの配線層における上記投影が互いに近接する配線、並びに上記突出部の様子を模式的に示したものであり、はじめに図３に基づいて、これら配線の平面構造（投影構造）について詳述する。
【００４８】
この実施の形態では、図３に示されるように、上記互いに隣接する２つの配線層間での上記投影が互いに近接する配線として、それぞれ給電回路２００ａおよび内部回路２００ｂから導出される配線を想定している。すなわち、上記互いに隣接して設けられる２つの配線層において、これら給電回路２００ａから導出される配線（接地線または電源線等の給電線）２２および内部回路２００ｂから導出される配線（信号配線）２６の基板への投影は、同図３に示される態様で互いに近接している。そしてこの実施の形態では、このような配線２２および２６に対して、上記投影の離間距離を部分的に短縮する突出部ＺＴ１およびＺＴ２を互いに対向するように設ける構造としている。
【００４９】
次に、このような配線構造を有するこの実施の形態の半導体集積回路装置の断面構造を、図４を参照して更に詳述する。なお、この図４では、説明の便宜上、上記互いに隣接して設けられる２つの配線層として第１層目および第２層目の配線層を想定している。
【００５０】
図４に示されるように、半導体素子（図示略）が作り込まれたシリコン（Ｓｉ）基板２０には、その上面にシリコン酸化膜（ＢＰＳＧ）２１が設けられている。そして、このシリコン酸化膜２１の上面には、第１層目の配線層を用いて、上記配線２２が敷設されている。この配線２２には、同図４に破線で囲んで示すように、その一部分に同一配線の他の部分に比べて突出される突出部ＺＴ１が形成されている。
【００５１】
また、上記配線２２およびシリコン酸化膜２１の上面には、ＴＥＯＳ（Ｓｉ（ＯＣ2Ｈ5）4）からなる層間絶縁膜２３が形成されている。そして、この層間絶縁膜２３の上面には、該層間絶縁膜２３を平坦化するＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜２４を介して、更にＴＥＯＳ（Ｓｉ（ＯＣ2Ｈ5）4）からなる層間絶縁膜２５が形成されている。
【００５２】
そして、この層間絶縁膜２５の上面には第２層目の配線層を用いて、上記配線２６が敷設され、且つ先の図３に平面形状を示した態様でパターニングされている。すなわち、ここでも同図４に破線にて囲んで示すように、配線２６には、上記配線２２に設けられた突出部ＺＴ１の投影との離間距離を部分的にギャップＧ２へと短縮する突出部ＺＴ２が設けられている。ここで、この突出部ＺＴ２は、突出部ＺＴ１に近接するほど肉厚となるように形成されている。
【００５３】
なお、上記配線２６および層間絶縁膜２５の上面には、プラズマを利用したパッシベーション膜としてのシリコン窒化膜（ｐ−ＳｉＮ）２７とＴＥＯＳ膜２８とが順に積層形成されている。そして、このＴＥＯＳ膜２８の上面に、図示しないボンディングパッド等の外部接続部が配線と導通を得るかたちで配設されることとなる。
【００５４】
こうした配線構造を有する本実施の形態の半導体集積回路装置では、上記外部接続部から配線を伝わって侵入した静電気は、突出部ＺＴ１およびＺＴ２の配設によってシリコン基板２０への投影の離間距離が部分的にギャップＧ２へと短縮された配線部分に誘導され、該部分を通じて第１および第２層目の配線層間を縦断するかたちで放電される。このように、こうした配線構造を採用する本実施の形態にあっても、上記静電気の内部回路２００ｂ（図３参照）への侵入が抑制され、該静電気による内部回路２００ｂの破壊等を好適に防止することができるようになる。
【００５５】
また、配線２６に設けられる突出部ＺＴ２は、突出部ＺＴ１に近接するほど肉厚となるように形成されていることから、突出部ＺＴ１およびＺＴ２間にて放電が繰り返される場合であっても、静電気に対する耐性を十分に確保することができる。
【００５６】
また、この実施の形態においても、静電気の放電経路が半導体集積回路装置としてのチップ内部に形成されるため、前述した第１の実施の形態と同様に、例えば先の図５に例示した信号配線Ｗ１〜Ｗ３、…間のギャップＧについてこれを短縮することが可能となる。
【００５７】
以上説明したように、この第２の実施の形態にかかる半導体集積回路装置によっても、以下に列記するような効果が得られるようになる。
（１）この実施の形態では、第１層目の配線層と第２層目の配線層の配線層間でシリコン基板２０への投影が互いに近接する配線２２および２６に、上記投影の離間距離をギャップＧ２へと短縮する突出部ＺＴ１およびＺＴ２を形成した。これにより、外部から配線を伝わって侵入した静電気は、上記突出部ＺＴ１およびＺＴ２の配設によってシリコン基板２０への投影の離間距離がギャップＧ２へと短縮された配線部分に誘導され、この配線部分を通じて第１および第２層の配線層間を縦断するかたちで放電されるようになる。
【００５８】
（２）また、この実施の形態では、配線２６に設けられる突出部ＺＴ２を、突出部ＺＴ１に近接するほど肉厚となるように形成したため、突出部ＺＴ１およびＺＴ２間で放電が繰り返される場合であっても、静電気の放電に対する耐性を十分に維持することもできる。
【００５９】
（３）また、この実施の形態でも、静電気に対する耐性が確保されるため、パッド配線（信号配線Ｗ１〜Ｗ３、…）間のギャップＧを短縮することができ、ひいては各パッド配線（信号配線Ｗ１〜Ｗ３、…）の配線幅を広げてその電流容量の向上を図ることが可能となる。
【００６０】
（４）またさらに、この実施の形態においても、給電線である配線２２に突出部ＺＴ１を設ける一方で、信号配線である配線２６に突出部ＺＴ２を設ける構造としたため、内部回路２００ｂに対する最大限の保護を図りつつ、放電による電気的な影響を最小限にとどめることができるようになる。
【００６１】
なお、以上説明した第２の実施の形態は、例えば次のように変形して実施することもできる。
・上記実施の形態では、突出部ＺＴ２を、突出部ＺＴ１に近接するほど配線２６が肉厚となるように形成したが、これに加えて、突出部ＺＴ１も突出部ＺＴ２に近接するほどに肉厚となるように形成してもよい。このような構造によれば、静電気の放電に対する耐性が更に向上されるようになる。
【００６２】
・また、上記突出部ＺＴ１と突出部ＺＴ２との間に積層される層間絶縁膜２３、２５を、他の部分に比べて肉薄となるように形成するようにしてもよい。このように、層間絶縁膜の膜厚を調整した場合には、配線の上下方向の離間距離も短縮されるようになることから、これら配線間での放電が更に促進されるようになる。
【００６３】
・また、上記実施の形態では、突出部ＺＴ１およびＺＴ２を第１層目の配線層および第２層目の配線層に設ける構造としたが、実際には、これら配線層としても、ボンディングパッドにより近い配線層を選択することが望ましい。これにより、侵入した静電気の内部回路への侵入抑制効果が更に高められることとなる。
【００６４】
・上記実施の形態では、配線２２および配線２６にそれぞれ突出部ＺＴ１およびＺＴ２を対向するかたちで形成したが、こうした突出部は必ずしも対向して形成する必要はない。すなわち、配線２２および配線２６のうちのどちらか一方に突出部を設けることにより、これら配線２２および２６の投影の離間距離を部分的にギャップＧ２へと短縮するようにしてもよい。こうした場合であっても、上記侵入した静電気は、上記突出部の配設によってそれら配線間のギャップが短縮された部分に誘導され、該部分を通じて放電されるようになる。
【００６５】
その他、上記第１または第２の実施の形態に共通して変更可能な要素としては、以下のようなものがある。
・上記各実施の形態では、突出部を三角形状として図示したが、突出部の形状は任意である。要は、近接する配線との離間距離を同一配線の他の部位に比べて短縮することのできる形状であれば、例えば半円形状や矩形状であっても、上述した放電促進効果を得ることはできる。
【００６６】
・上記各実施の形態では、接地線または電源線等の給電線と信号配線との間に上記突出部を設ける構造としたが、特に機能上問題が生じない範囲において、該突出部は任意の配線間に設けることができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体集積回路装置の第１の実施の形態について、その平面構造を模式的に示す部分平面図。
【図２】同第１の実施の形態の半導体集積回路装置の側部断面構造を示す断面図。
【図３】本発明にかかる半導体集積回路装置の第２の実施の形態について、その平面構造（投影構造）を模式的に示す部分平面図。
【図４】同第２の実施の形態の半導体集積回路装置の側部断面構造を示す断面図。
【図５】従来の半導体集積回路装置のボンディングパッド部およびその周辺部の配線構造を模式的に示す部分平面図。
【符号の説明】
１０、２０…シリコン基板、１１、２１…シリコン酸化膜、１２ａ、１２ｂ、１６ａ、１６ｂ、２２、２６…配線、１３、１５、２３、２５…層間絶縁膜、１４、２４…ＳＯＧ膜、１７、２７…シリコン窒化膜、１８、２８…ＴＥＯＳ膜、１００ａ、２００ａ…給電回路、１００ｂ、２００ｂ…内部回路、ＺＴａ、ＺＴｂ、ＺＴ１、ＺＴ２…突出部。
【発明の属する技術分野】
本発明は、多層配線構造を有する半導体集積回路装置に関するものである。
【０００２】
【従来の技術】
こうした多層配線構造を有する半導体集積回路装置にあっては通常、その最上層の配線層にボンディングパッドが形成され、該ボンディングパッドを通じて、当該半導体集積回路装置に対する給電をはじめ、外部回路との各種信号の授受が行われる。図５に、こうしたボンディングパッドが形成された半導体集積回路装置の一部を拡大して示す。
【０００３】
同図５に示されるように、この半導体集積回路装置には、その縁部の内側に、ボンディングパッドＰＤ１、ＰＤ０、ＰＤ２、ＰＤ３、…が所定の間隔を隔てて配設されている。ここで、上記ボンディングパッドＰＤ０は、例えば電源配線や接地配線等の給電線Ｗ０を介して給電回路に接続されており、他のボンディングパッドＰＤ１〜ＰＤ３、…は、それぞれ信号配線Ｗ１〜Ｗ３、…を介して各種の内部回路に接続されている。
【０００４】
ところで、こうした半導体集積回路装置にあっては一般に、その構造上、上記ボンディングパッドＰＤ０、ＰＤ１、…を介して外部からの静電気が侵入しやすい。そして、この侵入した静電気が内部の回路で放電されるようなことがあると、素子破壊や絶縁破壊等に至るなど、半導体集積回路装置としての信頼性が著しく損なわれるようになる。
【０００５】
そこで従来は、こうした静電気に対する対策の一つとして、同図５に併せて示すような保護素子Ｄ１〜Ｄ３、…を設けることなども提案されている。これら保護素子Ｄ１〜Ｄ３、…はいずれも、上記各信号配線Ｗ１〜Ｗ３、…と給電線Ｗ０との間の絶縁を維持しつつ、それら信号配線Ｗ１〜Ｗ３、…に静電気等のサージ電圧が印加された場合には、これを給電線Ｗ０側に逃がすように機能する素子である。そしてそれら保護素子Ｄ１〜Ｄ３、…は通常、例えば特許文献１に見られるようなダイオードを有して構成されている。
【０００６】
また、上記放電は一般に、隣接する配線間で生じやすいことから、従来は、同じく図５に併せて示すように、給電線Ｗ０や各信号配線Ｗ１〜Ｗ３、…間のギャップ、すなわちパッド配線間のギャップＧを広くとることによっても、上記静電気に対する耐性の向上を図るようにしている。
【０００７】
【特許文献１】
特開平６−８５１７４号公報
【０００８】
【発明が解決しようとする課題】
このように、半導体集積回路装置に保護素子を追加したり、パッド配線間のギャップを広くとることによっても、静電気に対する耐性は確かに向上される。しかし、このような半導体集積回路装置にあっては近年、配線の微細化に併せて半導体集積回路装置自体の小型化が急速に進められつつあり、そのような傾向にあって、装置（チップ）全体に対する上記保護素子の占める割合も無視できないものとなりつつある。また一方、上記パッド配線間のギャップを広く確保しようとすれば、自ずと各配線間の幅が狭くなってしまい、配線抵抗の増大や電流容量の低下を招くなど、半導体集積回路装置としての性能の悪化も招きかねない。しかも、上述のように、パッド配線用のギャップを一律に広くとる場合には、静電気の逃げる経路が安定せず、結局は侵入した静電気によって内部回路が破壊に至るといった上記懸念もぬぐいきれない。
【０００９】
本発明は、こうした実情に鑑みてなされたものであって、その目的は、静電気の内部回路への侵入に対し、高い耐性を有してその信頼性を高く維持することのできる半導体集積回路装置を提供することにある。
【００１０】
【課題を解決するための手段】
こうした目的を達成するため、請求項１に記載の半導体集積回路装置では、半導体基板上に複数の配線層が積層形成される多層配線構造を有する半導体集積回路装置として、前記複数の配線層のうちの任意の１つの配線層において互いに近接する異なる２つの配線間でそれら配線の離間距離を部分的に短縮する突出部をそれら配線の少なくとも一方に設けるとともに、それら各配線の前記離間距離が短縮された部分にそれぞれ対応して、当該配線層の隣り合う配線層に、それら配線と電気的且つ物理的に接続されたダミー配線を設ける構造としている。
【００１１】
上述したように、この種の半導体集積回路装置は一般に、ボンディングパッド等の外部との接続部分を介して静電気が侵入しやすいため、これら侵入した静電気に対する高い耐性が要求されている。そしてこのことが、半導体集積回路装置の小型化を困難なものとする一因となっている。
【００１２】
この点、上記請求項１に記載の半導体集積回路装置では、任意の１つの配線層にある互いに近接する異なる２つの配線の離間距離を部分的に短縮する突出部を設けるとともに、こうした突出部が設けられる配線層の隣り合う配線層には、上記配線と電気的且つ物理的に接続されるダミー配線を設けるようにしている。これにより、外部から配線を伝わって侵入した静電気は上記突出部の配設によって配線間の離間距離が短縮された部分に誘導され、該部分を通じて放電されるようになる。また、これら配線間にて放電が繰り返される場合であっても、それら配線間の離間距離が短縮されている部分に対応して上記ダミー配線が設けられることにより、いわゆる肉厚の配線パターンとなっていることから、静電気の放電に対する耐性も十分に確保されるようになる。
【００１３】
また、こうして静電気に対する耐性が確保されることで、先の図５に例示したパッド配線間のギャップを短縮することができ、ひいては各パッド配線の配線幅を広げてその電流容量の向上を図ることも可能となる。
【００１４】
なお、上記突出部やダミー配線が設けられる配線層としては、上記ボンディングパッドにより近い配線層を選択することが望ましい。これにより、侵入した静電気の内部回路への侵入抑制効果も更に高められるようになる。
【００１５】
また、請求項２に記載のように、各配線が敷設された配線層とダミー配線が設けられる配線層との間の層間絶縁膜に、各配線の離間距離が短縮された部分にそれぞれ対応するビアホールを設け、このビアホールを介してダミー配線と各配線とを電気的且つ物理的に接続するようにすれば、上記各配線の離間距離が短縮された部分に、上述したいわゆる肉厚の配線パターンを容易且つ確実に形成することができるようになる。
【００１６】
また請求項３に記載のように、上記層間絶縁膜については、これをＳＯＧ膜によって平坦化するとともに、このＳＯＧ膜によって平坦化された層間絶縁膜を介して上記ダミー配線を上記各配線が敷設された配線層の直上の配線層に設けるようにすれば、上記近接する異なる２つの配線間にはＳＯＧ膜が介在する構造となる。このＳＯＧ膜には水酸基（ＯＨ）が含まれているため、このような構造を併用することで、各配線の離間距離が短縮された部分での上述した放電を更に促進することができるようになる。
【００１７】
さらに、請求項１〜３のいずれかに記載の半導体集積回路装置にあっては、請求項４に記載のように、前記部分的に離間距離が短縮される配線の一方が給電線であり、他方が信号配線であることが望ましい。これにより、内部回路に対する最大限の保護を図りつつ、上記放電による電気的な影響を最小限にとどめることができるようになる。
【００１８】
他方、請求項５に記載の半導体集積回路装置では、半導体基板上に複数の配線層が積層形成される多層配線構造を有する半導体集積回路装置として、複数の配線層のうちの互いに隣接して設けられる２つの配線層間で半導体基板面への投影が互いに近接する異なる２つの配線の少なくとも一方に、それら配線の前記半導体基板面への投影の離間距離が部分的に短縮されて当該半導体集積回路装置のボンディングパッドを介して外部から侵入する静電気のそれら配線間での放電を促す突出部を設ける構造とする。
【００１９】
上記構造によれば、半導体集積回路装置のボンディングパッドを介して外部から該半導体基板装置の内部へ侵入した静電気は、上記突出部の配設によって半導体基板面への投影の離間距離が部分的に短縮された配線部分に誘導され、この配線部分を通じて互いに隣接する配線層間を縦断するかたちで放電されるようになる。これによっても、侵入した静電気の内部回路への侵入は抑制されるようになる。すなわち、半導体集積回路装置としての静電気に対する耐性が確保されるようになる。
【００２０】
また、こうして静電気に対する耐性が確保されることで、この場合も先の図５に例示したパッド配線間のギャップを短縮することができ、ひいては各パッド配線の配線幅を広げてその電流容量の向上を図ることも可能となる。
【００２１】
なお、このような構造においても、上記放電を促す隣接する２つの配線層としては、上記ボンディングパッドにより近い配線層を選択することで、侵入した静電気の内部回路への侵入抑制効果が更に高められるようになる。
【００２２】
また請求項６に記載のように、上記隣接して設けられる２つの配線層のうちの少なくとも上層の配線層に敷設された配線が、その下層の配線層に敷設された配線との半導体基板面への投影の離間距離が短縮される部分に対応して肉厚に形成される構造とすることで、上記静電気の放電が繰り返される場合であっても、その耐性を十分に確保することができる。
【００２３】
さらに請求項７に記載のように、前記２つの配線層間を絶縁する層間絶縁膜を、それら各配線層に敷設された配線の前記半導体基板面への投影の離間距離が短縮される部分に対応して肉薄に形成するようにすれば、それら配線層に敷設された各配線の上下方向の離間距離が短縮されるようになるため、同配線間での放電が更に促進されるようになる。
【００２４】
また、請求項５〜７のいずれかに記載の半導体集積回路装置にあっても、請求項８に記載のように、前記部分的に離間距離が短縮される配線の一方が給電線であり、他方が信号配線であれば、内部回路に対する最大限の保護を図りつつ、上記放電による電気的な影響を最小限にとどめることができるようになる。
【００２５】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明にかかる半導体集積回路装置の第１の実施の形態について、図１および図２を参照して詳細に説明する。
【００２６】
この実施の形態にかかる半導体集積回路装置は、半導体基板上の複数の配線層のうちの任意の１つの配線層において互いに近接する異なる２つの配線間で、それら配線の離間距離を部分的に短縮すべく互いに対向して配設される突出部を有している。図１は、この任意の配線層での上記互いに異なる配線、並びに上記突出部の様子を模式的に示したものであり、はじめに図１に基づいて、これら配線の平面構造について詳述する。
【００２７】
この実施の形態では、図１に示されるように、上記異なる２つの配線層として、それぞれ給電回路１００ａおよび内部回路１００ｂから導出される配線を想定している。すなわち、これら給電回路１００ａから導出される配線（接地線または電源線等の給電線）１２ａと内部回路１００ｂから導出される配線（信号配線）１２ｂとが、ある任意の配線層において、同図１に示される態様で互いに近接して敷設されている。そしてこの実施の形態では、このような配線１２ａおよび１２ｂに対して、その離間距離を部分的に短縮する突出部ＺＴａおよびＺＴｂを互いに対向するように設けている。これにより、上記配線１２ａおよび１２ｂ間のギャップ（離間距離）Ｇ０は部分的にギャップＧ１へと短縮される。またこの実施の形態において、これら突出部ＺＴａおよびＺＴｂの上面にはそれぞれ、当該配線層の直上の配線層を用いて、上記配線１２ａおよび１２ｂとそれぞれ電気的且つ物理的に接続される配線１６ａおよび１６ｂが敷設されている。ただし、これら配線１６ａおよび１６ｂは、上記突出部ＺＴａおよびＺＴｂのみに部分的に配設されるダミー配線となっている。
【００２８】
次に、このような配線構造を有するこの実施の形態の半導体集積回路装置の断面構造を、図２を参照して更に詳述する。なお、この図２では、説明の便宜上、上記任意の配線層として第１層目の配線層を想定している。
【００２９】
図２に示されるように、半導体素子（図示略）が作り込まれたシリコン（Ｓｉ）基板１０には、その上面にシリコン酸化膜（ＢＰＳＧ）１１が設けられている。そして、このシリコン酸化膜１１の上面には、第１層目の配線層を用いて、上記配線１２ａおよび１２ｂが上記ギャップＧ１を隔てて敷設されている。ちなみに、これら配線１２ａおよび１２ｂは、同図２に示される部分以外ではギャップＧ１よりも広いギャップＧ０を隔てて敷設されていることは上述した通りである。
【００３０】
また、上記第１層目の配線層（配線１２ａ、１２ｂ）およびシリコン酸化膜１１の上面には、ＴＥＯＳ（Ｓｉ（ＯＣ2Ｈ5）4）からなる層間絶縁膜１３が形成されている。そして、この層間絶縁膜１３の上面には、該層間絶縁膜１３を平坦化するＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜１４を介して、更にＴＥＯＳ（Ｓｉ（ＯＣ2Ｈ5）4）からなる層間絶縁膜１５が形成されている。
【００３１】
また、層間絶縁膜１５の成膜後、これら層間絶縁膜１３、１５の図２中、上記ギャップＧ０とギャップＧ１との間の部分、すなわち上記突出部ＺＴａ、ＺＴｂには、それぞれビアホールが設けられている。そして、これらのビアホールを埋めるかたちで第２層目の配線である上記配線１６ａ、１６ｂが敷設され、且つ先の図１に平面形状を示した態様でパターニングされている。これにより、同図２に破線にて囲んで示すように、上記突出部ＺＴａ、ＺＴｂは、第１層目の配線である配線１２ａ、１２ｂと第２層目の配線である配線１６ａ、１６ｂとがそれぞれ電気的且つ物理的に接続された、局所的に肉厚の配線パターンとなる。
【００３２】
なお、上記第２層目の配線層（配線１６ａ、１６ｂ）および層間絶縁膜１５の上面には更に、パッシベーション膜としてプラズマを利用したシリコン窒化膜（ｐ−ＳｉＮ）１７と、ＴＥＯＳ膜１８とが順に積層形成されている。そして、このＴＥＯＳ膜１８の上面に、図示しないボンディングパッド等の外部接続部が各種配線と導通をとるかたちで配設されることとなる。
【００３３】
ところで、この種の半導体集積回路装置にあっては前述のように、その構造上、上記ボンディングパッド等の外部接続部を介して、外部からの静電気が侵入しやすく、これら侵入した静電気が内部の回路で放電されるような場合には、素子破壊や絶縁破壊等に至るなどの問題が指摘されている。この点、上記配線構造を有する本実施の形態の半導体集積回路装置では、外部から配線を伝わって侵入した静電気は、上記ギャップＧ１を隔てて対向する突出部ＺＴａおよびＺＴｂに誘導され、該部分を通じて放電されるよう、その放電経路が形成されている。したがって、外部から侵入した静電気の内部回路１００ｂ（図１参照）への侵入が抑制され、該静電気による内部回路１００ｂの破壊等を好適に防止することができるようになる。
【００３４】
また、上記突出部ＺＴａおよびＺＴｂは、例えば第１層目の配線層を用いた配線１２ａ、１２ｂと、その直上の配線層を用いたダミー配線としての配線１６ａ、１６ｂとがそれぞれビアホールを介して電気的且つ物理的に接続され、上述した肉厚の配線パターンとして互いに対向する構造となっている。そのため、静電気による放電が繰り返される場合であっても、その耐性を十分に維持することができるようにもなる。
【００３５】
また、特に図２に示されるように、上記突出部ＺＴａと突出部ＺＴｂとの間には、水酸基（ＯＨ）が含まれるＳＯＧ膜１４が介在する構造ともなることから、このＳＯＧ膜１４の界面において、上記放電が更に促進されるようにもなる。
【００３６】
一方、上述のような静電気の放電経路が半導体集積回路装置としてのチップ内部に形成されることで、例えば先の図５に例示した信号配線Ｗ１〜Ｗ３、…間のギャップＧについてはこれを短縮することも可能となる。そしてこの場合には、信号配線Ｗ１〜Ｗ３の配線幅を広げてその電流容量の向上を図ることも併せて可能となる。
【００３７】
以上説明したように、この第１の実施の形態にかかる半導体集積回路装置によれば、以下に列記するような効果を得ることができる。
（１）この実施の形態では、任意の１つの配線層にある互いに近接する異なる２つの配線（配線１２ａ、１２ｂ）の離間距離を部分的に短縮する突出部ＺＴａ、ＺＴｂを設けている。そして、こうした突出部ＺＴａ、ＺＴｂが設けられる配線層の直上の配線層には、上記配線と電気的且つ物理的に接続されるダミー配線としての配線１６ａおよび１６ｂを設けるようにしている。これにより、外部から配線を伝わって侵入した静電気は上記突出部ＺＴａ、ＺＴｂの配設によって配線１２ａおよび１２ｂ間のギャップ（離間距離）Ｇ０が短縮されたギャップＧ１部分に誘導され、該部分を通じて放電されるようになる。また、それら配線間の上記ギャップＧ０が短縮されているギャップＧ１に対応して上記ダミー配線としての配線１６ａおよび１６ｂが設けられることにより、いわゆる肉厚の配線パターンとなっている。これにより、これら配線間にて静電気の放電が繰り返される場合であっても、該放電に対する耐性が十分に確保されるようにもなる。
【００３８】
（２）また、この実施の形態では、上記突出部ＺＴａおよびＺＴｂが設けられる第１層目の配線層（配線１２ａ、１２ｂ）とダミー配線が設けられる第２層目の配線層（配線１６ａ、１６ｂ）との間の層間絶縁膜１３および１５のうち、上記突出部ＺＴａおよびＺＴｂに対応する部分にビアホールを設けている。そして、このビアホールを介して上記配線１２ａおよび１２ｂと上記配線１６ａおよび１６ｂとを電気的且つ物理的に接続するようにしている。これにより、上記突出部ＺＴａおよびＺＴｂにいわゆる肉厚の配線パターンを容易且つ確実に形成することができる。
【００３９】
（３）この実施の形態では、突出部ＺＴａおよびＺＴｂの間に、水酸基（ＯＨ）が含まれるＳＯＧ膜１４が介在される構造となっているため、このＳＯＧ膜の界面において、上記放電を更に促進することができる。
【００４０】
（４）この実施の形態では、電気に対する耐性が確保されるため、パッド配線（信号配線Ｗ１〜Ｗ３、…）間のギャップＧを短縮することができ、ひいては各パッド配線（信号配線Ｗ１〜Ｗ３、…）の配線幅を広げてその電流容量の向上を図ることも可能となる。
【００４１】
（５）この実施の形態では、上記配線１２ａが給電回路１００ａから導出される配線であり、上記配線１２ｂが内部回路１００ｂから導出される配線であるため、内部回路１００ｂに対する最大限の保護を図りつつ、放電による電気的な影響を最小限にとどめることができる。
【００４２】
なお、以上説明した第１の実施の形態は、例えば次のように変形して実施することもできる。
・上記実施の形態では、層間絶縁膜１３の平坦化材料として水酸基（ＯＨ）が含まれるＳＯＧ膜１４を使用したが、こうした平坦化材料は任意である。すなわち、水酸基（ＯＨ）を含まない平坦化材料を使用した場合や、こうした平坦化自体を行わない場合であっても、外部から配線を伝わって侵入した静電気は、ギャップＧ１を隔てて対向する上記突出部ＺＴａおよびＺＴｂに誘導され、該部分を通じて放電されるよう、その放電経路が形成されることとなる。
【００４３】
・また、上記実施の形態では、突出部ＺＴａおよびＺＴｂが形成された第１層目の配線層（配線１２ａ、１２ｂ）の直上の配線層、すなわち第２層目の配線層にダミー配線（配線１６ａ、１６ｂ）を設けたが、このダミー配線の積層数は適宜変更して実施してもよい。ちなみに、ダミー配線の積層数が多くなるほど、静電気の放電に対する耐性が向上されるようになる。
【００４４】
・また、上記実施の形態では、突出部ＺＴａおよびＺＴｂが設けられる上記任意の配線層として第１層目の配線層を、ダミー配線が設けられる配線層として第２層目の配線層を想定しているが、実際には、これら配線層としてボンディングパッドにより近い配線層を選択することが望ましい。これにより、侵入した静電気の内部回路への侵入抑制効果が更に高められることとなる。なおこの場合にも、上記突出部ＺＴａおよびＺＴｂが設けられる配線層の隣り合う配線層（下層側の配線層も含む）には、ダミー配線が設られることとなる。
【００４５】
・上記実施の形態では、配線１２ａおよび１２ｂにそれぞれ突出部ＺＴａおよびＺＴｂを対向するかたちで形成したが、こうした突出部は、必ずしも対向して形成しなくともよい。すなわち、配線１２ａおよび１２ｂのうちのどちらか一方に突出部を設けることにより、これら配線１２ａおよび１２ｂのギャップ（離間距離）Ｇ０を部分的にギャップＧ１へと短縮するようにしてもよい。こうした場合であっても、上記侵入した静電気は、上記突出部の配設によってそれら配線間のギャップが短縮された部分に誘導され、該部分を通じて放電されるようになる。また、これら配線間（配線１２ａ、１２ｂ）で放電が繰り返されるような場合であっても、上記突出部にダミー配線を敷設することで、静電気の放電に対する耐性は確保される。
【００４６】
（第２の実施の形態）
次に、図３および図４を参照して、本発明にかかる半導体集積回路装置の第２の実施の形態について説明する。
【００４７】
この第２の実施の形態にかかる半導体集積回路装置も、先の第１の実施の形態と同様に、半導体基板上に複数の配線層が積層形成される多層配線構造を有している。ただし、この実施の形態にかかる半導体集積回路装置は、半導体基板上の互いに隣接して設けられる任意の２つの配線層間で半導体基板面への投影が互いに近接する配線に、それら配線層間の半導体基板面への投影の離間距離を部分的に短縮すべく互いに対向する突出部を設けている。図３は、この互いに隣接した２つの配線層における上記投影が互いに近接する配線、並びに上記突出部の様子を模式的に示したものであり、はじめに図３に基づいて、これら配線の平面構造（投影構造）について詳述する。
【００４８】
この実施の形態では、図３に示されるように、上記互いに隣接する２つの配線層間での上記投影が互いに近接する配線として、それぞれ給電回路２００ａおよび内部回路２００ｂから導出される配線を想定している。すなわち、上記互いに隣接して設けられる２つの配線層において、これら給電回路２００ａから導出される配線（接地線または電源線等の給電線）２２および内部回路２００ｂから導出される配線（信号配線）２６の基板への投影は、同図３に示される態様で互いに近接している。そしてこの実施の形態では、このような配線２２および２６に対して、上記投影の離間距離を部分的に短縮する突出部ＺＴ１およびＺＴ２を互いに対向するように設ける構造としている。
【００４９】
次に、このような配線構造を有するこの実施の形態の半導体集積回路装置の断面構造を、図４を参照して更に詳述する。なお、この図４では、説明の便宜上、上記互いに隣接して設けられる２つの配線層として第１層目および第２層目の配線層を想定している。
【００５０】
図４に示されるように、半導体素子（図示略）が作り込まれたシリコン（Ｓｉ）基板２０には、その上面にシリコン酸化膜（ＢＰＳＧ）２１が設けられている。そして、このシリコン酸化膜２１の上面には、第１層目の配線層を用いて、上記配線２２が敷設されている。この配線２２には、同図４に破線で囲んで示すように、その一部分に同一配線の他の部分に比べて突出される突出部ＺＴ１が形成されている。
【００５１】
また、上記配線２２およびシリコン酸化膜２１の上面には、ＴＥＯＳ（Ｓｉ（ＯＣ2Ｈ5）4）からなる層間絶縁膜２３が形成されている。そして、この層間絶縁膜２３の上面には、該層間絶縁膜２３を平坦化するＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜２４を介して、更にＴＥＯＳ（Ｓｉ（ＯＣ2Ｈ5）4）からなる層間絶縁膜２５が形成されている。
【００５２】
そして、この層間絶縁膜２５の上面には第２層目の配線層を用いて、上記配線２６が敷設され、且つ先の図３に平面形状を示した態様でパターニングされている。すなわち、ここでも同図４に破線にて囲んで示すように、配線２６には、上記配線２２に設けられた突出部ＺＴ１の投影との離間距離を部分的にギャップＧ２へと短縮する突出部ＺＴ２が設けられている。ここで、この突出部ＺＴ２は、突出部ＺＴ１に近接するほど肉厚となるように形成されている。
【００５３】
なお、上記配線２６および層間絶縁膜２５の上面には、プラズマを利用したパッシベーション膜としてのシリコン窒化膜（ｐ−ＳｉＮ）２７とＴＥＯＳ膜２８とが順に積層形成されている。そして、このＴＥＯＳ膜２８の上面に、図示しないボンディングパッド等の外部接続部が配線と導通を得るかたちで配設されることとなる。
【００５４】
こうした配線構造を有する本実施の形態の半導体集積回路装置では、上記外部接続部から配線を伝わって侵入した静電気は、突出部ＺＴ１およびＺＴ２の配設によってシリコン基板２０への投影の離間距離が部分的にギャップＧ２へと短縮された配線部分に誘導され、該部分を通じて第１および第２層目の配線層間を縦断するかたちで放電される。このように、こうした配線構造を採用する本実施の形態にあっても、上記静電気の内部回路２００ｂ（図３参照）への侵入が抑制され、該静電気による内部回路２００ｂの破壊等を好適に防止することができるようになる。
【００５５】
また、配線２６に設けられる突出部ＺＴ２は、突出部ＺＴ１に近接するほど肉厚となるように形成されていることから、突出部ＺＴ１およびＺＴ２間にて放電が繰り返される場合であっても、静電気に対する耐性を十分に確保することができる。
【００５６】
また、この実施の形態においても、静電気の放電経路が半導体集積回路装置としてのチップ内部に形成されるため、前述した第１の実施の形態と同様に、例えば先の図５に例示した信号配線Ｗ１〜Ｗ３、…間のギャップＧについてこれを短縮することが可能となる。
【００５７】
以上説明したように、この第２の実施の形態にかかる半導体集積回路装置によっても、以下に列記するような効果が得られるようになる。
（１）この実施の形態では、第１層目の配線層と第２層目の配線層の配線層間でシリコン基板２０への投影が互いに近接する配線２２および２６に、上記投影の離間距離をギャップＧ２へと短縮する突出部ＺＴ１およびＺＴ２を形成した。これにより、外部から配線を伝わって侵入した静電気は、上記突出部ＺＴ１およびＺＴ２の配設によってシリコン基板２０への投影の離間距離がギャップＧ２へと短縮された配線部分に誘導され、この配線部分を通じて第１および第２層の配線層間を縦断するかたちで放電されるようになる。
【００５８】
（２）また、この実施の形態では、配線２６に設けられる突出部ＺＴ２を、突出部ＺＴ１に近接するほど肉厚となるように形成したため、突出部ＺＴ１およびＺＴ２間で放電が繰り返される場合であっても、静電気の放電に対する耐性を十分に維持することもできる。
【００５９】
（３）また、この実施の形態でも、静電気に対する耐性が確保されるため、パッド配線（信号配線Ｗ１〜Ｗ３、…）間のギャップＧを短縮することができ、ひいては各パッド配線（信号配線Ｗ１〜Ｗ３、…）の配線幅を広げてその電流容量の向上を図ることが可能となる。
【００６０】
（４）またさらに、この実施の形態においても、給電線である配線２２に突出部ＺＴ１を設ける一方で、信号配線である配線２６に突出部ＺＴ２を設ける構造としたため、内部回路２００ｂに対する最大限の保護を図りつつ、放電による電気的な影響を最小限にとどめることができるようになる。
【００６１】
なお、以上説明した第２の実施の形態は、例えば次のように変形して実施することもできる。
・上記実施の形態では、突出部ＺＴ２を、突出部ＺＴ１に近接するほど配線２６が肉厚となるように形成したが、これに加えて、突出部ＺＴ１も突出部ＺＴ２に近接するほどに肉厚となるように形成してもよい。このような構造によれば、静電気の放電に対する耐性が更に向上されるようになる。
【００６２】
・また、上記突出部ＺＴ１と突出部ＺＴ２との間に積層される層間絶縁膜２３、２５を、他の部分に比べて肉薄となるように形成するようにしてもよい。このように、層間絶縁膜の膜厚を調整した場合には、配線の上下方向の離間距離も短縮されるようになることから、これら配線間での放電が更に促進されるようになる。
【００６３】
・また、上記実施の形態では、突出部ＺＴ１およびＺＴ２を第１層目の配線層および第２層目の配線層に設ける構造としたが、実際には、これら配線層としても、ボンディングパッドにより近い配線層を選択することが望ましい。これにより、侵入した静電気の内部回路への侵入抑制効果が更に高められることとなる。
【００６４】
・上記実施の形態では、配線２２および配線２６にそれぞれ突出部ＺＴ１およびＺＴ２を対向するかたちで形成したが、こうした突出部は必ずしも対向して形成する必要はない。すなわち、配線２２および配線２６のうちのどちらか一方に突出部を設けることにより、これら配線２２および２６の投影の離間距離を部分的にギャップＧ２へと短縮するようにしてもよい。こうした場合であっても、上記侵入した静電気は、上記突出部の配設によってそれら配線間のギャップが短縮された部分に誘導され、該部分を通じて放電されるようになる。
【００６５】
その他、上記第１または第２の実施の形態に共通して変更可能な要素としては、以下のようなものがある。
・上記各実施の形態では、突出部を三角形状として図示したが、突出部の形状は任意である。要は、近接する配線との離間距離を同一配線の他の部位に比べて短縮することのできる形状であれば、例えば半円形状や矩形状であっても、上述した放電促進効果を得ることはできる。
【００６６】
・上記各実施の形態では、接地線または電源線等の給電線と信号配線との間に上記突出部を設ける構造としたが、特に機能上問題が生じない範囲において、該突出部は任意の配線間に設けることができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体集積回路装置の第１の実施の形態について、その平面構造を模式的に示す部分平面図。
【図２】同第１の実施の形態の半導体集積回路装置の側部断面構造を示す断面図。
【図３】本発明にかかる半導体集積回路装置の第２の実施の形態について、その平面構造（投影構造）を模式的に示す部分平面図。
【図４】同第２の実施の形態の半導体集積回路装置の側部断面構造を示す断面図。
【図５】従来の半導体集積回路装置のボンディングパッド部およびその周辺部の配線構造を模式的に示す部分平面図。
【符号の説明】
１０、２０…シリコン基板、１１、２１…シリコン酸化膜、１２ａ、１２ｂ、１６ａ、１６ｂ、２２、２６…配線、１３、１５、２３、２５…層間絶縁膜、１４、２４…ＳＯＧ膜、１７、２７…シリコン窒化膜、１８、２８…ＴＥＯＳ膜、１００ａ、２００ａ…給電回路、１００ｂ、２００ｂ…内部回路、ＺＴａ、ＺＴｂ、ＺＴ１、ＺＴ２…突出部。
Claims (8)
- 半導体基板上に複数の配線層が積層形成される多層配線構造を有する半導体集積回路装置であって、
前記複数の配線層のうちの任意の１つの配線層において互いに近接する異なる２つの配線間でそれら配線の離間距離を部分的に短縮する突出部がそれら配線の少なくとも一方に設けられてなるとともに、それら各配線の前記離間距離が短縮された部分にそれぞれ対応して、当該配線層の隣り合う配線層に、それら配線と電気的且つ物理的に接続されたダミー配線が設けられてなる
ことを特徴とする半導体集積回路装置。 - 前記各配線が敷設された配線層と前記ダミー配線が設けられる配線層との間の層間絶縁膜には、前記各配線の前記離間距離が短縮された部分にそれぞれ対応してビアホールが設けられてなり、前記ダミー配線は、それぞれ該ビアホールを介して前記各配線と電気的且つ物理的に接続されてなる
請求項１に記載の半導体集積回路装置。 - 前記層間絶縁膜は、ＳＯＧ膜によって平坦化されてなり、前記ダミー配線は、該ＳＯＧ膜によって平坦化された層間絶縁膜を介して前記各配線が敷設された配線層の直上の配線層に設けられてなる
請求項２に記載の半導体集積回路装置。 - 前記部分的に離間距離が短縮される配線の一方が給電線であり、他方が信号配線である
請求項１〜３のいずれかに記載の半導体集積回路装置。 - 半導体基板上に複数の配線層が積層形成される多層配線構造を有する半導体集積回路装置であって、
前記複数の配線層のうちの互いに隣接して設けられる２つの配線層間で半導体基板面への投影が互いに近接する異なる２つの配線の少なくとも一方に、それら配線の前記半導体基板面への投影の離間距離が部分的に短縮されて当該半導体集積回路装置のボンディングパッドを介して外部から侵入する静電気のそれら配線間での放電を促す突出部を設けた
ことを特徴とする半導体集積回路装置。 - 前記隣接して設けられる２つの配線層のうちの少なくとも上層の配線層に敷設された配線は、その下層の配線層に敷設された配線との前記半導体基板面への投影の離間距離が短縮される部分に対応して肉厚に形成されてなる請求項５に記載の半導体集積回路装置。
- 前記２つの配線層間を絶縁する層間絶縁膜は、それら各配線層に敷設された配線の前記半導体基板面への投影の離間距離が短縮される部分に対応して肉薄に形成されてなる
請求項５または６に記載の半導体集積回路装置。 - 前記各配線層に敷設された配線の一方が給電線であり、他方が信号配線である
請求項５〜７のいずれかに記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003117467A JP4380212B2 (ja) | 2003-04-22 | 2003-04-22 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003117467A JP4380212B2 (ja) | 2003-04-22 | 2003-04-22 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004327551A JP2004327551A (ja) | 2004-11-18 |
| JP4380212B2 true JP4380212B2 (ja) | 2009-12-09 |
Family
ID=33497343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003117467A Expired - Fee Related JP4380212B2 (ja) | 2003-04-22 | 2003-04-22 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4380212B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010079662A1 (ja) * | 2009-01-06 | 2010-07-15 | アルプス電気株式会社 | ピエゾ抵抗型圧力センサ |
| JP5703985B2 (ja) * | 2011-06-13 | 2015-04-22 | 富士通セミコンダクター株式会社 | 半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0256969A (ja) * | 1988-08-22 | 1990-02-26 | Fuji Xerox Co Ltd | 薄膜半導体装置 |
| JPH07287249A (ja) * | 1994-04-19 | 1995-10-31 | Oki Electric Ind Co Ltd | 薄膜トランジスタアレイ及びその検査方法 |
| JP3489751B2 (ja) * | 1994-08-16 | 2004-01-26 | 株式会社東芝 | 表示装置用アレイ基板および液晶表示装置 |
| JPH0915623A (ja) * | 1995-06-29 | 1997-01-17 | Kyocera Corp | 液晶表示装置およびその製造方法 |
| JP3629079B2 (ja) * | 1994-12-21 | 2005-03-16 | 株式会社東芝 | 表示装置およびその製造方法 |
| JP3072707B2 (ja) * | 1995-10-31 | 2000-08-07 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 液晶表示装置及びその製造方法 |
| JP4516638B2 (ja) * | 1997-10-14 | 2010-08-04 | 三星電子株式会社 | 液晶表示装置用基板、液晶表示装置及びその製造方法 |
| JP3078266B2 (ja) * | 1997-11-25 | 2000-08-21 | 株式会社東芝 | 静電気対策を施した電極配線基板、これを用いた表示装置、及びアクテイブマトリクス型液晶表示装置の製造方法 |
| JP2002367814A (ja) * | 2001-05-29 | 2002-12-20 | Kaho Kagi Kofun Yugenkoshi | 過渡過電圧保護素子構造 |
-
2003
- 2003-04-22 JP JP2003117467A patent/JP4380212B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004327551A (ja) | 2004-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI238498B (en) | Semiconductor device having a guard ring | |
| US8872303B2 (en) | Chip pad resistant to antenna effect and method | |
| US8178981B2 (en) | Semiconductor device | |
| EP0499063B1 (en) | Resin sealed semiconductor integrated circuit comprising a wiring layer | |
| US7800227B2 (en) | Semiconductor device with crack-resistant multilayer copper wiring | |
| US7408206B2 (en) | Method and structure for charge dissipation in integrated circuits | |
| US20130285057A1 (en) | Semiconductor device | |
| US20100308464A1 (en) | Semiconductor device and method for fabricating the same | |
| US20170148707A1 (en) | Semiconductor device | |
| KR100876881B1 (ko) | 반도체 소자의 패드부 | |
| US6762466B2 (en) | Circuit structure for connecting bonding pad and ESD protection circuit | |
| CN101290912A (zh) | 半导体装置及其制造方法 | |
| JP2005167198A (ja) | 半導体装置およびその製造方法 | |
| US20170365553A1 (en) | Semiconductor device | |
| US8217491B2 (en) | Semiconductor device | |
| US8399954B2 (en) | Semiconductor integrated circuit device | |
| JP4380212B2 (ja) | 半導体集積回路装置 | |
| EP0431490B1 (en) | Semiconductor integrated circuit device having pads at periphery of semiconductor chip | |
| US20090184428A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR20090120103A (ko) | 정전기 방전 보호 장치를 갖는 전자 장치 및 그 제조방법들 | |
| KR20050016055A (ko) | 반도체 집적 회로 장치 | |
| US20020190394A1 (en) | Bed structure underlying electrode pad of semiconductor device and method for manufacturing same | |
| CN112563239A (zh) | 反熔丝结构 | |
| KR20080067129A (ko) | 다층 패드를 갖는 반도체 소자 | |
| JP4370634B2 (ja) | 指紋検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |