JP3489751B2 - 表示装置用アレイ基板および液晶表示装置 - Google Patents
表示装置用アレイ基板および液晶表示装置Info
- Publication number
- JP3489751B2 JP3489751B2 JP19264394A JP19264394A JP3489751B2 JP 3489751 B2 JP3489751 B2 JP 3489751B2 JP 19264394 A JP19264394 A JP 19264394A JP 19264394 A JP19264394 A JP 19264394A JP 3489751 B2 JP3489751 B2 JP 3489751B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- electrode
- auxiliary capacitance
- capacitance electrode
- scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
型の表示装置用アレイ基板および液晶表示装置に関す
る。
型の表示装置用アレイ基板および液晶表示装置に関す
る。
【０００２】
【従来の技術】従来、アクティブマトリクス型の液晶表
示装置に用いられる液晶表示装置用アレイ基板は、ガラ
ス基板上に走査電極線および補助容量電極線と信号電極
線とを交差状に形成し、この交差した各区画を画素と
し、各画素に透明画素電極を形成するとともにこの透明
画素電極のスイッチング素子として薄膜トランジスタを
形成している。
示装置に用いられる液晶表示装置用アレイ基板は、ガラ
ス基板上に走査電極線および補助容量電極線と信号電極
線とを交差状に形成し、この交差した各区画を画素と
し、各画素に透明画素電極を形成するとともにこの透明
画素電極のスイッチング素子として薄膜トランジスタを
形成している。
【０００３】そして、このような液晶表示装置用アレイ
基板を製造する工程を説明する。まず、ガラス基板上に
モリブデン・タンタル（Ｍｏ・Ｔａ）からなる合金をス
パッタリング法などの成膜法により堆積させ、ＣＤＥ
（Chemical Dry Etching）法などによりテーパー加工を
加え、走査電極線、ゲート電極、補助容量電極線を形成
する。
基板を製造する工程を説明する。まず、ガラス基板上に
モリブデン・タンタル（Ｍｏ・Ｔａ）からなる合金をス
パッタリング法などの成膜法により堆積させ、ＣＤＥ
（Chemical Dry Etching）法などによりテーパー加工を
加え、走査電極線、ゲート電極、補助容量電極線を形成
する。
【０００４】次に、そのガラス基板上に、ゲート絶縁
膜、活性層およびエッチングストッパ層を順次成膜し、
エッチングストッパ層をウエットエッチング法などによ
り所定形状に形成した後、オーミックコンタクト層を成
膜し、活性層とオーミックコンタクト層を同時にＣＤＥ
法などにより所定形状に形成する。
膜、活性層およびエッチングストッパ層を順次成膜し、
エッチングストッパ層をウエットエッチング法などによ
り所定形状に形成した後、オーミックコンタクト層を成
膜し、活性層とオーミックコンタクト層を同時にＣＤＥ
法などにより所定形状に形成する。
【０００５】次に、ＩＴＯ（Indium Tin Oxide）などか
らなる画素電極をスパッタリング法などの成膜法により
堆積させ、ウエットエッチング法などにより所定形状に
形成し、走査電極線および補助容量電極線の各端部の電
極パッド上のゲート絶縁膜の除去を行ない、続いて、モ
リブデン（Ｍｏ）、アルミニウム（Ａｌ）などからなる
金属をスパッタリング法などにより堆積させ、ウエット
エッチング法により、ソース電極、信号電極線と一体の
ドレイン電極を同時形成する。
らなる画素電極をスパッタリング法などの成膜法により
堆積させ、ウエットエッチング法などにより所定形状に
形成し、走査電極線および補助容量電極線の各端部の電
極パッド上のゲート絶縁膜の除去を行ない、続いて、モ
リブデン（Ｍｏ）、アルミニウム（Ａｌ）などからなる
金属をスパッタリング法などにより堆積させ、ウエット
エッチング法により、ソース電極、信号電極線と一体の
ドレイン電極を同時形成する。
【０００６】この状態では、ソース電極とドレイン電極
はオーミックコンタクト層を介して短絡しているので、
エッチングストッパ層上のオーミックコンタクト層をソ
ース電極とドレイン電極をマスクとしてプラズマエッチ
ング法などにより除去し、液晶表示装置用アレイ基板を
形成する。
はオーミックコンタクト層を介して短絡しているので、
エッチングストッパ層上のオーミックコンタクト層をソ
ース電極とドレイン電極をマスクとしてプラズマエッチ
ング法などにより除去し、液晶表示装置用アレイ基板を
形成する。
【０００７】なお、この種の液晶表示装置用アレイ基板
の補助容量電極線の容量形成は、信号電極線の形成時に
同じくして補助容量電極線上を配線で接続させ、これを
電極とし、対向基板のコモン電極とで行なっている。
の補助容量電極線の容量形成は、信号電極線の形成時に
同じくして補助容量電極線上を配線で接続させ、これを
電極とし、対向基板のコモン電極とで行なっている。
【０００８】
【発明が解決しようとする課題】ところで、液晶表示装
置用アレイ基板の製造工程においては、静電破壊を起こ
すことがある。この静電破壊を起こす工程は大きく分け
て２つあり、ゲート絶縁膜、活性層およびエッチングス
トッパ層を形成するためのフォトリソグラフィ工程と、
オーミックコンタクト層の成膜後のフォトリソグラフィ
工程である。特に、ゲート絶縁膜、活性層およびエッチ
ングストッパ層を形成するフォトリソグラフィ工程にお
いて、走査電極線と補助容量電極線との線間で静電破壊
が発生しやすく、歩留まりを低下させる問題がある。
置用アレイ基板の製造工程においては、静電破壊を起こ
すことがある。この静電破壊を起こす工程は大きく分け
て２つあり、ゲート絶縁膜、活性層およびエッチングス
トッパ層を形成するためのフォトリソグラフィ工程と、
オーミックコンタクト層の成膜後のフォトリソグラフィ
工程である。特に、ゲート絶縁膜、活性層およびエッチ
ングストッパ層を形成するフォトリソグラフィ工程にお
いて、走査電極線と補助容量電極線との線間で静電破壊
が発生しやすく、歩留まりを低下させる問題がある。
【０００９】すなわち、ゲート絶縁膜、活性層およびエ
ッチングストッパ層を形成するフォトリソグラフィ工程
では、ガラス基板がステージへ真空チャックにより支持
されるときの吸入空気流による摩擦帯電で帯電され、ガ
ラス基板のエッジ部の走査電極線および補助容量電極線
はエッジ効果により電界が上昇し、走査電極線と補助容
量電極線部のある程度の電位の蓄積後、放電という形で
ゲート絶縁膜に破壊が生ずる。このゲート絶縁膜の破壊
部分が補助容量電極線が配線された液晶表示部の画素部
分であることから、走査電極線および補助容量電極線と
信号電極線とが接続され、歩留まりが低下するという問
題が生じる。
ッチングストッパ層を形成するフォトリソグラフィ工程
では、ガラス基板がステージへ真空チャックにより支持
されるときの吸入空気流による摩擦帯電で帯電され、ガ
ラス基板のエッジ部の走査電極線および補助容量電極線
はエッジ効果により電界が上昇し、走査電極線と補助容
量電極線部のある程度の電位の蓄積後、放電という形で
ゲート絶縁膜に破壊が生ずる。このゲート絶縁膜の破壊
部分が補助容量電極線が配線された液晶表示部の画素部
分であることから、走査電極線および補助容量電極線と
信号電極線とが接続され、歩留まりが低下するという問
題が生じる。
【００１０】そして、静電破壊はガラス基板の剥離距離
の上昇に対してガラス基板の電位が上昇し、電界が上昇
して起きる。図４はフォトリソグラフィ露光装置のステ
ージからの剥離距離に対するガラス基板の電位の上昇を
示しており、ガラス基板の電位の上昇途中に放電破壊が
起こりやすい。
の上昇に対してガラス基板の電位が上昇し、電界が上昇
して起きる。図４はフォトリソグラフィ露光装置のステ
ージからの剥離距離に対するガラス基板の電位の上昇を
示しており、ガラス基板の電位の上昇途中に放電破壊が
起こりやすい。
【００１１】本発明は、このような課題に鑑みなされた
もので、液晶表示に影響する液晶表示部内での静電破壊
を起こりにくくし、歩留まりの高い表示装置用アレイ基
板および液晶表示装置を提供することを目的とする。
もので、液晶表示に影響する液晶表示部内での静電破壊
を起こりにくくし、歩留まりの高い表示装置用アレイ基
板および液晶表示装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】請求項１記載の表示装置
用アレイ基板は、走査電極線および補助容量電極線、こ
の走査電極線および補助容量電極線に交差して配置され
る信号電極線、画素電極、薄膜トランジスタが絶縁基板
上に形成されるとともに、前記走査電極線および補助容
量電極線の各端部に走査電極引出線および補助容量電極
引出線を介して走査電極パッドおよび補助容量電極パッ
ドが前記絶縁基板上に配置される表示装置用アレイ基板
において、前記走査電極引出線および走査電極パッドの
少なくとも一方と補助容量電極引出線および補助容量電
極パッドの少なくとも一方との対向部に、前記走査電極
線と補助容量電極線との配線間隔の距離より短い距離で
対向しかつ鋭角に突出する形状の突起パターンが形成さ
れるものである。
用アレイ基板は、走査電極線および補助容量電極線、こ
の走査電極線および補助容量電極線に交差して配置され
る信号電極線、画素電極、薄膜トランジスタが絶縁基板
上に形成されるとともに、前記走査電極線および補助容
量電極線の各端部に走査電極引出線および補助容量電極
引出線を介して走査電極パッドおよび補助容量電極パッ
ドが前記絶縁基板上に配置される表示装置用アレイ基板
において、前記走査電極引出線および走査電極パッドの
少なくとも一方と補助容量電極引出線および補助容量電
極パッドの少なくとも一方との対向部に、前記走査電極
線と補助容量電極線との配線間隔の距離より短い距離で
対向しかつ鋭角に突出する形状の突起パターンが形成さ
れるものである。
【００１３】請求項２記載の表示装置用アレイ基板は、
請求項１記載の表示装置用アレイ基板において、突起パ
ターンは、走査電極引出線および補助容量電極引出線の
少なくとも一方に２箇所以上、走査電極パッドおよび補
助容量電極パッドの少なくとも一方に１箇所以上形成す
るものである。
請求項１記載の表示装置用アレイ基板において、突起パ
ターンは、走査電極引出線および補助容量電極引出線の
少なくとも一方に２箇所以上、走査電極パッドおよび補
助容量電極パッドの少なくとも一方に１箇所以上形成す
るものである。
【００１４】請求項３記載の表示装置用アレイ基板は、
走査電極線および補助容量電極線、この走査電極線およ
び補助容量電極線に交差して配置される信号電極線、画
素電極、薄膜トランジスタが絶縁基板上に形成されると
ともに、前記走査電極線および補助容量電極線の各端部
に走査電極引出線および補助容量電極引出線を介して走
査電極パッドおよび補助容量電極パッドが前記絶縁基板
上に配置される表示装置用アレイ基板において、前記走
査電極引出線および走査電極パッドの少なくとも一方と
補助容量電極引出線および補助容量電極パッドの少なく
とも一方との対向部に、前記走査電極線と補助容量電極
線との配線間隔の距離より短い距離で対向する突起パタ
ーンが形成され、前記突起パターンは、走査電極引出線
および補助容量電極引出線の少なくとも一方に２箇所以
上、走査電極パッドおよび補助容量電極パッドの少なく
とも一方に１箇所以上形成されるものである。
走査電極線および補助容量電極線、この走査電極線およ
び補助容量電極線に交差して配置される信号電極線、画
素電極、薄膜トランジスタが絶縁基板上に形成されると
ともに、前記走査電極線および補助容量電極線の各端部
に走査電極引出線および補助容量電極引出線を介して走
査電極パッドおよび補助容量電極パッドが前記絶縁基板
上に配置される表示装置用アレイ基板において、前記走
査電極引出線および走査電極パッドの少なくとも一方と
補助容量電極引出線および補助容量電極パッドの少なく
とも一方との対向部に、前記走査電極線と補助容量電極
線との配線間隔の距離より短い距離で対向する突起パタ
ーンが形成され、前記突起パターンは、走査電極引出線
および補助容量電極引出線の少なくとも一方に２箇所以
上、走査電極パッドおよび補助容量電極パッドの少なく
とも一方に１箇所以上形成されるものである。
【００１５】請求項４記載の液晶表示装置は、走査電極
線および補助容量電極線、この走査電極線および補助容
量電極線に交差して配置される信号電極線、画素電極、
薄膜トランジスタが絶縁基板上に形成されるとともに、
前記走査電極線および補助容量電極線の各端部に走査電
極引出線および補助容量電極引出線を介して走査電極パ
ッドおよび補助容量電極パッドが前記絶縁基板上の液晶
表示部外に形成される液晶表示装置において、前記走査
電極引出線および走査電極パッドの少なくとも一方と補
助容量電極引出線および補助容量電極パッドの少なくと
も一方との対向部に、前記走査電極線と補助容量電極線
との配線間隔の距離より短い距離で対向しかつ鋭角に突
出する形状の突起パターンが形成されるものである。
線および補助容量電極線、この走査電極線および補助容
量電極線に交差して配置される信号電極線、画素電極、
薄膜トランジスタが絶縁基板上に形成されるとともに、
前記走査電極線および補助容量電極線の各端部に走査電
極引出線および補助容量電極引出線を介して走査電極パ
ッドおよび補助容量電極パッドが前記絶縁基板上の液晶
表示部外に形成される液晶表示装置において、前記走査
電極引出線および走査電極パッドの少なくとも一方と補
助容量電極引出線および補助容量電極パッドの少なくと
も一方との対向部に、前記走査電極線と補助容量電極線
との配線間隔の距離より短い距離で対向しかつ鋭角に突
出する形状の突起パターンが形成されるものである。
【００１６】請求項５記載の液晶表示装置は、請求項４
記載の液晶表示装置において、突起パターンは、走査電
極引出線および補助容量電極引出線の少なくとも一方に
２箇所以上、走査電極パッドおよび補助容量電極パッド
の少なくとも一方に１箇所以上形成するものである。
記載の液晶表示装置において、突起パターンは、走査電
極引出線および補助容量電極引出線の少なくとも一方に
２箇所以上、走査電極パッドおよび補助容量電極パッド
の少なくとも一方に１箇所以上形成するものである。
【００１７】請求項６記載の液晶表示装置は、走査電極
線および補助容量電極線、この走査電極線および補助容
量電極線に交差して配置される信号電極線、画素電極、
薄膜トランジスタが絶縁基板上に形成されるとともに、
前記走査電極線および補助容量電極線の各端部に走査電
極引出線および補助容量電極引出線を介して走査電極パ
ッドおよび補助容量電極パッドが前記絶縁基板上の液晶
表示部外に形成される液晶表示装置において、前記走査
電極引出線および走査電極パッドの少なくとも一方と補
助容量電極引出線および補助容量電極パッドの少なくと
も一方との対向部に、前記走査電極線と補助容量電極線
との配線間隔の距離より短い距離で対向する突起パター
ンが形成され、前記突起パターンは、走査電極引出線お
よび補助容量電極引出線の少なくとも一方に２箇所以
上、走査電極パッドおよび補助容量電極パッドの少なく
とも一方に１箇所以上形成されるものである。
線および補助容量電極線、この走査電極線および補助容
量電極線に交差して配置される信号電極線、画素電極、
薄膜トランジスタが絶縁基板上に形成されるとともに、
前記走査電極線および補助容量電極線の各端部に走査電
極引出線および補助容量電極引出線を介して走査電極パ
ッドおよび補助容量電極パッドが前記絶縁基板上の液晶
表示部外に形成される液晶表示装置において、前記走査
電極引出線および走査電極パッドの少なくとも一方と補
助容量電極引出線および補助容量電極パッドの少なくと
も一方との対向部に、前記走査電極線と補助容量電極線
との配線間隔の距離より短い距離で対向する突起パター
ンが形成され、前記突起パターンは、走査電極引出線お
よび補助容量電極引出線の少なくとも一方に２箇所以
上、走査電極パッドおよび補助容量電極パッドの少なく
とも一方に１箇所以上形成されるものである。
【００１８】
【作用】請求項１記載の表示装置用アレイ基板では、走
査電極引出線および走査電極パッドの少なくとも一方と
補助容量電極引出線および補助容量電極パッドの少なく
とも一方との対向部に、走査電極線と補助容量電極線と
の配線間隔の距離より短い距離で対向する突起パターン
が形成されているため、突起パターンの箇所で静電破壊
が起きやすく、走査電極線と補助容量電極線との絶縁破
壊が減少される。さらに、突起パターンを鋭角に突出す
る形状とするため、突起パターン間での静電破壊を起こ
しやすくできる。
査電極引出線および走査電極パッドの少なくとも一方と
補助容量電極引出線および補助容量電極パッドの少なく
とも一方との対向部に、走査電極線と補助容量電極線と
の配線間隔の距離より短い距離で対向する突起パターン
が形成されているため、突起パターンの箇所で静電破壊
が起きやすく、走査電極線と補助容量電極線との絶縁破
壊が減少される。さらに、突起パターンを鋭角に突出す
る形状とするため、突起パターン間での静電破壊を起こ
しやすくできる。
【００１９】請求項２記載の表示装置用アレイ基板で
は、請求項１記載の表示装置用アレイ基板の作用に加え
て、走査電極引出線および補助容量電極引出線の少なく
とも一方に２箇所以上、走査電極パッドおよび補助容量
電極パッドの少なくとも一方に１箇所以上の突起パター
ンが対向形成されるため、突起パターン間での静電破壊
が起きやすい。
は、請求項１記載の表示装置用アレイ基板の作用に加え
て、走査電極引出線および補助容量電極引出線の少なく
とも一方に２箇所以上、走査電極パッドおよび補助容量
電極パッドの少なくとも一方に１箇所以上の突起パター
ンが対向形成されるため、突起パターン間での静電破壊
が起きやすい。
【００２０】請求項３記載の表示装置用アレイ基板で
は、走査電極引出線および走査電極パッドの少なくとも
一方と補助容量電極引出線および補助容量電極パッドの
少なくとも一方との対向部に、走査電極線と補助容量電
極線との配線間隔の距離より短い距離で対向する突起パ
ターンが形成されているため、突起パターンの箇所で静
電破壊が起きやすく、走査電極線と補助容量電極線との
絶縁破壊が減少される。さらに、走査電極引出線および
補助容量電極引出線の少なくとも一方の側と走査電極パ
ッドおよび補助容量電極パッドの少なくとも一方の側と
の両方から突起パターンが対向形成されるため、突起パ
ターン間での静電破壊が起きやすい。
は、走査電極引出線および走査電極パッドの少なくとも
一方と補助容量電極引出線および補助容量電極パッドの
少なくとも一方との対向部に、走査電極線と補助容量電
極線との配線間隔の距離より短い距離で対向する突起パ
ターンが形成されているため、突起パターンの箇所で静
電破壊が起きやすく、走査電極線と補助容量電極線との
絶縁破壊が減少される。さらに、走査電極引出線および
補助容量電極引出線の少なくとも一方の側と走査電極パ
ッドおよび補助容量電極パッドの少なくとも一方の側と
の両方から突起パターンが対向形成されるため、突起パ
ターン間での静電破壊が起きやすい。
【００２１】請求項４記載の液晶表示装置では、走査電
極引出線および走査電極パッドの少なくとも一方と補助
容量電極引出線および補助容量電極パッドの少なくとも
一方との対向部に、走査電極線と補助容量電極線との配
線間隔の距離より短い距離で対向する突起パターンが形
成されているため、液晶表示に影響しない液晶表示部外
の突起パターンの箇所で静電破壊が起きやすく、液晶表
示に影響する液晶表示部内での走査電極線と補助容量電
極線との絶縁破壊が減少される。さらに、突起パターン
を鋭角に突出する形状とするため、突起パターン間での
静電破壊を起こしやすくできる。
極引出線および走査電極パッドの少なくとも一方と補助
容量電極引出線および補助容量電極パッドの少なくとも
一方との対向部に、走査電極線と補助容量電極線との配
線間隔の距離より短い距離で対向する突起パターンが形
成されているため、液晶表示に影響しない液晶表示部外
の突起パターンの箇所で静電破壊が起きやすく、液晶表
示に影響する液晶表示部内での走査電極線と補助容量電
極線との絶縁破壊が減少される。さらに、突起パターン
を鋭角に突出する形状とするため、突起パターン間での
静電破壊を起こしやすくできる。
【００２２】請求項５記載の液晶表示装置では、請求項
４記載の液晶表示装置の作用に加えて、走査電極引出線
および補助容量電極引出線の少なくとも一方の側に２箇
所以上、走査電極パッドおよび補助容量電極パッドの少
なくとも一方に１箇所以上の突起パターンが対向形成さ
れるため、突起パターン間での静電破壊が起きやすい。
４記載の液晶表示装置の作用に加えて、走査電極引出線
および補助容量電極引出線の少なくとも一方の側に２箇
所以上、走査電極パッドおよび補助容量電極パッドの少
なくとも一方に１箇所以上の突起パターンが対向形成さ
れるため、突起パターン間での静電破壊が起きやすい。
【００２３】請求項６記載の液晶表示装置では、走査電
極引出線および走査電極パッドの少なくとも一方と補助
容量電極引出線および補助容量電極パッドの少なくとも
一方との対向部に、走査電極線と補助容量電極線との配
線間隔の距離より短い距離で対向する突起パターンが形
成されているため、液晶表示に影響しない液晶表示部外
の突起パターンの箇所で静電破壊が起きやすく、液晶表
示に影響する液晶表示部内での走査電極線と補助容量電
極線との絶縁破壊が減少される。さらに、走査電極引出
線および補助容量電極引出線の少なくとも一方の側に２
箇所以上、走査電極パッドおよび補助容量電極パッドの
少なくとも一方に１箇所以上の突起パターンが対向形成
されるため、突起パターン間での静電破壊が起きやす
い。
極引出線および走査電極パッドの少なくとも一方と補助
容量電極引出線および補助容量電極パッドの少なくとも
一方との対向部に、走査電極線と補助容量電極線との配
線間隔の距離より短い距離で対向する突起パターンが形
成されているため、液晶表示に影響しない液晶表示部外
の突起パターンの箇所で静電破壊が起きやすく、液晶表
示に影響する液晶表示部内での走査電極線と補助容量電
極線との絶縁破壊が減少される。さらに、走査電極引出
線および補助容量電極引出線の少なくとも一方の側に２
箇所以上、走査電極パッドおよび補助容量電極パッドの
少なくとも一方に１箇所以上の突起パターンが対向形成
されるため、突起パターン間での静電破壊が起きやす
い。
【００２４】
【実施例】以下、本発明の一実施例の構成を図１ないし
図３を参照して説明する。
図３を参照して説明する。
【００２５】図２はアクティブマトリクス型の液晶表示
装置用アレイ基板の概略平面図（一部は等価回路図）を
示し、この図２を参照して液晶表示装置用アレイ基板の
概略を説明する。
装置用アレイ基板の概略平面図（一部は等価回路図）を
示し、この図２を参照して液晶表示装置用アレイ基板の
概略を説明する。
【００２６】絶縁基板としての透明なガラス基板11上
に、多数の走査電極線12と補助容量電極線13とが交互で
平行かつ等間隔に形成され、これら走査電極線12および
補助容量電極線13とに交差して多数の信号電極線14が平
行かつ等間隔に形成され、各走査電極線12と信号電極線
14との交差する各区画を画素とする液晶表示部15がマト
リクス状に形成されている。
に、多数の走査電極線12と補助容量電極線13とが交互で
平行かつ等間隔に形成され、これら走査電極線12および
補助容量電極線13とに交差して多数の信号電極線14が平
行かつ等間隔に形成され、各走査電極線12と信号電極線
14との交差する各区画を画素とする液晶表示部15がマト
リクス状に形成されている。
【００２７】走査電極線12と信号電極線14との交差部の
各画素には、透明画素電極16および薄膜トランジスタ17
が形成されている。薄膜トランジスタ17のゲート電極18
は走査電極線12に形成され、ドレイン電極19は信号電極
線14に形成され、ソース電極20は透明画素電極16に接続
されている。透明画素電極16に接続されるソース電極20
には、液晶容量21、補助容量電極線13と透明画素電極16
とからなる補助容量22が接続されている。
各画素には、透明画素電極16および薄膜トランジスタ17
が形成されている。薄膜トランジスタ17のゲート電極18
は走査電極線12に形成され、ドレイン電極19は信号電極
線14に形成され、ソース電極20は透明画素電極16に接続
されている。透明画素電極16に接続されるソース電極20
には、液晶容量21、補助容量電極線13と透明画素電極16
とからなる補助容量22が接続されている。
【００２８】さらに、ガラス基板11上の液晶表示部15外
の配線部23には、走査電極線12、補助容量電極線13、信
号電極線14の各端部から走査電極引出線12a 、補助容量
電極引出線13a 、信号電極引出線14a がそれぞれ延長し
て形成され、その各先端に走査電極パッド12b 、補助容
量電極パッド13b 、信号電極パッド14b がそれぞれ形成
されている。
の配線部23には、走査電極線12、補助容量電極線13、信
号電極線14の各端部から走査電極引出線12a 、補助容量
電極引出線13a 、信号電極引出線14a がそれぞれ延長し
て形成され、その各先端に走査電極パッド12b 、補助容
量電極パッド13b 、信号電極パッド14b がそれぞれ形成
されている。
【００２９】図１は配線部23の概略平面図を示し、走査
電極引出線12a と補助容量電極引出線13a とは交互に形
成され、走査電極パッド12b はガラス基板11の最外側に
形成され、補助容量電極パッド13b は走査電極パッド12
b より内側に形成されるとともに、隣接する補助容量電
極パッド13b の位置が内外側に交互にずらした状態で形
成されている。
電極引出線12a と補助容量電極引出線13a とは交互に形
成され、走査電極パッド12b はガラス基板11の最外側に
形成され、補助容量電極パッド13b は走査電極パッド12
b より内側に形成されるとともに、隣接する補助容量電
極パッド13b の位置が内外側に交互にずらした状態で形
成されている。
【００３０】各走査電極引出線12a と補助容量電極パッ
ド13b とが近接する対向部には、走査電極線12と補助容
量電極線13との配線間隔の距離より短い距離で対向する
突起パターン12c ，13c が形成されている。この突起パ
ターン12c ，13c は、鋭角に突出する形状に形成され、
走査電極引出線12a および補助容量電極パッド13b とも
２箇所から各突起パターン12c ，13c が突出形成されて
いる。
ド13b とが近接する対向部には、走査電極線12と補助容
量電極線13との配線間隔の距離より短い距離で対向する
突起パターン12c ，13c が形成されている。この突起パ
ターン12c ，13c は、鋭角に突出する形状に形成され、
走査電極引出線12a および補助容量電極パッド13b とも
２箇所から各突起パターン12c ，13c が突出形成されて
いる。
【００３１】図３は薄膜トランジスタ17の概略断面図を
示し、ガラス基板11上に、モリブデン・タンタル（Ｍｏ
・Ｔａ）の合金からなる走査電極線12と一体のゲート電
極18が形成され、その上に窒化シリコン（ＳｉＮx ）か
らなるゲート絶縁膜31が形成されている。
示し、ガラス基板11上に、モリブデン・タンタル（Ｍｏ
・Ｔａ）の合金からなる走査電極線12と一体のゲート電
極18が形成され、その上に窒化シリコン（ＳｉＮx ）か
らなるゲート絶縁膜31が形成されている。
【００３２】また、ゲート絶縁膜31上のゲート電極18の
上方には、非晶質シリコン（ａ−Ｓｉ）からなる活性層
32、窒化シリコンからなるエッチングストッパ層33が順
次形成され、さらに、ｎ型非晶質シリコン（ｎ+ ａ−Ｓ
ｉ）からなるオーミックコンタクト層34が形成されてい
る。さらに、ゲート絶縁膜31上の画素位置には、ＩＴＯ
（Indium Tin Oxide）からなる透明画素電極16が形成さ
れている。
上方には、非晶質シリコン（ａ−Ｓｉ）からなる活性層
32、窒化シリコンからなるエッチングストッパ層33が順
次形成され、さらに、ｎ型非晶質シリコン（ｎ+ ａ−Ｓ
ｉ）からなるオーミックコンタクト層34が形成されてい
る。さらに、ゲート絶縁膜31上の画素位置には、ＩＴＯ
（Indium Tin Oxide）からなる透明画素電極16が形成さ
れている。
【００３３】さらに、オーミックコンタクト層34上に信
号電極線14と一体のドレイン電極19、ソース電極20が形
成され、全体が窒化シリコンからなる保護膜35で覆われ
ている。
号電極線14と一体のドレイン電極19、ソース電極20が形
成され、全体が窒化シリコンからなる保護膜35で覆われ
ている。
【００３４】次に、このように構成される液晶表示装置
用アレイ基板の製造工程を説明する。
用アレイ基板の製造工程を説明する。
【００３５】まず、酸化シリコン（ＳｉＯx ）膜が形成
されたガラス基板11上に、スパッタリング法によりモリ
ブデン・タンタルの合金膜を約３０００オングストロー
ムの厚さに堆積させ、突起パターン12c ，13c のマスク
パターンを有するフォトマスクでフォトリソグラフィ工
程を行ない、走査電極線12、走査電極引出線12a 、走査
電極パッド12b 、ゲート電極18、補助容量電極線13、補
助容量電極引出線13a 、補助容量電極パッド13b をパタ
ーンニング形成し、ＣＤＥ（Chemical Dry Etching）に
より四フッ化炭素（ＣＦ4 ）＋酸素（Ｏ2 ）の混合ガス
により走査電極線12やゲート電極18などのテーパーエッ
チングを行なう。
されたガラス基板11上に、スパッタリング法によりモリ
ブデン・タンタルの合金膜を約３０００オングストロー
ムの厚さに堆積させ、突起パターン12c ，13c のマスク
パターンを有するフォトマスクでフォトリソグラフィ工
程を行ない、走査電極線12、走査電極引出線12a 、走査
電極パッド12b 、ゲート電極18、補助容量電極線13、補
助容量電極引出線13a 、補助容量電極パッド13b をパタ
ーンニング形成し、ＣＤＥ（Chemical Dry Etching）に
より四フッ化炭素（ＣＦ4 ）＋酸素（Ｏ2 ）の混合ガス
により走査電極線12やゲート電極18などのテーパーエッ
チングを行なう。
【００３６】その後、プラズマＣＶＤにより、窒化シリ
コンからなるゲート絶縁膜31を約３５００オングストロ
ームの厚さに堆積させる。続いて、シランガス（ＳｉＨ
4 ）、水素ガス系のグロー放電により、非晶質シリコン
からなる活性層32を約５００オングストロームの厚さに
堆積し、さらに、シランガス、アンモニアガスおよび窒
素ガス系のグロー放電により、窒化シリコンを約３００
０オングストロームの厚さに形成し、フォトリソグラフ
ィ工程にてエッチングストッパ層33を形成する。
コンからなるゲート絶縁膜31を約３５００オングストロ
ームの厚さに堆積させる。続いて、シランガス（ＳｉＨ
4 ）、水素ガス系のグロー放電により、非晶質シリコン
からなる活性層32を約５００オングストロームの厚さに
堆積し、さらに、シランガス、アンモニアガスおよび窒
素ガス系のグロー放電により、窒化シリコンを約３００
０オングストロームの厚さに形成し、フォトリソグラフ
ィ工程にてエッチングストッパ層33を形成する。
【００３７】その後、シランガスとＰＨ3 を含む水素ガ
スのグロー放電により、ｎ型非晶質シリコンからなるオ
ーミックコンタクト層34を約５００オングストロームの
厚さに形成する。
スのグロー放電により、ｎ型非晶質シリコンからなるオ
ーミックコンタクト層34を約５００オングストロームの
厚さに形成する。
【００３８】さらに、ゲート絶縁膜31の画素位置に、た
とえばＩＴＯ（Indium Tin Oxide）からなる透明画素電
極16を形成する。この透明画素電極16は、補助容量の一
方の電極の一部としても使用する。
とえばＩＴＯ（Indium Tin Oxide）からなる透明画素電
極16を形成する。この透明画素電極16は、補助容量の一
方の電極の一部としても使用する。
【００３９】その後、走査電極パッド12b および補助容
量電極パッド13b 上のゲート絶縁膜31をＨＦ系ウエット
エッチング法により除去する。続いて、スパッタリング
法によりモリブデン、アルミニウム、モリブデンを連続
堆積後、これを所定形状にパターンニングし、燐酸＋硝
酸＋酢酸の混酸によりエッチング除去し、信号電極線1
4、信号電極引出線14a 、信号電極パッド14b 、ドレイ
ン電極19、透明画素電極16と接続するソース電極20をそ
れぞれ形成する。
量電極パッド13b 上のゲート絶縁膜31をＨＦ系ウエット
エッチング法により除去する。続いて、スパッタリング
法によりモリブデン、アルミニウム、モリブデンを連続
堆積後、これを所定形状にパターンニングし、燐酸＋硝
酸＋酢酸の混酸によりエッチング除去し、信号電極線1
4、信号電極引出線14a 、信号電極パッド14b 、ドレイ
ン電極19、透明画素電極16と接続するソース電極20をそ
れぞれ形成する。
【００４０】その後、ドレイン電極19とソース電極20の
間のオーミックコンタクト層34をプラズマエッチングに
より除去する。この後、レジスト剥離する。
間のオーミックコンタクト層34をプラズマエッチングに
より除去する。この後、レジスト剥離する。
【００４１】こうして、ゲート電極18、ゲート絶縁膜3
1、活性層32、エッチングストッパ層33、オーミックコ
ンタクト層34、ドレイン電極19、ソース電極20から構成
される薄膜トランジスタ17を形成する。
1、活性層32、エッチングストッパ層33、オーミックコ
ンタクト層34、ドレイン電極19、ソース電極20から構成
される薄膜トランジスタ17を形成する。
【００４２】最後に、薄膜トランジスタ17の経時変化を
防止するために、窒化シリコンからなる保護膜35で覆
い、透明画素電極16および周辺電極パッド12b ，13b ，
14b をエッチング除去し、液晶表示装置用アレイ基板を
形成する。
防止するために、窒化シリコンからなる保護膜35で覆
い、透明画素電極16および周辺電極パッド12b ，13b ，
14b をエッチング除去し、液晶表示装置用アレイ基板を
形成する。
【００４３】以上のよう構成された液晶表示装置用アレ
イ基板においては、図１に示すように、走査電極線12と
補助容量電極線13との配線間隔の距離より短い距離で対
向する突起パターン12c ，13c が形成されているため、
走査電極線12と補助容量電極線13との電界が上昇した場
合には、その突起パターン12c ，13c 間に強い電場が生
じて放電が生じやすく、液晶表示に影響しない液晶表示
部15外の配線部23において静電破壊が起きるようにする
ことができる。
イ基板においては、図１に示すように、走査電極線12と
補助容量電極線13との配線間隔の距離より短い距離で対
向する突起パターン12c ，13c が形成されているため、
走査電極線12と補助容量電極線13との電界が上昇した場
合には、その突起パターン12c ，13c 間に強い電場が生
じて放電が生じやすく、液晶表示に影響しない液晶表示
部15外の配線部23において静電破壊が起きるようにする
ことができる。
【００４４】そのため、液晶表示に影響する液晶表示部
15内においては、走査電極線12と補助容量電極線13の平
面方向ショート、走査電極線12および補助容量電極線13
と信号電極線14との層間方向ショートを減少でき、歩留
まりの高い液晶表示装置を提供することができる。
15内においては、走査電極線12と補助容量電極線13の平
面方向ショート、走査電極線12および補助容量電極線13
と信号電極線14との層間方向ショートを減少でき、歩留
まりの高い液晶表示装置を提供することができる。
【００４５】また、走査電極引出線12a と補助容量電極
パッド13b との両方から突起パターン12c ，13c を形成
し、それら各突起パターン12c ，13c を鋭角に突出する
形状とすることにより、突起パターン12c ，13c 間での
静電破壊を起こしやすくできる。
パッド13b との両方から突起パターン12c ，13c を形成
し、それら各突起パターン12c ，13c を鋭角に突出する
形状とすることにより、突起パターン12c ，13c 間での
静電破壊を起こしやすくできる。
【００４６】なお、突起パターンの形成箇所は、前記実
施例に限られるものではなく、走査電極引出線12a およ
び走査電極パッド12b と補助容量電極引出線13a および
補助容量電極パッド13b との近接する箇所に適宜に形成
できる。さらに、突起パターンは、走査電極引出線12a
および走査電極パッド12b 側、補助容量電極引出線13a
および補助容量電極パッド13b 側の少なくとも一方から
突出させても同様の作用効果を奏する。
施例に限られるものではなく、走査電極引出線12a およ
び走査電極パッド12b と補助容量電極引出線13a および
補助容量電極パッド13b との近接する箇所に適宜に形成
できる。さらに、突起パターンは、走査電極引出線12a
および走査電極パッド12b 側、補助容量電極引出線13a
および補助容量電極パッド13b 側の少なくとも一方から
突出させても同様の作用効果を奏する。
【００４７】
【発明の効果】請求項１記載の表示装置用アレイ基板に
よれば、走査電極引出線および走査電極パッドの少なく
とも一方と補助容量電極引出線および補助容量電極パッ
ドの少なくとも一方との対向部に、走査電極線と補助容
量電極線との配線間隔の距離より短い距離で対向する突
起パターンを形成しているため、突起パターンの箇所で
静電破壊を起きやすくし、走査電極線と補助容量電極線
との絶縁破壊を減少できる。さらに、突起パターンを鋭
角に突出する形状とするため、突起パターン間での静電
破壊を起こしやすくできる。
よれば、走査電極引出線および走査電極パッドの少なく
とも一方と補助容量電極引出線および補助容量電極パッ
ドの少なくとも一方との対向部に、走査電極線と補助容
量電極線との配線間隔の距離より短い距離で対向する突
起パターンを形成しているため、突起パターンの箇所で
静電破壊を起きやすくし、走査電極線と補助容量電極線
との絶縁破壊を減少できる。さらに、突起パターンを鋭
角に突出する形状とするため、突起パターン間での静電
破壊を起こしやすくできる。
【００４８】請求項２記載の表示装置用アレイ基板によ
れば、請求項１記載の表示装置用アレイ基板の効果に加
えて、走査電極引出線および補助容量電極引出線の少な
くとも一方に２箇所以上、走査電極パッドおよび補助容
量電極パッドの少なくとも一方に１箇所以上の突起パタ
ーンを形成するため、突起パターン間での静電破壊を起
こしやすくできる。
れば、請求項１記載の表示装置用アレイ基板の効果に加
えて、走査電極引出線および補助容量電極引出線の少な
くとも一方に２箇所以上、走査電極パッドおよび補助容
量電極パッドの少なくとも一方に１箇所以上の突起パタ
ーンを形成するため、突起パターン間での静電破壊を起
こしやすくできる。
【００４９】請求項３記載の表示装置用アレイ基板によ
れば、走査電極引出線および走査電極パッドの少なくと
も一方と補助容量電極引出線および補助容量電極パッド
の少なくとも一方との対向部に、走査電極線と補助容量
電極線との配線間隔の距離より短い距離で対向する突起
パターンを形成しているため、突起パターンの箇所で静
電破壊を起きやすくし、走査電極線と補助容量電極線と
の絶縁破壊を減少できる。さらに、走査電極引出線およ
び補助容量電極引出線の少なくとも一方に２箇所以上、
走査電極パッドおよび補助容量電極パッドの少なくとも
一方に１箇所以上の突起パターンを形成するため、突起
パターン間での静電破壊を起こしやすくできる。
れば、走査電極引出線および走査電極パッドの少なくと
も一方と補助容量電極引出線および補助容量電極パッド
の少なくとも一方との対向部に、走査電極線と補助容量
電極線との配線間隔の距離より短い距離で対向する突起
パターンを形成しているため、突起パターンの箇所で静
電破壊を起きやすくし、走査電極線と補助容量電極線と
の絶縁破壊を減少できる。さらに、走査電極引出線およ
び補助容量電極引出線の少なくとも一方に２箇所以上、
走査電極パッドおよび補助容量電極パッドの少なくとも
一方に１箇所以上の突起パターンを形成するため、突起
パターン間での静電破壊を起こしやすくできる。
【００５０】請求項４記載の液晶表示装置によれば、走
査電極引出線および走査電極パッドの少なくとも一方と
補助容量電極引出線および補助容量電極パッドの少なく
とも一方との対向部に、走査電極線と補助容量電極線と
の配線間隔の距離より短い距離で対向する突起パターン
を形成しているため、液晶表示に影響しない液晶表示部
外の突起パターンの箇所で静電破壊を起きやすくし、液
晶表示に影響する液晶表示部内での走査電極線と補助容
量電極線との絶縁破壊を減少できる。
査電極引出線および走査電極パッドの少なくとも一方と
補助容量電極引出線および補助容量電極パッドの少なく
とも一方との対向部に、走査電極線と補助容量電極線と
の配線間隔の距離より短い距離で対向する突起パターン
を形成しているため、液晶表示に影響しない液晶表示部
外の突起パターンの箇所で静電破壊を起きやすくし、液
晶表示に影響する液晶表示部内での走査電極線と補助容
量電極線との絶縁破壊を減少できる。
【００５１】請求項５記載の液晶表示装置によれば、請
求項４記載の液晶表示装置の効果に加えて、走査電極引
出線および補助容量電極引出線の少なくとも一方に２箇
所以上、走査電極パッドおよび補助容量電極パッドの少
なくとも一方に１箇所以上の突起パターンを形成し、そ
れら各突起パターンを鋭角に突出する形状とするため、
突起パターン間での静電破壊を起こしやすくできる。
求項４記載の液晶表示装置の効果に加えて、走査電極引
出線および補助容量電極引出線の少なくとも一方に２箇
所以上、走査電極パッドおよび補助容量電極パッドの少
なくとも一方に１箇所以上の突起パターンを形成し、そ
れら各突起パターンを鋭角に突出する形状とするため、
突起パターン間での静電破壊を起こしやすくできる。
【００５２】請求項６記載の液晶表示装置によれば、走
査電極引出線および走査電極パッドの少なくとも一方と
補助容量電極引出線および補助容量電極パッドの少なく
とも一方との対向部に、走査電極線と補助容量電極線と
の配線間隔の距離より短い距離で対向する突起パターン
を形成しているため、液晶表示に影響しない液晶表示部
外の突起パターンの箇所で静電破壊を起きやすくし、液
晶表示に影響する液晶表示部内での走査電極線と補助容
量電極線との絶縁破壊を減少できる。さらに、走査電極
引出線および補助容量電極引出線の少なくとも一方に２
箇所以上、走査電極パッドおよび補助容量電極パッドの
少なくとも一方に１箇所以上の突起パターンを形成する
ため、突起パターン間での静電破壊を起こしやすくでき
る。
査電極引出線および走査電極パッドの少なくとも一方と
補助容量電極引出線および補助容量電極パッドの少なく
とも一方との対向部に、走査電極線と補助容量電極線と
の配線間隔の距離より短い距離で対向する突起パターン
を形成しているため、液晶表示に影響しない液晶表示部
外の突起パターンの箇所で静電破壊を起きやすくし、液
晶表示に影響する液晶表示部内での走査電極線と補助容
量電極線との絶縁破壊を減少できる。さらに、走査電極
引出線および補助容量電極引出線の少なくとも一方に２
箇所以上、走査電極パッドおよび補助容量電極パッドの
少なくとも一方に１箇所以上の突起パターンを形成する
ため、突起パターン間での静電破壊を起こしやすくでき
る。
【図１】本発明の液晶表示装置の一実施例を示す液晶表
示装置用アレイ基板の端部の概略平面図である。
示装置用アレイ基板の端部の概略平面図である。
【図２】同上実施例の液晶表示装置用アレイ基板の概略
平面図である。
平面図である。
【図３】同上実施例の薄膜トランジスタの概略断面図で
ある。
ある。
【図４】露光装置のステージからの剥離距離に対するガ
ラス基板の電位を示すグラフである。
ラス基板の電位を示すグラフである。
11 絶縁基板としてのガラス基板
12 走査電極線
12a 走査電極引出線
12b 走査電極パッド
12c 突起パターン
13 補助容量電極線
13a 補助容量電極引出線
13b 補助容量電極パッド
13c 突起パターン
14 信号電極線
15 液晶表示部
16 画素電極
17 薄膜トランジスタ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/1345
G02F 1/1368
Claims (6)
- 【請求項１】 走査電極線および補助容量電極線、この
走査電極線および補助容量電極線に交差して配置される
信号電極線、画素電極、薄膜トランジスタが絶縁基板上
に形成されるとともに、前記走査電極線および補助容量
電極線の各端部に走査電極引出線および補助容量電極引
出線を介して走査電極パッドおよび補助容量電極パッド
が前記絶縁基板上に配置される表示装置用アレイ基板に
おいて、 前記走査電極引出線および走査電極パッドの少なくとも
一方と補助容量電極引出線および補助容量電極パッドの
少なくとも一方との対向部に、前記走査電極線と補助容
量電極線との配線間隔の距離より短い距離で対向しかつ
鋭角に突出する形状の突起パターンが形成されることを
特徴とする表示装置用アレイ基板。 - 【請求項２】 突起パターンは、走査電極引出線および
補助容量電極引出線の少なくとも一方に２箇所以上、走
査電極パッドおよび補助容量電極パッドの少なくとも一
方に１箇所以上形成することを特徴とする請求項１記載
の表示装置用アレイ基板。 - 【請求項３】 走査電極線および補助容量電極線、この
走査電極線および補助容量電極線に交差して配置される
信号電極線、画素電極、薄膜トランジスタが絶縁基板上
に形成されるとともに、前記走査電極線および補助容量
電極線の各端部に走査電極引出線および補助容量電極引
出線を介して走査電極パッドおよび補助容量電極パッド
が前記絶縁基板上に配置される表示装置用アレイ基板に
おいて、 前記走査電極引出線および走査電極パッドの少なくとも
一方と補助容量電極引出線および補助容量電極パッドの
少なくとも一方との対向部に、前記走査電極線と補助容
量電極線との配線間隔の距離より短い距離で対向する突
起パターンが形成され、 前記突起パターンは、走査電極引出線および補助容量電
極引出線の少なくとも一方に２箇所以上、走査電極パッ
ドおよび補助容量電極パッドの少なくとも一方に１箇所
以上形成されることを特徴とする表示装置用アレイ基
板。 - 【請求項４】 走査電極線および補助容量電極線、この
走査電極線および補助容量電極線に交差して配置される
信号電極線、画素電極、薄膜トランジスタが絶縁基板上
に形成されるとともに、前記走査電極線および補助容量
電極線の各端部に走査電極引出線および補助容量電極引
出線を介して走査電極パッドおよび補助容量電極パッド
が前記絶縁基板上の液晶表示部外に形成される液晶表示
装置において、 前記走査電極引出線および走査電極パッドの少なくとも
一方と補助容量電極引出線および補助容量電極パッドの
少なくとも一方との対向部に、前記走査電極線と補助容
量電極線との配線間隔の距離より短い距離で対向しかつ
鋭角に突出する形状の突起パターンが形成されることを
特徴とする液晶表示装置。 - 【請求項５】 突起パターンは、走査電極引出線および
補助容量電極引出線の少なくとも一方に２箇所以上、走
査電極パッドおよび補助容量電極パッドの少なくとも一
方に１箇所以上形成することを特徴とする請求項４記載
の液晶表示装置。 - 【請求項６】 走査電極線および補助容量電極線、この
走査電極線および補助容量電極線に交差して配置される
信号電極線、画素電極、薄膜トランジスタが絶縁基板上
に形成されるとともに、前記走査電極線および補助容量
電極線の各端部に走査電極引出線および補助容量電極引
出線を介して走査電極パッドおよび補助容量電極パッド
が前記絶縁基板上の液晶表示部外に形成される液晶表示
装置において、 前記走査電極引出線および走査電極パッドの少なくとも
一方と補助容量電極引出線および補助容量電極パッドの
少なくとも一方との対向部に、前記走査電極線と補助容
量電極線 との配線間隔の距離より短い距離で対向する突
起パターンが形成され、 前記突起パターンは、走査電極引出線および補助容量電
極引出線の少なくとも一方に２箇所以上、走査電極パッ
ドおよび補助容量電極パッドの少なくとも一方に１箇所
以上形成されることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19264394A JP3489751B2 (ja) | 1994-08-16 | 1994-08-16 | 表示装置用アレイ基板および液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19264394A JP3489751B2 (ja) | 1994-08-16 | 1994-08-16 | 表示装置用アレイ基板および液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0862615A JPH0862615A (ja) | 1996-03-08 |
| JP3489751B2 true JP3489751B2 (ja) | 2004-01-26 |
Family
ID=16294667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19264394A Expired - Fee Related JP3489751B2 (ja) | 1994-08-16 | 1994-08-16 | 表示装置用アレイ基板および液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3489751B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW561297B (en) | 1997-11-25 | 2003-11-11 | Toshiba Corp | Electrode wiring board subjected to counter measure against static electricity and display device using the same |
| KR100577779B1 (ko) * | 1999-04-22 | 2006-05-11 | 비오이 하이디스 테크놀로지 주식회사 | 액정 표시 소자의 티에프티 어레이 기판 |
| JP4380212B2 (ja) * | 2003-04-22 | 2009-12-09 | 株式会社デンソー | 半導体集積回路装置 |
-
1994
- 1994-08-16 JP JP19264394A patent/JP3489751B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0862615A (ja) | 1996-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7294855B2 (en) | Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof | |
| US8017462B2 (en) | Method of making a liquid crystal display device capable of increasing capacitance of storage capacitor | |
| US7655952B2 (en) | Thin films transistor array panel and manufacturing method thereof | |
| TW526551B (en) | Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| US6654074B1 (en) | Array substrate for liquid crystal display device with shorting bars external to a data pad and method of manufacturing the same | |
| US7477350B2 (en) | Thin film array panel | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| JP3226836B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP4285533B2 (ja) | 液晶表示装置及びその製造方法 | |
| US20120119232A1 (en) | Array substrate and a manufacturing method thereof | |
| JPH01219824A (ja) | 非晶質シリコン薄膜トランジスタアレイ基板 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| US8093595B2 (en) | Thin film array panel and manufacturing method thereof | |
| US6380591B1 (en) | Electrode wiring board subjected to counter measure against static electricity and display device using the same | |
| JP3489751B2 (ja) | 表示装置用アレイ基板および液晶表示装置 | |
| JP4900332B2 (ja) | 液晶表示装置の製造方法 | |
| JP2004527011A (ja) | アクティブ・プレート | |
| JPH0618921A (ja) | マトリックス型表示装置 | |
| JPH06289423A (ja) | 液晶表示装置 | |
| JP4427842B2 (ja) | 半導体装置及び表示装置 | |
| JP2919369B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH01282522A (ja) | アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置 | |
| JP3424618B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP2566130B2 (ja) | アクテイブマトリクス表示装置用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |