JP5703985B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5703985B2 JP5703985B2 JP2011131286A JP2011131286A JP5703985B2 JP 5703985 B2 JP5703985 B2 JP 5703985B2 JP 2011131286 A JP2011131286 A JP 2011131286A JP 2011131286 A JP2011131286 A JP 2011131286A JP 5703985 B2 JP5703985 B2 JP 5703985B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- contact
- layer
- semiconductor device
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Storage Device Security (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
第1コンタクトを有する第1絶縁層と、
第2コンタクトを有する第2絶縁層と、
前記第1絶縁層と前記第2絶縁層との間に配置された配線層と、
を備え、
前記第1コンタクトと前記第2コンタクトとの間の前記配線層の部分には配線が配置されておらず、
前記第1コンタクトと前記第2コンタクトとの間の距離は、前記第1コンタクト又は前記第2コンタクトと、前記第1絶縁層及び前記第2絶縁層及び前記配線層内の他のコンタクト又は配線との間の距離よりも短い半導体装置。
前記第1コンタクトの端と前記第2コンタクトの端との間の距離が、2つのコンタクト間の距離の中で最短の距離となっている付記1に記載の半導体装置。
前記第1コンタクトと前記第2コンタクトとは、前記配線層を挟んで、少なくとも一部分が重なるように対向している付記1又は2に記載の半導体装置。
前記第1コンタクトは、接地される配線と接続している付記1〜3の何れか一項に記載の半導体装置。
第1配線及び第2配線を有する配線層を備え、
前記第1配線と前記第2配線との間の距離は、前記第1配線又は前記第2配線と、前記配線層内の他の配線との間の距離よりも短く、且つ、前記第1配線及び前記第2配線は回路素子と電気的に接続されない半導体装置。
前記第2配線は、コンタクトを介して、上層の他の配線層に配置された配線に接続される付記5に記載の半導体装置。
前記第1配線は凹部を有し、第2配線は前記凹部内に配置される付記5又は6に記載の半導体装置。
前記第1配線の頂部と、前記第2配線の頂部との間の距離が、2つの配線間の距離の中で最短の距離となっている付記5〜7の何れか一項に記載の半導体装置。
前記第1配線は、接地される配線である付記5〜8の何れか一項に記載の半導体装置。
第1コンタクトを有する第1絶縁層上に配線層を形成するステップと、
前記配線層上に、第2コンタクトを有する第2絶縁層を形成するステップと、
を備え、
前記配線層を形成するステップでは、前記第1コンタクトと前記第2コンタクトとの間に配線を配置しないように、前記配線層を形成し、
前記第2絶縁層を形成するステップでは、前記第1コンタクトと前記第2コンタクトとの間の距離が、前記第1コンタクト又は前記第2コンタクト、前記第1絶縁層及び前記第2絶縁層及び前記配線層内の他のコンタクト又は配線との間の距離よりも短くなるように、前記第2絶縁層を形成する半導体装置の製造方法。
第1配線及び第2配線を有する配線層を形成するステップを備え、
前記第1配線と前記第2配線との間の距離が、前記第1配線又は前記第2配線と、前記配線層内の他の配線との間の距離よりも短くなるように前記第1配線及び前記第2配線を形成し、且つ、前記第1配線及び前記第2配線を回路素子と電気的に接続しないように形成する半導体装置の製造方法。
11 基板
12 素子層
12a、12b、12c 回路素子
13 第1絶縁層
13a コンタクト
14 第1配線層
14a、14b 配線
15 第2絶縁層
15a、15b、15c コンタクト
16 第2配線層
16a、16b 配線
17 第3絶縁層
17a、17b、17c コンタクト
18 第3配線層
18a、18b、18c 配線
19 保護層
20 カバー層
30 イオン銃
31 イオンビーム
40 半導体装置
41 基板
42 素子層
42a、42b、42c 回路素子
43 第1絶縁層
43a コンタクト
44 第1配線層
44a、44b、44c、44d、44e 配線
44f、44g、44h、44i 配線の凸部
45 第2絶縁層
45a、45b、45c コンタクト
46 第2配線層
46a、46b、46c 配線
47 第3絶縁層
47a コンタクト
48 第3配線層
48a、48b、48c 配線
49 保護層
50 カバー層
60 レジスト層
61、62、63 溝
Claims (2)
- 凹部を有する第1配線及び前記凹部内に配置される第2配線を有する配線層を備え、
前記第1配線と前記第2配線との間の距離は、前記第1配線又は前記第2配線と、前記配線層内の他の配線との間の距離よりも短く、且つ、前記第1配線及び前記第2配線は回路素子と電気的に接続されない半導体装置。 - 前記第1配線は、前記第2配線に向かって突出する第1凸部を有し、前記第2配線は、前記第1配線に向かって突出する第2凸部を有し、前記第1凸部と前記第2凸部とは、間隔を空けて対向している請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011131286A JP5703985B2 (ja) | 2011-06-13 | 2011-06-13 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011131286A JP5703985B2 (ja) | 2011-06-13 | 2011-06-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013004577A JP2013004577A (ja) | 2013-01-07 |
JP5703985B2 true JP5703985B2 (ja) | 2015-04-22 |
Family
ID=47672879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011131286A Expired - Fee Related JP5703985B2 (ja) | 2011-06-13 | 2011-06-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5703985B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3592929B2 (ja) * | 1998-04-21 | 2004-11-24 | 日本電信電話株式会社 | 自己破壊型半導体装置 |
JP4570204B2 (ja) * | 2000-05-31 | 2010-10-27 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
DE10111027C1 (de) * | 2001-03-07 | 2002-08-08 | Infineon Technologies Ag | Schaltung für FIB-Sensor |
JP3590034B2 (ja) * | 2002-04-26 | 2004-11-17 | Necエレクトロニクス株式会社 | 半導体容量素子及びその製造方法 |
JP4380212B2 (ja) * | 2003-04-22 | 2009-12-09 | 株式会社デンソー | 半導体集積回路装置 |
JP2006032536A (ja) * | 2004-07-14 | 2006-02-02 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2006100307A (ja) * | 2004-09-28 | 2006-04-13 | Renesas Technology Corp | ダミー配線を配置した半導体装置とダミーパターンの作成方法 |
JP4956919B2 (ja) * | 2005-06-08 | 2012-06-20 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
JP2010034216A (ja) * | 2008-07-28 | 2010-02-12 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
-
2011
- 2011-06-13 JP JP2011131286A patent/JP5703985B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013004577A (ja) | 2013-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4805600B2 (ja) | 半導体装置 | |
KR101083445B1 (ko) | 임베디드 패키지 보안 템퍼 메쉬 | |
US9318694B2 (en) | Methods of forming a magnetic random access memory etch spacer and structures formed thereby | |
US20120256305A1 (en) | Integrated Circuit Package Security Fence | |
US20120199948A1 (en) | Semiconductor chip comprising protection means against a physical attack | |
KR101210474B1 (ko) | 정전기에 강한 센서어레이 | |
US9563802B2 (en) | Fingerprint identification chip with enhanced ESD protection | |
JP5590802B2 (ja) | 基本セルおよび半導体装置 | |
US10181430B2 (en) | Tamper resistant electronic hardware assembly with a non-functional die used as a protective layer | |
KR102503892B1 (ko) | 패키지-온-패키지 타입의 반도체 패키지 및 그 제조방법 | |
CN109791915B (zh) | 电子部件保护环 | |
US10783280B2 (en) | Physical unclonable function (PUF) chip and fabrication method thereof | |
CN101145175A (zh) | 安全保护盒 | |
JP5703985B2 (ja) | 半導体装置 | |
JP2024050842A (ja) | 半導体装置 | |
JP5269111B2 (ja) | 静電気容量検知型指紋読取りセンサ | |
CN109494207B (zh) | 集成电路芯片堆叠 | |
JP5699772B2 (ja) | 半導体装置及びその製造方法 | |
JP5609757B2 (ja) | キャパシタおよび半導体装置 | |
JP4639978B2 (ja) | 静電容量検出装置の製造方法 | |
JP2004266228A (ja) | 多層プリント配線板および多層プリント配線板のパターンレイアウト方法 | |
CN112182667A (zh) | 一种多层金属防护结构、安全芯片及实现芯片防护的方法 | |
JP5748886B2 (ja) | 外部記憶装置 | |
KR20010083778A (ko) | 버티컬 집적 회로 장치 | |
KR20150078887A (ko) | 전자기파 분석 공격에 대한 방어 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141021 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5703985 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |