KR20010083778A - 버티컬 집적 회로 장치 - Google Patents

버티컬 집적 회로 장치 Download PDF

Info

Publication number
KR20010083778A
KR20010083778A KR1020007009608A KR20007009608A KR20010083778A KR 20010083778 A KR20010083778 A KR 20010083778A KR 1020007009608 A KR1020007009608 A KR 1020007009608A KR 20007009608 A KR20007009608 A KR 20007009608A KR 20010083778 A KR20010083778 A KR 20010083778A
Authority
KR
South Korea
Prior art keywords
integrated circuit
control device
circuits
same functionality
integrated
Prior art date
Application number
KR1020007009608A
Other languages
English (en)
Inventor
마르틴 바더
미하엘 스몰라
Original Assignee
추후제출
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 인피니언 테크놀로지스 아게 filed Critical 추후제출
Publication of KR20010083778A publication Critical patent/KR20010083778A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 서로 층층이 배치된 적어도 하나의 제 1 집적 회로 및 제 2 집적 회로를 포함하는 버티컬 집적 회로 장치에 관한 것이다. 상기 2개의 집적 회로에는 동일한 기능성이 형성된다. 동일한 기능성을 가진 회로의 상호 작용을 제어하는 제어 장치가 상기 집적 회로 중 적어도 하나에 제공된다.

Description

버티컬 집적 회로 장치 {VERTICALLY INTEGRATED CIRCUIT SYSTEM}
반도체 기술 및 새로운 기술에서 최근의 제조 공정은 구조물의 소형화를 추구한다. 소형화는 대부분 MOS 트랜지스터의 채널 폭 감소를 기초로 하므로, 하나의 소자에 필요한 면적이 제곱으로 감소된다. 최근에는 이미 0.35 ㎛ 채널 폭 및 그 미만 (0.25 ㎛)의 채널 폭을 가진 구조물이 형성된다. 물론, 앞으로는 0.1 ㎛ 크기의 구조물이 형성될 것이다.
반도체 구조물의 소형화에 따라, 외부 장애의 위험이 소형화에 대한 지수로 커진다. 이러한 외부 장애는 예컨대 양자 역학적으로 검출 가능한 입자에 의해 야기될 수 있다.
입자는 소위 반도체 칩 상의 집적 회로 장치를 둘러싸는 하우징 내로 침투하여 반도체 구조물을 손상시킬 뿐만 아니라, 전자의 생성 또는 전자의 흡수를 야기시킨다. 이로 인해, 반도체 구조물의 지속적인 또는 간헐적인 오동작이 일어날 수 있다. 외부 작용에 의해 야기되는 이러한 오동작의 확률은 항공 우주공학에서 통상적인 바와 같이, 반도체 구조물이 보호 분위기로부터 벗어남에 따라 커진다. 따라서, 상기 입자의 적어도 일정량을 흡수하기 위해, 전자 회로가 일반적으로 금 및은 박막으로 둘러싸여진다.
그러나 소형화의 증가에 따라, 금 및 은 박막에 의한 전술한 케이싱이 충분한 보호를 보장하지 않기 때문에 전술한 "장애 작용"에 의한 위험이 커지는 것을 막을 수 없다. 이러한 위험은 통상의 지상 용도에서도 점점 더 큰 의미를 갖는다.
본 발명은 청구항 제 1항에 따른 버티컬 집적 회로 장치에 관한 것이다.
도 1은 본 발명에 따른 실시예의 횡단면도이다.
본 발명의 목적은 항공 우주 공학에 사용할 때도 확실한 동작을 보장하는 집적 회로 장치를 제공하는 것이다.
상기 목적은 본 발명에 따라 청구항 제 1항에 따른 집적 회로 장치에 의해 달성된다.
본 발명에 따른 버티컬 집적 회로 장치가 제공됨으로써, 동일한 기능성에 의해 적어도 2개의 층층이 놓인 집적 회로, 및 하나의 제어 장치에서 이용될 수 있는 리던던시가 확실한 동작을 위해 사용되고, 높은 안전성를 가진 동작이 보장된다.
청구항 제 2항에 제시된 바와 같은 바람직한 실시예에서는, 제어 장치가 리던던트 기능성의 통계학적 결과를 검출함으로써, 이것이 지지된다. 전술한 장치에 의해, 안전성에 관련된 데이터 처리 프로세스가 제어 장치에 의해 우연히 또는 의도적으로 층층이 놓인 집적 회로로 분할됨으로써, 안전성에 관련된 데이터 또는 프로세스에 대한 허가되지 않은 액세스가 방지된다.
이하, 본 발명의 실시예를 첨부한 도면을 참고로 구체적으로 설명한다.
도면에 도시된 바와 같이, 본 발명에 따라 적어도 2개의 집적 회로가 제공된다. 상기 집적 회로는 2개의 층층이 놓인 반도체 칩(1) 및 (2)상에 형성된다. 반도체 칩(1) 및 (2)은 그 표면 중 하나에 액티브 구역(1a) 또는 (2a)를 포함한다. 상기 액태브 구역에 집적 회로가 통상의 기술로 형성된다. 도시된 회로 장치가 전체적으로 버티컬 집적 회로 장치로 동작하기 위해, 콘택이 제공된다. 콘택은 도 1에 단 하나만이 도시되어 있으나, 필요한 수로 형성될 수 있다. 여기서, 액티브 구역(1a) 또는 (2a)은 층층이 놓인 콘택(1b) 또는 (2b)을 갖는다. 반도체 칩(1)에는 관통구(7)가 형성된다. 상기 관통구가 도전 물질(6)로 채워짐으로써, 콘택(1b) 및 (2b)을 서로 접속시킨다.
2개의 반도체 칩(1) 및 (2)은 그 액티브 구역(1a) 또는 (2a)에서 거의 동일한 기능성을 갖는다. 이것은 하나의 집적 회로의 형태로 형성된다.
2개의 반도체 칩의 액티브 구역 중 적어도 하나에는 도시되지 않은 제어 장치가 부가로 제공된다. 상기 제어 장치는 2개의 반도체 칩(1) 및 (2) 내의 2개의 집적 회로 사이의 상호 작용을 제어한다.
이 경우, 2가지 상이한 프로세스가 있지만, 이 프로세스들은 서로 조합될 수도 있다.
먼저, 제 1 프로세스를 설명한다. 예컨대, 전술한 동일한 기능성을 가진 2개의 반도체 칩에서 데이터 처리 프로세스가 병렬로 이루어지면, 제어 장치는 2개의 병렬로 진행되는 프로세스로부터 통계적인 결과를 검출한다. 입자에 의한 우연한 장애를 전제로 하면, 이것은 높은 확률을 갖는다.
상기 확률은 부가로 2개 이상의 층층이 놓인 반도체 칩에 의해 높아진다.
전술한 바와 같이, 지상에서 입자에 의한 전자 회로의 손상이 매우 큰 의미를 갖기 때문에, 상기 회로 장치가 안전성에 관련된 회로에도 사용될 수 있다. 상기 회로 장치가 예컨대 소위 "칩 카드" 또는 "스마트 카드"내의 특수한 모듈로 또는 상기 회로 장치용 판독 장치 내의 모듈로 사용될 수 있다. 이러한 용도에서는 안전성에 관련한 데이터, 예컨대 키워드가 허가되지 않은 액세스로부터 보다 더 보호된다. 이것은 상기 안전성에 관련한 데이터의 처리 또는 사용이 다른 반도체 칩에 의해 커버된 반도체 칩에서만 이루어짐으로써 달성된다. 이것은 도면에 따라 안전성에 관련된 데이터가 반도체 칩(2)에서만 처리됨으로써 이루어진다.
또한, 구체적으로 도시되지 않은, 집적 회로로서 제 1 또는 제 2 반도체 칩(1) 또는 (2)의 액티브 구역(1a) 또는 (2a)에 배치된 제어 장치가 동일한 기능성을 가진 다른 집적 회로의 동작을 일정한 프로세스에 따라 분할한다. 두 집적 회로의 기능성이 동일하기 때문에, 회로 분석에 의해 어떤 방식으로 프로세스가 반도체 칩(1)에서 또는 반도체 칩(2)에서 이루어지는지를 검출할 수 없다. 오히려, 제어 장치가 랜덤 제어에 의해 예컨대 반도체 칩(1)에서 또는 반도체 칩(2)에서 데이터 처리를 할 수 있다.
이로 인해 집적 회로 중 어떤 것에서 특정 프로세스가 이루어졌는지가 예측될 수 없기 때문에, 처리 데이터의 분석이 매우 어려워진다.

Claims (3)

  1. 서로 층층이 배치된 적어도 하나의 제 1 집적 회로(1, 1a) 및 제 2 집적 회로(2, 2a)를 포함하고, 상기 2개의 집적 회로에 동일한 기능성이 형성되고, 동일한 기능성을 가진 회로들의 상호 작용을 제어하는 제어 장치가 상기 집적 회로 중 적어도 하나에 제공되는 것을 특징으로 하는 버티컬 집적 회로 장치.
  2. 제 1항에 있어서,
    상기 동일한 기능성의 적어도 일부가 동시에 작동되고 제어 장치에 의해 통계적 결과가 검출되는 것을 특징으로 하는 버티컬 집적 회로 장치.
  3. 제 1항 또는 2항에 있어서,
    상기 집적 회로가 데이터 처리를 위해 형성되고 안전성에 관련된 데이터가 다른 집적 회로에 의해 커버되는 집적 회로에서만 처리되는 것을 특징으로 하는 버티컬 집적 회로 장치.
KR1020007009608A 1998-12-30 1999-12-21 버티컬 집적 회로 장치 KR20010083778A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19860817 1998-12-30
DE19860817.9 1998-12-30
PCT/DE1999/004055 WO2000041240A1 (de) 1998-12-30 1999-12-21 Vertikal integrierte schaltungsanordnung

Publications (1)

Publication Number Publication Date
KR20010083778A true KR20010083778A (ko) 2001-09-01

Family

ID=7893178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007009608A KR20010083778A (ko) 1998-12-30 1999-12-21 버티컬 집적 회로 장치

Country Status (6)

Country Link
EP (1) EP1060512A1 (ko)
JP (1) JP2002534808A (ko)
KR (1) KR20010083778A (ko)
CN (1) CN1292151A (ko)
BR (1) BR9908393A (ko)
WO (1) WO2000041240A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106575324A (zh) 2014-04-09 2017-04-19 有限公司Ictk 认证设备及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5588356A (en) * 1978-12-27 1980-07-04 Hitachi Ltd Semiconductor device
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
SG52794A1 (en) * 1990-04-26 1998-09-28 Hitachi Ltd Semiconductor device and method for manufacturing same
WO1994026083A1 (en) * 1993-04-23 1994-11-10 Irvine Sensors Corporation Electronic module comprising a stack of ic chips
EP0732107A3 (en) * 1995-03-16 1997-05-07 Toshiba Kk Screen device for circuit substrate
US5824571A (en) * 1995-12-20 1998-10-20 Intel Corporation Multi-layered contacting for securing integrated circuits

Also Published As

Publication number Publication date
CN1292151A (zh) 2001-04-18
WO2000041240A1 (de) 2000-07-13
EP1060512A1 (de) 2000-12-20
BR9908393A (pt) 2000-10-31
JP2002534808A (ja) 2002-10-15

Similar Documents

Publication Publication Date Title
US7547973B2 (en) Tamper-resistant semiconductor device
US7652363B2 (en) Semiconductor device including an arrangement for detection of tampering
US5877547A (en) Active security device including an electronic memory
US5869869A (en) Microelectronic device with thin film electrostatic discharge protection structure
US5880523A (en) Anti-tamper integrated circuit
US6414884B1 (en) Method and apparatus for securing electronic circuits
US5736777A (en) Method and apparatus for fast self-destruction of a CMOS integrated circuit
US20010045670A1 (en) Semiconductor device
US7655483B2 (en) Electronic device and manufacturing method thereof
US8581251B2 (en) Device for protecting an electronic integrated circuit housing against physical or chemical ingression
KR20110069883A (ko) 적층형 ｉｃ들을 위한 정전기적 방전（ｅｓｄ）실딩
JP4275110B2 (ja) 半導体装置およびｉｃカード
US20010018757A1 (en) Method of layouting semiconductor integrated circuit and apparatus for doing the same
US6919618B2 (en) Shielding device for integrated circuits
JP3549916B2 (ja) 過電圧保護回路
KR20010083778A (ko) 버티컬 집적 회로 장치
JP2520857B2 (ja) 集積半導体回路
KR100382250B1 (ko) 표면이 커버링된 반도체칩
KR100479295B1 (ko) 터미널 비아 퓨즈 윈도우를 통과하는 배선
KR19990008167A (ko) 칩 커버
MXPA00008433A (en) Vertically integrated circuit system
KR20000011188A (ko) 반도체장치
US5731606A (en) Reliable edge cell array design
JP3634596B2 (ja) 半導体装置
JPS63274177A (ja) 半導体装置の保護回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application