KR100382250B1 - 표면이 커버링된 반도체칩 - Google Patents

표면이 커버링된 반도체칩 Download PDF

Info

Publication number
KR100382250B1
KR100382250B1 KR10-1999-0034270A KR19990034270A KR100382250B1 KR 100382250 B1 KR100382250 B1 KR 100382250B1 KR 19990034270 A KR19990034270 A KR 19990034270A KR 100382250 B1 KR100382250 B1 KR 100382250B1
Authority
KR
South Korea
Prior art keywords
lines
semiconductor chip
circuits
wiring plane
wiring
Prior art date
Application number
KR10-1999-0034270A
Other languages
English (en)
Other versions
KR20000017384A (ko
Inventor
로베르트 알링어
볼프강 포크란트
Original Assignee
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR20000017384A publication Critical patent/KR20000017384A/ko
Application granted granted Critical
Publication of KR100382250B1 publication Critical patent/KR100382250B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

본 발명은 표면이 커버링된 반도체칩에 관한 것이다. 적어도 하나의 반도체 기판(1) 층에서 적어도 하나의 그룹으로 배치된 회로(T1, T2) 및 상기 회로(T1, T2) 위의 적어도 하나의 와이어링 평면(3)에서 뻗는 공급 라인 및 신호 라인(Vss, Vdd, SL1, SL2)을 갖는 반도체칩에서는, 적어도 하나의 회로 그룹 위의 적어도 하나의 와이어링 평면(3)에서 공급 라인 및 신호 라인(Vss, Vdd, SL1, SL2)이 최대의 폭을 가짐으로써, 각각 2개의 라인 사이의 간격이 최소가 된다.

Description

표면이 커버링된 반도체칩 {SEMICONDUCTOR CHIP WITH SURFACE COVERING}
본 발명은, 적어도 하나의 반도체 기판층에 실현되고 적어도 하나의 그룹으로 배치된 회로, 및 상기 회로 위의 적어도 하나의 와이어링(wiring) 평면에서 뻗는 공급 라인 및 신호 라인을 갖는 반도체칩에 관한 것이다.
상기와 같은 반도체칩은 EP 0 378 306 A2에 공지되어 있다. 상기 문서에 공지된 반도체칩에서 제 1 회로 그룹은 안전하게 보호된 영역에 배치되고, 제 2 회로 그룹은 안전하게 보호되지 않은 영역에 배치된다. 제 1 영역의 보호는 공지된 반도체칩에서 제 1 회로 그룹의 와이어링 평면에 배치된 도전층에 의해 이루어진다. 상기 도전층은 회로 그룹과 전기적으로 접속되고, 상기 회로 그룹의 정상적인 기능은 손상되지 않은(intact) 층에서만 발휘된다.
상기 반도체칩에서 제 1 회로 그룹은 마이크로 프로세서, 그리고 메모리 및 전송 로직 회로와 같은 해당 주변 회로를 포함한다. 상기 메모리에는 특히 비밀 정보가 존재할 수 있다. 마이크로 프로세서가 안전 관련 기능에 매우 적합한 특수 구조를 가지는 것도 생각할 수 있다. 완전성이 지속적으로 체크되는 도전층에 의해, 회로의 작동 동안 예를 들어 래스터 전자 현미경을 이용한 검사가 억제된다.
상기 도전층은 물론 반도체칩의 제조시 추가 공정 단계를 필요로 한다. 이 외에도 도전층의 완전함을 검사하기 위한 상응하는 평가 회로가 필요하다.
본 발명의 목적은 상기와 같은 단점이 없는 반도체칩을 제공하는 것, 즉, 광학 및 전자 광학 검사로부터 반도체칩 표면을 보호하는 것이다.
상기 목적은 청구항 제 1 항에 따라, 상기와 같은 반도체칩의 적어도 하나의 회로 그룹 위에 있는 적어도 하나의 와이어링 평면에서 공급 라인 및 신호 라인이 가능한 최대의 폭을 가져서, 2개 라인 사이의 간격이 각각 와이어링이 가능한 최소 간격의 최대 약 2배가 됨으로써 달성된다. 바람직한 실시예에서는 2개 라인 사이의 간격이 와이어링이 가능한 최소 간격과 일치한다.
실제로, 이 경우에는, 각각의 라인 길이 중에서 가장 큰 부분을 따라 측정한 라인 사이의 간격이 최소 간격이거나 최소 간격보다 최대 2배인 것을 의미한다. 이러한 작은 간격으로 인해, 한편으로 칩 표면이 어떠한 경우라도 필요한 도전 와이어링층에 의해 거의 완전히 커버링되고 광학 및 전자 광학 검사로부터 보호된다. 다른 한편으로, 광학적 표면 검사를 실행하기 위해 큰 면에 걸쳐 라인을 제거함으로써, 추가 검사기 회로 없이는 회로가 더 이상 작동하지 않게 된다.
예를 들어 회로 부분을 분리하기 위해 라인을 점 형태로 제거하는 것은 불가능하다. 왜냐 하면, 작은 간격으로 인해 인접한 라인이 용접될 수 있기 때문이다.
라인의 가공은 반도체칩의 형태(topology) 설계 시 이루어진다. 이 경우에는 먼저, 기판에 대한 접지의 가급적 우수한 용량성 커플링을 보장하기 위해서 및 나머지 신호 라인들 상호간의 최소 커플링 시에 낮은 저항의 전압 공급을 보장하기 위해서, 접지 라인이 가능한 넓게 형성된다. 다음 단계에서 공급 전압 라인이 확대된다. 신호 라인 상호간에 커플링이 가급적 적게 이루어지도록 하기 위해, 마지막에 비로소 신호 라인이 확대된다.
적어도 하나의 와이어링 평면에 있는 라인을 본 발명에 따라 확대하는 것은, 적어도 비밀 코드용 또는 특수 암호화 회로용 메모리와 같이 안전이 중요한 회로 부품에 의해 이루어진다. 그러나, 안전과 관련된 회로 부분이 어디에 있는지에 대한 정보를 가상 칩입자에게 제공하지 않기 위해, 전체 표면의 라인을 확대하는 것은 장점이 된다.
다수의 와이어링 평면이 존재하는 경우에는, 상이한 와이어링 평면에 있는 다양한 회로 그룹을 커버링하는 것이 가능하며, 이 경우에는 또한 중첩 커버링이 이루어질 수 있다. 그 밖에 와이어링 평면이 다수인 경우에, 추가 비용 없이 커버링을 여러번 완전하게 실행할 수도 있다.
도 1은 반도체칩의 회로 평면 및 와이어링 평면의 기본적인 횡단면도.
도 2는 선행 기술에 따른 와이어링 평면으로 이루어진 섹션을 도시함.
도 3은 본 발명에 따른 와이어링 평면의 동일 섹션을 도시함.
*도면의 주요 부분에 대한 부호의 설명*
1: 반도체 기판 2: 절연층
3: 와이어링 평면 4: 패시베이션층
S1, S2: 소스 영역 D1, D2: 드레인 영역
G1, G2: 게이트 전극 SL1, SL2: 신호 라인
Vss: 접지 라인 Vdd: 공급 전압 라인
T: 트랜지스터
첨부한 도면을 참고로 본 발명의 실시예를 자세히 살펴보면 하기와 같다.
도 1에 따른 횡단면도는 CMOS-인버터가 회로예로서 구현된 p-도전성 반도체 기판(1)을 도시한다. 상기 CMOS-인버터는 n-채널-트랜지스터(T1) 및 p-채널-트랜지스터(T2)로 형성된다.
반도체 기판(1)의 액티브층 위에는 대부분 실리콘 산화물로 형성된 절연층(2)이 배치된다. 상기 절연층(2) 위에는 와이어링 평면(3)이 배치된다. 상기 와이어링 평면(3)은 접지 라인(Vss), 공급 전압 라인(Vdd) 및 신호 라인(SL1, SL2)으로 이루어진다. CMOS-인버터를 실현하기 위해 n-채널-트랜지스터(T1)의 소스 영역(S1)이 절연층(2)을 관통하여 접지 라인(Vss)과 접속된다. n-채널-트랜지스터(T1)의 드레인 영역(D1) 및 p-채널-트랜지스터(T2)의 드레인 영역(D2)은 절연층(2)을 관통하여 신호 라인(SL1)과 접속된다. p-채널-트랜지스터(T2)의 소스 영역(S2)은 공급 전압 라인(Vdd)과 접속된다. 절연층(2)에는 신호 라인(SL2)과 접속된 게이트 전극(G1, G2)이 배치된다. 와이어링 평면(3) 위에는 통상적으로 패시베이션층(4) 형태의 추가 보호층이 배치된다. 도 1에는 단 하나의 액티브층 및 하나의 와이어링 평면(3)만이 도시되어 있지만, 본 발명은 액티브층 및/또는 와이어링층이 다수인 경우에도 동일하게 실현될 수 있다.
도 2는 선행 기술에 따른 와이어링 평면의 단면을 도시한다. 도시된 바와 같이, 라인 사이에는 많은 갭(gap)이 있어서, 경우에 따라서는 그 아래에 위치하는 광학 경로 상의 회로 구조를 확인할 수 있다.
이와 반대로 도 3은 본 발명에 따른 와이어링 평면을 도시하며, 이 경우 모든 라인은 그들 사이에 와이어링이 가능한 최소 간격이 형성될 정도로 넓어진다. 그 결과, 한편으로는 와이어링 평면 아래의 회로 구조의 광학적 검사가 더 이상 불가능하고, 다른 한편으로 도체를 제거하려 할 때, 개별 도체가 용접되어 단락이 발생한다. 도체의 완전한 제거는 그 아래에 위치하는 회로의 기능을 방해한다.
본 발명에 의해, 적어도 하나의 반도체 기판(1) 층에서 적어도 하나의 그룹으로 배치된 회로(T1, T2) 및 상기 회로(T1, T2) 위의 적어도 하나의 와이어링 평면(3)에서 뻗는 공급 라인 및 신호 라인(Vss, Vdd, SL1, SL2)을 갖는 반도체칩에서, 적어도 하나의 회로 그룹 위의 적어도 하나의 와이어링 평면(3)에 공급 라인 및 신호 라인(Vss, Vdd, SL1, SL2)은 최대의 폭을 가져서, 각각 2개의 라인 사이의 간격이 최소가 된다.

Claims (2)

  1. 반도체 기판(1)의 적어도 하나의 층에서 실현되고 적어도 하나의 그룹으로 배치된 회로(T1, T2), 및 상기 회로(T1, T2) 위의 적어도 하나의 와이어링 평면(3)에서 뻗는 공급 라인 및 신호 라인(Vss, Vdd, SL1, SL2)을 갖는 반도체칩에 있어서,
    적어도 하나의 회로 그룹 위의 적어도 하나의 와이어링 평면(3)에서 공급 라인 및 신호 라인(Vss, Vdd, SL1, SL2)이 가능한 큰 폭을 가짐으로써, 각각 2개의 라인 사이의 간격이 와이어링이 가능한 최소 간격의 최대 약 2배인 것을 특징으로 하는 반도체칩.
  2. 제 1 항에 있어서,
    상기 2개의 라인 사이의 간격이 와이어링이 가능한 최소 간격과 대략적으로 일치하도록, 라인(Vss, Vdd, SL1, SL2)의 폭이 설정되는 것을 특징으로 하는 반도체칩.
KR10-1999-0034270A 1998-08-19 1999-08-19 표면이 커버링된 반도체칩 KR100382250B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP98115621A EP0981162B1 (de) 1998-08-19 1998-08-19 Halbleiterchip mit Oberflächenabdeckung gegen optische Untersuchung der Schaltungsstruktur
EP98115621.9 1998-08-19

Publications (2)

Publication Number Publication Date
KR20000017384A KR20000017384A (ko) 2000-03-25
KR100382250B1 true KR100382250B1 (ko) 2003-05-01

Family

ID=8232485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0034270A KR100382250B1 (ko) 1998-08-19 1999-08-19 표면이 커버링된 반도체칩

Country Status (9)

Country Link
US (1) US6392259B1 (ko)
EP (1) EP0981162B1 (ko)
JP (1) JP3728389B2 (ko)
KR (1) KR100382250B1 (ko)
CN (1) CN1165992C (ko)
AT (1) ATE356436T1 (ko)
BR (1) BR9903781A (ko)
DE (1) DE59813938D1 (ko)
UA (1) UA58535C2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10106836B4 (de) 2001-02-14 2009-01-22 Infineon Technologies Ag Integrierte Schaltungsanordnung aus einem flächigen Substrat
JP4758621B2 (ja) 2003-08-28 2011-08-31 パナソニック株式会社 基本セル、端部セル、配線形状、配線方法、シールド線の配線構造
DE102004015546B4 (de) * 2004-03-30 2011-05-12 Infineon Technologies Ag Halbleiterchip mit integrierter Schaltung und Verfahren zum Sichern einer integrierten Halbleiterschaltung
KR100665574B1 (ko) * 2004-12-14 2007-01-09 남유근 링형상 히터 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7413264A (nl) * 1974-10-09 1976-04-13 Philips Nv Geintegreerde schakeling.
FR2471051A1 (fr) * 1979-11-30 1981-06-12 Dassault Electronique Circuit integre a transistors mos protege contre l'analyse et carte comprenant un tel circuit
US4933898A (en) * 1989-01-12 1990-06-12 General Instrument Corporation Secure integrated circuit chip with conductive shield
WO1996016445A1 (en) * 1994-11-23 1996-05-30 Motorola Ltd. Integrated circuit structure with security feature
US5783846A (en) * 1995-09-22 1998-07-21 Hughes Electronics Corporation Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering

Also Published As

Publication number Publication date
JP2000101030A (ja) 2000-04-07
US6392259B1 (en) 2002-05-21
ATE356436T1 (de) 2007-03-15
DE59813938D1 (de) 2007-04-19
UA58535C2 (uk) 2003-08-15
EP0981162B1 (de) 2007-03-07
CN1245351A (zh) 2000-02-23
KR20000017384A (ko) 2000-03-25
BR9903781A (pt) 2000-09-05
EP0981162A1 (de) 2000-02-23
CN1165992C (zh) 2004-09-08
JP3728389B2 (ja) 2005-12-21

Similar Documents

Publication Publication Date Title
KR100515555B1 (ko) 분석으로부터 보호되는 집적 회로 장치 및 그 회로 장치의제조 방법
US5426323A (en) Integrated semiconductor circuit with ESD protection
US20040017217A1 (en) Semiconductor device having test element groups
KR0134285B1 (ko) 반도체 장치를 전압 서지(voltage surge)로부터 보호하는 보호 회로
KR100197989B1 (ko) 정전기 보호회로를 구비한 반도체장치
KR100325190B1 (ko) 반도체집적회로
KR100396064B1 (ko) 표면 코팅부를 갖는 반도체 칩
KR100382250B1 (ko) 표면이 커버링된 반도체칩
US20060187733A1 (en) Semiconductor device
JP2004319846A (ja) 入力保護回路
KR19990082960A (ko) 반도체 집적회로
KR19990037386A (ko) 반도체 집적 회로
JPH06291257A (ja) 過電圧保護回路
KR100523504B1 (ko) 반도체 집적 회로 장치, 실장 기판 장치 및 실장 기판장치의 배선 절단 방법
JP2000332206A (ja) 半導体集積回路装置
US4959708A (en) MOS integrated circuit with vertical shield
US6169312B1 (en) Static protection circuit for use in a semiconductor integrated circuit device
KR20060046082A (ko) 반도체장치
KR100861294B1 (ko) 반도체 회로용 정전기 보호소자
KR101279186B1 (ko) 반도체 장치
MXPA99007633A (es) Chip semiconductor con cubierta de superficie
KR20000043832A (ko) 반도체 메모리의 퓨즈 구조
KR20000003590A (ko) Esd소자가 구비된 반도체장치
US10026355B1 (en) Display device and peripheral circuit structure thereof
KR19990083158A (ko) 고전위 전하를 분할하기 위해 전원선 전도체들의 종단부에 위치하는 보호 소자들을 갖는 집적 회로 칩

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130405

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140404

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160408

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170407

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee