MXPA99007633A - Chip semiconductor con cubierta de superficie - Google Patents

Abstract

Chip semiconductor con circuitos (T1, T2) realizados en cuando menos una capa de un sustrato semiconductor (1), dispuestos en cuando menos un grupo y con líneas de suministro y de señal (Vss, Vdd, SL1, SL2) que se extienden en cuando menos un plano de cableado (3) sobre los circuitos (T1, T2), en el cual en cuando menos un plano de cableado (3), a través de cuando menos un grupo de circuito, las líneas de suministro y de señal (Vss, Vdd, SL1, SL2) tienen un ancho máximo, de manera que la distancia entre respectivamente dos líneas es mínima.

Description

CHIP SEMICONDUCTOR CON CUBIERTA DE SUPERFICIE CAMPO DE LA INVENCIÓN La invención se refiere a un chip semiconductor con un circuito realizado en cuando menos una capa de un substrato semiconductor, dispuesto en cuando menos un grupo y con líneas de suministro y de señal que se extienden en cuando menos un plano de cableado .

ANTECEDENTES DE LA INVENCIÓN Un chip semiconductor de este tipo se conoce por la Patente Europea 0 378 306 A2. En dicho chip semiconductor, un primer grupo de circuito está dispuesto en una zona asegurada y un segundo grupo de circuito, en una zona no asegurada. En el chip semiconductor conocido, el seguro de la primera zona se efectúa mediante una capa conductora, la cual está dispuesta sobre el plano de cableado del primer grupo de circuito. Esta capa conductora está conectada eléctricamente con el grupo de circuito, dándose un debido funcionamiento del mismo únicamente con una capa intacta. El primer grupo de circuito incluye en este caso un microprocesador, así como circuitos periféricos correspondientes, como memorias y un circuito de lógica de transferencia. En las memorias pueden almacenarse en especial informaciones confidenciales. También es concebible que el microprocesador posea una estructura particular, la cual sea especialmente adecuada para funciones relevantes en cuanto a la seguridad. Mediante la capa conductora, cuya integridad se revisa constantemente, se evita un espionaje mediante, por ejemplo, un microscopio electrónico de barrido, durante la operación del circuito. Sin embargo, esta capa conductora requiere un paso adicional en el procedimiento para la fabricación del chip semiconductor. Además, se necesitan circuitos de evaluación correspondientes para la detección de la integridad de la capa conductora.

OBJETIVOS Y VENTAJAS DE LA INVENCIÓN Por ello, el objetivo de la invención es proporcionar un chip semiconductor, en el cual no se presente esta desventaja. El objetivo se logra de conformidad con la reivindicación 1, cuando en un chip semiconductor del tipo, en cuando menos un plano de cableado, a través de cuando menos un grupo de circuito, las líneas de suministro y de señal tienen un ancho lo mayor posible, de manera que la distancia entre dos líneas sea máximo de alrededor del doble de la distancia mínima realizable conforme al correspondiente estado de una generación de tecnología. En una modalidad ventajosa, la distancia entre dos líneas es esencialmente la distancia mínima realizable conforme al correspondiente estado de una generación de tecnología. Lo anterior implica básicamente que la distancia entre dos líneas a lo largo de la mayor parte de las correspondientes longitudes de línea, es mínima o máximo el doble de lo mínimo. Mediante esta pequeña distancia, por un lado, la superficie del chip está cubierta casi por completo por la capa de cableado conductora que se requiere de cualquier forma, y se encuentra protegida contra una inspección óptica y también electroóptica. Por otro lado, el retirar en gran superficie las líneas para poder efectuar una inspección superficial óptica, produciría que los circuitos eléctricos ya no funcionen, sin que sean necesarios otros circuitos de detección. El retirar sólo puntualmente las líneas, por ejemplo para separar partes del circuito, no es posible, ya que gracias a la pequeña distancia ocurriría un soldado de las líneas contiguas. El ensanchamiento de las líneas se efectúa en el diseño de la topología del chip semiconductor. En él, se diseñan primero las líneas a tierra lo más anchas posible, para garantizar un acoplamiento capacitivo lo mejor posible de la tierra al substrato, así como para asegurar un suministro de tensión de bajos ohms con un acoplamiento mínimo de las demás líneas de señal entre sí. En el siguiente paso, se ensanchan las líneas de tensión de suministro. Apenas al final, se ensanchan las líneas de señal, para garantizar un acoplamiento lo menor posible de las mismas entre sí. El ensanchamiento de las líneas de conformidad con la invención en cuando menos un plano de cableado, se lleva a cabo sobre partes del circuito críticas para la seguridad, como memorias para códigos confidenciales o circuitos especiales de codificación. Sin embargo, es ventajoso ensanchar las líneas de toda la superficie, para no dar ningún indicio a los intrusos sobre la ubicación de partes del circuito relevantes para la seguridad. En caso de que existan varios planos de cableado, es posible cubrir diversos grupos de circuito en diversos planos de cableado, pudiendo ocurrir también sobreposiciones de la cubierta. Además, en varios planos de cableado es posible prever sin trabajo adicional varias cubiertas completas .

BREVE DESCRIPCIÓN DE LOS DIBUJOS A continuación, la invención se ilustra más detalladamente mediante un ejemplo de realización, con la ayuda de las figuras. Muestran: La Figura 1, una sección transversal básica con un plano de circuito y cableado de un chip semiconductor. La Figura 2, una sección de un plano de cableado conforme al estado de la técnica. Y la Figura 3, la misma sección de un plano de cableado conforme a la invención.

DESCRIPCIÓN DETALLADA DE LA INVENCIÓN La sección transversal conforme a la Figura 1 muestra un substrato semiconductor conductor p 1 en el que, como ejemplo de circuito, se realizó un inversor CMOS. Éste está conformado por un transistor de n canales TI y un transistor de p canales T2. Sobre la capa activa del substrato semiconductor 1 está dispuesta una capa aislante 2, la cual está hecha por lo general de óxido de silicio. Sobre esta capa aislante 2 está dispuesto un plano de cableado 3. Éste consta de líneas a tierra Vss, líneas de tensión de suministro Vdd así como líneas de señal SL1, SL2. Para la realización del inversor CMOS, la zona de fuente Sl del transistor de n canales TI, a través de la capa aislante 2, está conectada con la línea a tierra Vss. Tanto la zona de dren Dl del transistor de n canales TI como la zona de dren D2 del transistor de p canales T2 , están conectadas a través de la capa aislante 2 con la línea de señal SL1. La zona de fuente S2 del transistor de p canales T2 está conectada con la línea de tensión de suministro Vdd. En la capa aislante 2 se disponen electrodos de compuerta Gl y G2 , los cuales están conectados con una línea de señal SL2. Normalmente, sobre el plano de cableado 3 se dispone una capa protectora adicional en forma de una capa de pasivación 4. Aunque en la Figura 1 se muestra únicamente una capa activa y un plano de cableado 3, la invención se puede realizar de igual manera en el caso de varias capas activas y/o varios planos de cableado. En la Figura 2 se muestra una sección de un plano de cableado conforme al estado de la técnica. Como se puede observar, entre las líneas existen huecos considerables, de modo que, dadas las circunstancias, la estructura de circuito que se encuentra debajo se puede inspeccionar con métodos ópticos . En cambio, la Figura 3 muestra un plano de cableado de conformidad con la invención, en el cual todas las líneas se han ensanchado tanto, que entre ellas existe una distancia mínima realizable conforme al correspondiente estado de una generación de tecnología. De esta manera, por un lado, ya no es posible la inspección óptica de la estructura del circuito debajo del plano de cableado, y por el otro, al intentar retirar las líneas, ocurre un soldado de las mismas, de modo que se forman cortos circuitos. El retirar por completo las líneas haría que el circuito que se encuentra debajo ya no funcione.

Claims (2)

NOVEDAD DE LA INVENCIÓN Habiendo descrito la invención que antecede, se considera como una novedad, y por lo tanto, se reclama como propiedad lo contenido en las siguientes : REIVINDICACIONES

1. Un chip semiconductor con circuitos (TI, T2) realizados en cuando menos una capa de un substrato semiconductor (1) , dispuestos en cuando menos un grupo y con líneas de suministro y de señal (Vss, Vdd, SL1, SL2) que se extienden en cuando menos un plano de cableado (3) sobre los circuitos (TI, T2) , caracterizado porque en cuando menos un plano de cableado (3) , a través de cuando menos un grupo de circuito, las líneas de suministro y de señal (Vss, Vdd, SL1, SL2) tienen un ancho lo mayor posible, de manera que la distancia entre respectivamente dos líneas sea máximo de alrededor del doble de la distancia mínima realizable conforme al correspondiente estado de una generación de tecnología .

2. Un chip semiconductor de conformidad con lo reclamado en la reivindicación 1, caracterizado porque el ancho de las líneas (Vss, Vdd, SL1, SL2) tiene tales dimensiones, que la distancia entre dos líneas es esencialmente de alrededor de la distancia mínima realizable conforme al correspondiente estado de una generación de tecnología .