KR20070088051A - 반도체 회로용 정전기 보호소자 - Google Patents

반도체 회로용 정전기 보호소자 Download PDF

Info

Publication number
KR20070088051A
KR20070088051A KR1020060018181A KR20060018181A KR20070088051A KR 20070088051 A KR20070088051 A KR 20070088051A KR 1020060018181 A KR1020060018181 A KR 1020060018181A KR 20060018181 A KR20060018181 A KR 20060018181A KR 20070088051 A KR20070088051 A KR 20070088051A
Authority
KR
South Korea
Prior art keywords
diffusion region
conductive diffusion
protection device
electrostatic protection
pad
Prior art date
Application number
KR1020060018181A
Other languages
English (en)
Other versions
KR100861294B1 (ko
Inventor
김장후
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060018181A priority Critical patent/KR100861294B1/ko
Priority to US11/678,121 priority patent/US20070200140A1/en
Publication of KR20070088051A publication Critical patent/KR20070088051A/ko
Application granted granted Critical
Publication of KR100861294B1 publication Critical patent/KR100861294B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28C—PREPARING CLAY; PRODUCING MIXTURES CONTAINING CLAY OR CEMENTITIOUS MATERIAL, e.g. PLASTER
    • B28C5/00—Apparatus or methods for producing mixtures of cement with other substances, e.g. slurries, mortars, porous or fibrous compositions
    • B28C5/42—Apparatus specially adapted for being mounted on vehicles with provision for mixing during transport
    • B28C5/4203—Details; Accessories
    • B28C5/4234—Charge or discharge systems therefor
    • B28C5/4244—Discharging; Concrete conveyor means, chutes or spouts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28C—PREPARING CLAY; PRODUCING MIXTURES CONTAINING CLAY OR CEMENTITIOUS MATERIAL, e.g. PLASTER
    • B28C5/00—Apparatus or methods for producing mixtures of cement with other substances, e.g. slurries, mortars, porous or fibrous compositions
    • B28C5/08—Apparatus or methods for producing mixtures of cement with other substances, e.g. slurries, mortars, porous or fibrous compositions using driven mechanical means affecting the mixing
    • B28C5/0806—Details; Accessories
    • B28C5/0812—Drum mixer cover, e.g. lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28C—PREPARING CLAY; PRODUCING MIXTURES CONTAINING CLAY OR CEMENTITIOUS MATERIAL, e.g. PLASTER
    • B28C5/00—Apparatus or methods for producing mixtures of cement with other substances, e.g. slurries, mortars, porous or fibrous compositions
    • B28C5/08—Apparatus or methods for producing mixtures of cement with other substances, e.g. slurries, mortars, porous or fibrous compositions using driven mechanical means affecting the mixing
    • B28C5/0806—Details; Accessories
    • B28C5/0818—Charging or discharging gates or chutes; Sealing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Structural Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 회로용 정전기 보호소자를 개시한다. 개시된 본 발명에 따른 반도체 회로용 정전기 보호소자는, 패드로 유입되는 정전기로부터 내부회로를 보호하는 정전기 보호소자로서, 제1도전형의 반도체 기판과, 상기 기판 표면 내에 도트(dot) 타입으로 규칙적으로 형성된 수 개의 제2도전형 확산영역과, 상기 제2도전형 확산영역 각각을 둘러싸도록 기판 표면 내에 형성된 소자분리막과, 상기 제2도전형 확산영역 및 소자분리막 이외의 기판 표면 내에 형성된 제1도전형 확산영역과, 상기 제1도전형 확산영역과 다수의 지점에서 콘택되도록 형성된 제1배선과, 상기 제2도전형 확산영역과 다수의 지점에서 콘택되며 패드와 연결되도록 형성된 제2배선을 포함하는 것을 특징으로 한다.

Description

반도체 회로용 정전기 보호소자{Electrostatic protection device for semiconductor circuit}
도 1은 종래의 반도체 회로용 정전기 보호소자의 회로도.
도 2는 종래 기술에 따른 다이오드로 구성된 반도체 회로용 정전기 보호소자의 레이아웃도.
도 3은 본 발명에 따른 다이오드로 구성된 반도체 회로용 정전기 보호소자의 레이아웃도.
* 도면의 주요 부분에 대한 부호의 설명 *
300 : 반도체 기판 310 : 소자분리막
320 : 제2도전형 확산영역 325 : 제2콘택
330 : 제2도전형 확산영역 335 : 제1콘택
PAD : 패드 VCC : 전원전압공급선
VSS : 접지선
본 발명은 반도체 회로용 정전기 보호소자에 관한 것으로, 보다 상세하게는, 입력 캐패시턴스를 낮출 수 있는 반도체 회로용 정전기 보호소자에 관한 것이다.
주지된 바와 같이, 대전된 인체나 기계에 반도체 집적회로(IC)가 접촉하면, 상기 인체나 기계에 대전되어 있던 정전기(Static electricity)가 집적회로의 외부 핀을 통해 패드(PAD)를 거쳐 반도체 내부로 방전(Discharge)되면서 큰 에너지를 가진 과도전류가 반도체 내부회로에 큰 손상을 가할 수 있다. 반대로, 반도체 집적회로 내부에 대전되어 있던 정전기가 인체나 기계와의 접촉으로 인해 인체 또는 기계를 통해 흘러나오면서 반도체 내부회로에 손상을 입히기도 한다.
이에, 대부분의 반도체 집적회로는 상기한 손상으로부터 주요 회로를 보호하기 위해서, 도 1에 도시된 바와 같이, 패드(PAD)와 반도체 내부회로 사이에 정전기 보호소자를 설치하고 있다. 상기 정전기 보호소자는 패드(PAD)에 인가된 정전기를 접지선(VSS) 또는 전원전압공급선(VCC)으로 우회시킴으로써, 내부회로를 보호하게 된다.
상기 정전기 보호소자로서는 일반적으로 MOS 트랜지스터 소자가 사용되었으나, 종래의 MOS 트랜지스터는 확산영역의 면적이 크므로 입력 캐패시턴스를 증가시키는 문제가 있기 때문에, 최근에는 상기 MOS 트랜지스터 보다 전류 구동력(current drivability)이 좋고 확산영역의 면적을 작게 할 수 있는 다이오드(Diode)를 정전기 보호소자로 적용하고 있다.
이하에서는 도 2를 참조하여 종래 기술에 따른 다이오드로 구성된 정전기 보호소자를 설명하도록 한다.
도 2는 다이오드로 구성된 정전기 보호소자의 레이아웃도로서, 이를 참조하 면, 종래의 다이오드로 구성된 정전기 보호소자는 제1도전형 반도체 기판(100) 표면 내에 서로 이격하여 평행하게 형성된 바(bar) 타입의 수 개의 제2도전형 확산영역(120)들과, 상기 제2도전형 확산영역(120)을 둘러싸도록 형성된 소자분리막(110)과, 상기 소자분리막(110) 외측의 기판(100) 표면 내에 형성된 제1도전형 확산영역(130)으로 구성된다. 여기서, 상기 제1도전형 확산영역(130)들은 제1배선(미도시)에 의해 접지선(VSS) 또는 전원전압공급선(VCC)에 연결되고, 상기 제2도전형 확산영역(120)들은 제2금속배선(미도시)에 의해 패드(PAD)에 연결된다.
미설명된 도면부호 135는 상기 제1도전형 확산영역(130) 상에 형성되어 제1배선(미도시)과 연결되는 제1콘택을, 그리고, 125는 상기 제2도전형 확산영역(120) 상에 형성되어 제2배선(미도시)과 연결되는 제2콘택을 각각 나타낸다.
상기와 같이 다이오드를 정전기 보호소자로 적용하는 경우, MOS 트랜지스터를 정전기 보호소자로 적용한 경우와 비교하여 신호가 입출력될 때 발생하는 캐패시턴스가 낮아지므로, 신호 전달 속도가 증가되고 신호 보전성(signal integrity)이 개선된다.
그러나, 다이오드를 정전기 보호소자로 사용하더라도 입력 캐패시턴스를 낮추는데는 한계가 있기 때문에, 반도체 소자의 고집적화가 진행됨에 따라 칩(Chip)의 동작 주파수가 증가함과 아울러 정전기 보호소자의 캐패시턴스가 커져 반도체 소자의 고속동작이 방해를 받는다는 문제점이 발생한다. 이것는 반도체 소자가 고집적화되더라도 정전기 보호소자의 크기는 감소시키기 어렵기 때문에, 정전기 보호소자에 기인하는 기생 캐패시턴스가 전체 입력 캐패시턴스에서 차지하는 비중이 매 우 커지기 때문이다. 그러므로, 소자의 고속동작화를 위해서는 정전기 보호소자의 캐패시턴스를 감소시키는 것이 필수적이다.
보다 자세하게, 도 2와 같은 구조를 갖는 다이오드로 구성된 정전기 보호소자의 입력 캐패시턴스는 패드(PAD)에 연결된 제2도전형 확산영역(120)의 면적에 비례한다. 그러므로, 정전기 보호소자에 기인하는 캐패시턴스 증가 문제를 개선하기 위해서는 패드(PAD)에 연결되어 있는 제2도전형 확산영역(120)의 면적을 감소시켜야 한다. 그러나, 도 2와 같은 구조에서는 제2도전형 확산영역(120)의 면적을 감소시키면 제2도전형 확산영역(120)의 유효(effective) 둘레 길이(perimeter) 또한 축소되어 전류 구동 능력이 저하되고 정전기 보호 특성이 열화된다는 문제점이 발생한다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 정전기 보호소자의 특성이 열화되는 문제점이 없이 입력 캐패시턴스를 낮출 수 있어서 고속동작에 유리한 다이오드로 구성된 반도체 회로용 정전기 보호소자를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 회로용 정전기 보호소자는, 패드로 유입되는 정전기로부터 내부회로를 보호하는 정전기 보호소자로서, 제1도전형의 반도체 기판; 상기 기판 표면 내에 도트(dot) 타입으로 규칙적으로 형성된 수 개의 제2도전형 확산영역; 상기 제2도전형 확산영역 각각을 둘러싸도록 기 판 표면 내에 형성된 소자분리막; 상기 제2도전형 확산영역 및 소자분리막 이외의 기판 표면 내에 형성된 제1도전형 확산영역; 상기 제1도전형 확산영역과 다수의 지점에서 콘택되도록 형성된 제1배선; 및 상기 제2도전형 확산영역과 다수의 지점에서 콘택되며 패드와 연결되도록 형성된 제2배선;을 포함하는 것을 특징으로 한다.
여기서, 상기 제2도전형 확산영역은 모서리의 각도가 적어도 90°보다 큰 다각형이다.
상기 제2도전형 확산영역은 팔각형이다.
상기 제2도전형 확산영역은 폭방향으로 인접한 제2도전형 확산영역과의 거리가 상기 제2도전형 확산영역의 폭 보다 좁다.
상기 제1배선은 접지선(VSS) 또는 전원전압공급선(VCC)과 연결된다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 3은 본 발명의 실시예에 따른 반도체 회로용 정전기 보호소자를 설명하기 위한 레이아웃도로이다.
본 발명에 따른 다이오드로 구성된 반도체 회로용 정전기 보호소자는, 도 3에 도시된 바와 같이, 제1도전형의 반도체 기판(300)과, 상기 기판(300) 표면 내에 도트(dot) 타입으로 규칙적으로 형성된 수 개의 제2도전형 확산영역(320)과, 상기 제2도전형 확산영역(320) 각각을 둘러싸도록 기판 표면 내에 형성된 소자분리막(310)과, 상기 제2도전형 확산영역(320) 및 소자분리막(310) 이외의 기판(300) 표 면 내에 형성된 제1도전형 확산영역(330)과, 상기 제1도전형 확산영역(330)과 다수의 지점에서 콘택되며 접지선(VSS) 또는 전원전압공급선(VCC)에 연결되도록 형성된 제1배선(미도시) 및 상기 제2도전형 확산영역(320)과 다수의 지점에서 콘택되며 패드(PAD)와 연결되도록 형성된 제2배선(미도시)으로 구성된다.
여기서, 상기 제2도전형 확산영역(320)은 모서리의 각도가 적어도 90°보다 큰 다각형, 예컨대, 팔각형으로 형성한다.
그리고, 상기 제2도전형 확산영역(320)은 폭방향(Y축 방향)으로 인접한 제2도전형 확산영역(320)과의 거리가 상기 제2도전형 확산영역(320)의 폭 보다 좁아지도록 형성한다.
또한, 상기 제1배선(미도시)과 제2배선(미도시)은 서로 다른 층(layer)에 형성된다.
미설명된 도면부호 335는 상기 제1도전형 확산영역(330) 상에 형성되어 제1배선(미도시)과 연결되는 제1콘택을, 그리고, 325는 상기 제2도전형 확산영역(320) 상에 형성되어 제2배선(미도시)과 연결되는 제2콘택을 각각 나타낸다.
이와 같이, 본 발명은 패드(PAD)에 연결되는 제2도전형 확산영역(320)을 종래의 바(bar) 타입이 아닌 도트(dot) 타입으로, 즉, 종래 보다 작은 크기로 서로 분리되어 반복적으로 배열된 도트(dot) 타입으로 형성하고, 폭방향(Y축 방향)에 따른 제2도전형 확산영역(320)들 사이의 기판(300) 표면 내에 제1도전형 확산영역(330)을 형성한다. 이때, 상기 제2도전형 확산영역(320)의 폭방향(Y축 방향)으로의 간격이 그 폭 보다 짧아지도록 한다.
이 경우, 제2도전형 확산영역(320)의 면적은 감소되지만, 제2도전형 확산영역(320)의 유효 둘레 길이(perimeter)는 오히려 증가된다. 이것을 수학적으로 좀 더 자세히 설명하면 다음과 같다.
종래 기술의 도면인 도 2에서 바(bar) 타입의 제2도전형 확산영역(120)의 X축 길이를 1이라 하고 Y축 길이를 10이라 하면, 제2도전형 확산영역(120)의 총 유효 둘레 길이는 20이고, 총 면적은 10이다. 여기서, 종래 기술에서 제2도전형 확산영역(120)의 X축 길이는 유효 둘레 길이에 포함시키지 않는데, 이것은 종래 기술에서는 일반적으로 X축 방향으로는 제1콘택(135)을 형성하지 않기 때문이다. 한편, 본 발명의 도면인 도 3에서 제2도전형 확산영역(320)의 X축 길이가 1, Y축 길이가 3, 그리고, 제2도전형 확산영역(320)들의 Y축 방향에 따른 간격이 1일때, 제2도전형 확산영역(320)의 총 유효 둘레 길이는 24가 되고, 총 면적은 9가 된다.
즉, 본 발명은 제2도전형 확산영역(320)을 도트(dot) 타입으로 형성하여 제2도전형 확산영역(320)의 면적은 감소시키되, 그 둘레 길이(perimeter)는 증가시키고, ESD(Electrostatic Discharge) 동작시 X축 방향 뿐만 아니라 Y축 방향으로도 정전기 전류가 흐를 수 있게 한다.
그러므로, 본 발명은 패드에 연결된 제2도전형 확산영역(320)의 면적 감소에 따른 입력 캐패시턴스 감소 효과를 얻을 수 있고, 아울러, 제2도전형 확산영역(320)의 둘레 길이(perimeter) 증가에 따른 전류 구동 능력, 즉, 정전기 방전 특성 개선 효과를 얻을 수 있다.
따라서, 본 발명의 방법을 따르면 차세대 고집적 고속제품에서 요구하는 낮 은 입력 캐패시턴스 특성 및 신뢰성 특성을 만족시킬 수 있는 정전기 보호소자를 구현할 수 있다.
또한, 본 발명은 제2도전형 확산영역(320)을 팔각형으로 형성하여 그 모서리 각도가 90°이상이 되도록 만드는데, 이를 통해, 모서리 부분에서 유발되는 전계 집중 현상을 완화시킬 수 있다. 그러므로, 제2도전형 확산영역(320) 모서리의 전계 집중에 의한 국부적 저항 증가 및 그에 따른 배선의 멜팅(melting) 현상을 방지하여 보호소자의 신뢰성 및 동작 특성을 더욱 개선할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 다이오드로 구성된 정전기 보호소자를 구성함에 있어서, 패드에 연결되는 확산영역(에노드)을 도트(dot) 타입으로 형성하여, 상기 패드에 연결되는 확산영역의 면적은 감소시키되, 그 유효 둘레 길이(perimeter)는 증가시킴으로써, 전류 구동 특성이 열화되는 문제점 없이, 오히려, 정전기 방전 특성을 개선시키면서 정전기 보호소자에 의한 입력 캐패시턴스를 감소시킬 수 있다.
그러므로, 본 발명의 방법을 따르면 차세대 고집적 고속제품에서 요구하는 낮은 입력 캐패시턴스 특성 및 신뢰성 특성을 만족시킬 수 있는 정전기 보호소자를 구현할 수 있다.

Claims (5)

  1. 패드로 유입되는 정전기로부터 내부회로를 보호하는 정전기 보호소자로서,
    제1도전형의 반도체 기판;
    상기 기판 표면 내에 도트(dot) 타입으로 규칙적으로 형성된 수 개의 제2도전형 확산영역;
    상기 제2도전형 확산영역 각각을 둘러싸도록 기판 표면 내에 형성된 소자분리막;
    상기 제2도전형 확산영역 및 소자분리막 이외의 기판 표면 내에 형성된 제1도전형 확산영역;
    상기 제1도전형 확산영역과 다수의 지점에서 콘택되도록 형성된 제1배선; 및
    상기 제2도전형 확산영역과 다수의 지점에서 콘택되며 패드와 연결되도록 형성된 제2배선;
    을 포함하는 것을 특징으로 하는 반도체 회로용 정전기 보호소자.
  2. 제 1 항에 있어서, 상기 제2도전형 확산영역은 모서리의 각도가 적어도 90°보다 큰 다각형인 것을 특징으로 하는 반도체 회로용 정전기 보호소자.
  3. 제 1 항에 있어서, 상기 제2도전형 확산영역은 팔각형인 것을 특징으로 하는 반도체 회로용 정전기 보호소자.
  4. 제 1 항에 있어서, 상기 제2도전형 확산영역은 폭방향으로 인접한 제2도전형 확산영역과의 거리가 상기 제2도전형 확산영역의 폭 보다 좁은 것을 특징으로 하는 반도체 회로용 정전기 보호소자.
  5. 제 1 항에 있어서, 상기 제1배선은 접지선(VSS) 또는 전원전압공급선(VCC)과 연결되는 것을 특징으로 하는 반도체 회로용 정전기 보호소자.
KR1020060018181A 2006-02-24 2006-02-24 반도체 회로용 정전기 보호소자 KR100861294B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060018181A KR100861294B1 (ko) 2006-02-24 2006-02-24 반도체 회로용 정전기 보호소자
US11/678,121 US20070200140A1 (en) 2006-02-24 2007-02-23 Electrostatic protection device for semiconductor circuit for decreasing input capacitance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060018181A KR100861294B1 (ko) 2006-02-24 2006-02-24 반도체 회로용 정전기 보호소자

Publications (2)

Publication Number Publication Date
KR20070088051A true KR20070088051A (ko) 2007-08-29
KR100861294B1 KR100861294B1 (ko) 2008-10-01

Family

ID=38443137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060018181A KR100861294B1 (ko) 2006-02-24 2006-02-24 반도체 회로용 정전기 보호소자

Country Status (2)

Country Link
US (1) US20070200140A1 (ko)
KR (1) KR100861294B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790050B (zh) * 2011-12-12 2016-01-20 钜泉光电科技(上海)股份有限公司 具备静电防护功能的芯片
US10930747B2 (en) 2019-06-04 2021-02-23 Nxp B.V. Semiconductor device with an encircled electrode

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065736B2 (ja) * 1989-12-15 1994-01-19 株式会社東芝 ショットキー・ダイオード
US5493133A (en) * 1994-06-30 1996-02-20 Texas Instruments Incorporated PNP punchthrough-assisted protection device for special applications in CMOS technologies
US5691554A (en) * 1995-12-15 1997-11-25 Motorola, Inc. Protection circuit
JP2943738B2 (ja) 1996-11-29 1999-08-30 日本電気株式会社 半導体装置における静電保護回路
US6717229B2 (en) * 2000-01-19 2004-04-06 Fabtech, Inc. Distributed reverse surge guard
JP4149109B2 (ja) * 2000-01-28 2008-09-10 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP2001308586A (ja) 2000-04-24 2001-11-02 Sony Corp 電子機器
JP3690519B2 (ja) 2002-10-08 2005-08-31 船井電機株式会社 静電気保護パターンを有する回路基板
JP2005109163A (ja) * 2003-09-30 2005-04-21 Nec Electronics Corp 半導体素子
US20060125014A1 (en) * 2004-12-14 2006-06-15 Nui Chong Diode with low junction capacitance
TWI270970B (en) * 2005-11-04 2007-01-11 Via Tech Inc Layout structure of electrostatic discharge protection circuit

Also Published As

Publication number Publication date
US20070200140A1 (en) 2007-08-30
KR100861294B1 (ko) 2008-10-01

Similar Documents

Publication Publication Date Title
US20120153437A1 (en) Esd protection structure for 3d ic
KR20090020528A (ko) 반도체 디바이스
KR100772097B1 (ko) 반도체 회로용 정전기 보호소자
KR101043737B1 (ko) 정전기 방전 보호 소자
JP2008235310A (ja) 半導体集積回路
CN107112281A (zh) 半导体装置以及其设计方法
US7348643B2 (en) Semiconductor dual guardring arrangement
KR101489003B1 (ko) 반도체 장치
KR100861294B1 (ko) 반도체 회로용 정전기 보호소자
JP2012049444A (ja) 保護回路および半導体装置
JP6398696B2 (ja) 静電気保護回路及び半導体集積回路装置
US20140138762A1 (en) Semiconductor device
US7843009B2 (en) Electrostatic discharge protection device for an integrated circuit
KR101279186B1 (ko) 반도체 장치
KR100631958B1 (ko) 정전기 방전 보호 회로
JP2005123533A (ja) 静電放電保護回路
TWI538160B (zh) 靜電放電保護裝置及其應用
TWI728090B (zh) 半導體結構
KR100639221B1 (ko) 반도체회로용 정전기 보호소자
US5929491A (en) Integrated circuit with ESD protection
KR19980043416A (ko) 이에스디(esd) 보호 회로
KR20060100274A (ko) 반도체 장치 및 그의 설계 방법
KR100334969B1 (ko) Ｅｓｄ 회로의 입/출력 패드 구조
CN1996593B (zh) 利用浮动和/或偏置多晶硅区域的静电保护系统和方法
KR100713923B1 (ko) 반도체회로용 정전기 보호소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee