CN102790050B - 具备静电防护功能的芯片 - Google Patents

具备静电防护功能的芯片 Download PDF

Info

Publication number
CN102790050B
CN102790050B CN201110411365.XA CN201110411365A CN102790050B CN 102790050 B CN102790050 B CN 102790050B CN 201110411365 A CN201110411365 A CN 201110411365A CN 102790050 B CN102790050 B CN 102790050B
Authority
CN
China
Prior art keywords
electrostatic defending
chip
module
defending module
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110411365.XA
Other languages
English (en)
Other versions
CN102790050A (zh
Inventor
曹廷
代建宾
赵冬芹
苗跃
李秋敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HI-TREND TECHNOLOGY (SHANGHAI) Co Ltd
Original Assignee
HI-TREND TECHNOLOGY (SHANGHAI) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HI-TREND TECHNOLOGY (SHANGHAI) Co Ltd filed Critical HI-TREND TECHNOLOGY (SHANGHAI) Co Ltd
Priority to CN201110411365.XA priority Critical patent/CN102790050B/zh
Publication of CN102790050A publication Critical patent/CN102790050A/zh
Application granted granted Critical
Publication of CN102790050B publication Critical patent/CN102790050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及集成电路，公开了一种具备静电防护功能的芯片。本发明中，在静电防护模块的周边环境中，将左右两侧的P+GUARD？RING去掉，保留上下的P+GUARD？RING。由于去掉左右两侧的P+GUARD？RING后，从静电防护模块中的任意一个finger上看到的P+GUARD？RING是完全一样的，因此静电防护模块中各个MOS管的finger到P+GUARD？RING的电阻是趋近一致的，从而使得静电防护模块中的各个finger的导通能力也是趋近一致的，使得MOS管可以均匀导通，进而在不增加面积的情况下保证芯片的静电防护性能。

Description

具备静电防护功能的芯片
技术领域
本发明涉及集成电路，特别涉及芯片的静电防护性能改善技术。
背景技术
为了防止芯片受到来自管脚的静电冲击而损坏芯片的内部电路，在芯片设计时，通常会在芯片内部设计由多个金属-氧化物-半导体(MOS)管构成的静电防护模块，以提高芯片的静电防护性能。为了尽可能地减小静电防护模块的面积，一种常用的与压焊点(PAD)连接的静电防护模块的电路如图1所示，其对应的版图结构如图2所示。
图1所示的常用PAD连接的静电防护模块的剖面图如图3所示，多个静电防护模块并列排放在一起时如图4所示。图4中的标记1为漏端的通孔(DRAINCONTACT)；标记2为源端的通孔(SOURCECONTACT)；标记3为栅极(POLYGATE)；标记5为源漏端(N+DIFFUSION)；标记7为P型衬底连接(P+GUARDRING)；标记8为N型衬底连接(N+GUARDRING)。
本发明的发明人发现，这种小面积静电防护模块中间的MOS管的源漏端到P+GUARDRING的距离明显要大，从而，两者之间的电阻Rsub较大。也就是说，有些MOS管的finger(MOS管的指叉)(比如图3所示的finger2)对应的源漏端(N+DIFFUSION)到P+GUARDRING的距离较近，而有些MOS管的finger(比如图3所示的finger1)对应的源漏端(N+DIFFUSION)到P+GUARDRING的距离较远，这样，各个MOS管的源漏端到P+GUARDRING的电阻不一样，从而致使静电防护模块中各finger的导通能力不一样。因此，如图1、图2所示的小面积静电防护模块，在进行静电防护测试的时候往往都是中间的一、两个finger先开启，开启之后MOS管其它的finger将不再开启。如图5所示，随着电压的升高，静电防护模块中MOS管的热量分布将出现以下现象：随着电压的升高到一定值D时，静电防护模块中的MOS管开始发生击穿，如图5中的F所示，静电冲击芯片管脚开始的一瞬间中间的管子产生了大的热量，从而推断此刻，只有中间的几个管子发生了击穿。
有一种静电防护模块在如图1所示的电路图上进行了改动，如图6所示，通过在MOS管的源(S)端和漏(D)端串联电阻，并且把各个MOS管的门(GATE)接到相邻的MOS管的源(S)端。从而实现了，当芯片的管脚受到静电冲击时，其中某个MOS管导通了，那么连接这个MOS管的源(S)端的另一个MOS管也会跟着导通，从而产生多米诺骨牌效应，静电防护模块中的所有MOS管都导通，进而使得MOS管的各个栅极并联的finger能够均匀导通，达到泄放静电的作用，实现静电防护功能。
另一种改进的静电防护模块的结构如图7所示，其各个MOS管finger下寄生的NPN晶体管到衬底连接的距离相等，从而NPN晶体管到地的寄生电阻基本一致，使得该静电防护模块中的各个finger的导通能力基本一致，进而当静电冲击芯片管脚时，达到各个finger能够均匀导通。
然而，在如图6所示的静电防护模块中，MOS管的源漏端都连接电阻，在版图上增加了面积，从而增加了成本；而且各个MOS管的GATE都是分开的，都各自连接其相邻的源端，在版图上实现较为复杂。在如图7所示的静电防护模块中，在MOS管的源端加了P型衬底连接，增加了其MOS管的面积，从而增加了芯片成本；再有，寄生的NPN晶体管到地的距离过短，使得NPN晶体管到地的寄生电阻也小，所以，当静电冲击芯片管脚时MOS管不容易导通，不能及时泄放静电，导致烧毁内部电路，因而其静电防护模块设计存在缺陷，静电防护性能不好。图7中的标记1为漏端的通孔(DRAINCONTACT)；标记2为源端的通孔(SOURCECONTACT)；标记3为栅极(POLYGATE)；标记4为静电防护损害部位(ESDDAMAGELOCATION)；标记5为源漏端(N+DIFFUSION)；标记6为MOS管的衬底连接(ADDITIONALP+PICKUP)；标记7为衬底连接(P+GUARDRING)。由此可见，上述两种改进方案在实际应用中性能并不理想。
本发明的发明人发现，静电防护模块周边的一圈衬底连接会对finger的导通能力造成影响，如果静电防护模块中的各个finger不能真正实现均匀导通，则将对芯片的静电防护性能造成影响，因此，虽然如图1、图2所示的静电防护模块在面积上有所减小，但无法保证芯片的静电防护性能，而在现有技术中尚未提出较好的解决方案。
发明内容
本发明的目的在于提供一种具备静电防护功能的芯片，使得MOS管可以均匀导通，在不增加面积的情况下保证芯片的静电防护性能。
为解决上述技术问题，本发明的实施方式提供了一种具备静电防护功能的芯片，芯片包含：
N个金属-氧化物-半导体(MOS)管构成的静电防护模块，N为自然数，静电防护模块用于为芯片提供静电防护功能；
其中，在静电防护模块的周边环境中，仅在静电防护模块的上下两侧存在衬底连接，在静电防护模块的左右两侧不存在衬底连接。
本发明实施方式与现有技术相比，主要区别及其效果在于：
在静电防护模块的周边环境中，将左右两侧的衬底连接(P+GUARDRING)去掉，保留上下的P+GUARDRING。去掉左右两侧的P+GUARDRING后，从静电防护模块中的任意一个finger上看到的P+GUARDRING是完全一样的，因此静电防护模块中各个MOS管的finger到P+GUARDRING的电阻是趋近一致的，从而使得静电防护模块中的各个finger的导通能力也是趋近一致的，达到均匀导通的目的，提高了芯片的静电防护性能，增强了芯片抗静电冲击的能力，改善了芯片的质量，同时节省了芯片的面积，降低了芯片的成本。
附图说明
图1是PAD连接的一种静电防护模块的电路图；
图2是根据图1中的电路对应的版图结构示意图；
图3是根据图1所示电路图的剖面示意图；
图4是根据现有技术中的多个PAD连接的静电防护模块并列排放的示意图；
图5是根据现有技术中的静电防护测试时finger的导通示意图；
图6是现有的在图1基础上改进的一种静电防护模块的电路图；
图7是现有的另一种改进的静电防护模块的版图结构示意图；
图8是根据本发明第一实施方式的具备静电防护功能的芯片的结构示意图；
图9是根据本发明第一实施方式中多个静电防护模块并列排放的示意图。
具体实施方式
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明第一实施方式涉及一种具备静电防护功能的芯片。如图8所示，该具备静电防护功能的芯片包含：N个MOS管构成的静电防护模块，N为自然数，静电防护模块用于为芯片提供静电防护功能。
在静电防护模块的周边环境中，仅在静电防护模块的上下两侧存在衬底连接(P+GUARDRING)，在静电防护模块的左右两侧不存在P+GUARDRING。相邻MOS管的间距至少为10纳米，以保证相邻MOS管之间留有足够的距离。
本实施方式中的静电防护模块内的各MOS管，为NMOS管。
由于在本实施方式中的静电防护模块的周边环境中，将左右两侧的P+GUARDRING去掉，保留上下的P+GUARDRING。由于去掉左右两侧的P+GUARDRING后，从静电防护模块中的任意一个finger上看到的P+GUARDRING是完全一样的，因此静电防护模块中各个MOS管的finger到P+GUARDRING的电阻应该是趋近一致的，从而使得静电防护模块中的各个finger的导通能力应该也是趋近一致的，达到均匀导通的目的，进而可以在不增加工艺成本和版图面积的同时改善静电防护的效果。当芯片中包含多个并列排放的静电防护模块时，如图9所示，静电防护模块上下两侧的衬底连接，与相邻静电防护模块上下两侧的衬底连接相通。
本发明第二实施方式涉及一种具备静电防护功能的芯片。第二实施方式与第一实施方式基本相同，区别主要在于：
在第一实施方式中，静电防护模块中的各MOS管，为NMOS管。
然而在第二实施方式中，静电防护模块中的各MOS管，为PMOS管。
由于静电防护模块中的各MOS管，可以是NMOS管，也可以是PMOS管，使得本发明具备广泛的应用场景。
虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (4)

1.一种具备静电防护功能的芯片，其特征在于，所述芯片包含：
N个MOS管构成的静电防护模块，N为自然数，所述静电防护模块用于为所述芯片提供静电防护功能；
其中，在所述静电防护模块的周边，仅在所述静电防护模块的上下两侧存在衬底连接，在所述静电防护模块的左右两侧不存在衬底连接；
所述芯片包含至少2个并列排放的所述静电防护模块；
所述静电防护模块上下两侧的衬底连接，与相邻静电防护模块上下两侧的衬底连接相通，所述衬底连接是保护环的一部分。
2.根据权利要求1所述的具备静电防护功能的芯片，其特征在于，所述静电防护模块中的各MOS管，为NMOS管。
3.根据权利要求1所述的具备静电防护功能的芯片，其特征在于，所述静电防护模块中的各MOS管，为PMOS管。
4.根据权利要求1至3中任一项所述的具备静电防护功能的芯片，其特征在于，所述静电防护模块中，相邻MOS管的间距至少为10纳米。
CN201110411365.XA 2011-12-12 2011-12-12 具备静电防护功能的芯片 Active CN102790050B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110411365.XA CN102790050B (zh) 2011-12-12 2011-12-12 具备静电防护功能的芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110411365.XA CN102790050B (zh) 2011-12-12 2011-12-12 具备静电防护功能的芯片

Publications (2)

Publication Number Publication Date
CN102790050A CN102790050A (zh) 2012-11-21
CN102790050B true CN102790050B (zh) 2016-01-20

Family

ID=47155414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110411365.XA Active CN102790050B (zh) 2011-12-12 2011-12-12 具备静电防护功能的芯片

Country Status (1)

Country Link
CN (1) CN102790050B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024811A (zh) * 2009-09-17 2011-04-20 上海宏力半导体制造有限公司 一种静电放电保护电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2982250B2 (ja) * 1990-08-09 1999-11-22 日本電気株式会社 半導体装置
JP2638462B2 (ja) * 1993-12-29 1997-08-06 日本電気株式会社 半導体装置
KR100192952B1 (ko) * 1996-11-22 1999-06-15 윤종용 정전기 보호소자
US6306695B1 (en) * 1999-09-27 2001-10-23 Taiwan Semiconductor Manufacturing Company Modified source side inserted anti-type diffusion ESD protection device
JP2004071991A (ja) * 2002-08-08 2004-03-04 Fujitsu Ltd 半導体集積回路装置
KR100532463B1 (ko) * 2003-08-27 2005-12-01 삼성전자주식회사 정전기 보호 소자와 파워 클램프로 구성된 입출력 정전기방전 보호 셀을 구비하는 집적 회로 장치
KR20060038248A (ko) * 2004-10-29 2006-05-03 주식회사 하이닉스반도체 멀티핑거 구조를 갖는 정전기방전 보호 소자용 반도체소자
US7518192B2 (en) * 2004-11-10 2009-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetrical layout structure for ESD protection
KR100861294B1 (ko) * 2006-02-24 2008-10-01 주식회사 하이닉스반도체 반도체 회로용 정전기 보호소자
US7485905B2 (en) * 2006-07-25 2009-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge protection device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024811A (zh) * 2009-09-17 2011-04-20 上海宏力半导体制造有限公司 一种静电放电保护电路

Also Published As

Publication number Publication date
CN102790050A (zh) 2012-11-21

Similar Documents

Publication Publication Date Title
US9406815B2 (en) Adding decoupling function for TAP cells
US20150356225A1 (en) Masks formed based on integrated circuit layout design having cell that includes extended active region
CN102544115B (zh) 一种低触发电压高镇流电阻的scr esd保护器件
US20150062761A1 (en) Electrostatic Discharge Protection for Level-Shifter Circuit
CN103165600B (zh) 一种esd保护电路
CN101944530A (zh) 一种用于集成电路的具有控制电路的esd保护电路
CN201409119Y (zh) 一种cmos开关芯片电路
CN103646944A (zh) 一种双模静电放电保护io电路
CN102024811A (zh) 一种静电放电保护电路
CN104269402A (zh) 一种堆叠scr-ldmos的高压esd保护电路
CN104269401A (zh) 一种基于scr结构的新型esd保护器件
CN102790050B (zh) 具备静电防护功能的芯片
CN102544068B (zh) 一种基于pnp型三极管辅助触发的双向可控硅器件
KR20100097420A (ko) 정전기 방전 보호 소자 및 이를 포함하는 정전기 방전 보호회로
CN104103635A (zh) 静电放电保护结构
CN103151769A (zh) 静电释放保护电路及集成电路
JP2017191926A (ja) 偽装機能を有する半導体装置
CN103839942B (zh) 高压esd保护结构
CN104143549A (zh) 一种静电释放保护电路版图及集成电路
CN103023005B (zh) 静电保护电路及其电池保护电路
CN203774327U (zh) 高压esd保护结构以及集成电路的保护电路
CN110071103B (zh) 一种冷备份电路的esd保护结构及制备方法
CN102544067B (zh) 一种基于nmos管辅助触发的双向可控硅器件
CN102544066B (zh) 一种基于npn型三极管辅助触发的双向可控硅器件
CN103811482A (zh) 静电放电保护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant