KR100334969B1 - Ｅｓｄ 회로의 입/출력 패드 구조 - Google Patents

Ｅｓｄ 회로의 입/출력 패드 구조 Download PDF

Info

Publication number
KR100334969B1
KR100334969B1 KR1019990058476A KR19990058476A KR100334969B1 KR 100334969 B1 KR100334969 B1 KR 100334969B1 KR 1019990058476 A KR1019990058476 A KR 1019990058476A KR 19990058476 A KR19990058476 A KR 19990058476A KR 100334969 B1 KR100334969 B1 KR 100334969B1
Authority
KR
South Korea
Prior art keywords
pad
ground voltage
input
pad region
voltage
Prior art date
Application number
KR1019990058476A
Other languages
English (en)
Other versions
KR20010056840A (ko
Inventor
정상철
조광행
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990058476A priority Critical patent/KR100334969B1/ko
Publication of KR20010056840A publication Critical patent/KR20010056840A/ko
Application granted granted Critical
Publication of KR100334969B1 publication Critical patent/KR100334969B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 ESD 회로의 입/출력 패드 구조에 관한 것으로, 이 패드 구조는 접지 전압이 인가되는 패드 영역이 H 형태이고 전원 전압이 인가되는 패드 영역이 접지 전압용 패드 주위를 둘러싼 형태를 갖도록 설계하므로, 입/출력 패드의 활성 영역을 크게 증가시켜서 전원 전압과 접지 전압의 경로를 다각화할 수 있어 ESD 및 CDM 특성을 향상시킬 수 있다.

Description

ＥＳＤ 회로의 입/출력 패드 구조{I/O pad structure of ESD circuit}
본 발명은 반도체 장치에 관한 것으로서, 특히 입/출력 패드의 활성 영역을 크게 증가시키면서 전원 전압과 접지 전압의 경로를 크게 증가시킬 수 있는 ESD 회로의 입/출력 패드 구조에 관한 것이다.
반도체 메모리장치의 집적도가 높아지고 이에 소자의 크기가 미세화되어감에 따라서 내부 회로가 점점 낮은 전압에 의하여 파괴되는 등 정전기 방전(Electro Static Discharge: 이하 'ESD'라 함)에 대한 집적회로의 신뢰성이 중요한 과제로 떠오르고 있다. 이것은 서브 미크론 공정 기술이 얇은 산화막, 얕은 접합, 작은 콘택영역과 단채널 등의 기술을 채용함으로써 정전기 방전을 더욱 나쁘게 만들기 때문이다.
한편, 반도체장치는 제조 과정이나 유통 과정 등의 다양한 경우에 고전압의 정전기에 의하여 소자에 치명적인 손상을 입는 경우가 종종 일어난다. 정전기에 의해 소자가 손상을 입게 되는 과정은 인체 체형 모델과 기계 모델로서 크게 나누어서 설명되어 왔는데, 최근에는 칩 내부에 축적된 전하에 의하여 손상을 입게 되는 CDM(Charged Device Model)의 경우도 고려되고 있다.
그런데, CDM는 칩 내부에서 존재하는 기생 커패시터 성분에 의하여 전하가 대전되어 있다가 순간적으로 칩 외부로 전류가 흐르면서 정전기 손상을 유발하게 되는 것이다. 기생 커패시터는 대부분 접합층(junction)에 존재하는 성분과, 금속 등의 배선 등에 존재하는 기생 성분들에 의하여 전하가 축적되어 발생하므로 반도체장치는 CDM로부터 내부 회로를 보호하기 위한 정전기 보호회로를 채택하고 있다.
도 1은 일반적인 집적 회로의 입/출력 패드 구조를 나타낸 도면으로서, 이를 참조하면 집적회로는 대개 입/출력 회로(20)와 중심 회로(40)로 인가 또는 출력되는 입/출력 신호를 전송하거나 전원 전압(VDD)/접지 전압(Vss)라인(50,60)과 연결된입/출력 패드(30)를 가지고 있다. 여기서, 도면 부호 10은 칩을 분리할 때 잘려지는 스크라이브(scribe) 라인이다.
이러한 구조로 설계된 반도체장치에서 입/출력 회로(20)는 외부 신호의 전압과의 버퍼 역할을 할 뿐 아니라 칩을 파괴적인 외부 전압으로부터 보호하는 역할도 해야만 한다. 그러므로, 입/출력 회로는 입/출력 패드(30)를 통해 고전압의 정전기가 방전되는 펄스로부터 반도장치의 내부 회로(40)를 보호하기 위한 정전기 보호회로를 추가 사용하였다.
그러나, 상기 정전기 보호회로는 입/출력 패드 부근에 존재하는 트랜지스터의 경우 게이트 절연막의 보호에 효과적이지만 칩 내부에 존재하는 다른 트랜지스터들의 게이트 전극을 모두 보호하는데는 한계가 있었다. 더욱이, 로직 회로의 경우 칩 크기가 크게 줄어들면서 배선에 의한 기생 커패시터의 성분 또한 크게 증가하게 되기 때문에, CDM에 의한 정전기로부터 내부 회로를 안전하게 보호할 수 있는 대안이 요구되는 실정이다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 입/출력 패드로 접지 전압이 인가되는 패드 영역 부위를 H 형태로 설계함으로써 입/출력 패드의 활성 영역을 크게 증가시키면서 전원 전압과 접지 전압의 경로를 다각화할 수 있는 ESD 회로의 입/출력 패드 구조를 제공하는데 있다.
도 1은 일반적인 집적 회로의 입/출력 패드 구조를 나타낸 도면,
도 2a 및 도 2b는 본 발명에 따른 ESD 회로의 입/출력 패드 구조를 설명하기 위한 평면도와 도 2a의 A-A'라인에 의해 절단된 수직 단면도.
*도면의 주요 부분에 대한 부호의 설명*
100: 전원 전압용 입/출력 패드 영역
105: 저농도 도핑된 전원전압용 입/출력 패드 영역
110: 접지 전압용 입/출력 패드 영역
상기 목적을 달성하기 위하여 본 발명은 외부 정전기로부터 내부 회로를 보호하는 정전기 보호회로의 접지 전압 및 전원 전압이 인가되는 입/출력 패드 구조에 있어서, 접지 전압이 인가되는 패드 영역이 H 형태로 이루어지고 전원 전압이 인가되는 패드 영역이 접지 전압용 패드 주위를 둘러싼 형태로 이루어진 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 2a 및 도 2b는 본 발명에 따른 ESD 회로의 입/출력 패드 구조를 설명하기 위한 평면도와 도 2a의 A-A'라인에 의해 절단된 수직 단면도이다.
우선, 도 2a에 도시된 바와 같이, 본 발명의 ESD 입/출력 패드 구조는 접지 전압(Vss)이 인가되는 패드 영역(110)이 H 형태로 이루어지고 전원 전압(VDD)이 인가되는 패드 영역(100)이 접지 전압용 패드 주위(110)를 둘러싼 형태로 이루어진다.
여기서, 본 발명의 접지 전압용 패드 영역(110)은 H형태의 양쪽 수직부분에 수평으로 이어진 다지(多枝) 형태의 패드 영역(110a)을 더 구비한다. 그리고, 상기 접지 전압용 패드 영역(110)은 Ｈ의 내측 공간에 분리된 접지 전압용 섬 패드 영역(110b)을 더 구비한다.
또한, 본 발명의 전원 전압용 패드 영역(100)은 바람직하게 그 가장자리(e)에 모서리 전계를 약하게 하기 위하여 접지 전압용 패드(110)와 반대의 도전형 불순물이 저농도로 주입된 영역(105)을 포함한다. 예컨대, 본 발명의 실시예는 P형 실리콘 기판(1)에 입/출력 패드(100,110)를 N+ 불순물로 도핑해서 형성하고, 접지 전압 패드 영역(100)의 가장자리에 P형 불순물을 저농도로 도핑해서 105를 형성한다.
그러면, 도 2b에 도시된 바와 같이, 본 발명의 ESD 회로의 입/출력 패드는 종래보다 활성 영역의 면적이 크게 증가함에 따라 접지 전압(Vss)이 인가되는 패드 영역과 전원 전압(VDD)이 인가되는 영역 사이에 전류 경로(Ip)가 많아져서 CDM 매커니즘에 의하여 내부 회로에 공급되는 축전 전하로 인한 정전기 손상을 방지한다.
또한, 본 발명은 전원 전압이 인가되는 패드(100)의 가장자리(e)가 저농도로 도핑되어 있어 모서리 전계효과를 크게 줄일 수 있다.
상술한 바와 같이, 본 발명은 입/출력 패드의 활성 영역을 크게 증가시키면서 전원 전압과 접지 전압의 경로를 다각화할 수 있어 칩에 존재하는 기생 커패시터에 의해 축적된 전하가 방전되면서 발생하는 CDM에 의한 칩의 파괴를 크게 줄일 수 있으며 반도체장치의 정전기 보호 특성을 크게 향상시킬 수 있다.

Claims (4)

  1. 외부 정전기로부터 내부 회로를 보호하는 정전기 보호회로의 접지 전압 및 전원 전압이 인가되는 입/출력 패드 구조에 있어서,
    상기 접지 전압이 인가되는 패드 영역이 H 형태로 이루어지고 상기 전원 전압이 인가되는 패드 영역이 접지 전압용 패드 주위를 둘러싼 형태로 이루어진 것을 특징으로 하는 ESD 회로의 입/출력 패드 구조.
  2. 제 1항에 있어서, 상기 접지 전압용 패드 영역은 H형태의 양쪽 수직부분에 수평으로 이어진 다지(多枝) 형태의 패드 영역을 더 구비한 것을 특징으로 하는 ESD 회로의 입/출력 패드 구조.
  3. 제 1항에 있어서, 상기 접지 전압용 패드 영역은 Ｈ의 내측 공간에 분리된 접지 전압용 섬 패드 영역을 더 구비한 것을 특징으로 하는 ESD 회로의 입/출력 패드 구조.
  4. 제 1항에 있어서, 상기 전원 전압용 패드 영역은 그 가장자리에 모서리 전계를 약하게 하기 위하여 접지 전압용 패드와 반대의 도전형 불순물이 저농도로 주입된 것을 특징으로 하는 ESD 회로의 입/출력 패드 구조.
KR1019990058476A 1999-12-17 1999-12-17 Ｅｓｄ 회로의 입/출력 패드 구조 KR100334969B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990058476A KR100334969B1 (ko) 1999-12-17 1999-12-17 Ｅｓｄ 회로의 입/출력 패드 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990058476A KR100334969B1 (ko) 1999-12-17 1999-12-17 Ｅｓｄ 회로의 입/출력 패드 구조

Publications (2)

Publication Number Publication Date
KR20010056840A KR20010056840A (ko) 2001-07-04
KR100334969B1 true KR100334969B1 (ko) 2002-05-04

Family

ID=19626508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990058476A KR100334969B1 (ko) 1999-12-17 1999-12-17 Ｅｓｄ 회로의 입/출력 패드 구조

Country Status (1)

Country Link
KR (1) KR100334969B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5131814B2 (ja) * 2007-02-27 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
KR20010056840A (ko) 2001-07-04

Similar Documents

Publication Publication Date Title
EP0324185B1 (en) Input protecting circuit in use with a MOS semiconductor device
EP0782192A1 (en) Electrostatic discharge structure of semiconductor device
KR100452741B1 (ko) 반도체집적회로장치
EP0415255B1 (en) Protection circuit for use in semiconductor integrated circuit device
US5744840A (en) Electrostatic protection devices for protecting semiconductor integrated circuitry
US6479883B1 (en) Electrostatic discharge protection circuit
KR100504203B1 (ko) 반도체장치의 보호소자
KR100334969B1 (ko) Ｅｓｄ 회로의 입/출력 패드 구조
KR100263866B1 (ko) 반도체장치
US6847082B2 (en) Semiconductor integrated device including an electrostatic breakdown protection circuit having uniform electrostatic surge response
KR100861294B1 (ko) 반도체 회로용 정전기 보호소자
KR19980043416A (ko) 이에스디(esd) 보호 회로
KR0158626B1 (ko) 전원단자의 정전기 보호회로
US11296503B1 (en) Electrostatic discharge protection circuits and semiconductor circuits
US20220320074A1 (en) Electrostatic discharge protection circuit and semiconductor device
KR100253585B1 (ko) 정전기 보호용 반도체장치
JP2023152286A (ja) Ｅｓｄ保護回路及び半導体装置
JP2023092171A (ja) 半導体装置
KR100331260B1 (ko) 정전기 보호회로의 트랜지스터의 설계방법
KR100329074B1 (ko) 반도체소자
KR20020055936A (ko) 정전기 방전 보호 회로
KR101043735B1 (ko) 반도체 소자의 정전기방전 보호용 입력저항
KR20000020618A (ko) 반도체 장치의 정전기 보호 회로
KR20000059751A (ko) 이에스디 보호 회로를 구비한 반도체 메모리 장치
KR20050069217A (ko) 커플링 인터 폴리를 이용한 이에스디 개선 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee