JP4639978B2

JP4639978B2 - 静電容量検出装置の製造方法

Info

Publication number: JP4639978B2
Application number: JP2005170466A
Authority: JP
Inventors: 光敏宮坂
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-06-10
Filing date: 2005-06-10
Publication date: 2011-02-23
Anticipated expiration: 2025-06-10
Also published as: JP2006343257A

Description

本発明は静電容量検出装置の製造方法に関し、特に、静電容量型指紋センサに適用して好適なものである。

ＩＣチップが搭載されたＩＣカード（マスターカード）は、磁気ストライプカードと比較して、大容量化が可能である上に、セキュリティが高く、偽変造が困難で不正使用が難しいという利点を有している。また、ＩＣカードは、複数のアプリケーションに対応可能で、オフライン処理が可能であることから、ホストの負荷の軽減に貢献することができる。このため、ＩＣカードは、クレジットカードやキャッシュカードの他、電子マネー、電子商取引、医療保険分野、鉄道やバスなどの交通機関、ビルの入退室管理などへの展開が盛んに行われている。

また、このようなＩＣカードの普及に伴って、情報保護やアクセス制限などの観点から、ＩＣカードのさらなる安全性が求められてきており、ＩＣカードに指紋センサを搭載することで、個人認証機能をＩＣカードに持たせることが行われている。
また、例えば、特許文献１には、薄膜半導体にて形成された静電容量型指紋センサにおいて、静電容量型指紋センサに指を接触させた時に人体に帯電した静電気が放電してトランジスタなどが破壊されることを防止するため、静電容量型指紋センサの誘電体膜上に静電気保護電極を設け、この静電気保護電極を接地させる方法が開示されている。
特開平４−２３１８０３号公報

しかしながら、特許文献１に開示された方法では、静電容量型指紋センサの誘電体膜上に静電気保護電極を設けるため、新たな寄生容量が発生し、検出感度が低下するという問題があった。また、検出感度を上げるために、静電容量型指紋センサの誘電体膜上に補助電極を設けると、人体に帯電した静電気が静電気保護電極ではなく、補助電極に放電され、静電容量型指紋センサが破壊されるという問題があった。

そこで、本発明の目的は、検出感度を向上させつつ、静電破壊から保護することが可能な静電容量検出装置の製造方法を提供することである。

上述した課題を解決するために、本発明の一態様に係る静電容量検出装置によれば、静電容量を検出する容量検出電極と、前記容量検出電極上に形成された誘電体膜と、前記誘電体膜上に形成され、前記容量検出電極に放電される静電気を徐電する静電気保護電極と、前記静電気保護電極に接続された突出電極とを備えることを特徴とする。
これにより、突出電極に電界集中を起こさせることが可能となり、人体に帯電した静電気を突出電極を介して静電気保護電極に効率よく放電させることができる。このため、静電気保護電極の配置面積を削減することができ、静電気保護電極に起因する寄生容量を減らすことが可能となることから、検出感度の低下を抑制しつつ、静電容量検出装置を静電破壊から保護することが可能となる。

また、本発明の一態様に係る静電容量検出装置によれば、前記突出電極は前記静電気保護電極上に配置されていることを特徴とする。
これにより、寄生容量を増加させることなく、突出電極を配置することが可能となり、検出感度の低下を抑制しつつ、静電容量検出装置を静電破壊から保護することが可能となる。

また、本発明の一態様に係る静電容量検出装置によれば、前記突出電極の先端は先鋭化されていることを特徴とする。
これにより、突出電極に電界集中を効率よく起こさせることが可能となり、人体に帯電した静電気を突出電極を介して静電気保護電極に効率よく放電させることができる。
また、本発明の一態様に係る静電容量検出装置によれば、前記容量検出電極はマリトックス状に配置され、前記容量検出電極にて検出された静電容量を読み出すスイッチング素子と、前記スイッチング素子を選択する選択回路をさらに備えることを特徴とする。

これにより、容量検出電極はマリトックス状に配置することで、静電容量が２次元平面上でどのように変化しているかを検出することができ、簡易な構成にて静電容量型指紋センサを実現することが可能となるとともに、光源が不要であるため静電容量検出装置を薄型化することができ、ＩＣカードなどに容易に搭載することが可能となる。
また、本発明の一態様に係る静電容量検出装置によれば、前記静電気保護電極は２行に１本の割合または複数行に１本の割合で配置されていることを特徴とする。

これにより、静電気保護電極の本数を削減することを可能としつつ、指が誘電体膜に触れる前に突出電極に触れるようにすることができる。このため、静電気保護電極に起因する寄生容量を減らすことを可能としつつ、静電容量検出装置を静電破壊から保護することが可能となる。
また、本発明の一態様に係る静電容量検出装置によれば、前記突出電極は１列に１個の割合または少なくとも２列に１個の割合で配置されていることを特徴とする。

これにより、突出電極の配置数を適宜設定することが可能となり、人体に帯電した静電気を突出電極を介して静電気保護電極に効率よく放電させることができる。
また、本発明の一態様に係る静電容量検出装置によれば、前記静電気保護電極は前記容量検出電極と重なり合わないように配置されていることを特徴とする。
これにより、容量検出電極による静電容量の検出が妨げられることを回避しつつ、静電気保護電極を配置することが可能となる。

また、本発明の一態様に係る静電容量検出装置によれば、前記誘電体膜を介して前記静電気保護電極と重なり合うように配置された補助電極をさらに備えることを特徴とする。
これにより、誘電体膜上に静電気保護電極を設けた場合においても、静電容量の変化を効率よく検出することが可能となり、検出感度を向上させつつ、静電容量検出装置を静電破壊から保護することが可能となる。

また、本発明の一態様に係る静電容量検出装置によれば、前記静電気保護電極と前記補助電極は同一の材質から構成されていることを特徴とする。
これにより、静電気保護電極と補助電極とを同一工程内において一括形成することが可能となり、製造工程の煩雑化を抑制しつつ、検出感度を向上させることが可能となるとともに、静電容量検出装置を静電破壊から保護することが可能となる。

また、本発明の一態様に係る静電容量検出装置によれば、前記突出電極は前記補助電極よりも高さが高いことを特徴とする。
これにより、指が補助電極に触れる前に突出電極に触れるようにすることができる。このため、人体に帯電した静電気が静電気保護電極ではなく、補助電極に放電されることを防止することができ、静電容量検出装置を静電破壊から保護することが可能となる。

また、本発明の一態様に係る静電容量検出装置の製造方法によれば、容量検出電極上に配置された誘電体膜上に導体層を形成する工程と、静電気保護電極に対応して配置された第１レジストパターンを前記導体層上に形成する工程と、前記第１レジストパターンをマスクとして前記導体層の等方性エッチングを行うことにより、両側から迫り上がるように第１傾斜面が形成された導体パターンを形成する工程と、突出電極に対応して配置された第２レジストパターンを前記導体パターンに跨るように形成する工程と、前記第２レジストパターンをマスクとして前記導体パターンの等方性エッチングを行うことにより、前記誘電体膜上に配置された静電気保護電極を形成するとともに、前記第１傾斜面と異なる方向から迫り上がるように第２傾斜面が形成された突出電極を前記静電気保護電極上に形成する工程とを備えることを特徴とする。

これにより、導体層の等方性エッチングを２回に分けて行うことにより、静電気保護電極上に突出電極を配置することができ、製造工程の煩雑化を抑制しつつ、静電気保護電極および突出電極を形成することが可能となる。
また、本発明の一態様に係る静電容量検出装置の製造方法によれば、容量検出電極上に配置された誘電体膜上に導体層を形成する工程と、静電気保護電極および補助電極に対応して配置された第１レジストパターンを前記導体層上に形成する工程と、前記第１レジストパターンをマスクとして前記導体層の等方性エッチングを行うことにより、両側から迫り上がるように傾斜面が形成された第１導体パターンおよび平板状の第２導体パターンを形成する工程と、突出電極に対応して配置された第２レジストパターンを前記第１導体パターンに跨るように形成する工程と、前記第２レジストパターンをマスクとして前記第１導体パターンおよび前記第２導体パターンの等方性エッチングを行うことにより、前記誘電体膜上に配置された静電気保護電極および補助電極を形成するとともに、前記第１傾斜面と異なる方向から迫り上がるように第２傾斜面が形成された突出電極を前記静電気保護電極上に形成する工程とを備えることを特徴とする。

これにより、導体層の等方性エッチングを２回に分けて行うことにより、静電気保護電極上に突出電極を配置することが可能となるとともに、補助電極を形成することができ、製造工程の煩雑化を抑制しつつ、補助電極、静電気保護電極および突出電極を形成することが可能となる。
また、本発明の一態様に係る静電容量検出装置の製造方法によれば、前記第１レジストパターンの幅は前記第２レジストパターンの幅よりも広いことを特徴とする。

これにより、静電気保護電極上に突出電極をエッチングにて形成する際に、静電気保護電極となる導体層が消失することを防止することができ、製造工程の煩雑化を抑制しつつ、静電気保護電極および突出電極を形成することが可能となる。

以下、本発明の実施形態に係る静電容量検出装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の一実施形態に係る静電容量検出装置の概略構成を示すブロック図である。
図１において、静電容量検出装置１にはセルアレイ２が設けられ、セルアレイ２には、行方向に延伸されたＭ本の走査線Ｙ₁〜Ｙ_Mおよび列方向に延伸されたＮ本の個別出力線Ｘ₁〜Ｘ_Nが形成されている。そして、走査線Ｙ₁〜Ｙ_Mおよび個別出力線Ｘ₁〜Ｘ_Nとの各交点には、ユニットセルＵがマトリクス状に配置されている。ここで、各ユニットセルＵには、指との間で形成された静電容量を検出する容量検出電極Ｄおよび容量検出電極Ｄにて検出された静電容量を読み出すトランジスタＭが設けられている。そして、トランジスタＭのゲートは容量検出電極Ｄに接続され、トランジスタＭのドレインは走査線Ｙ_iに接続され、トランジスタＭのソースは個別出力線Ｘ_jに接続されている。ここで、容量検出電極Ｄ上には誘電体膜が形成され、誘電体膜上に接触した指と容量検出電極Ｄとの間でキャパシタを構成することができる。

また、セルアレイ２には、突出電極８が設けられた静電気保護電極７が形成され、静電気保護電極７は、静電容量検出装置１の接地電位、或いは静電容量検出装置１に電力を供給する電源９の負電位に接続されている。ここで、静電気保護電極７は容量検出電極Ｄ上に形成された誘電体膜上に配置することができる。なお、静電気保護電極７は容量検出電極１と重なり合わないように配置することが好ましい。また、突出電極８の先端は先鋭化されていることが好ましく、例えば、突出電極８の形状としては角錐や円錐とすることができる。また、静電気保護電極７は走査線Ｙ₁〜Ｙ_Mに対して２行に１本の割合または複数行に１本の割合で配置することができ、突出電極８は個別出力線Ｘ₁〜Ｘ_Nに対して１列に１個の割合または少なくとも２列に１個の割合で配置することができる。

また、セルアレイ２の周囲には、スタートパルスＳＰＹを走査線Ｙ₁〜Ｙ_Mに順次出力することにより、走査線Ｙ₁〜Ｙ_Mを順次選択する走査線選択回路３が設けられるとともに、スタートパルスＳＰＸを個別出力線Ｘ₁〜Ｘ_Nに順次出力することにより、個別出力線Ｘ₁〜Ｘ_Nを順次選択し、容量検出電極Ｄにて検出された静電容量値ＬＤＯＵＴを読み出す出力信号選択回路５が設けられている。また、走査線選択回路３には、スタートパルスＳＰＹを転送するためのクロックＣＬＹを生成するＹ側クロック生成器４が接続され、出力信号選択回路５には、スタートパルスＳＰＸを転送するためのクロックＣＬＸを生成するＸ側クロック生成器６が接続されている。

そして、指紋照合を行う場合、容量検出電極Ｄ上に形成された誘電体膜に指を接触させることにより、容量検出電極Ｄとの間でキャパシタを構成する。ここで、容量検出電極Ｄ上に形成された誘電体膜に指を接触させる場合、誘電体膜に指が接触する前に突出電極８に指を接触させることができる。そして、指が突出電極８に接触すると、人体に帯電した静電気が突出電極８を介して静電気保護電極７に放電され、静電容量検出装置１を静電破壊から保護することができる。ここで、静電気保護電極７上に突出電極８を設けることにより、突出電極８に電界集中を起こさせることが可能となり、人体に帯電した静電気を静電気保護電極７を介して効率よく逃がすことが可能となる。

そして、容量検出電極Ｄとの間でキャパシタが構成されると、その静電容量に応じてトランジスタＭのゲート電位が制御される。そして、Ｙ側クロック生成器４はクロックＣＬＹを走査線選択回路３に供給することにより、走査線選択回路３にてスタートパルスＳＰＹを走査線Ｙ₁に出力させ、走査線Ｙ₁を選択させる。また、走査線Ｙ₁が選択された状態でＸ側クロック生成器６はクロックＣＬＸを出力信号選択回路５に順次供給し、スタートパルスＳＰＸを転送しながら個別出力線Ｘ₁〜Ｘ_NにスタートパルスＳＰＸを順次供給することにより、個別出力線Ｘ₁〜Ｘ_Nを順次選択させる。そして、走査線Ｙ₁が選択された状態で個別出力線Ｘ₁〜Ｘ_Nが順次選択されると、走査線Ｙ₁に接続されるとともに、個別出力線Ｘ₁〜Ｘ_Nにそれぞれ接続されたトランジスタＭから、容量検出電極Ｄにて検出された静電容量値ＬＤＯＵＴが順次読み出される。

図２は、図１の静電容量検出装置のユニットセルの概略構成を示す断面図である。
図２において、基材１１上には半導体薄膜が形成され、半導体薄膜には、チャネル層１２が形成されるとともに、チャネル層１２を挟みこむように配置されたドレイン層１３およびソース層１４が形成されている。さらに、チャネル層１２が形成された半導体薄膜には、ドレイン層１３から延伸されるように配置された下部電極１５が形成されている。また、上部電極１８上には誘電体膜１６が積層されるとともに、誘電体膜１６から延伸されるように配置されたゲート絶縁膜１７がチャネル層１２上に形成されている。

さらに、誘電体膜１６上には、下部電極１５と対向するように配置された上部電極１８が形成されるとともに、ゲート絶縁膜１７上には、上部電極１８から延伸されるように配置されたゲート電極１９が形成されている。なお、誘電体膜１６を介して配置された下部電極１５および上部電極１８は基準コンデンサを構成することができ、チャネル層１２上に配置されたゲート電極１９、ドレイン層１３およびソース層１４は、スイッチング素子を構成することができる。

さらに、ゲート電極１９上には第１層間絶縁膜２０が積層され、第１層間絶縁膜２０上には、ソース層１４に接続された第１配線２１が形成されている。また、第１配線２１が形成された第１層間絶縁膜２０上には第２層間絶縁膜２２が積層され、第２層間絶縁膜２２上には、ドレイン層１３に接続された第２配線２３が形成されている。また、第２配線２３が形成された第２層間絶縁膜２２上には第３層間絶縁膜２４が積層され、第３層間絶縁膜２４上には、ゲート電極１９に接続された静電容量電極２５が形成されている。そして、静電容量電極２５が形成された第３層間絶縁膜２４上には、誘電体膜２６が積層され、誘電体膜２６上には、補助電極２７が形成されるとともに、突出電極２９が配置された静電気保護電極２８が形成されている。ここで、補助電極２７は、静電容量電極２５と互いに重なり合うように配置することが好ましい。また、静電気保護電極２５と補助電極２７は同一の材質から構成することができる。さらに、突出電極２９は補助電極２７よりも高さが高いことが好ましい。

そして、補助電極２７に指を接触させると、容量検出電極２５との間でキャパシタが構成され、その静電容量に応じてゲート電極１９の電位が制御される。そして、第１配線２１、２３をそれぞれ介してソース層１４およびドレイン層１３の電位を制御することにより、容量検出電極２５にて検出された静電容量値が読み出すことができる。
ここで、突出電極２９高さが補助電極２７よりも高くなるようにすることにより、補助電極２７に指が接触する前に突出電極２９に指を接触させることができる。そして、指が突出電極２９に接触すると、人体に帯電した静電気を突出電極２９を介して静電気保護電極２８に放電させることができ、静電容量検出装置を静電破壊から保護することが可能となる。

また、誘電体膜２６上に補助電極２７を設けることにより、誘電体膜２６上に静電気保護電極２８を設けた場合においても、静電容量の変化を効率よく検出することが可能となり、検出感度を向上させつつ、静電容量検出装置を静電破壊から保護することが可能となる。
図３は、本発明の一実施形態に係る静電容量検出装置の補助電極３１および突出電極３３が形成された静電気保護電極３２のレイアウト方法を示す平面図である。

図３において、静電容量検出装置には、補助電極３１がマトリクス状に配置されるとともに、補助電極３１間には行方向に延伸された静電気保護電極３２が形成されている。そして、静電気保護電極３２上には突出電極３３が形成されている。なお、静電気保護電極３２は、２行に１本の割合で配置することが好ましい。また、突出電極３３は、列方向には幾つあってもよい。これにより、静電気保護電極３２の本数を削減することを可能としつつ、指が補助電極３１に触れる前に突出電極３３に触れるようにすることができる。このため、静電気保護電極３２に起因する寄生容量を減らすことを可能としつつ、静電容量検出装置を静電破壊から保護することが可能となる。

また、上述した実施形態では、突出電極３３を静電気保護電極３２上に配置する方法について説明したが、突出電極３３は静電気保護電極３２上に必ずしも配置する必要はなく、補助電極３１の間に任意の場所に配置するようにしてもよい。この場合、突出電極３３と静電気保護電極３２とを接続するための配線層を別途設けることができる。
図４は、図３の補助電極３１および突出電極３３が形成された静電気保護電極３２の形成方法を示す断面図、図５は、図４（ａ）の工程におけるレジストパターンＦ１の形状を示す平面図、図６は、図４（ｃ）の工程におけるレジストパターンＦ２の形状を示す平面図、図７は、図４（ｂ）の工程における導体パターン３５の形状を示す斜視図、図８は、図４（ｃ）の工程におけるレジストパターンＦ２の形状を示す斜視図、図９は、図４（ｄ）の工程における突出電極３３が形成された静電気保護電極３２の形状を示す斜視図である。

図４（ａ）において、スパッタ、蒸着またはＣＶＤなどの方法によって誘電体膜３４上に導体層３５を形成する。なお、導体層３５の材質としては、Ａｌなどの金属膜の他、ＩＴＯなどの透明導電膜を用いることができる。そして、フォトリソグラフィー技術を用いることにより、図５に示すように、静電気保護電極３２および補助電極３１に対応して配置されたレジストパターンＦ１を導体層３５上に形成する。

次に、図４（ｂ）および図７に示すように、レジストパターンＦ１をマスクとして導体層３５の等方性エッチングを行うことにより、両側から迫り上がるように傾斜面Ｋ１、Ｋ２が形成された導体パターン３５ａおよび平板状の導体パターン３５ｂを形成する。
次に、図４（ｃ）、図６および図８に示すように、フォトリソグラフィー技術を用いることにより、突出電極３３に対応して配置されたレジストパターンＦ２を導体パターン３５ａに跨るように形成する。

次に、図４（ｄ）および図９に示すように、レジストパターンＦ２をマスクとして導体パターン３５ａ、３５ｂの等方性エッチングを行うことにより、誘電体膜３４上に配置された静電気保護電極３２および補助電極３１を形成するとともに、傾斜面Ｋ１、Ｋ２と異なる方向から迫り上がるように傾斜面Ｋ３、Ｋ４が形成された突出電極３３を静電気保護電極３２上に形成する。

これにより、導体層３５の等方性エッチングを２回に分けて行うことにより、静電気保護電極３２上に突出電極３３を配置することが可能となるとともに、補助電極３１を形成することができ、製造工程の煩雑化を抑制しつつ、補助電３１極、静電気保護電極３２および突出電極３３を誘電体膜３４上に形成することが可能となる。
ここで、レジストパターンＦ１の幅はレジストパターンＦ２の幅よりも広くすることが好ましい。すなわち、１回目のエッチング後の導体パターン３５ａの高さをｄ、導体パターン３５ａの傾斜面Ｋ１、Ｋ２が底辺となす角をθ₁、レジストパターンＦ１の幅をＷ₁とすると、以下の（１）式の関係が成り立つ。
ｄ＝Ｗ₁／２・ｔａｎθ₁ ・・・（１）
また、２回目のエッチング後の静電気保護電極３２の高さをｈ、静電気保護電極３２の傾斜面Ｋ３、Ｋ４が底辺となす角をθ₂、レジストパターンＦ２の幅をＷ₂とすると、以下の（２）式の関係が成り立つ。
ｄ＝Ｗ₂／２・ｔａｎθ₂ ・・・（２）
そして、２回目のエッチング後に静電気保護電極３２が残るためには、ｈ＜ｄの関係を満たす必要があり、θ₁＝θ₂が成り立つものとすると、Ｗ₂＜Ｗ₁となる。

本発明の一実施形態に係る静電容量検出装置の構成を示すブロック図。図１の静電容量検出装置のユニットセルの概略構成を示す断面図。本発明の一実施形態に係る静電容量検出装置の補助電極３１および突出電極３３が形成された静電気保護電極３２のレイアウト方法を示す平面図。図３の補助電極３１および突出電極３３が形成された静電気保護電極３２の形成方法を示す断面図。図４（ａ）の工程におけるレジストパターンＦ１の形状を示す平面図。図４（ｃ）の工程におけるレジストパターンＦ２の形状を示す平面図。図４（ｂ）の工程における導体層３５の形状を示す斜視図。図４（ｃ）の工程におけるレジストパターンＦ２の形状を示す斜視図。図４（ｄ）の工程における突出電極３３が形成された静電気保護電極３２の形状を示す斜視図。

符号の説明

１静電容量検出装置、２セルアレイ、３走査線選択回路、４Ｙ側クロック生成器、５出力信号選択回路、６Ｘ側クロック生成器、７静電気保護電極、８突出電極、９電源、Ｕユニットセル、Ｘ₁〜Ｘ_N 個別出力線、Ｙ₁〜Ｙ_M 走査線、Ｍトランジスタ、Ｄ、２５容量検出電極、１１基材、１２チャネル層、１３ドレイン層、１４ソース層、１５下部電極、１６、２６、３４誘電体膜、１７ゲート絶縁膜、１８上部電極、１９ゲート電極、２０第１層間絶縁膜、２１第１配線、２２第２層間絶縁膜、２３第２配線、２４第３層間絶縁膜、２７、３１補助電極、２８、３２静電気保護電極、２９、３３突出電極、３５導体層、３５ａ、３５ｂ導体パターン、Ｆ１、Ｆ２レジストパターン、Ｋ１〜Ｋ４傾斜面

Claims

容量検出電極上に配置された誘電体膜上に導体層を形成する工程と、
静電気保護電極に対応して配置された第１レジストパターンを前記導体層上に形成する工程と、
前記第１レジストパターンをマスクとして前記導体層の等方性エッチングを行うことにより、両側から迫り上がるように第１傾斜面が形成された導体パターンを形成する工程と、
突出電極に対応して配置された第２レジストパターンを前記導体パターンに跨るように形成する工程と、
前記第２レジストパターンをマスクとして前記導体パターンの等方性エッチングを行うことにより、前記誘電体膜上に配置された静電気保護電極を形成するとともに、前記第１傾斜面と異なる方向から迫り上がるように第２傾斜面が形成された突出電極を前記静電気保護電極上に形成する工程とを備えることを特徴とする静電容量検出装置の製造方法。
容量検出電極上に配置された誘電体膜上に導体層を形成する工程と、
静電気保護電極および補助電極に対応して配置された第１レジストパターンを前記導体層上に形成する工程と、
前記第１レジストパターンをマスクとして前記導体層の等方性エッチングを行うことにより、両側から迫り上がるように傾斜面が形成された第１導体パターンおよび平板状の第２導体パターンを形成する工程と、
突出電極に対応して配置された第２レジストパターンを前記第１導体パターンに跨るように形成する工程と、
前記第２レジストパターンをマスクとして前記第１導体パターンおよび前記第２導体パターンの等方性エッチングを行うことにより、前記誘電体膜上に配置された静電気保護電極および補助電極を形成するとともに、前記第１傾斜面と異なる方向から迫り上がるように第２傾斜面が形成された突出電極を前記静電気保護電極上に形成する工程とを備えることを特徴とする静電容量検出装置の製造方法。
前記第１レジストパターンの幅は前記第２レジストパターンの幅よりも広いことを特徴とする請求項１または２記載の静電容量検出装置の製造方法。