KR101382677B1 - 웨이퍼 기판, 반도체 발광소자 및 웨이퍼 기판을 이용한 반도체 발광소자 제조방법 - Google Patents

Abstract

본 발명 실시 예에 따른 웨이퍼 기판은, 상면에 n형 질화물층, 활성층, p형 질화물층을 포함하는 반도체층이 성장되는 웨이퍼 기판에 있어서, 상기 웨이퍼 기판의 배면에 형성된 패턴을 포함한다.

본 발명 실시 예에 따른 반도체 발광소자 제조방법은, 웨이퍼 기판의 배면에 다수개의 패턴을 형성하는 단계; 상기 웨이퍼 기판 상면에 반도체층을 성장하는 단계를 포함한다.

웨이퍼, 기판, 반도체, LED

Description

웨이퍼 기판, 반도체 발광소자 및 웨이퍼 기판을 이용한 반도체 발광소자 제조방법{Wafer substrate, semiconductor light emitting device and manufacturing method of semiconductor light emitting device using the wafer substrate}

도 1은 종래 웨이퍼 기판상에 형성된 반도체 발광소자를 나타낸 단면도.

도 2는 종래 웨이퍼 기판상의 반도체 소자 성장에 따른 만곡도를 나타낸 도면.

도 3 및 도 4는 종래 웨이퍼 기판상의 반도체 발광소자 성장에 따른 파장 균일도를 나타낸 도면.

도 5는 본 발명 실시 예에 따른 웨이퍼 기판상에 반도체 발광소자가 형성된 단면도.

도 6은 본 발명 실시 예에 따른 웨이퍼 기판의 센터 부분에서의 오목다운 형상을 나타낸 도면.

도 7은 종래 및 본 발명의 웨이퍼 기판의 만곡 정도를 비교한 도면.

도 8 및 도 9는 본 발명 실시 예에 따른 웨이퍼 기판상의 반도체 발광소자 성장에 따른 파장 균일도를 나타낸 도면.

<도면의 주요 부분에 대한 부호의 설명>

110 : 웨이퍼 기판 112 : 패턴

120 : 반도체층 122 : 버퍼층

124 : n형 질화물층 126 : 활성층

128 : p형 질화물층

본 발명은 웨이퍼 기판 및 이를 이용한 반도체 발광소자 제조 방법을 제공한다.

발광 다이오드는 다수의 캐리어가 전자인 N형 반도체와 다수의 캐리어가 정공인 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 그 발광 파장이 가시 영역에 있으면 주로 디스플레이용으로, 자외선 영역에 있으면 다양한 여기 광원용으로, 적외선 영역에 있으면 기계와 기계 사이의 정보 전달용 소자로 사용되고 있다.

발광 다이오드(light emitting diode)는 GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체 재료를 이용하여 발광 원을 구성함으로써 다양한 색을 구현할 수 있는 반도체 소자이다.

이러한 발광 다이오드 웨이퍼 성장 방법은 도 1에 도시된 바와 같이, 상면(1 Side)이 폴리싱 처리된 사파이어 기판(이하, 웨이퍼 기판이라 함)(10)상에 순차적으로 버퍼층(22), n형 질화물층(24), 활성층(26), p형 질화물층(28)을 포함하는 반도체층(20)을 형성해 주게 된다.

이때, 버퍼층(22)은 MOCVD 장비를 이용하여 저온(약 500~800℃)에서 H₂ 및 N₂ 캐리어 가스를 공급하면서 TMGa, TMIn, TMAl 소스원을 유입시키고, 동시에 NH₃ 가스를 유입시켜 성장시킨다. 이러한 버퍼층(22)은 웨이퍼 기판(10)과의 열팽창계수와 격자상수의 차이에서 발생되는 스트레스(stress)를 효과적으로 상쇄시켜 주어, 상층으로 성장되는 GaN 시드(seed) 성장 및 융합 과정을 도우며, 웨이퍼 기판(10)과의 계면에서 형성되는 디스 로케이션(dislocation)과 같은 결정결함을 최소화시켜 양질의 GaN계 질화물 반도체를 얻을 수 있게 된다.

그리고, n형 질화물층(24)은 MOCVD 장비를 이용하여 고온(약 900~1100℃)에서 TMGa, TMIn 소스원을 공급시켜 성장시키며, 도펀트로서 Si를 이용하며, 상기 n형 질화물층(24) 위에 단일 또는 다중 양자 우물 구조의 InGaN/GaN으로 이루어진 활성층(26)이 성장되며, 상기 활성층(26) 위에는 p형 질화물층(28)이 성장된다. 여기서, 상기 p형 질화물층(28)은 도펀트로서 Mg가 도핑된다.

이와 같이 웨이퍼 기판(10)상에서 n형 질화물층(22)과 같은 층을 고온에서 성장할 때, 웨이퍼 기판(10)의 모양이 도 2와 같이 오목 업(concave up, 가운데가 오목한 형태)의 형태를 가지게 되고, 이러한 상태가 발광 파장을 결정하는 활성층의 성장시에도 지속된다. 즉, 웨이퍼의 파장을 결정하는 것은 InGaN/GaN으로 이루어지는 활성층(26)으로서, 활성층의 In의 조성이 많고 적음에 따라 파장이 길어지거나 짧아지게 된다. 또한 In의 조성은 성장 온도가 높으면 적게 들어가고 낮으면 많이 들어가 장파장으로 만들어진다.

도 2에 도시된 바와 같이, 웨이퍼 기판 성장시 만곡 값이 -100 이하의 낮은 영역은 1050℃이상으로 성장되는 n형 질화물층 성장 영역이고, 0에 가깝게 줄어드 는 영역은 760℃정도로 낮은 활성층 성장 영역이다. 즉, 온도 차이에 의해 영역별 만곡 차이가 발생된다.

또한 웨이퍼 기판의 센터 부분의 온도는 높아지게 되고, 에지 부분의 온도는 낮아지게 되며, 이 상태에서 반도체층이 성장된다. 이에 따라 웨이퍼 기판의 센터에서 성장되는 반도체 소자의 파장은 상대적으로 짧아지고, 에지 부분에서 성장되는 반도체 소자의 파장은 상대적으로 길어지는 현상이 발생된다.

이와 같이, 고온에서 n형 질화물층과 같은 층의 성장시 발생되는 오목 업 현상은 활성층의 성장에 영향을 주게 되고, 이로 인하여 성장된 LED 웨이퍼의 파장 균일도가 도 3 및 도 4와 같이 나빠지는 원인이 된다.

도 3 및 도 4는 웨이퍼 기판의 위치별 파장 데이터를 나타낸 것으로, 웨이퍼 기판의 위치가 1,2,3,4,5 번에 대응하여 위치별 PL, EL 등의 파장이 어느 정도 균일한 정도를 나타내고 있다. 이때, 각 그래프들은 웨이퍼 기판의 개수로서, 아우터(outer) 14장의 데이터를 측정한 것이다. 도시된 바와 같이 에지 부분의 파장은 460~465nm 정도 나타나고, 센터 부분의 파장은 455~460nm 정도로 나타나게 되어, 센터 부분과 에지 부분의 편차가 크게 발생되는 문제가 있다.

본 발명은 웨이퍼 기판 및 이를 이용한 반도체 발광소자 제조방법을 제공한다.

본 발명은 배면에 패턴이 형성되며, 상면에 반도체층이 성장된 웨이퍼 기판 을 제공한다.

본 발명은 배면에 패턴이 균일 또는/및 불균일하게 형성된 웨이퍼 기판과, 상기 웨이퍼 기판상에 반도체층을 성장할 수 있도록 한 반도체 소자 제조방법을 제공한다.

본 발명 실시 예에 따른 웨이퍼 기판은, 상면에 n형 질화물층, 활성층, p형 질화물층을 포함하는 반도체층이 성장되는 웨이퍼 기판에 있어서, 상기 웨이퍼 기판의 배면에 형성된 패턴을 포함한다.

본 발명 실시 예에 따른 반도체 발광소자 제조방법은, 웨이퍼 기판의 배면에 다수개의 패턴을 형성하는 단계; 상기 웨이퍼 기판 상면에 반도체층을 성장하는 단계를 포함한다.

이하 첨부된 도면을 참조하여 본 발명 실시 예에 따른 웨이퍼 기판 및 이를 이용한 반도체 발광소자 제조방법에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 5를 참조하면, 웨이퍼 기판(110)의 배면에는 패턴(112)이 형성되고, 상부에는 반도체층(120)이 형성된다. 여기서, 반도체층(120)은 버퍼층(122), n형 질화물층(124), 활성층(126), p형 질화물층(128)을 포함한다.

웨이퍼 기판(110)의 배면(back side)에 스텝퍼 또는 마스크를 형성한 후, ICP 등을 이용한 건조 에칭(dry etching)이나 산 등을 이용한 액 에칭(wet etching) 방법을 사용하여, 바 형상(예: 사각 바), 뿔 형상(예: 삼각 뿔), 사다리꼴, 반구 형태 등의 형상을 가지는 패턴(112)을 형성해 줄 수 있다. 이에 따라 패턴(112) 사이에는 홈(113,114)들이 형성된다.

여기서, 상기 패턴(112) 사이에는 일정한 간격으로 형성되는 제 1홈(113)과, 불 규칙한 간격으로 형성되는 제 2홈(114)이 형성되는 데, 상기 제 1홈(113)은 웨이퍼 기판(110)의 에지 부분에 형성되며, 제 2홈(114)은 웨이퍼 기판(110)의 센터 부분에 형성된다.

상기 웨이퍼 기판(110)의 센터 부분에 형성된 제 2홈(114)의 폭(A2)은 제 1홈(113)의 폭(A1) 보다 1.5 ~ 2.5 정도로 넓게 형성될 수 있다. 또는 웨이퍼 기판(110)의 센터에 위치한 제 2홈(114)부터 에지 부분의 제 1홈(113)까지 단계적으로 폭을 감소시켜 형성할 수도 있다. 여기서, 센터 부분은 기판 반경의 1/3 정도의 길이에 해당되는 영역이다.

이러한 웨이퍼 기판(110)상에 반도체층(120)을 성장하게 된다. 이를 위해 상기 웨이퍼 기판(110)의 상면에 버퍼층(122)을 성장시키고, 상기 버퍼층(122)위에 n형 질화물층(124), 활성층(126), p형 질화물층(128)을 차례대로 성장시켜 준다.

상기 n형 질화물층(124)은 MOCVD 장비를 이용하여 고온(약 900~1100℃)에서 TMGa, TMIn 소스원을 공급시켜 성장시키며, 도펀트로서 Si를 이용하게 된다. 상기 활성층(126)은 예를 들어 780℃의 성장 온도에서 질소를 캐리어 가스로 사용하여 NH₃, TMGa, 및 트리메틸인듐(TMIn)을 공급하여, InGaN/GaN으로 이루어진 활성층을 120Å 내지 1200Å의 두께로 형성시킨다. 이때, 활성층(120)의은 우물층/장벽층을 한 주기로 하여 단일 또는 다중 양자 우물 구조로 형성될 수 있다.

이때 고온에서 n형 질화물층(124)이 성장하게 되면, 도 6과 같이 웨이퍼 기판(110)의 에지 부분에 형성된 패턴들 사이의 제 1홈(113)에는 서로 반대 방향으로 균일한 열 팽창(F1,F2)을 하게 되어, 웨이퍼 기판의 변형이 발생되지 않는다.

또한 불 연속적으로 패턴이 형성된 웨이퍼 기판(110)의 센터 부분의 제 2홈(114)에서는 상대적으로 넓은 홈 폭으로 인해, 한쪽 방향으로 열 팽창(F3)이 각각 발생되므로 반대쪽 방향에서의 열 팽창이 제거된다. 이와 같이 한쪽 방향의 열 팽창(F3)만 발생되는 경우 웨이퍼 기판(110)의 센터 부분에서는 오목 다운(Concave down)의 형태로 변형이 일어나게 되고, 상기 오목 다운 형태의 변형은 n형 질화물층(124)의 성장시 발생되는 오목 업(Concave up)의 변형과 서로 상쇄될 수 있어, 고온에서의 n형 질화물층(124)의 성장시 웨이퍼 기판(110)의 만곡이 제로 상태로 유지할 수 있게 된다.

즉, 웨이퍼 기판(110)의 센터 부분에 대해 n형 질화물층(124)의 성장시 자연적으로 발생되는 오목 업 현상과 반대되는 오목 다운 현상이 인위적으로 발생되도록 함으로써, 자연적으로 발생되는 오목 업 현상을 개선하여 성장된 웨이퍼의 파장을 결정하는 활성층(126)의 성장시 기판 만곡(Curvature)을 제로에 가깝게 된다.

이에 따라 웨이퍼 전체 영역이 균일한 온도를 가지게 되고, 그 결과 웨이퍼 에지 영역의 파장이 길어지는 현상이 없이, 전체 영역이 균일한 파장 분포를 가지게 되어, LED 웨이퍼의 파장 균일도를 향상시켜 줄 수 있다.

도 7은 본 발명과 종래 웨이퍼 기판에서의 반도체층 성장에 따른 만곡 정도를 나타낸 도면이다. 전체적으로 본 발명의 만곡 정도가 종래 기판 보다 개선됨을 알 수 있다.

도 8 및 도 9는 본 발명 실시 예에 따른 웨이퍼 기판의 위치별 파장 데이터를 나타낸 것으로, 웨이퍼 기판의 위치가 1,2,3,4,5 번에 대응하여 위치별 PL, EL 등의 파장이 어느 정도 균일한 정도를 나타내고 있다. 이때, 각 그래프들은 웨이퍼 기판의 개수로서, 아우터(outer) 14장의 데이터를 측정한 것이다. 도시된 바와 같이 전체 영역에서의 파장 분포가 균일하게 나타남을 알 수 있다.

이와 같이, 웨이퍼 기판의 배면에 패턴을 형성해 주어, 반도체층의 성장에 따라 웨이퍼 기판 영역별 온도 차이를 상기 패턴을 이용하여 보상해 줄 수 있도록 함으로써, 반도체층 성장에 따른 기판 만곡 정도를 최소화시켜 주어, 웨이퍼에서 성장되는 반도체 소자들의 파장이 균일하도록 해 줄 수 있다.

이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

본 발명 실시 예에 따른 웨이퍼 기판 및 이를 이용한 반도체 발광소자 제조방법에 의하면, 웨이퍼 기판의 배면에 오목 다운 현상을 발생시킬 수 있는 패턴들을 형성해 줌으로써, LED 파장을 결정하는 활성층의 성장시 기판 만곡을 제로에 가깝게 하여, LED 웨이퍼의 파장 균일도를 향상시켜 줄 수 있다.

Claims (10)

1. 상면에 n형 질화물층, 활성층, p형 질화물층을 포함하는 반도체층이 성장되는 웨이퍼 기판에 있어서,

   상기 웨이퍼 기판의 배면에 형성된 다수개의 패턴 및 상기 다수개의 패턴 사이에 홈을 포함하며,

   상기 홈은 상기 웨이퍼 기판의 패턴들 중에서 배면의 에지 부분에 배치된 패턴들 사이에 형성된 제1홈과, 상기 웨이퍼 기판의 패턴 중에서 배면의 센터 영역에 배치된 패턴들 사이에 제2홈을 포함하며,

   상기 웨이퍼 기판의 패턴들 중에서 배면의 센터 영역의 패턴들 간격이 배면의 에지 부분의 패턴들 간격보다 넓게 형성되는 웨이퍼 기판.
2. 제 1항에 있어서,

   상기 웨이퍼 기판의 배면에 배치된 패턴들은 일정한 간격의 패턴과 불 연속적인 간격의 패턴을 포함하는 웨이퍼 기판.
3. 제1항 또는 제2항에 있어서,

   상기 웨이퍼 기판은 사파이어 기판인 웨이퍼 기판.
4. 제 1항에 있어서,

   상기 제2홈의 폭은 상기 제1홈의 폭보다 1.5~2.5 범위로 넓게 배치되는 웨이퍼 기판.
5. 제 1항 또는 제2항에 있어서,

   상기 웨이퍼 기판의 배면의 각 패턴은 바 형상, 뿔 형상, 사다리꼴, 반구 형상 중 어느 한 형상으로 형성되는 웨이퍼 기판.
6. 웨이퍼 기판;

   상기 웨이퍼 기판의 상면에 n형 질화물층, 활성층, p형 질화물층을 포함하는 반도체층; 및

   상기 웨이퍼 기판의 배면에 형성된 다수개의 패턴 및 상기 다수개의 패턴 사이에 홈을 포함하며,

   상기 홈은 상기 웨이퍼 기판의 패턴들 중에서 배면의 에지 부분에 배치된 패턴들 사이에 형성된 제1홈과, 상기 웨이퍼 기판의 패턴 중에서 배면의 센터 영역에 배치된 패턴들 사이에 제2홈을 포함하며,

   상기 웨이퍼 기판의 패턴들 중에서 배면의 센터 영역의 패턴들 간격이 배면의 에지 부분의 패턴들 간격보다 넓게 형성되는 반도체 발광소자.
7. 제 6항에 있어서,

   상기 제2홈의 폭은 상기 제1홈의 폭보다 1.5~2.5 범위로 넓게 배치되는 반도체 발광소자.
8. 제6항 또는 제7항에 있어서, 상기 웨이퍼 기판은 사파이어 기판인 반도체 발광소자.
9. 웨이퍼 기판의 배면에 다수개의 패턴 및 상기 다수개의 패턴들 사이에 홈을 형성하는 단계;

   상기 웨이퍼 기판 상면에 반도체층을 성장하는 단계를 포함하며,

   상기 홈은 상기 웨이퍼 기판의 패턴 중에서 배면의 에지 부분에 배치된 패턴들 사이에 형성된 제1홈과, 상기 웨이퍼 기판의 패턴 중에서 배면의 센터 영역에 배치된 패턴들 사이에 제2홈을 포함하며,

   상기 웨이퍼 기판의 패턴 중에서 배면의 센터 영역의 패턴들 간격이 배면의 에지 부분의 패턴들 간격보다 넓게 형성된 반도체 발광소자 제조방법.
10. 제 9항에 있어서,

    상기 반도체층은 상기 웨이퍼 기판 위에 버퍼층을 형성하는 단계; 상기 버퍼층 위에 n형 질화물층을 형성하는 단계; 상기 n형 질화물층 위에 활성층을 형성하는 단계; 상기 활성층 위에 p형 질화물층을 형성하는 단계를 포함하며,

    상기 제2홈의 폭은 상기 제1홈의 폭보다 1.5~2.5 범위로 넓게 배치되는 반도체 발광소자 제조방법.

Images