JP2014042025A - 窒化物半導体素子及びその製造方法 - Google Patents

窒化物半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2014042025A
JP2014042025A JP2013168616A JP2013168616A JP2014042025A JP 2014042025 A JP2014042025 A JP 2014042025A JP 2013168616 A JP2013168616 A JP 2013168616A JP 2013168616 A JP2013168616 A JP 2013168616A JP 2014042025 A JP2014042025 A JP 2014042025A
Authority
JP
Japan
Prior art keywords
layer
gan
gan layer
semiconductor device
type dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013168616A
Other languages
English (en)
Other versions
JP5711320B2 (ja
Inventor
Seongmoo Cho
ソンムー チョ
Tae Hoon Jang
テフン ジャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JP2014042025A publication Critical patent/JP2014042025A/ja
Application granted granted Critical
Publication of JP5711320B2 publication Critical patent/JP5711320B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】本発明は、低減された漏れ電流特性を示す、半導体素子及びその製造方法を提供することを目的とする。
【解決手段】本明細書に開示された一実施形態による半導体素子１００は、第１ＧａＮ層１１０と、第１ＧａＮ層１１０上に形成されるＡｌＧａＮ層１２０と、ＡｌＧａＮ層１２０上に形成される第２ＧａＮ層１３０と、第２ＧａＮ層１３０の一部領域上に形成されるソース電極１５０、ドレイン電極１６０及びゲート電極１４０とを含み、第１ＧａＮ層１１０は、複数のＧａＮ層及び前記複数のＧａＮ層間に形成されるＦｅxＮy層を含む。
【選択図】図１

Description

本発明は、窒化物半導体素子及びその製造方法に関し、特に、ＦｅxＮy層（ＦｅxＮyインターレイヤー）を含むＧａＮ ＨＦＥＴ（窒化ガリウムヘテロ接合電界効果トランジスタ）素子及びその製造方法に関する。
窒化物半導体は、シリコンに比べて高い臨界電界、低いオン抵抗、高温、高周波動作特性が注目され、次世代半導体素子の材料として研究されている。
近年、高出力電力素子としては、主にＭＯＳＦＥＴとＩＧＢＴが用いられており、ＧａＮ系においてはＨＥＭＴ、ＨＦＥＴやＭＯＳＦＥＴなどの素子が研究されている。
ＨＥＭＴは、高い電子移動度を利用して、電力用半導体や高周波特性の通信素子などに用いられている。近年、ハイブリッド／燃料電池自動車の開発が行われており、世界各国の様々な企業がハイブリッド自動車を市場に投入している。ハイブリッド自動車内でモータと発電機（ジェネレータ）を連結する昇圧型コンバータ（voltage boost converter）及びインバータ内の半導体スイッチは、エンジンから発生する熱により、信頼性のある高温動作が要求される。ＧａＮは、ワイドバンドギャップにより信頼性のある高温動作が可能であり、ハイブリッド自動車内の次世代半導体スイッチに適している。
図６は一般的なＨＦＥＴの構造の一例を示す図である。
図６を参照すると、一般的なＨＦＥＴ１０は、ドレイン電極１６からソース電極１５に流れる２ＤＥＧ電流をショットキー（schottky）ゲート電極１４によりスイッチングすることができる。
一般的なＨＦＥＴ１０は、基板（図示せず）と、前記基板上に形成される第１ＧａＮ層１１と、第１ＧａＮ層１１上に形成されるＡｌＧａＮ層１２と、ＡｌＧａＮ層１２上に形成される第２ＧａＮ層１３と、第２ＧａＮ層１３上に形成されるゲート電極１４、ソース電極１５及びドレイン電極１６とを含んでもよい。
一般的なＨＦＥＴ素子においては、ゲート動作を用いたショットキー特性の品質が素子のスイッチング特性に大きな影響を与えることがある。
よって、ＨＦＥＴの漏れ電流を低減して降伏電圧を最大化する技術が必要である。
本発明は、順次積層された第１ＧａＮ層、ＡｌＧａＮ層、第２ＧａＮ層、ゲート電極、ソース電極及びドレイン電極を備える半導体素子において、前記第１ＧａＮ層が複数のＧａＮ層及び前記複数のＧａＮ層間に形成されるＦｅxＮy層を含むことにより、低減された漏れ電流特性を示す、半導体素子及びその製造方法を提供することを目的とする。
上記目的を達成するために、本発明による半導体素子は、第１ＧａＮ層と、前記第１ＧａＮ層上に形成されるＡｌＧａＮ層と、前記ＡｌＧａＮ層上に形成される第２ＧａＮ層と、前記第２ＧａＮ層の一部領域上に形成されるソース電極、ドレイン電極及びゲート電極とを含み、前記第１ＧａＮ層は、複数のＧａＮ層及び前記複数のＧａＮ層間に形成されるＦｅxＮy層を含む。
本発明の一態様において、前記第１ＧａＮ層の厚さは、０．１μｍ〜１０μｍであってもよい。
本発明の一態様において、前記ＦｅxＮy層の厚さは、１ｎｍ〜２０ｎｍであってもよい。
本発明の一態様において、前記ＦｅxＮy層は、複数であってもよい。
本発明の一態様において、前記複数のＧａＮ層は、前記複数のＦｅxＮy層のそれぞれを介して互いに離隔するように積層されたものであってもよい。
本発明の一態様において、前記ＦｅxＮy層の数は、２〜２０であってもよい。
本発明の一態様において、前記複数のＧａＮ層は、ｐ型ドーパントがドーピングされたものであってもよい。
本発明の一態様において、前記ｐ型ドーパントは、Ｃ、Ｍｇ及びＦｅの少なくとも１つであってもよい。
本発明の一態様において、前記ｐ型ドーパントのドーピング量（又はドーピング濃度）は、１０17／ｃｍ3〜１０19／ｃｍ3であってもよい。
本発明の一態様において、前記ｐ型ドーパントは、前記第１ＧａＮ層の積層方向への前記ｐ型ドーパントのドーピング量を示すドーピングプロファイルに基づいてドーピングされるものであってもよい。
本発明の一態様において、前記ドーピングプロファイルは、前記ＡｌＧａＮ層に近くなるほど前記ｐ型ドーパントのドーピング量が特定の勾配で減少する形態のドーピングプロファイルであってもよい。
本発明の一態様において、前記ｐ型ドーパントのドーピング量は、前記ＡｌＧａＮ層の下部から特定の深さまで最小のドーピング量以下であってもよい。
本発明の一態様において、前記特定の深さは、２ｎｍ〜５０ｎｍであってもよい。
本発明の一態様において、前記最小のドーピング量は、１０17／ｃｍ3であってもよい。
本発明の一態様において、前記ＦｅxＮy層は、複数のＦｅxＮy結晶体が前記第１ＧａＮ層の積層方向と垂直に離隔して配置される島状に形成されたものであってもよい。
上記目的を達成するために、本発明による半導体素子の製造方法は、基板上に第１ＧａＮ層を形成する段階と、前記第１ＧａＮ層上にＡｌＧａＮ層を形成する段階と、前記ＡｌＧａＮ層上に第２ＧａＮ層を形成する段階と、前記第２ＧａＮ層の一部領域上にソース電極、ドレイン電極及びゲート電極を形成する段階とを含み、前記第１ＧａＮ層は、ＦｅxＮy層を介して互いに離隔するように積層された複数のＧａＮ層を含んでもよい。
本発明の一態様において、前記第１ＧａＮ層、前記ＡｌＧａＮ層及び前記第２ＧａＮ層は、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）、プラズマ化学気相成長法（ＰＥＣＶＤ（Plasma-Enhanced Chemical Vapor Deposition））、スパッタリング及び原子層堆積法（ＡＬＤ（Atomic Layer Deposition））の少なくとも１つにより形成されてもよい。
本発明の一態様において、前記ＦｅxＮy層は、Ｆｅソース及びＳｉ3Ｈ4ガスにより形成されてもよい。
本明細書に開示された一実施形態によれば、順次積層された第１ＧａＮ層、ＡｌＧａＮ層、第２ＧａＮ層、ゲート電極、ソース電極及びドレイン電極を備える半導体素子において、前記第１ＧａＮ層が複数のＧａＮ層及び前記複数のＧａＮ層間に形成されるＦｅxＮy層（ＦｅxＮyインターレイヤー）を含むことにより、低減された漏れ電流特性を示す、半導体素子及びその製造方法を提供する。
特に、本明細書に開示された半導体素子によれば、窒化物薄膜（例えば、前記第１ＧａＮ層）の成長中にＦｅxＮy層を挿入することにより、窒化物の結晶欠陥を減らし、ｐ型ドーパントのＦｅを用いてインターレイヤーだけでなく上下のＧａＮ層のトラップ形成にも影響を与えることにより、漏れ電流を低減して降伏電圧の減少を最小限に抑えることができるという利点がある。また、成長条件により反り（bow）を減少させることができ、様々な利点を有するレイヤーとして使用することができ、高出力のＨＦＥＴ素子を製造することができるという利点がある。
本明細書に開示された一実施形態による半導体素子の構造の一例を示す図である。 本明細書に開示された第１実施形態によるｐ型ドーパントのドーピングプロファイルの一例を示す図である。 本明細書に開示された第２実施形態による半導体素子の一例を示す図である。 本明細書に開示された一実施形態による半導体素子の製造方法を示すフローチャートである。 本明細書に開示された一実施形態による半導体素子の製造方法の一例を示す図である。 図５Ａに続く工程を示す図である。 図５Ｂに続く工程を示す図である。 図５Ｃに続く工程を示す図である。 図５Ｄに続く工程を示す図である。 図５Ｅに続く工程を示す図である。 図５Ｆに続く工程を示す図である。 一般的なＨＦＥＴの構造の一例を示す図である。
本発明は、ＨＦＥＴ素子及びその製造方法に適用することができる。しかし、本発明は、これに限定されるものではなく、当該技術思想を適用できる全ての窒化物半導体素子及びその製造方法に適用することができる。
特に、窒化物薄膜の成長中にＦｅxＮy層（ＦｅxＮyインターレイヤー）を挿入することにより、窒化物の結晶欠陥を減らし、ｐ型ドーパントのＦｅを用いてインターレイヤーだけでなく上下のＧａＮ層のトラップ形成にも影響を与えることにより、漏れ電流を低減するという利点を有する、半導体素子及びその製造方法に適用することができる。
本明細書で使用される技術用語は、単に特定の実施形態を説明するために使用されるものであり、本発明を限定するものではない。また、本明細書で使用される技術用語は、本明細書において特に断らない限り、本発明の属する技術の分野における通常の知識を有する者に一般的に理解される意味で解釈されるべきであり、非常に包括的な意味で解釈され、又は、非常に狭い意味で解釈されるべきではない。さらに、本明細書で使用される技術用語が本発明の思想を正確に表現できない間違った技術用語である場合は、当業者が正しく理解できる技術用語で代替して理解すべきである。さらに、本明細書で使用される一般的な用語は、辞書の定義に従って、又は前後の文脈によって解釈されるべきであり、非常に狭い意味で解釈されるべきではない。
そして、本明細書で使用される単数の表現は、特に断らない限り、複数の表現を含む。本明細書において、「構成される」や「含む」などの用語は、明細書に記載された様々な構成要素又は段階の全てを必ず含むものと解釈されるべきではなく、そのうち一部の構成要素又は段階を含まないこともあり、追加の構成要素又は段階をさらに含むこともあるものと解釈されるべきである。
さらに、本明細書で使用される第１、第２などのように序数を含む用語は様々な構成要素を説明するために使用されるが、前記構成要素は前記用語により限定されるものではない。前記用語は１つの構成要素を他の構成要素と区別する目的でのみ使用される。例えば、本発明の権利範囲から外れない限り、第１構成要素は第２構成要素と命名してもよく、同様に、第２構成要素は第１構成要素と命名してもよい。
以下、添付図面を参照して本発明の好ましい実施形態を詳細に説明するが、図面番号に関係なく同一又は類似の構成要素には同一の符号を付して重複する説明は省略する。
また、本発明を説明するにあたって、関連する公知技術についての具体的な説明が本発明の要旨を不明にすると判断される場合は、その詳細な説明を省略する。なお、添付図面は本発明の思想を容易に理解できるようにするためのものにすぎず、添付図面により本発明の思想が制限されるように解釈されるべきではない。
具体的には、本発明は、窒化物半導体素子及びその製造方法に関し、ヘテロ接合構造の窒化物半導体電力素子においてエピタキシャル薄膜に起因する漏れ電流を低減する方法に関する。
まず、ＧａＮ薄膜の漏れ電流を低減するためには、結晶欠陥を最小限に抑える方法があり、ＧａＮの半絶縁特性を強化するためには、ｐ型ドーパントを添加する方法がある。
また、結晶欠陥を最小限に抑えるためには、成長条件を最適化する方法があり、ＧａＮの成長中にインターレイヤーを挿入する方法がある。
ＭＯＣＶＤ薄膜成長装置内でインターレイヤーを形成できる物質としては、ＳｉxＮy、ＡｌＮ、ＭｇxＮyなどがある。
ここで、ＧａＮの半絶縁特性を強化するためにｐ型ドーパントを用いてもよいが、ｐ型ドーパントとしては、例えばＣ、Ｍｇ、Ｆｅソースなどがある。
ＧａＮを成長させる際にインターレイヤーを用いる理由は２つある。第１に、Ｓｉ基板上にＧａＮを成長させる際には、２つの物質間の格子定数の差と熱膨張係数の差によりクラックや反りが発生することがあるが、インターレイヤーを挿入することでクラックや反りを低減することができる。クラックや反りの発生はＧａＮの厚さが厚くなるほど大きくなる傾向があるため、インターレイヤーの役割は非常に重要であるといえる。第２に、インターレイヤーを島状に成長させ、その上にＧａＮを成長させる際に水平成長となるようにすることにより、垂直成長に起因する電位欠陥を除去することができる。従って、電位欠陥を減らし、高品質のＧａＮを成長させることにより、漏れ電流を低減することができるという利点を有する。
また、ＧａＮを厚く成長させた場合のストレスを緩和することにより、クラックや反りを最小限に抑えることができるという利点を有する。
以下、添付図面を参照して本発明を詳細に説明する。
本明細書に開示された一実施形態による半導体素子
本明細書に開示された一実施形態による半導体素子は、第１ＧａＮ層と、前記第１ＧａＮ層上に形成されるＡｌＧａＮ層と、前記ＡｌＧａＮ層上に形成される第２ＧａＮ層と、前記第２ＧａＮ層の一部領域上に形成されるソース電極、ドレイン電極及びゲート電極とを含み、前記第１ＧａＮ層は、複数のＧａＮ層及び前記複数のＧａＮ層間に形成されるＦｅxＮy層を含んでもよい。
図１は本明細書に開示された一実施形態による半導体素子の構造の一例を示す図である。
図１に示すように、本明細書に開示された一実施形態による半導体素子１００は、第１ＧａＮ層１１０と、第１ＧａＮ層１１０上に形成されるＡｌＧａＮ層１２０と、ＡｌＧａＮ層１２０上に形成される第２ＧａＮ層１３０と、第２ＧａＮ層１３０の一部領域上に形成されるゲート電極１４０、ソース電極１５０及びドレイン電極１６０とを含んでもよい。
さらに、本明細書に開示された一実施形態による半導体素子１００は、表面漏れ電流の発生を防ぐための酸化膜層１７０を含んでもよい。
本明細書に開示された一実施形態による半導体素子１００は、ドレイン電極１６０からソース電極１５０に流れる２ＤＥＧ電流をショットキーゲート電極１４０によりスイッチングすることができる。
ここで、第１ＧａＮ層１１０は、基板（図示せず）上に形成されてもよい。
一実施形態によれば、前記基板は、ｎ型でもｐ型でもよく、様々な種類の物質で構成することができる。例えば、前記基板は、絶縁性基板、サファイア基板、ＧａＮ基板、ＳｉＣ基板及びＳｉ基板の少なくとも１つであってもよい。その他、様々な種類の基板を本明細書に開示された半導体素子に適用できることは、本発明の属する技術の分野における通常の知識を有する者にとって自明である。
また、前記基板は、半導体素子１００を製造した後に除去してもよい。つまり、最終の半導体素子１００の構造は前記基板のない構造であってもよい。
第１ＧａＮ層１１０は、ＧａＮからなり、０．１μｍ〜１０μｍの厚さを有するようにしてもよい。
第１ＧａＮ層１１０は、様々な方法（又は方式）で形成することができる。例えば、第１ＧａＮ層１１０は、窒化物半導体結晶を選択的に成長させる方法により形成してもよいが、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）及びハイドライド気相成長法（ＨＶＰＥ）の少なくとも１つにより形成することができる。ただし、第１ＧａＮ層１１０の結晶性を考慮してデバイス製作にＭＯＣＶＤ法を用いるのが一般的である。
第１ＧａＮ層１１０は、複数のＧａＮ層１１１及び複数のＧａＮ層１１１間に形成されるＦｅxＮy層（ＦｅxＮyインターレイヤー）１１２を含んでもよい。例えば、第１ＧａＮ層１１０は、２つのＧａＮ層１１１間に形成される１つのＦｅxＮy層１１２を含んでもよい。
ＦｅxＮy層１１２は、Ｓｉ基板上にＧａＮを成長させた場合に２つの物質間の格子定数の差と熱膨張係数の差によるクラックや反りが発生することを抑制する役割を果たす。
従って、ＦｅxＮy層１１２は、ＧａＮの結晶性を向上させると共に、ｐ型ドーパントのＦｅの半絶縁の役割を果たすことにより、漏れ電流（又はリーク電流）を最小限に抑えることができるという利点を有する。
一実施形態によれば、ＦｅxＮy層１１２は、複数であってもよい。例えば、ＦｅxＮy層１１２の数は、２〜２０であってもよい。
具体的には、複数のＧａＮ層１１１は、複数のＦｅxＮy層１１２のそれぞれを介して互いに離隔するように積層されたものであってもよい。
例えば、ＦｅxＮy層１１２は、図１に示すように３つであってもよい。この場合、ＧａＮ層１１１は、４つであり、第１ＧａＮ層１１０は、４つのＧａＮ層１１１間に３つのＦｅxＮy層１１２がそれぞれ挿入された構造を有するようにしてもよい。
半導体素子１００の製造面では、第１ＧａＮ層１１０は、ＧａＮ層１１１とＦｅxＮy層１１２とを繰り返し成長（交互に成長）させた構造を有するようにしてもよい。
一実施形態によれば、ＦｅxＮy層１１２層の厚さは、１ｎｍ〜２０ｎｍであってもよい。
一実施形態によれば、半導体素子１００は、第１ＧａＮ層１１０上にＣ、Ｆｅ及びＭｇドーパントの少なくとも１つのドーパントを注入して形成された高抵抗ＧａＮ層（図示せず）をさらに含んでもよい。ここで、前記少なくとも１つのドーパントの濃度は、１０17／ｃｍ3〜１０19／ｃｍ3であってもよい。
ＡｌＧａＮ層１２０は、第１ＧａＮ層１１０上に形成され、活性層の役割を果たす。
一実施形態によれば、ＡｌＧａＮ層１２０の厚さは、２ｎｍ〜１００ｎｍにしてもよく、１５ｎｍ〜３０ｎｍにすることが好ましい。
ＡｌＧａＮ層１２０は、様々な物質、様々な組成からなるようにすることができる。例えば、ＡｌＧａＮ層１２０は、ＡｌxＧａ1-xＮからなるものであってもよい。その他、様々な物質又は組成でＡｌＧａＮ層１２０を構成できることは、本発明の属する技術の分野における通常の知識を有する者にとって自明である。
第２ＧａＮ層１３０は、ＡｌＧａＮ層１２０上に形成され、ＧａＮを薄く成長させて形成してもよい。
一実施形態によれば、第２ＧａＮ層１３０の厚さは、０ｎｍ〜１００ｎｍにしてもよく、２ｎｍ〜１０ｎｍにすることが好ましい。第２ＧａＮ層１３０は、表面漏れ電流の発生を防ぐ役割を果たす。
ゲート電極１４０、ソース電極１５０及びドレイン電極１６０は、第２ＧａＮ層１３０の一部領域上に形成され、前述したように、ショットキーゲート電極１４０の制御によりドレイン電極１６０からソース電極１５０に流れる２ＤＥＧ（２次元電子ガス）電流が発生する。
さらに、一実施形態によれば、半導体素子１００は、第２ＧａＮ層１３０上に形成される酸化膜層１７０を含んでもよい。酸化膜層１７０は、表面漏れ電流を低減する役割を果たす。
ここで、酸化膜層１７０は、ソース電極１５０又はドレイン電極１６０とゲート電極１４０との間に形成されてもよい。
酸化膜層１７０は、様々な物質又は組成で構成することができる。例えば、酸化膜層１７０は、ＳｉＯ2、ＳｉxＮy（例えば、Ｓｉ3Ｎ4）、ＨｆＯ2、Ａｌ2Ｏ3、ＺｎＯ及びＧａ2Ｏ3の少なくとも１つの物質からなるようにしてもよい。
一実施形態によれば、酸化膜層１７０の厚さは、２ｎｍ〜２００ｎｍにしてもよく、２ｎｍ〜１００ｎｍにすることが好ましい。
また、酸化膜層１７０は、様々な方法で形成することができる。例えば、酸化膜層１７０は、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、スパッタリング及び原子層堆積法（ＡＬＤ）の少なくとも１つにより形成されてもよい。
第１実施形態：ｐ型ドーパントがドーピングされた第１ＧａＮ層
本明細書に開示された第１実施形態は、前述した実施形態が含む構成又は段階の一部もしくは組み合わせで実現し、又は、実施形態の組み合わせで実現することができる。以下、本明細書に開示された第１実施形態をより明確にするために、重複する説明は省略する。
本明細書に開示された第１実施形態による半導体素子は、第１ＧａＮ層と、前記第１ＧａＮ層上に形成されるＡｌＧａＮ層と、前記ＡｌＧａＮ層上に形成される第２ＧａＮ層と、前記第２ＧａＮ層の一部領域上に形成されるソース電極、ドレイン電極及びゲート電極とを含み、前記第１ＧａＮ層は、複数のＧａＮ層及び前記複数のＧａＮ層間に形成されるＦｅxＮy層を含んでもよい。
第１実施形態によれば、前記複数のＧａＮ層（又は前記第１ＧａＮ層）は、ｐ型ドーパントがドーピングされたものであってもよい。前記ｐ型ドーパントは、前記複数のＧａＮ層の半絶縁特性を強化するためにドーピングされるものであってもよい。
すなわち、前記第１ＧａＮ層は、前記第１ＧａＮ層からの漏れ電流の発生を防ぐために、ｐ型ドーパントがドーピングされた高抵抗ＧａＮ層を含んでもよい。
ここで、前記ｐ型ドーパントは、Ｃ、Ｍｇ及びＦｅの少なくとも１つであってもよい。
第１実施形態によれば、前記ｐ型ドーパントのドーピング量（又はドーピング濃度）は、１０17／ｃｍ3〜１０19／ｃｍ3であってもよい。
また、第１実施形態によれば、前記ｐ型ドーパントは、前記第１ＧａＮ層の積層方向への前記ｐ型ドーパントのドーピング量を示すドーピングプロファイルに基づいてドーピングされるものであってもよい。
ここで、前記ドーピングプロファイルは、前記ＡｌＧａＮ層に近くなるほど前記ｐ型ドーパントのドーピング量が特定の勾配で減少する形態のドーピングプロファイルであってもよい。
また、第１実施形態によれば、前記ｐ型ドーパントのドーピング量は、前記ＡｌＧａＮ層の下部から特定の深さまで最小のドーピング量以下であってもよい。
前記特定の深さは、２ｎｍ〜５０ｎｍであってもよい。また、前記最小のドーピング量は、１０17／ｃｍ3であってもよい。
第１実施形態によれば、前記ｐ型ドーパントは、前記複数のＧａＮ層の少なくとも１つのＧａＮ層にドーピングされるようにしてもよい。また、前記ｐ型ドーパントは、前記複数のＧａＮ層にわたってドーピングされるようにしてもよい。前記ｐ型ドーパントが特定のドーピングプロファイルに基づいてドーピングされる場合、前記特定のドーピングプロファイルは、前記ＦｅxＮy層により不連続グラフの形態を有するようにしてもよい。
以下、図２を参照して、ドーピングプロファイルに基づいてｐ型ドーパントがドーピングされた半導体素子について説明する。
図２は本明細書に開示された第１実施形態によるｐ型ドーパントのドーピングプロファイルの一例を示す図である。
前述したように、本明細書に開示された第１実施形態による半導体素子は、複数のＧａＮ層及び前記複数のＧａＮ層間に形成されるＦｅxＮy層を含む第１ＧａＮ層を含んでもよい。
前記第１ＧａＮ層は、ｐ型ドーパントがドーピングされてもよく、その場合、前記第１ＧａＮ層に起因して下方に発生する漏れ電流を低減することができる。
前記ｐ型ドーパントは、Ｃ、Ｍｇ及びＦｅの少なくとも１つであってもよい。図２は前記ｐ型ドーパントがＦｅの場合を示す。
第１実施形態によれば、前記ｐ型ドーパントは、前記第１ＧａＮ層の積層方向（前記半導体素子の垂直方向（又は下方向））への前記ｐ型ドーパントのドーピング量を示すドーピングプロファイルに基づいてドーピングされるものであってもよい。
図２を参照すると、第１実施形態による半導体素子は、前記第１ＧａＮ層中で前記ｐ型ドーパントであるＦｅのドーピング量が特定の勾配で減少する形態のドーピングプロファイルを有する。
この場合、前記第１ＧａＮ層中での前記Ｆｅのドーピング量は、１０17／ｃｍ3〜１０19／ｃｍ3であってもよい。
例えば、図２に示すドーピングプロファイルのように、前記第１ＧａＮ層中での前記Ｆｅのドーピング量は、前記第１ＧａＮ層の積層方向に特定の距離まで１０19／ｃｍ3を維持し、特定の距離から特定の勾配で減少して１０17／ｃｍ3となるようにしてもよい。
また、第１実施形態によれば、前記ｐ型ドーパントのドーピング量は、前記ＡｌＧａＮ層の下部から特定の深さまで最小のドーピング量以下となるようにしてもよい。
ここで、前記特定の深さは、２ｎｍ〜５０ｎｍであってもよい。また、前記最小のドーピング量は、１０17／ｃｍ3であってもよい。
例えば、図２に示すように、前記Ｆｅのドーピング量は、前記ＡｌＧａＮ層の下部から５０ｎｍまで、前記最小のドーピング量である１０17／ｃｍ3である。
このように、前記ｐ型ドーパント（例えば、Ｆｅ）のドーピング量を、前記ＡｌＧａＮ層に近くなるほど減少させ、最小のドーピング量以下となるようにするのは、ｐ型ドーパントのドーピングによる影響が２ＤＥＧチャネルに及ばないようにするためである。
第１実施形態の変形例によれば、前記第１ＧａＮ層を基板上に形成する場合、前記基板上に一種のバッファ層（図示せず）を形成してもよい。前記バッファ層は、前記第１ＧａＮ層のエピタキシャル成長のためのものであって、結晶性を付与する役割（又は一種のシード層の役割）を果たす。この場合、前記ｐ型ドーパントは、前記バッファ層からドーピングしてもよい。前記バッファ層は、様々な物質で構成することができる。例えば、前記バッファ層はＳｉ3Ｎ4からなる。
第２実施形態：島状のＦｅ x Ｎ y 層
本明細書に開示された第２実施形態は、前述した実施形態が含む構成又は段階の一部もしくは組み合わせで実現し、又は、実施形態の組み合わせで実現することができる。以下、本明細書に開示された第２実施形態をより明確にするために、重複する説明は省略する。
本明細書に開示された第２実施形態による半導体素子は、第１ＧａＮ層と、前記第１ＧａＮ層上に形成されるＡｌＧａＮ層と、前記ＡｌＧａＮ層上に形成される第２ＧａＮ層と、前記第２ＧａＮ層の一部領域上に形成されるソース電極、ドレイン電極及びゲート電極とを含み、前記第１ＧａＮ層は、複数のＧａＮ層及び前記複数のＧａＮ層間に形成されるＦｅxＮy層を含んでもよい。
第２実施形態によれば、前記ＦｅxＮy層は、複数のＦｅxＮy結晶体が前記第１ＧａＮ層の積層方向と垂直に離隔して配置される島状に形成されたものであってもよい。
図３は本明細書に開示された第２実施形態による半導体素子の一例を示す図である。
図３に示すように、本明細書に開示された第２実施形態による半導体素子は、島状のＦｅxＮy層１１２ａ、１１２ｂを備えてもよい。
島状という用語は、当該技術分野において一般的に知られている意味で使用される。例えば、島状とは、図３に示すように、複数のＦｅxＮy結晶体が前記第１ＧａＮ層の積層方向と垂直に離隔して配置された形態を意味する。
島状に成長したＦｅxＮy層１１２ａ、１１２ｂは、その上にＧａＮが成長する際に水平成長となるようにすることにより、垂直成長に起因する電位欠陥を除去する役割を果たす。
本明細書に開示された一実施形態による半導体素子の製造方法
本明細書に開示された一実施形態による半導体素子の製造方法は、基板上に第１ＧａＮ層を形成する段階と、前記第１ＧａＮ層上にＡｌＧａＮ層を形成する段階と、前記ＡｌＧａＮ層上に第２ＧａＮ層を形成する段階と、前記第２ＧａＮ層の一部領域上にソース電極、ドレイン電極及びゲート電極を形成する段階とを含み、前記第１ＧａＮ層は、ＦｅxＮy層を介して互いに離隔するように積層された複数のＧａＮ層を含んでもよい。
ここで、前記第１ＧａＮ層、前記ＡｌＧａＮ層及び前記第２ＧａＮ層は、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、スパッタリング及び原子層堆積法（ＡＬＤ）の少なくとも１つにより形成されてもよい。
一実施形態によれば、前記ＦｅxＮy層は、Ｆｅソース及びＳｉ3Ｈ4ガスにより形成されてもよい。
図４は本明細書に開示された一実施形態による半導体素子の製造方法を示すフローチャートである。
図４に示すように、本明細書に開示された一実施形態による半導体素子の製造方法は、次のような段階からなるようにしてもよい。
まず、基板上に、ＦｅxＮy層を介して互いに離隔するように積層された複数のＧａＮ層を含む第１ＧａＮ層を形成する（Ｓ１１０）。
次に、前記第１ＧａＮ層上にＡｌＧａＮ層を形成する（Ｓ１２０）。
次に、前記ＡｌＧａＮ層上に第２ＧａＮ層を形成する（Ｓ１３０）。
次に、前記第２ＧａＮ層の一部領域上にソース電極、ドレイン電極及びゲート電極を形成する（Ｓ１４０）。
図５Ａ〜図５Ｇは本明細書に開示された一実施形態による半導体素子の製造方法の一例を示す図である。
図５Ａ〜図５Ｇを参照すると、本明細書に開示された一実施形態による半導体素子の製造方法においては、第１ＧａＮ層、ＡｌＧａＮ層及び第２ＧａＮ層を順次積層し、前記第２ＧａＮ層の一部領域上にゲート電極、ソース電極及びドレイン電極を形成し、前記第１ＧａＮ層が複数のＧａＮ層及び前記複数のＧａＮ層間に形成されるＦｅxＮy層を含むようにすることにより、低減された漏れ電流特性を示す。このために、前記ＧａＮ層と前記ＦｅxＮy層とを繰り返し成長（交互に成長）させてもよい。
以下、図５Ａ〜図５Ｇを参照して、本明細書に開示された一実施形態による半導体素子の製造方法の詳細を具体的に説明する。
まず、ＭＯＣＶＤ薄膜成長装置により、基板（図示せず）上に第１サブＧａＮ層１１１ａ（ＧａＮ薄膜）を成長（形成）させる（図５Ａ）。
前記基板は、ｎ型でもｐ型でもよく、前記基板の種類には、Ｓｉ、ＳｉＣ、サファイア、ＧａＮ基板などがある。
第１サブＧａＮ層１１１ａを構成するＧａＮは、有機金属気相成長法（ＭＯＣＶＤ）で製造するのが一般的である。
この場合、リアクタ内でＧａの原料であるＴＭＧａとＮの原料であるＮＨ3を高温で合成し、第１サブＧａＮ層１１１ａをエピタキシャル成長させてもよい。
次に、第１サブＧａＮ層１１１ａ上にＦｅxＮy層１１２を形成する（図５Ｂ）。ＦｅxＮy層１１２の成長のためには、Ｆｅソース及びＳｉ3Ｈ4ガスを使用し、ＦｅxＮy層１１２の厚さは、１ｎｍ〜２０ｎｍにしてもよく、２ｎｍ〜１５ｎｍにすることが好ましい。
次に、ＦｅxＮy層１１２上に第２サブＧａＮ層１１１ｂを成長させる（図５Ｃ）。第２サブＧａＮ層１１１ｂを構成するＧａＮは、第１サブＧａＮ層１１１ａと同様に、有機金属気相成長法（ＭＯＣＶＤ）で製造するのが一般的である。
第１サブＧａＮ層１１１ａ及び第２サブＧａＮ層１１１ｂは、前述した複数のＧａＮ層１１１を意味する。つまり、第１サブＧａＮ層１１１ａ、ＦｅxＮy層１１２及び第２サブＧａＮ層１１１ｂは前述した第１ＧａＮ層（ｎ型ＧａＮ）１１０（図１参照）を形成する。
一実施形態によれば、第１ＧａＮ層１１０の厚さは、０．１μｍ〜１０μｍであってもよい。
前述したように、第１ＧａＮ層１１０には、Ｃ、Ｆｅ及びＭｇドーパントの少なくとも１つのドーパントを用いて、漏れ電流の発生を防ぐための高抵抗ＧａＮ層（又は高抵抗ＧａＮ）を成長させてもよい。
この場合、前記ドーパントのドーピング量は、１０17／ｃｍ3〜１０19／ｃｍ3にしてもよく、１０17／ｃｍ3〜１０18／ｃｍ3にすることが好ましい。
このようにして第１ＧａＮ層１１０を成長させた後、活性層であるＡｌＧａＮ層１２０を成長させる（図５Ｄ）。
一実施形態によれば、ＡｌＧａＮ層１２０の厚さは、２ｎｍ〜１００ｎｍにしてもよく、１５ｎｍ〜３０ｎｍにすることが好ましい。
次に、ＡｌＧａＮ層１２０を成長させた後、表面漏れ電流の発生を防ぐために、第２ＧａＮ層（ＧａＮキャップ層）１３０を成長させる（図５Ｅ）。
一実施形態によれば、第２ＧａＮ層１３０は、０ｎｍ〜１００ｎｍにしてもよく、２ｎｍ〜１０ｎｍにすることが好ましい。
次に、第２ＧａＮ層１３０の一部領域上にゲート電極１４０、ソース電極１５０及びドレイン電極１６０を形成する（図５Ｆ）。
次に、第２ＧａＮ層１３０上に酸化膜層１７０を形成する（図５Ｇ）。
酸化膜層１７０は、表面漏れ電流を低減する役割を果たす。
ここで、酸化膜層１７０は、ソース電極１５０又はドレイン電極１６０とゲート電極１４０との間に形成されてもよい。
酸化膜層１７０は、様々な物質又は組成で構成することができる。例えば、酸化膜層１７０は、ＳｉＯ2、ＳｉxＮy（例えば、Ｓｉ3Ｎ4）、ＨｆＯ2、Ａｌ2Ｏ3、ＺｎＯ及びＧａ2Ｏ3の少なくとも１つの物質からなるようにしてもよい。
一実施形態によれば、酸化膜層１７０の厚さは、２ｎｍ〜２００ｎｍにしてもよく、２ｎｍ〜１００ｎｍにすることが好ましい。
また、酸化膜層１７０は、様々な方法で形成することができる。例えば、酸化膜層１７０は、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、スパッタリング及び原子層堆積法（ＡＬＤ）の少なくとも１つにより形成されてもよい。
以上のように、本発明は、窒化物半導体ＨＦＥＴ素子の製造方法に関する。具体的には、チャネル（又はＤＥＧチャネル）下部のＧａＮ層の結晶性を向上させ、反りを低減するために、ＳｉxＮy又はＡｌＮ層（インターレイヤー）を用いる。
特に、本発明によれば、ＦｅxＮy層を用いて、ＧａＮの結晶性を向上させると共に、ｐ型ドーパントのＦｅの半絶縁の役割を果たすようにすることにより、リークを最小限に抑える窒化物半導体ＨＦＥＴ素子を製造することができる。
ＦｅxＮyは、ＭＯＣＶＤ薄膜成長装置を用いて成長させ、ＧａＮ薄膜を成長させる際には成長を途中で止め、有機金属ソース（例えば、Ｆｅソース）とＳｉ3Ｈ4ガスを同時に反応チャンバに注入して薄い層のＦｅxＮyを形成する。その後、再びＧａＮ層とＦｅxＮy層とを繰り返し成長させる。
ここで、ＧａＮ層とＦｅxＮy層とは、クラックや反りが大きくならない範囲内で繰り返し成長させる。ＦｅxＮy層は、島状又は単一層に成長させ、その上に成長するＧａＮ層の水平成長を誘導して結晶欠陥を減らし、ＦｅxＮyの成長条件に応じた薄膜全体の反りの制御も可能であり、ＧａＮ層に存在するリークをより低減することができるなど、多方面の利点を有する。
つまり、本明細書に開示された半導体素子によれば、漏れ電流を低減して降伏電圧の減少を最小限に抑えるために、窒化物薄膜（例えば、前記第１ＧａＮ層）の成長中にＦｅxＮy層を挿入することにより、窒化物の結晶欠陥を減らし、ｐ型ドーパントのＦｅを用いてインターレイヤーだけでなく上下のＧａＮ層のトラップ形成にも影響を与えることにより、漏れ電流を低減するという利点がある。また、成長条件により反りを減少させることができ、様々な利点を有するレイヤーとして使用することができ、高出力のＨＦＥＴ素子を製造することができるという利点がある。
本発明の範囲は本明細書に開示された実施形態に限定されるものではなく、本発明は本発明の思想及び特許請求の範囲に記載された範疇内において様々な形態に修正、変更又は改善することができる。
１００ 半導体素子
１１０ 第１ＧａＮ層
１２０ ＡｌＧａＮ層
１３０ 第２ＧａＮ層
１４０ ゲート電極
１５０ ソース電極
１６０ ドレイン電極
１７０ 酸化膜層

Claims (18)

  1. 第１ＧａＮ層と、
    前記第１ＧａＮ層上に形成されるＡｌＧａＮ層と、
    前記ＡｌＧａＮ層上に形成される第２ＧａＮ層と、
    前記第２ＧａＮ層の一部領域上に形成されるソース電極、ドレイン電極及びゲート電極とを含み、
    前記第１ＧａＮ層は、複数のＧａＮ層及び前記複数のＧａＮ層間に形成されるＦｅxＮy層を含む、半導体素子。
  2. 前記第１ＧａＮ層の厚さが０．１μｍ〜１０μｍである、請求項１に記載の半導体素子。
  3. 前記ＦｅxＮy層の厚さが１ｎｍ〜２０ｎｍである、請求項１に記載の半導体素子。
  4. 前記ＦｅxＮy層が複数である、請求項１に記載の半導体素子。
  5. 前記複数のＧａＮ層が、前記複数のＦｅxＮy層のそれぞれを介して互いに離隔するように積層されたものである、請求項４に記載の半導体素子。
  6. 前記ＦｅxＮy層の数が２〜２０である、請求項４に記載の半導体素子。
  7. 前記複数のＧａＮ層は、ｐ型ドーパントがドーピングされたものである、請求項１に記載の半導体素子。
  8. 前記ｐ型ドーパントが、Ｃ、Ｍｇ及びＦｅの少なくとも１つである、請求項７に記載の半導体素子。
  9. 前記ｐ型ドーパントのドーピング量が１０17／ｃｍ3〜１０19／ｃｍ3である、請求項７に記載の半導体素子。
  10. 前記ｐ型ドーパントが、前記第１ＧａＮ層の積層方向への前記ｐ型ドーパントのドーピング量を示すドーピングプロファイルに基づいてドーピングされるものである、請求項７に記載の半導体素子。
  11. 前記ドーピングプロファイルが、前記ＡｌＧａＮ層に近くなるほど前記ｐ型ドーパントのドーピング量が特定の勾配で減少する形態のドーピングプロファイルである、請求項１０に記載の半導体素子。
  12. 前記ｐ型ドーパントのドーピング量が、前記ＡｌＧａＮ層の下部から特定の深さまで最小のドーピング量以下である、請求項７に記載の半導体素子。
  13. 前記特定の深さが２ｎｍ〜５０ｎｍである、請求項１２に記載の半導体素子。
  14. 前記最小のドーピング量が１０17／ｃｍ3である、請求項１２に記載の半導体素子。
  15. 前記ＦｅxＮy層は、複数のＦｅxＮy結晶体が前記第１ＧａＮ層の積層方向と垂直に離隔して配置される島状に形成されたものである、請求項１に記載の半導体素子。
  16. 基板上に第１ＧａＮ層を形成する段階と、
    前記第１ＧａＮ層上にＡｌＧａＮ層を形成する段階と、
    前記ＡｌＧａＮ層上に第２ＧａＮ層を形成する段階と、
    前記第２ＧａＮ層の一部領域上にソース電極、ドレイン電極及びゲート電極を形成する段階とを含み、
    前記第１ＧａＮ層は、ＦｅxＮy層を介して互いに離隔するように積層された複数のＧａＮ層を含む、半導体素子の製造方法。
  17. 前記第１ＧａＮ層、前記ＡｌＧａＮ層及び前記第２ＧａＮ層が、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、スパッタリング及び原子層堆積法（ＡＬＤ）の少なくとも１つにより形成される、請求項１６に記載の半導体素子の製造方法。
  18. 前記ＦｅxＮy層が、Ｆｅソース及びＳｉ3Ｈ4ガスにより形成される、請求項１６に記載の半導体素子の製造方法。
JP2013168616A 2012-08-22 2013-08-14 窒化物半導体素子及びその製造方法 Active JP5711320B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0091936 2012-08-22
KR1020120091936A KR101364026B1 (ko) 2012-08-22 2012-08-22 질화물 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2014042025A true JP2014042025A (ja) 2014-03-06
JP5711320B2 JP5711320B2 (ja) 2015-04-30

Family

ID=48875468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013168616A Active JP5711320B2 (ja) 2012-08-22 2013-08-14 窒化物半導体素子及びその製造方法

Country Status (3)

Country Link
EP (1) EP2701199A3 (ja)
JP (1) JP5711320B2 (ja)
KR (1) KR101364026B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015155932A1 (ja) * 2014-04-09 2015-10-15 サンケン電気株式会社 半導体基板及び半導体素子

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299249A (ja) * 2001-03-29 2002-10-11 Sanyo Electric Co Ltd 半導体基板、半導体素子および半導体層の形成方法
JP2002359256A (ja) * 2001-05-31 2002-12-13 Fujitsu Ltd 電界効果型化合物半導体装置
JP2003077847A (ja) * 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
JP2010182872A (ja) * 2009-02-05 2010-08-19 Hitachi Cable Ltd 半導体エピタキシャルウェハ及びその製造方法、並びに電界効果トランジスタ
JP2010245504A (ja) * 2008-12-15 2010-10-28 Dowa Electronics Materials Co Ltd 電子デバイス用エピタキシャル基板およびその製造方法
JP2010251414A (ja) * 2009-04-13 2010-11-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011199222A (ja) * 2010-03-24 2011-10-06 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハおよびその製造方法ならびに電界効果型トランジスタ素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5266679B2 (ja) * 2007-07-11 2013-08-21 住友電気工業株式会社 Ｉｉｉ族窒化物電子デバイス
KR101103775B1 (ko) * 2008-11-21 2012-01-06 페어차일드코리아반도체 주식회사 질화물계 반도체 소자 및 그 제조방법
JP2011204877A (ja) * 2010-03-25 2011-10-13 Panasonic Corp 電界効果トランジスタ及びその評価方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299249A (ja) * 2001-03-29 2002-10-11 Sanyo Electric Co Ltd 半導体基板、半導体素子および半導体層の形成方法
JP2002359256A (ja) * 2001-05-31 2002-12-13 Fujitsu Ltd 電界効果型化合物半導体装置
JP2003077847A (ja) * 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
JP2010245504A (ja) * 2008-12-15 2010-10-28 Dowa Electronics Materials Co Ltd 電子デバイス用エピタキシャル基板およびその製造方法
JP2010182872A (ja) * 2009-02-05 2010-08-19 Hitachi Cable Ltd 半導体エピタキシャルウェハ及びその製造方法、並びに電界効果トランジスタ
JP2010251414A (ja) * 2009-04-13 2010-11-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011199222A (ja) * 2010-03-24 2011-10-06 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハおよびその製造方法ならびに電界効果型トランジスタ素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015155932A1 (ja) * 2014-04-09 2015-10-15 サンケン電気株式会社 半導体基板及び半導体素子
JP2015201574A (ja) * 2014-04-09 2015-11-12 サンケン電気株式会社 半導体基板及び半導体素子
TWI614895B (zh) * 2014-04-09 2018-02-11 Sanken Electric Co., Ltd. 半導體基板及半導體元件

Also Published As

Publication number Publication date
JP5711320B2 (ja) 2015-04-30
EP2701199A2 (en) 2014-02-26
EP2701199A3 (en) 2017-06-21
KR101364026B1 (ko) 2014-02-17

Similar Documents

Publication Publication Date Title
JP5634681B2 (ja) 半導体素子
US8569800B2 (en) Field effect transistor
JP4530171B2 (ja) 半導体装置
JP5546514B2 (ja) 窒化物半導体素子及び製造方法
US9252220B2 (en) Nitride semiconductor device and fabricating method thereof
JP2005158889A (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JPWO2004066393A1 (ja) 半導体装置及びその製造方法
JP6392498B2 (ja) 化合物半導体装置及びその製造方法
KR102080745B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP2013004750A (ja) 化合物半導体装置及びその製造方法
KR20150091706A (ko) 질화물 반도체 소자 및 그 제조 방법
JP2012094688A (ja) 半導体装置およびその製造方法
KR20150091705A (ko) 질화물 반도체 소자 및 그 제조 방법
KR102111459B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US9276103B2 (en) Nitride semiconductor and fabricating method thereof
KR102077674B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP5711320B2 (ja) 窒化物半導体素子及びその製造方法
KR102091516B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US20210193820A1 (en) Semiconductor structure and forming method thereof
KR20150091703A (ko) 질화물 반도체 소자 및 그 제조 방법
KR102111458B1 (ko) 질화물 반도체 소자 및 그 제조 방법
KR102067597B1 (ko) 질화물 반도체 소자 및 그 제조 방법
KR20140131167A (ko) 질화물 반도체 소자 및 그 제조 방법
KR20150091704A (ko) 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141202

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150305

R150 Certificate of patent or registration of utility model

Ref document number: 5711320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250