JP2010182872A - 半導体エピタキシャルウェハ及びその製造方法、並びに電界効果トランジスタ - Google Patents

半導体エピタキシャルウェハ及びその製造方法、並びに電界効果トランジスタ Download PDF

Info

Publication number
JP2010182872A
JP2010182872A JP2009024955A JP2009024955A JP2010182872A JP 2010182872 A JP2010182872 A JP 2010182872A JP 2009024955 A JP2009024955 A JP 2009024955A JP 2009024955 A JP2009024955 A JP 2009024955A JP 2010182872 A JP2010182872 A JP 2010182872A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
semiconductor layer
nitride
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009024955A
Other languages
English (en)
Other versions
JP5013218B2 (ja
Inventor
Takeshi Tanaka
丈士 田中
Yoshihiko Moriya
美彦 守谷
Yohei Otoki
洋平 乙木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2009024955A priority Critical patent/JP5013218B2/ja
Publication of JP2010182872A publication Critical patent/JP2010182872A/ja
Application granted granted Critical
Publication of JP5013218B2 publication Critical patent/JP5013218B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】低コストでしかも高品質の窒化物系の半導体エピタキシャルウェハ及びその製造方法、並びに電界効果トランジスタを提供する。
【解決手段】化合物半導体を結晶成長させるための基板(1)と、基板(1)上に形成されるバッファ層(2)と、バッファ層(2)上に位置する第1の窒化物半導体層(3)と、第1の窒化物半導体層(3)上に位置する第2の窒化物半導体層(5)と、第2の窒化物半導体層(5)上に位置し第2の窒化物半導体層(5)よりも電子親和力の小さい第3の窒化物半導体層(6)とを備えた半導体エピタキシャルウェハにおいて、第1の窒化物半導体層(3)にはFeがドープされ、第1の窒化物半導体層(3)と第2の窒化物半導体層(5)との間には、第1の窒化物半導体層(3)及び第2の窒化物半導体層(5)よりも電子親和力の小さい窒化物半導体挿入層(4)が設けられている。
【選択図】図1

Description

本発明は、半導体エピタキシャルウェハ及びその製造方法、並びに電界効果トランジスタに関し、更に詳しくは低コストで高品質化が図れる窒化物系の半導体エピタキシャルウェハ及びその製造方法、並びにこの半導体エピタキシャルウェハを用いて作製される電界効果トランジスタに関する。
III族元素のインジウム、ガリウム、アルミニウムとV族元素の窒素からなる窒化物半
導体は、III族元素の組成比を制御することにより、紫外域から可視域の大部分の領域を
カバーする革新的な高効率発光デバイスの材料として開発が進められ、実用化されている。
また、窒化物半導体は、高い飽和電子速度と高い絶縁破壊耐圧を有する為、将来的には高周波領域で桁違いの高効率・高出力を実現する夢の電子デバイス用材料としての応用も期待されている。
窒化物半導体薄膜を材料として用いる電界効果トランジスタでは、リーク電流の問題が指摘されている。リーク電流は、主に結晶成長中に意図せずに、n型ドーパントとして活性化する不純物が、窒化ガリウムを主成分とした電子親和力の大きい能動層へと混入した場合に発生する。リーク電流は、特に格子不整合が生じている界面付近で発生することが多い。
このリーク電流を防ぐための技術としては、結晶成長中に意図的に鉄を、窒化ガリウムを主成分とした電子親和力の大きい能動層にドープさせて、ここを無理やり高抵抗化させるという技術が公知になっている(例えば、特許文献1、非特許文献1参照)。
また、関連する技術として、CpFe(ビスシクロペンタジエニル鉄、フェロセン)を用いて鉄ドープGaN基板を作製する方法やこの鉄ドープGaN基板を用いたエピタキシャル基板が提案されている(例えば、特許文献2、非特許文献2参照)。
特開2006−24597号公報 特開2005−306723号公報
原田 学他、「Feドーピングによる半絶縁性GaN厚膜の成長」、第51回応用物理学関係連合講演会 講演予稿集、東京工科大学、2004年3月、p.382 APPLIED PHYSICS LETTERS, Vol.81, No.3, 15 JULY 2002, PP439-441
しかしながら、上述したように、リーク電流を防ぐために鉄をドーピングした場合、次のような問題がある。
すなわち、鉄はCpFeという有機金属を使ってドープするが、このCpFeはメモリー効果が強いという特徴がある。例えば、格子不整合が生じている基板と窒化物半導体層の界面付近のみに鉄をドーピングしても、通常の成長方法では、原料を供給する配管
内にCpFeが残留し、残留したCpFeが徐々にリアクタ内に流れ込み、意図しない層にまで鉄が混入する現象が起こる。
具体的には、例えば、図4に示すように、SiC(炭化ケイ素)基板101の上に、アンドープAlN(窒化アルミニウム)核生成層102と、CpFeを供給してFe(鉄)をドープしたGaN(窒化ガリウム)層103と、厚いアンドープGaN層104と、GaN能動層105と、GaN能動層105に二次元電子ガスを供給するためのAlGaN(窒化アルミニウムガリウム)供給層106と、が積層されたHEMT(高電子移動度トランジスタ)用エピタキシャルウェハを作製した場合に、鉄を供給していないアンドープGaN層104等にも鉄が混入してしまう。
図5は、図4の構造のエピタキシャルウェハに対するSIMS(二次イオン質量分析法)による分析結果である。図5に示すように、AlN核生成層102とGaN層103との界面付近には約2×1018cm−3の鉄が存在し、リーク電流の防止が図られていることが分かる。一方、鉄ドープGaN層103以外の層を形成する際には、CpFeをリアクタに供給していないが、図5から分かるとおり、アンドープGaN層104の鉄ドープGaN層103との界面に近い位置で、より高濃度(約3×1018cm−3)の鉄が意図せずにドープされてしまっていることが分かる。これは、CpFeの配管内メモリー効果によるものである。
基板側の界面で鉄がドープされていることは、リーク電流を防ぐという意味では電界効果トランジスタ動作に良好な効果をもたらす。しかし一方で、GaN能動層105のAlGaN供給層106側の界面近傍の、二次元電子ガスが発生する領域に鉄がドープされると、飽和電流値が減少するなどトランジスタの動作に悪影響を与える。従って、メモリー効果によって鉄が意図しないHEMTの表面付近の層にまで混入して、電子デバイス特性が劣化するのを避ける必要がある。
メモリー効果が電子デバイスの能動層に与える影響を最小限にとどめるための方法には、次の二つが考えられる。
第一の方法は、CpFeを供給して鉄ドープGaN層を形成した後、アンドープGaN層を非常に厚く形成することである。アンドープGaN層を厚く、例えば1.5μm程
度形成してCpFeのメモリー効果が収束したところで、HEMTの能動層領域を形成すると、良好なデバイス特性が得られる。図4の構造はこの典型例である。ただし、この方法の欠点は、ガリウムを大幅に消費するため原料コストが極めて高くなることであって、工業的な観点からみると実用化は現実的ではない。
メモリー効果を抑制する第二の方法は、鉄ドープGaN層の形成が終了した後に、GaNの成長を中断して配管をパージし、残留CpFeの濃度が十分に低下した時点でGaNの成長を再開する方法である。この方法では、ガリウムを余分に消費しないことから、一見すると第一の方法よりも優れているように思われる。しかし、この方法の致命的な欠点は、長い成長中断時間中にGaN層の表面が大幅に劣化することにある。GaNの最適な形成温度は1000℃以上と非常に高温であるが、一方で1000℃以上の高温下では窒素成分やガリウム成分のエピタキシャル層表面からの脱離反応が成長と並行して生じている。このためエピタキシャル多層薄膜の形成中に、CpFeのメモリー効果の影響を除くために上記のような成長中断を実施すると、GaN層の表面凹凸が激しくなる、或いはガリウム金属のドロップレットが発生するなど著しい表面状態の劣化が発生するのである。
このように、第二の方法は致命的な欠陥を有し、上記二つの方法以外によい方法がないことから、製造コスト上問題がある第一の方法を選択しているのが実情である。
本発明は、上記課題を解決し、低コストでしかも高品質の窒化物系の半導体エピタキシャルウェハ及びその製造方法、並びに電界効果トランジスタを提供することにある。
上記課題を解決するために、本発明は次のように構成されている。
本発明の第1の態様は、化合物半導体を結晶成長させるための基板と、前記基板上に形成されるバッファ層と、前記バッファ層上に位置する第1の窒化物半導体層と、前記第1の窒化物半導体層上に位置する第2の窒化物半導体層と、前記第2の窒化物半導体層上に位置し第2の窒化物半導体層よりも電子親和力の小さい第3の窒化物半導体層とを備えた半導体エピタキシャルウェハにおいて、前記第1の窒化物半導体層にはFeがドープされ、前記第1の窒化物半導体層と前記第2の窒化物半導体層との間には、前記第1の窒化物半導体層及び前記第2の窒化物半導体層よりも電子親和力の小さい窒化物半導体挿入層が設けられていることを特徴とする半導体エピタキシャルウェハである。
本発明の第2の態様は、第1の態様の半導体エピタキシャルウェハにおいて、前記窒化物半導体挿入層は、窒化アルミニウム又は窒化アルミニウムガリウムであることを特徴とする。
本発明の第3の態様は、第1の態様又は第2の態様の半導体エピタキシャルウェハにおいて、前記第1の窒化物半導体層は、Fe濃度が5×1017cm−3以上であり、前記第2の窒化物半導体層は、Fe濃度が5×1016cm−3未満、厚さ0.2μm以上0.5μm以下であることを特徴とする。
本発明の第4の態様は、第1〜第3の態様のいずれかの半導体エピタキシャルウェハにおいて、前記基板が、炭化ケイ素であることを特徴とする。
本発明の第5の態様は、第1〜第4の態様のいずれかの半導体エピタキシャルウェハにおいて、前記窒化物半導体挿入層の厚さが、5nm以上100nm以下であることを特徴とする。
本発明の第6の態様は、第1〜第5の態様のいずれかの半導体エピタキシャルウェハにおいて、前記第2の窒化物半導体層は、窒化ガリウムであることを特徴とする。
本発明の第7の態様は、第1〜第6の態様のいずれかの半導体エピタキシャルウェハを用い、前記第3の窒化物半導体層にソース電極およびドレイン電極を形成し、前記第2の窒化物半導体層又は前記第3の窒化物半導体層にゲート電極を形成して作製されていることを特徴とする電界効果トランジスタである。
本発明の第8の態様は、リアクタ内に化合物半導体を結晶成長させるための基板を設置し、前記基板上に、バッファ層と、第1の窒化物半導体層と、第2の窒化物半導体層と、第3の窒化物半導体層とを形成して半導体エピタキシャルウェハを製造する半導体エピタキシャルウェハの製造方法において、前記第1の窒化物半導体層の成長時には、Feドーパント原料を前記リアクタ内に供給して前記第1の窒化物半導体層にFeをドープし、前記第1の窒化物半導体層の成長終了後はFeドーパント原料の供給を停止し、前記第1の窒化物半導体層及び前記第2の窒化物半導体層よりも電子親和力の小さい窒化物半導体挿入層を形成した後、Feドーパント原料の供給系のパージを実施し、その後、前記第2の窒化物半導体層と前記第3の窒化物半導体層を形成するようにしたことを特徴とする半導体エピタキシャルウェハの製造方法である。
本発明によれば、低コストでしかも高品質の窒化物系の半導体エピタキシャルウェハ及びその製造方法、並びに電界効果トランジスタを提供できる。
本発明の一実施形態に係る半導体エピタキシャルウェハの構造を示す断面図である。 図1の半導体エピタキシャルウェハ中の鉄濃度プロファイルのSIMS測定結果を示す図である。 本発明の一実施形態に係る電界効果トランジスタ構造の断面図である。 従来の電界効果トランジスタ用の窒化物半導体エピタキシャルウェハの構造を示す断面図である。 図4の窒化物半導体エピタキシャルウェハ中の鉄濃度プロファイルのSIMS測定結果を示す図である。
以下に、本発明に係る半導体エピタキシャルウェハ及びその製造方法、並びに電界効果トランジスタの実施形態を説明する。
本発明に係る実施形態の半導体エピタキシャルウェハは、化合物半導体を結晶成長させるための基板(例えば、炭化ケイ素、シリコン)と、前記基板上に形成されるバッファ層(例えば、核生成層)と、前記バッファ層上に位置する第1の窒化物半導体層(例えば、窒化ガリウム層)と、前記第1の窒化物半導体層上に位置する第2の窒化物半導体層(例えば、窒化ガリウム層)と、前記第2の半導体層上に位置し第2の窒化物半導体層よりも電子親和力の小さい第3の窒化物半導体層とを備えている。
前記第1の窒化物半導体層にはFeがドープされ、前記第1の窒化物半導体層と前記第2の窒化物半導体層との間には、前記第1の窒化物半導体層及び前記第2の窒化物半導体層よりも電子親和力の小さい窒化物半導体挿入層(例えば、窒化アルミニウム層或いは窒化アルミニウムガリウム層)が設けられている。
第1の窒化物半導体層には、CpFeなどを利用してFe濃度が5×1017cm−3以上5×1018cm−3以下でドープされているのが好ましい。第1の窒化物半導体層にFeを5×1017cm−3以上ドープすることにより、格子不整合が生じる基板とバッファ層との界面や第1の窒化物半導体層とバッファ層との界面などにFeがドープされて高抵抗化され、リーク電流が防止される。
一方、第2の窒化物半導体層は、例えば、電界効果トランジスタ(HEMTなど)のチャネル層などに用いられる層であり、Fe濃度が5×1016cm−3未満、厚さ0.2
μm以上0.5μm以下の能動層であることが好ましい。
また、第3の窒化物半導体層は、例えば、HEMTの電子供給層などに用いられる層であり、その厚さは10nm以上100nm以下、より好ましくは20nm以上50nm以下とするのがよい。
基板上に形成されるバッファ層から第3の窒化物半導体層までのエピタキシャル層の厚さは、1.5μm以下が好ましく、1.0μm以下とするのがより好ましい。
窒化アルミニウムや窒化アルミニウムガリウムから成る窒化物半導体挿入層の厚さは、5nm以上100nm以下であるのが好ましい。100nmよりも厚くなると、窒化ガリウム層との格子不整合などによって発生する窒化物半導体挿入層の歪などが問題になる。窒化物半導体挿入層の厚さは、10nm以上30nm以下がより好ましい。また、窒化アルミニウムガリウム(AlGa1−xN)の窒化物半導体挿入層は、Al組成比xが0
.3以上、好ましくは0.5以上とするのがよい。
本発明では、主な窒化物半導体層である窒化ガリウムが1000℃以上の温度では脱離反応を起こす一方で、窒化ガリウムよりも電子親和力の小さい窒化物半導体層である窒化アルミニウム或いは窒化アルミニウムガリウムなどでは、1000℃以上の温度でも比較的安定であることに注目した。
CpFeのメモリー効果の影響を除くために、上記第二の方法として窒化ガリウム層の成長を一時中断して配管をパージする方法に言及したが、上述したように、この方法では成長中断時に窒化ガリウムの表面劣化が起こる。
ところが、窒化アルミニウム或いは窒化アルミニウムガリウム(AlGa1−xNのAl組成比xが0.3以上、好ましくは0.5以上)はl000℃以上の温度でも比較的安定である。このため、Feをドープした窒化ガリウムなどからなる第1の窒化物半導体層の上に、窒化アルミニウム或いは窒化アルミニウムガリウムの窒化物半導体挿入層を形成しておけば、その後CpFeのメモリー効果の影響を除去するために、高温下(窒化物半導体挿入層やその他の窒化物半導体層の成長温度と同程度の温度、例えば980℃以上1100℃以下)で成長中断して配管系のパージ(ガスパージ)を行っても、窒化物半導体挿入層によってエピタキシャル層の表面(界面)は保護され、窒化物半導体挿入層上に結晶性の良いエピタキシャル層を形成できる。
このことを、具体的な製造方法の観点で説明すると、次のようになる。
すなわち、まず基板上にバッファ層を形成し、このバッファ層上に、CpFeの供給により鉄をドーピングした窒化ガリウムの第1の窒化物半導体層を成長する。この窒化ガリウム層の成長後、CpFeの供給は直ちに停止させる。さらに、この鉄をドーピングした窒化ガリウムの第1の窒化物半導体層の直上に、30nm程度と比較的薄めの窒化アルミニウムの窒化物半導体挿入層(界面保護層)を形成する。ここで基板温度を一定に保った状態で約30分程度、CpFeのメモリー効果の影響を低減するために一旦原料の供給を停止し、配管を大流量のキャリアガスでパージする。その後、成長を再開し、約0.5ミクロン程度の高純度窒化ガリウムの第2の窒化物半導体層(HEMTの能動層とな
る)を形成した上で、第2の窒化物半導体層に2次元電子ガスを供給する目的で数十nmという薄層の窒化アルミニウムガリウムからなる第3の窒化物半導体層を形成する。
この方法では、鉄をドーピングした窒化ガリウムの第1の窒化物半導体層の直上に窒化アルミニウムの窒化物半導体挿入層を形成した後、基板温度を一定に保った状態で配管をキャリアガスでパージし、その後、高純度窒化ガリウムの第2の窒化物半導体層の成長を再開している。このため、第2の窒化物半導体層の厚さを0.5μm以下に抑えることが
でき、高純度の窒化ガリウム能動層を得るためのガリウム原料の使用量を低減でき、低コストでCpFeのメモリー効果の影響を抑止した半導体エピタキシャルウェハを作製することができる。
また、この半導体エピタキシャルウェハを用いて低コストで高品質の電界効果トランジスタを作製することができる。
電界効果トランジスタは、上記半導体エピタキシャルウェハを用いて、例えば、前記第3の窒化物半導体層上に(或いは更に第4の窒化物半導体層を形成した上に)、ゲート電極、ソース電極およびドレイン電極を形成し、チップ化するなどして作製することができる。
図1には、上記実施形態よりも更に具体的な実施形態に係る窒化物系の半導体エピタキシャルウェハの断面構造を示す。
図1に示すように、半導体エピタキシャルウェハは、化合物半導体を結晶成長させるためのSiC(炭化ケイ素)基板1上に、アンドープAlN核生成層(バッファ層)2と、鉄濃度がCpFe利用手法によって5×1017cm−3以上に制御されたGaN層(第1の窒化物半導体層)3と、AlN挿入層(窒化物半導体挿入層)4と、鉄濃度が5×1016cm−3未満に制御された高純度のGaN能動層(第2の窒化物半導体層)5と、GaN能動層5に二次元電子ガスを供給するための、GaN能動層5よりも電子親和力の小さいAlGaN供給層(第3の窒化物半導体層)6とが順番に形成されている。
結晶成長には、MOVPE法(Metal Organic Vapor Phase Epitaxy、有機金属気相成
長法)、HVPE法(ハイドライド気相成長法)等が用いられる。
また、図3に、図1の半導体エピタキシャルウェハを用いて作製される電界効果トランジスタの一実施形態の断面図を示す。
図3に示すように、この実施形態の電界効果トランジスタでは、AlGaN供給層6の上には、Ni/Au金属薄膜からなるゲート電極7が形成され、またTi/Al金属薄膜からなるソース電極8とドレイン電極9が形成されている。ゲート電極7とソース電極8の間の表面、およびゲート電極7とドレイン電極9の間の表面は、窒化ケイ素薄膜からなる保護層10で覆われている。ゲート電極7は、AlGaN供給層6をエッチングし、GaN能動層5に直接、又は再成長層を介して形成してもよい。
このうち、AlGaN供給層6に加わった歪応力から生ずるピエゾ電界の影響により、鉄濃度が5×1016cm−3未満に制御された高純度のGaN能動層5には二次元電子ガスが蓄積され、ここが能動層として機能する。
図1の半導体エピタキシャルウェハは、次のような製法で作製することができる。
まず、SiC基板1上に、例えばMOVPE装置により、原料としてアンモニアガスとTMA(Tri Methyl Aluminum)を用いて膜厚150nmのアンドープAlN核生成層2
を形成する。次いで、アンドープAlN核生成層2上に、同一のMOVPE装置を引き続き使用し、また原料としてアンモニアガスとTMG(Tri Methyl Gallium)さらにはドーピングガスとしてCpFeを用いて、例えば膜厚500nmの鉄濃度が5×1017cm−3以上に制御されたGaN層3を形成することができる。次に、GaN層3の上に、引き続いて同一のMOVPE装置を使用し、また原料としてアンモニアガスとTMAを用いて、厚さ30nmのアンドープAlN挿入層4を形成する。
その後、前記GaN層3を形成する際に使用したCpFeのメモリー効果の影響を抑制するという目的で、基板温度を一定に保った状態で約30分程度、一旦原料の供給を停止し、配管を大流量のキャリアガスである水素ガスでパージする。
その後、引き続いて同一のMOVPE装置を使用し、また原料としてアンモニアガスとTMGを用いて高純度のGaN能動層5を例えば300nm程度の厚さで形成する。そして最後に、アンモニアガスとTMA、およびTMGを用いて、例えば膜厚40nmのAlGaN供給層6を形成する。
図2には、以上の工程により作製した図1の構造の半導体エピタキシャルに対する鉄濃度分布のSIMSの分析結果を示す。図2に示すように、アンドープAlN挿入層4とGaN能動層5との界面近傍(約100nmの範囲)を除き、GaN能動層5の鉄濃度は約4×1016cm−3よりも低く、CpFeのメモリー効果は殆ど発生しない。
アンドープAlN挿入層4の成長時には、残留したCpFeがMOVPE装置のリアクタ内に流れ込むが、アンドープAlN挿入層4にFeは取り込まれ捕捉されて、他の層へはほとんど拡散されない。
また、窒化物半導体エピタキシャル層は全体で1μm程度という薄膜であるにもかかわらず、GaN能動層の表面側のFe濃度を5×1016cm−3以下の低Fe濃度に抑えることができた。この1μmというエピタキシャル層の厚さは、図4で示される従来構造のエピタキシャル層の厚さの約半分であり、このことから本実施形態の半導体エピタキシ
ャルウェハでは、製造に必要な主にガリウムの原料コストを約50%削減できるという大幅な経済的効果が得られ、量産化に好適である。
1 基板(SiC基板)
2 バッファ層(アンドープAlN核生成層)
3 第1の窒化物半導体層(FeドープGaN層)
4 窒化物半導体挿入層(AlN挿入層)
5 第2の窒化物半導体層(GaN能動層)
6 第3の窒化物半導体層(AlGaN供給層)
7 ゲート電極
8 ソース電極
9 ドレイン電極
10 保護層

Claims (8)

  1. 化合物半導体を結晶成長させるための基板と、前記基板上に形成されるバッファ層と、前記バッファ層上に位置する第1の窒化物半導体層と、前記第1の窒化物半導体層上に位置する第2の窒化物半導体層と、前記第2の窒化物半導体層上に位置し第2の窒化物半導体層よりも電子親和力の小さい第3の窒化物半導体層とを備えた半導体エピタキシャルウェハにおいて、
    前記第1の窒化物半導体層にはFeがドープされ、前記第1の窒化物半導体層と前記第2の窒化物半導体層との間には、前記第1の窒化物半導体層及び前記第2の窒化物半導体層よりも電子親和力の小さい窒化物半導体挿入層が設けられていることを特徴とする半導体エピタキシャルウェハ。
  2. 前記窒化物半導体挿入層は、窒化アルミニウム又は窒化アルミニウムガリウムであることを特徴とする請求項1に記載の半導体エピタキシャルウェハ。
  3. 前記第1の窒化物半導体層は、Fe濃度が5×1017cm−3以上であり、前記第2の窒化物半導体層は、Fe濃度が5×1016cm−3未満、厚さ0.2μm以上0.5μm以下であることを特徴とする請求項1または2に記載の半導体エピタキシャルウェハ。
  4. 前記基板が、炭化ケイ素であることを特徴とする請求項1〜3のいずれかに記載の半導体エピタキシャルウェハ。
  5. 前記窒化物半導体挿入層の厚さが、5nm以上100nm以下であることを特徴とする請求項1〜4のいずれかに記載の半導体エピタキシャルウェハ。
  6. 前記第2の窒化物半導体層は、窒化ガリウムであることを特徴とする請求項1〜5のいずれかに記載の半導体エピタキシャルウェハ。
  7. 請求項1〜6いずれかに記載の半導体エピタキシャルウェハを用い、前記第3の窒化物半導体層にソース電極およびドレイン電極を形成し、前記第2の窒化物半導体層又は前記第3の窒化物半導体層にゲート電極を形成して作製されていることを特徴とする電界効果トランジスタ。
  8. リアクタ内に化合物半導体を結晶成長させるための基板を設置し、前記基板上に、バッファ層と、第1の窒化物半導体層と、第2の窒化物半導体層と、第3の窒化物半導体層とを形成して半導体エピタキシャルウェハを製造する半導体エピタキシャルウェハの製造方法において、
    前記第1の窒化物半導体層の成長時には、Feドーパント原料を前記リアクタ内に供給して前記第1の窒化物半導体層にFeをドープし、前記第1の窒化物半導体層の成長終了後はFeドーパント原料の供給を停止し、前記第1の窒化物半導体層及び前記第2の窒化物半導体層よりも電子親和力の小さい窒化物半導体挿入層を形成した後、Feドーパント原料の供給系のパージを実施し、その後、前記第2の窒化物半導体層と前記第3の窒化物半導体層を形成するようにしたことを特徴とする半導体エピタキシャルウェハの製造方法。
JP2009024955A 2009-02-05 2009-02-05 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法 Active JP5013218B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009024955A JP5013218B2 (ja) 2009-02-05 2009-02-05 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009024955A JP5013218B2 (ja) 2009-02-05 2009-02-05 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2010182872A true JP2010182872A (ja) 2010-08-19
JP5013218B2 JP5013218B2 (ja) 2012-08-29

Family

ID=42764212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009024955A Active JP5013218B2 (ja) 2009-02-05 2009-02-05 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP5013218B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232297A (ja) * 2009-03-26 2010-10-14 Sumitomo Electric Device Innovations Inc 半導体装置
JP2011199222A (ja) * 2010-03-24 2011-10-06 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハおよびその製造方法ならびに電界効果型トランジスタ素子
JP2012523702A (ja) * 2009-04-08 2012-10-04 エフィシエント パワー コンヴァーション コーポレーション GaNバッファ層におけるドーパント拡散変調
JP2013016786A (ja) * 2011-07-04 2013-01-24 Samsung Led Co Ltd パワー素子およびその製造方法
CN103035698A (zh) * 2011-09-28 2013-04-10 富士通株式会社 半导体器件
JP2013211363A (ja) * 2012-03-30 2013-10-10 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハ及びその製造方法
KR101364026B1 (ko) * 2012-08-22 2014-02-17 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP2014072430A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
US9276103B2 (en) 2011-07-25 2016-03-01 Lg Electronics Inc. Nitride semiconductor and fabricating method thereof
US10270404B2 (en) 2015-10-30 2019-04-23 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
CN110400835A (zh) * 2019-08-21 2019-11-01 聚力成半导体(重庆)有限公司 一种提高氮化镓器件电子迁移率的结构及其制备方法
US10553674B2 (en) 2015-06-29 2020-02-04 Sanken Electric Co., Ltd. Substrate for semiconductor device, semiconductor device, and method for manufacturing semiconductor device
US10833184B2 (en) 2016-09-15 2020-11-10 Sanken Electric Co., Ltd. Semiconductor device substrate, semiconductor device, and method for manufacturing semiconductor device substrate
JP7458904B2 (ja) 2019-07-24 2024-04-01 クアーズテック合同会社 窒化物半導体基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008536332A (ja) * 2005-04-11 2008-09-04 クリー インコーポレイテッド 厚い半絶縁性または絶縁性エピタキシャル窒化ガリウム層およびそれを組み込んだデバイス
JP2008227479A (ja) * 2007-02-16 2008-09-25 Sumitomo Chemical Co Ltd 電界効果トランジスタ用エピタキシャル基板
JP2008288474A (ja) * 2007-05-21 2008-11-27 Sharp Corp ヘテロ接合電界効果トランジスタ
JP2009021362A (ja) * 2007-07-11 2009-01-29 Sumitomo Electric Ind Ltd Iii族窒化物電子デバイス、iii族窒化物電子デバイスのための積層体ウエハ、およびiii族窒化物電子デバイスを作製する方法
JP2009176929A (ja) * 2008-01-24 2009-08-06 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008536332A (ja) * 2005-04-11 2008-09-04 クリー インコーポレイテッド 厚い半絶縁性または絶縁性エピタキシャル窒化ガリウム層およびそれを組み込んだデバイス
JP2008227479A (ja) * 2007-02-16 2008-09-25 Sumitomo Chemical Co Ltd 電界効果トランジスタ用エピタキシャル基板
JP2008288474A (ja) * 2007-05-21 2008-11-27 Sharp Corp ヘテロ接合電界効果トランジスタ
JP2009021362A (ja) * 2007-07-11 2009-01-29 Sumitomo Electric Ind Ltd Iii族窒化物電子デバイス、iii族窒化物電子デバイスのための積層体ウエハ、およびiii族窒化物電子デバイスを作製する方法
JP2009176929A (ja) * 2008-01-24 2009-08-06 Toshiba Corp 半導体装置およびその製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232297A (ja) * 2009-03-26 2010-10-14 Sumitomo Electric Device Innovations Inc 半導体装置
JP2012523702A (ja) * 2009-04-08 2012-10-04 エフィシエント パワー コンヴァーション コーポレーション GaNバッファ層におけるドーパント拡散変調
JP2011199222A (ja) * 2010-03-24 2011-10-06 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハおよびその製造方法ならびに電界効果型トランジスタ素子
US8815666B2 (en) 2011-07-04 2014-08-26 Samsung Electronics Co., Ltd. Power device and method for manufacturing the same
JP2013016786A (ja) * 2011-07-04 2013-01-24 Samsung Led Co Ltd パワー素子およびその製造方法
US9276103B2 (en) 2011-07-25 2016-03-01 Lg Electronics Inc. Nitride semiconductor and fabricating method thereof
JP2013074211A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 半導体装置
CN103035698A (zh) * 2011-09-28 2013-04-10 富士通株式会社 半导体器件
JP2013211363A (ja) * 2012-03-30 2013-10-10 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハ及びその製造方法
KR101364026B1 (ko) * 2012-08-22 2014-02-17 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP2014042025A (ja) * 2012-08-22 2014-03-06 Lg Electronics Inc 窒化物半導体素子及びその製造方法
TWI492379B (zh) * 2012-09-28 2015-07-11 Fujitsu Ltd 半導體裝置
US9029868B2 (en) 2012-09-28 2015-05-12 Fujitsu Limited Semiconductor apparatus having nitride semiconductor buffer layer doped with at least one of Fe, Si, and C
JP2014072430A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
US10553674B2 (en) 2015-06-29 2020-02-04 Sanken Electric Co., Ltd. Substrate for semiconductor device, semiconductor device, and method for manufacturing semiconductor device
US10270404B2 (en) 2015-10-30 2019-04-23 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
US10833184B2 (en) 2016-09-15 2020-11-10 Sanken Electric Co., Ltd. Semiconductor device substrate, semiconductor device, and method for manufacturing semiconductor device substrate
JP7458904B2 (ja) 2019-07-24 2024-04-01 クアーズテック合同会社 窒化物半導体基板
CN110400835A (zh) * 2019-08-21 2019-11-01 聚力成半导体(重庆)有限公司 一种提高氮化镓器件电子迁移率的结构及其制备方法

Also Published As

Publication number Publication date
JP5013218B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
JP5013218B2 (ja) 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法
US9355843B2 (en) Semiconductor device and method of manufacturing the same
US8791504B2 (en) Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
JP2010232293A (ja) 半導体装置
JP2010517298A5 (ja)
JP2005286135A (ja) 半導体装置および半導体装置の製造方法
JP2005167275A (ja) 半導体素子
JP6392498B2 (ja) 化合物半導体装置及びその製造方法
US20160111274A1 (en) Method for forming nitride semiconductor device
JP2008277655A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
WO2019106843A1 (ja) 半導体装置の製造方法、半導体装置
JP2019110344A (ja) 窒化物半導体装置および窒化物半導体基板
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
JP5817283B2 (ja) 半導体装置の製造方法
JP2006114652A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP5934575B2 (ja) 窒化物半導体装置の製造方法
JP4904726B2 (ja) 半導体エピタキシャルウェハ及びhemt用半導体エピタキシャルウェハの製造方法
JP2006114655A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2010283372A (ja) 半導体装置
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
JP2005277357A (ja) 半導体積層構造、トランジスタ素子、および半導体積層構造の作製方法
JP2014090065A (ja) 窒化物系半導体エピタキシャルウエハ及び窒化物系電界効果型トランジスタ
JP5744784B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120523

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5013218

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350