JP2013211363A - 窒化物半導体エピタキシャルウェハ及びその製造方法 - Google Patents

窒化物半導体エピタキシャルウェハ及びその製造方法 Download PDF

Info

Publication number
JP2013211363A
JP2013211363A JP2012079741A JP2012079741A JP2013211363A JP 2013211363 A JP2013211363 A JP 2013211363A JP 2012079741 A JP2012079741 A JP 2012079741A JP 2012079741 A JP2012079741 A JP 2012079741A JP 2013211363 A JP2013211363 A JP 2013211363A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
region
layer
semiconductor layer
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012079741A
Other languages
English (en)
Other versions
JP5744784B2 (ja
Inventor
Takeshi Tanaka
丈士 田中
Kosuke Yokoyama
康祐 横山
Yoshinobu Narita
好伸 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2012079741A priority Critical patent/JP5744784B2/ja
Publication of JP2013211363A publication Critical patent/JP2013211363A/ja
Application granted granted Critical
Publication of JP5744784B2 publication Critical patent/JP5744784B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】効果的にリーク電流を抑制することのできるFe含有窒化物半導体層を有する窒化物半導体エピタキシャルウェハ及びその製造方法を提供する。
【解決手段】本発明の一態様において、基板11と、基板11上に形成されたAlN層12と、AlN層12上に形成された第1の窒化物半導体層13と、を含み、AlN層12は、第1の窒化物半導体層13側の一部にFe含有領域である第1の領域12aを有し、第1の窒化物半導体層13は、少なくともAlN層12側の一部に第1の領域13aを含むFe含有領域を有する、窒化物半導体エピタキシャルウェハ10を提供する。
【選択図】図1

Description

本発明は、窒化物半導体エピタキシャルウェハ及びその製造方法に関する。
インジウム、ガリウム、アルミニウムのIII族元素及び窒素からなる窒化物化合物半導体は、III族元素の組成比を制御することにより、紫外領域から可視光領域の大部分の波長領域の光を発することのできる革新的な高効率発光デバイスの材料として開発が進められ、実用化されている。また窒化物半導体は、高い飽和電子速度と高い絶縁破壊耐圧を有するため、高周波領域での高効率・高出力を実現する電子デバイス用材料としても実用化されている。
従来の窒化物半導体電界効果トランジスタとして、単結晶基板上にAlN層とGaN層を積層したエピタキシャルウェハを用いて製造されたものが知られている(例えば、特許文献1、2参照)。
AlN層の上にGaN層を形成する場合、AlN結晶とGaN結晶の格子不整合によって成長初期に島状結晶成長が起こるが、この島状結晶成長の際には不純物を取り込み易いファセット面が形成される。GaN結晶のバンドギャップは3.5eV程度であり、シリコンなどの不純物混入によって容易に導電性となるため、GaN層の成長初期に不純物、特に有機金属気相成長炉のジグから放出されるシリコン、が取り込まれる事により、GaN層の成長初期部分すなわちAlN層との境界に近い領域が導電性となる。このため、単結晶基板上にAlN層とGaN層を積層したエピタキシャルウェハを用いて製造されたトランジスタにおいては、GaN層のAlN層との境界に近い領域でリーク電流が発生するおそれがある。
そこで、特許文献1、2に開示されるようなトランジスタにおいては、GaN層のAlN層側の一部の領域にFeをドーピングして電気抵抗を増加させ、リーク電流を防止している。この方法によれば、シリコン混入によってGaN層の成長初期部分に発生していた自由電子を、意図的にドーピングしたFeで補償、あるいは相殺し、リーク電流発生箇所として考えられるGaN層の成長初期部分は高抵抗化される。
特開2008−251966号公報 特開2010−182872号公報
特許文献1、2には、Feのドーピングにフェロセン(CpFe:ビスシクロペンタジエニル鉄)を用いることが開示されている。フェロセンをFe原料として用いることにより、GaN結晶のエピタキシャル成長条件とは独立してFeのドーピング濃度を制御することができるため、フェロセンはリーク電流の抑制を目的としたFeのドーピングに広く用いられている。
しかし、フェロセンは、原料シリンダーから有機金属気相成長用反応炉に供給する際、途中の配管や反応炉の壁面に付着しやすい性質を持つ。そのため、GaN層の成長開始と同時にフェロセンの供給を開始すると、フェロセンは、先に壁面に付着し始めて、基板表面に到達するまでに消費されるので、基板表面への到達が遅れ、GaN層の成長開始直後は目的の濃度でFeがドーピングされない。このため、リーク電流の主な発生箇所であり、Feをドーピングすることにより高抵抗化したいGaN層のAlN層側の領域に、十分な濃度のFeをドーピングすることができず、低抵抗なGaN層となってしまう。そのため、トランジスタにおける素子間リーク電流、あるいはピンチオフ時におけるドレインリーク電流が発生するおそれがある。
したがって、本発明の目的の一つは、効果的にリーク電流を抑制することのできるFe含有窒化物半導体層を有する窒化物半導体エピタキシャルウェハ及びその製造方法を提供することにある。
(1)本発明の一態様によれば、上記目的を達成するため、基板と、前記基板上に形成されたAlN層と、前記AlN層上に形成された第1の窒化物半導体層と、を含み、前記AlN層は、前記第1の窒化物半導体層側の一部にFe含有領域を有し、前記第1の窒化物半導体層は、少なくとも前記AlN層側の一部にFe含有領域を有する、窒化物半導体エピタキシャルウェハが提供される。
(2)上記窒化物半導体エピタキシャルウェハにおいて、前記第1の窒化物半導体層の前記Fe含有領域の少なくとも前記AlN層側の一部のFe濃度が、1×1017cm以上、1×1019cm以下であることが好ましい。
(3)上記窒化物半導体エピタキシャルウェハにおいて、前記第1の窒化物半導体層上に、前記第1の窒化物半導体層よりも電子親和力の小さい第2の窒化物半導体層を含み、前記第1の窒化物半導体層内の前記第2の窒化物半導体層側の領域に二次元電子ガスが存在し、前記第1の窒化物半導体層内の前記二次元電子ガスが存在する領域のFe濃度は1×1016cm−3以下であってもよい。
(4)また、本発明の他の態様によれば、基板上にAlN結晶をエピタキシャル成長させてAlN層を形成する工程と、前記AlN層上に第1の窒化物半導体結晶をエピタキシャル成長させて第1の窒化物半導体層を形成する工程と、を含み、前記AlN結晶の成長開始後、且つ前記AlN結晶の成長終了前に、前記基板上へのフェロセンの供給を開始し、前記第1の窒化物半導体結晶の成長開始後、且つ前記第1の窒化物半導体結晶の成長終了前に、前記フェロセンの供給を終了することにより、前記AlN層の少なくとも前記第1の窒化物半導体層側の一部の領域、及び前記第1の窒化物半導体層の少なくとも前記AlN層側の一部の領域にFeをドーピングする、窒化物半導体エピタキシャルウェハの製造方法が提供される。
(5)上記窒化物半導体エピタキシャルウェハの製造方法において、前記第1の窒化物半導体層の少なくとも前記AlN層側の一部へのFeのドーピング濃度が、1×1017cm以上、1×1019cm以下であることが好ましい。
(6)上記窒化物半導体エピタキシャルウェハの製造方法において、前記AlN結晶の成長を終了してから30秒以内に前記第1の窒化物半導体結晶の成長を開始することが好ましい。
(7)上記窒化物半導体エピタキシャルウェハの製造方法において、前記AlN層のFeドーピング領域の成長時の前記基板の基板温度及び環境圧力と、前記第1の窒化物半導体結晶の成長時の前記基板の基板温度及び環境圧力が等しいことが好ましい。
(8)上記窒化物半導体エピタキシャルウェハの製造方法において、前記第1の窒化物半導体層上に、前記第1の窒化物半導体層よりも電子親和力の小さい第2の窒化物半導体層を形成する工程を含み、前記第1の窒化物半導体層内の前記第2の窒化物半導体層側の領域に二次元電子ガスが存在し、前記第1の窒化物半導体層内の前記二次元電子ガスが存在する領域のFe濃度は1×1016cm−3以下であってもよい。
本発明の一態様によれば、効果的にリーク電流を抑制することのできるFe含有窒化物半導体層を有する窒化物半導体エピタキシャルウェハ及びその製造方法を提供することができる。
図1は、実施の形態に係る窒化物半導体エピタキシャルウェハの垂直断面図である。 図2(a)〜(d)は、実施の形態に係る窒化物半導体エピタキシャルウェハの製造工程を表す断面図である。 図3は、AlN結晶の成長を終了してから第1の窒化物半導体結晶の成長を開始するまでの結晶成長の中断時間と窒化物半導体エピタキシャルウェハにおける素子間リーク電流との関係の一例を示すグラフである。 図4(a)は、本実施の形態に係る窒化物半導体エピタキシャルウェハにおける素子電極間電圧と素子間リーク電流の関係の一例を表すグラフである。図4(b)は、比較例に係る窒化物半導体エピタキシャルウェハにおける素子電極間電圧と素子間リーク電流の関係の一例を表すグラフである。
〔実施の形態〕
(窒化物半導体エピタキシャルウェハの構造)
図1は、実施の形態に係る窒化物半導体エピタキシャルウェハの垂直断面図である。窒化物半導体エピタキシャルウェハ10は、基板11、基板11上のAlN層12、AlN層12上の第1の窒化物半導体層13、第1の窒化物半導体層13上の第2の窒化物半導体層14を含む。
単結晶基板11は、例えば、ポリタイプが4H又は6Hの半絶縁SiC基板である。第1の窒化物半導体層13は、例えば、GaN層である。第2の窒化物半導体層14は、第1の窒化物半導体層13よりも電子親和力の小さい窒化物半導体層である。例えば、第1の窒化物半導体層13がGaN層である場合は、第2の窒化物半導体層14としてAlGaN層を用いることができる。
窒化物半導体エピタキシャルウェハ10を用いて窒化物半導体電界効果トランジスタを製造する場合は、AlN層12は緩衝層、第1の窒化物半導体層13はバッファ層及び電子走行層、第2の窒化物半導体層14はバリア層として、それぞれ機能する。
AlN層12の第1の窒化物半導体層13側の一部の領域は、意図的にドーピングされたFeを含む、AlN層12のFe含有領域としての第1の領域12aである。AlN層12のFeがドーピングされていない領域は第2の領域12bとする。
第1の窒化物半導体層13のAlN層12側の一部の領域は、意図的にドーピングされたFeを含む第1の領域13aである。第1の領域13aのFe濃度は、1×1017cm以上、1×1019cm以下である。このため、第1の領域13aは、窒化物半導体エピタキシャルウェハ10を用いて製造された窒化物半導体トランジスタにおいてリーク電流の発生を抑えるために十分な電気抵抗を有する。第1の領域13aのFe濃度が1×1017cm未満であると、リーク電流を効果的に抑えることができず、また、1×1019cmを超えると、第1の窒化物半導体層13のモフォロジ劣化が起こるおそれがある。
第1の窒化物半導体層13の意図的にFeがドーピングされていない領域は第2の領域13bとする。第2の領域13bが意図せずにドーピングされたFeを含む場合は、第1の領域13aと、第2の領域13bのFeを含む領域とを合わせた領域が、第1の窒化物半導体層13のFe含有領域となる。すなわち、第1の領域13aは、第1の窒化物半導体層13のFe含有領域のAlN層12側の一部となる。
第1の窒化物半導体層13(第2の領域13b)の第2の窒化物半導体層14との界面に近い領域には、第1の窒化物半導体層13と第2の窒化物半導体層14の格子定数の差に起因する第2の窒化物半導体層14内のピエゾ効果によって発生した二次元電子ガスが存在する。第1の窒化物半導体層13の二次元電子ガスが存在する領域を二次元電子ガス領域13eとする。
第1の領域13aを形成するためのFe原料としてフェロセンを用いる場合は、フェロセンが配管や反応炉の壁面に付着し、水素ガスや窒素ガスのパージによって、しばらくすると壁面から徐々に脱離する。このフェロセンの挙動のような壁面への付着、脱離は、メモリー効果と呼ばれる。このため、フェロセンの供給を止めるために原料シリンダーを閉じた後に、脱離したフェロセンが基板11の表面に到達し、意図しないFeのドーピングが行われてしまうおそれがある。このメモリー効果により、第1の窒化物半導体層13の二次元電子ガス領域13eにFeが意図せずにドーピングされてしまう場合があるが、この二次元電子ガス領域13eにおけるFe濃度は、1×1016cm−3以下である。このため、二次元電子ガスの電子がFeにより相殺され、窒化物半導体エピタキシャルウェハ10を用いて製造されるトランジスタの出力が低下することはほとんどない。
(窒化物半導体エピタキシャルウェハの製造工程)
図2(a)〜(d)は、実施の形態に係る窒化物半導体エピタキシャルウェハの製造工程を表す断面図である。
まず、図2(a)に示されるように、基板11上にAlN結晶をエピタキシャル成長させ、AlN層12の第2の領域12bを形成する。
次に、図2(b)に示されるように、AlN結晶を成長させながら、基板11上へフェロセン等のFe原料の供給を開始し、AlN結晶へFeをドーピングする。これによって、AlN層12の第1の領域12aが形成される。
Fe原料としてフェロセンを用いる場合は、フェロセンが配管や反応炉の壁面に付着し、基板11表面への到達が遅れるため、供給開始直後は、基板11の表面への供給量が安定していない。しかし、第1の窒化物半導体層13の第1の窒化物半導体結晶の成長開始時において基板11の表面への供給量が安定するように、AlN結晶の成長終了時には基板11の表面への供給量がほぼ安定していることが好ましい。このためには、AlN層12の第1の領域12aの膜厚や成長速度を適宜設定し、フェロセンの供給量が安定するまでに必要な時間を稼ぐようにすればよい。
なお、AlN結晶の成長開始後にFe原料の供給を開始する理由は、以下の通りである。AlN結晶の成長開始前にFe原料の供給が開始されると、Fe原料のみが基板11の表面に付着して分解し、Feの薄膜が基板11上に形成されてしまう。Feの薄膜は非常に導電性が高いため、窒化物半導体エピタキシャルウェハ10を用いて製造するトランジスタにおいて、リーク電流の発生箇所となる。
本実施の形態においては、AlN結晶の成長開始後にFe原料の供給を開始するため、FeはAlN層12中にドーパントとして取り込まれる。取り込まれたFeはAlN層12中で深い準位を形成し、その領域の絶縁性には影響を与えない。また、FeのドーピングによりAlN層12の格子定数および表面形状には大幅な変化は生じないため、AlN層12の緩衝部としての機能にも影響はない。
次に、図2(c)に示されるように、Fe原料の供給を続けながら、AlN層12上へGaN結晶等の第1の窒化物半導体結晶の成長を開始する。第1の窒化物半導体結晶はFeをドーピングされながら成長し、第1の窒化物半導体層13の第1の領域13aが形成される。ここで、第1の窒化物半導体結晶の成長時の基板11の基板温度及び環境圧力(リアクター内の圧力)を、FeドープAlN結晶の成長時の基板温度及び環境圧力と等しくすることが好ましい。なぜなら、基板温度や環境圧力を変更すると、変更後に基板温度や環境圧力が安定するまでの、30秒超の安定待ち時間(第1の窒化物半導体結晶を成長しない時間)が必要になり、この安定待ち時間中にメモリー効果によって供給され続けているFe原料がAlN層12の表面に付着して分解し、Feの薄膜がAlN層12上に形成されてしまうからである。Feの薄膜は非常に導電性が高いため、窒化物半導体エピタキシャルウェハ10を用いて製造するトランジスタにおいて、リーク電流の発生箇所となる。なお、AlN層12の第2の領域12bの成長時と第1の領域12aの成長時では、安定待ち時間を設けても壁面にFe原料は付着していないので、上述のリーク電流発生箇所は形成される心配は無い。
Fe原料としてフェロセンを用いる場合であっても、第1の窒化物半導体結晶の成長開始前からFe原料が供給されているため、第1の窒化物半導体結晶の成長開始時においてFe原料の基板11上への供給量は安定し、目的の濃度(1×1017cm以上、1×1019cm以下)のFeが第1の窒化物半導体結晶にドーピングされる。
また、AlN結晶の成長を終了してから、すなわちAlN層12の第1の領域12aの形成が終了してから、なるべく早く第1の窒化物半導体結晶の成長を開始することが好ましい。第1の窒化物半導体結晶の成長開始が遅れると、AlN結晶の成長を終了してから第1の窒化物半導体結晶の成長を開始するまでの間もメモリー効果によって供給され続けているFe原料がAlN層12の表面に付着して分解し、Feの薄膜がAlN層12上に形成されて、リーク電流発生箇所になってしまうからである。
図3は、AlN結晶の成長(AlN層12の第1の領域12a)を終了してから第1の窒化物半導体結晶の成長を開始するまでの結晶成長の中断時間と窒化物半導体エピタキシャルウェハ10における素子間リーク電流との関係の一例を示すグラフである。図3の横軸は結晶成長の中断時間を表し、縦軸は素子間リーク電流の大きさを表す。ここで、図3の例に係る窒化物半導体エピタキシャルウェハ10においては、第1の窒化物半導体層、第2の窒化物半導体層、Fe原料、及び素子電極間電圧は、それぞれGaN層、AlGaN層、フェロセン、及び20Vである。この場合、結晶成長の中断時間が30秒以下である場合には素子間リーク電流が1×10−8A/mm前後であり、ほぼ発生しないことがわかる。
次に、図2(d)に示されるように、Fe原料の供給を止めて窒化物半導体結晶の成長を続け、第1の窒化物半導体層13の第2の領域13bを形成する。これにより、下側に第1の領域13aを有する第1の窒化物半導体層13が形成される。なお、Feの薄膜が、第1の領域13aと第2の領域13bとの間にメモリー効果によって形成されないように、基板温度や環境圧力の成長条件を同一条件とすることにより、30秒超の結晶成長の中断時間(安定化待ち時間)を設ける必要は無くなる。
Fe原料としてフェロセンを用いる場合は、配管や反応炉の壁面に付着したフェロセンが徐々に脱離し、この脱離したフェロセンが、フェロセンの供給を止めるために原料シリンダーを閉じた後でも基板11の表面に到達し、意図しないFeのドーピングが行われてしまう場合がある。このため、第1の窒化物半導体層13の第2の領域13bに意図しないFeのドーピングが行われる場合がある。しかし、本実施の形態においては、第1の領域13aへ効率的にFeドーピングを行えるので、フェロセンの供給を止めた後に形成される第2の領域13bの膜厚を過剰に大きくすること無く、第2の領域13bの上側部分(二次元電子ガス領域13eとなる部分)のFe濃度を1×1016cm−3以下に抑えることができる。このため、第2の領域13bの厚膜化によるコストアップという問題を回避することができる。
その後、第1の窒化物半導体層13上にAlGaN結晶等の第2の窒化物半導体結晶をエピタキシャル成長させて第2の窒化物半導体層14を形成し、図1に示される窒化物半導体エピタキシャルウェハ10を得る。
(実施の形態の効果)
本実施の形態によれば、AlN結晶の成長中、すなわち第1の窒化物半導体結晶の成長前にFe原料の供給を開始することにより、Fe原料の種類によらず、第1の窒化物半導体結晶の成長開始時における基板表面へのFe原料の供給量が安定し、第1の窒化物半導体層13のAlN層12側に目的のFe濃度の第1の領域13aを形成することができる。これにより、本実施の形態の窒化物半導体エピタキシャルウェハ10を用いて製造する窒化物半導体電界効果トランジスタにおける素子間リーク電流、あるいはピンチオフ時におけるドレインリーク電流を抑制することができる。
また、第1の窒化物半導体結晶の成長開始時における基板表面へのFe原料の供給量が安定しているため、フェロセンのような配管や反応炉の壁面に付着し易いFe原料を用いる場合であっても、目的のFe濃度の第1の領域13aを形成するために過剰な量のFe原料を供給する必要がなく(第1の窒化物半導体結晶(GaN層)の成長開始直後から目的の濃度でFeをドーピングするために、壁面への付着による消費分を考慮してFe原料の供給量を増加させる必要が無く)、よって壁面への付着量も抑えると共に、壁面からの脱離量も抑えることができる。このため、Fe原料供給停止後に第1の窒化物半導体層13の第2の領域13bを厚く成長する必要が無く(第2の領域13bの上側部分(二次元電子ガス領域13eとなる部分)のFe濃度が1×1016cm−3以下になるまでに必要な第2の領域13bの膜厚を小さくでき)、窒化物半導体エピタキシャルウェハから得られる高出力トランジスタの歩留り向上及び第1の窒化物半導体層13の薄膜化に伴うコストダウンという優れた効果が得られる。
実施例として、窒化物半導体エピタキシャルウェハ10の詳細な製造工程を以下に示す。
まず、基板11としてポリタイプが4H又は6Hの半絶縁性SiC基板を用意する。
次に、MOVPE(Metal Organic Vapor Phase Epitaxy)装置に基板11を導入し、NHを含まないH/N混合ガスフロー雰囲気中で1,175℃の基板温度下で5分間加熱処理する。この加熱処理により基板11が清浄化される。
次に、MOVPE装置のリアクターに、0.5≦H/NH比≦4となる条件でアンモニアガスを25秒間導入する。このアンモニアガスフローにより、引き続くAlN層12の形成工程において窒素原子の脱離を防ぎ、AlN結晶の高品質化を行う。
次に、アンモニアガスとTMA(Tri Methyl Aluminum)を原料として用いて平均膜厚6nmのAlN層12の一部を形成する。この部分は、AlN層12のうちの第2の領域12bとなる。この第2の領域12bの成長条件は、V族原料ガスとIII族原料ガスとのモル比であるV/III比を3,000、成長速度を0.10nm/sec、基板温度を1,175℃となるようにした。
次に、MOVPE装置内の基板11を、1,000℃の基板温度まで冷却する。なお、冷却と同時にリアクターの炉内圧力を第1の窒化物半導体層13としてのGaN層の形成に最適となる所望の圧力へと移行させてもよい。
次に、アンモニアガスとTMA、及びフェロセンを用いて平均膜厚4nmのAlN層12の一部を形成する。この部分は、AlN層12のうちの第1の領域12aとなる。この領域はメモリー効果によるフェロセン供給の遅延が起こっている間に形成されるため、Feのドーピング濃度は不安定である(第1の領域12aの成長初期部分においてFe濃度がゼロとなる場合もあり得る)が、AlN結晶はもともとバンドギャップが室温で6.0eVを超えるほど広く、Feドープの有無に関わらず半絶縁性であることに変わりは無い。このため、AlN層12中のFeドープ量はトランジスタの電気特性に影響は無いので、次の第1の窒化物半導体層13の第1の領域13aを成長する際に流すフェロセンと同流量のフェロセンを、AlN層12の第1の領域12aの成長中に流しておけば、第1の窒化物半導体層の第1の領域13a中のFeドープ量がより安定するので好ましい。
この第1の領域12aの成長条件は、V/III比を10,000、成長速度を0.02nm/sec、基板温度を1,000℃になるようにした。フェロセン供給量は、所定通りにドーピングされるとFe濃度が2.0×1018cm−3になるような供給量とした。
次に、TMAのリアクターへの供給を打ち切り、打ち切ってから30秒未満の間に、基板11の基板温度及びリアクターの炉内圧力は同一条件のままで、TMG(Tri Methyl Gallium)のリアクターへの供給を開始する。アンモニアガスの供給は続いているため、TMGのリアクターへの供給開始により、GaN結晶の成長が開始され、第1の窒化物半導体層13としてのGaN層の一部が形成される。このとき、フェロセンの供給も続いているため、この部分はGaN層のうちの第1の領域13aとなる。この第1の領域13aは300nmの厚さに形成される。この第1の領域13aの成長条件は、V/III比を2,000、成長速度を0.40nm/sec、基板温度を1,000℃、Fe濃度を1.0×1018cm−3になるようにした。
次に、アンモニアとTMGの供給は継続したまま、フェロセンの供給を打ち切る。これによりGaN層のうちの第2の領域13bが形成される。第2の領域13bにはFeの意図的なドーピングは実施されていないが、メモリー効果により壁面から脱離したフェロセンはしばらくの間、有機金属気相成長炉へ流れ込んでいるため、(特に下流側の部分に)意図せずにFeがドーピングされる。この部分は900nmの厚さに形成される。第2の領域13bの上部、すなわち第2の窒化物半導体層14としてのAlGaN層との境界付近に位置する二次元電子ガス領域13eが形成される頃には、メモリー効果で壁面に付着していたフェロセンの脱離がほぼ終了しているため、二次元電子ガス領域13eにおいては意図しないドーピングによるFe濃度は1×1016cm−3以下にまで減少している。なお、第1の領域13aから二次元電子ガス領域13eまでの膜厚(T)は、二次元電子ガス領域13e中のFe濃度が1×1016cm−3以下にまで減少するように、壁面に付着したフェロセンの脱離量を考慮して適宜決めればよく、第1の窒化物半導体層13の第1の領域13a中に所望のFe濃度をドーピングするために過剰のフェロセンを流す必要は無い(つまり、フェロセン供給停止後のフェロセン脱離量を最小限にできる)ので、この膜厚(T)を最小限とすることができる。
この第2の領域13bの成長条件は、V/III比を2,000、成長速度を0.40nm/sec、基板温度を1,000℃になるようにした。
次に、アンモニアとTMGの供給は継続したまま、TMAの供給を再開する。場合によってはアンモニアの供給は継続したまま、一旦TMGの供給を打ち切り、その後TMGとTMAの供給を同時に再開する。これによりAlGaN結晶が成長し、第2の窒化物半導体層14としてのAlGaN層が形成される。AlGaN層の厚さは、製作するトランジスタのアプリケーションによって適切に設計する必要があるが、ここでは例えば30nmの厚さに形成される。この第2の窒化物半導体層14の成長条件は、V/III比を1,500、成長速度を0.30nm/sec、基板温度を1,000℃になるようにした。
以上の工程により、実施例に係る窒化物半導体エピタキシャルウェハ10が得られる。
(比較例)
比較例に係る窒化物半導体エピタキシャルウェハは、実施例に係る窒化物半導体エピタキシャルウェハ10と、フェロセンの供給開始タイミング(AlN層へのFeドーピングの有無)及びAlN層の一部(実施例に係るAlN層12においてFeがドーピングされる部分)のV/III比及び成長速度で相違するが、エピタキシャル成長前の熱処理などについては同条件である。具体的には、SiC基板上に、un−AlN層(膜厚10nm、V/III比3,000、成長速度0.10nm/sec、基板温度1,175℃)、FeドープGaN層(膜厚300nm、V/III比2,000、成長速度0.40nm/sec、基板温度1,000℃)、un−GaN層(膜厚900nm、V/III比2,000、成長速度0.40nm/sec、基板温度1,000℃)、及び、un−AlGaN層(膜厚30nm、V/III比1,500、成長速度0.30nm/sec、基板温度1,000℃)を順次形成した。なお、FeドープGaN層形成時のフェロセン供給量は、実施例と同流量であり、所定通りにドーピングされるとFe濃度が1.0×1018cm−3になるような供給量とし、また、un−GaN層中には、意図せずにFeがドーピングされている。フェロセンの供給とGaN結晶の成長を同時に開始し、AlN層にFeをドーピングしなかった。
以上の工程により、比較例に係る窒化物半導体エピタキシャルウェハが得られる。
次に、上記の実施例及び比較例に係る窒化物半導体エピタキシャルウェハを用いて、素子間電極間電圧と素子間リーク電流の関係を調べた。具体的には、ウェハ上に多数のトランジスタを形成し、イオン注入によってトランジスタ間に位置する二次元電子ガス領域を高抵抗化して分離し、各トランジスタ素子間の、特にオーミック電極(つまり、ソース電極あるいはドレイン電極)の間のリーク電流(素子間リーク電流)の測定を行った。
図4(a)は、実施例に係る窒化物半導体エピタキシャルウェハ10における素子電極間電圧と素子間リーク電流の関係の一例を表すグラフである。図4(b)は、比較例に係る窒化物半導体エピタキシャルウェハにおける素子電極間電圧と素子間リーク電流の関係の一例を表すグラフである。図4(a)、(b)の横軸は素子電極間電圧を表し、縦軸は素子間リーク電流の大きさを表す。
図4(a)、(b)からわかるように、本実施の形態に係る窒化物半導体エピタキシャルウェハ10の素子間リーク電流は、比較例に係る窒化物半導体エピタキシャルウェハの素子間リーク電流のおよそ1/5以下であり、効果的にリーク電流を抑制できていることを確認できた。
以上、本発明の実施の形態及び実施例を説明したが、本発明は、上記実施の形態及び実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
10 窒化物半導体エピタキシャルウェハ
11 基板
12 AlN層
13 第1の窒化物半導体層
13e 二次元電子ガス領域
12a、13a 第1の領域
14 第2の窒化物半導体層

Claims (8)

  1. 基板と、
    前記基板上に形成されたAlN層と、
    前記AlN層上に形成された第1の窒化物半導体層と、
    を含み、
    前記AlN層は、前記第1の窒化物半導体層側の一部にFe含有領域を有し、
    前記第1の窒化物半導体層は、少なくとも前記AlN層側の一部にFe含有領域を有する、
    窒化物半導体エピタキシャルウェハ。
  2. 前記第1の窒化物半導体層の前記Fe含有領域の少なくとも前記AlN層側の一部のFe濃度が、1×1017cm以上、1×1019cm以下である、
    請求項1に記載の窒化物半導体エピタキシャルウェハ。
  3. 前記第1の窒化物半導体層上に、前記第1の窒化物半導体層よりも電子親和力の小さい第2の窒化物半導体層を含み、
    前記第1の窒化物半導体層内の前記第2の窒化物半導体層側の領域に二次元電子ガスが存在し、
    前記第1の窒化物半導体層内の前記二次元電子ガスが存在する領域のFe濃度は1×1016cm−3以下である、
    請求項1又は2に記載の窒化物半導体エピタキシャルウェハ。
  4. 基板上にAlN結晶をエピタキシャル成長させてAlN層を形成する工程と、
    前記AlN層上に第1の窒化物半導体結晶をエピタキシャル成長させて第1の窒化物半導体層を形成する工程と、
    を含み、
    前記AlN結晶の成長開始後、且つ前記AlN結晶の成長終了前に、前記基板上へのフェロセンの供給を開始し、前記第1の窒化物半導体結晶の成長開始後、且つ前記第1の窒化物半導体結晶の成長終了前に、前記フェロセンの供給を終了することにより、前記AlN層の少なくとも前記第1の窒化物半導体層側の一部の領域、及び前記第1の窒化物半導体層の少なくとも前記AlN層側の一部の領域にFeをドーピングする、
    窒化物半導体エピタキシャルウェハの製造方法。
  5. 前記第1の窒化物半導体層の少なくとも前記AlN層側の一部へのFeのドーピング濃度が、1×1017cm以上、1×1019cm以下である、
    請求項4に記載の窒化物半導体エピタキシャルウェハの製造方法。
  6. 前記AlN結晶の成長を終了してから30秒以内に前記第1の窒化物半導体結晶の成長を開始する、
    請求項4又は5に記載の窒化物半導体エピタキシャルウェハの製造方法。
  7. 前記AlN層のFeドーピング領域の成長時の前記基板の基板温度及び環境圧力と、前記第1の窒化物半導体結晶の成長時の前記基板の基板温度及び環境圧力が等しい、
    請求項4〜6のうちのいずれか1項に記載の窒化物半導体エピタキシャルウェハの製造方法。
  8. 前記第1の窒化物半導体層上に、前記第1の窒化物半導体層よりも電子親和力の小さい第2の窒化物半導体層を形成する工程を含み、
    前記第1の窒化物半導体層内の前記第2の窒化物半導体層側の領域に二次元電子ガスが存在し、
    前記第1の窒化物半導体層内の前記二次元電子ガスが存在する領域のFe濃度は1×1016cm−3以下である、
    請求項4〜7のうちのいずれか1項に記載の窒化物半導体エピタキシャルウェハの製造方法。
JP2012079741A 2012-03-30 2012-03-30 窒化物半導体エピタキシャルウェハの製造方法 Active JP5744784B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012079741A JP5744784B2 (ja) 2012-03-30 2012-03-30 窒化物半導体エピタキシャルウェハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012079741A JP5744784B2 (ja) 2012-03-30 2012-03-30 窒化物半導体エピタキシャルウェハの製造方法

Publications (2)

Publication Number Publication Date
JP2013211363A true JP2013211363A (ja) 2013-10-10
JP5744784B2 JP5744784B2 (ja) 2015-07-08

Family

ID=49528965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012079741A Active JP5744784B2 (ja) 2012-03-30 2012-03-30 窒化物半導体エピタキシャルウェハの製造方法

Country Status (1)

Country Link
JP (1) JP5744784B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015225956A (ja) * 2014-05-28 2015-12-14 三菱電機株式会社 半導体素子の製造方法
US10431656B2 (en) 2016-09-06 2019-10-01 Fujitsu Limited Semiconductor crystal substrate with Fe doping

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251966A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2010509177A (ja) * 2006-11-15 2010-03-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 有機金属化学気相成長法による、高品質のN面GaN、InNおよびAlNならびにそれらの合金のヘテロエピタキシャル成長の方法
JP2010182872A (ja) * 2009-02-05 2010-08-19 Hitachi Cable Ltd 半導体エピタキシャルウェハ及びその製造方法、並びに電界効果トランジスタ
JP2011199222A (ja) * 2010-03-24 2011-10-06 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハおよびその製造方法ならびに電界効果型トランジスタ素子
JP2012033646A (ja) * 2010-07-29 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010509177A (ja) * 2006-11-15 2010-03-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 有機金属化学気相成長法による、高品質のN面GaN、InNおよびAlNならびにそれらの合金のヘテロエピタキシャル成長の方法
JP2008251966A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2010182872A (ja) * 2009-02-05 2010-08-19 Hitachi Cable Ltd 半導体エピタキシャルウェハ及びその製造方法、並びに電界効果トランジスタ
JP2011199222A (ja) * 2010-03-24 2011-10-06 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハおよびその製造方法ならびに電界効果型トランジスタ素子
JP2012033646A (ja) * 2010-07-29 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015225956A (ja) * 2014-05-28 2015-12-14 三菱電機株式会社 半導体素子の製造方法
US10431656B2 (en) 2016-09-06 2019-10-01 Fujitsu Limited Semiconductor crystal substrate with Fe doping

Also Published As

Publication number Publication date
JP5744784B2 (ja) 2015-07-08

Similar Documents

Publication Publication Date Title
JP6318474B2 (ja) 半導体装置の製造方法
JP5533661B2 (ja) 化合物半導体装置及びその製造方法
JP5013218B2 (ja) 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法
JP2010232377A (ja) 半導体素子
JP6841344B2 (ja) 半導体装置の製造方法、半導体装置
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
JP2006261179A (ja) 半導体ウェハー及びその製造方法
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
CN114551593A (zh) 一种外延片、外延片生长方法及高电子迁移率晶体管
CN114551594A (zh) 一种外延片、外延片生长方法及高电子迁移率晶体管
JP6305137B2 (ja) 窒化物半導体積層物および半導体装置
JP2009231550A (ja) 半導体装置の製造方法
JP2018098356A (ja) Iii−v族窒化物半導体エピタキシャルウェハの製造方法
JP2005032823A (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
JP5744784B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2014136658A (ja) Iii族窒化物半導体エピタキシャルウェハおよびその製造方法
JP6028970B2 (ja) 半導体装置の製造方法およびエッチング方法
WO2014038634A1 (ja) エピタキシャルウエハ及びその製造方法
CN111009579A (zh) 半导体异质结构及半导体器件
JP2016058539A (ja) 高電子移動度トランジスタの製造方法
WO2022180659A1 (ja) Iii族窒化物半導体エピタキシャルウエハの製造方法
JP4635444B2 (ja) 電界効果トランジスタ用エピタキシャルウエハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150430

R150 Certificate of patent or registration of utility model

Ref document number: 5744784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350