JP2007189134A - ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子及びその製造方法 - Google Patents

ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP2007189134A
JP2007189134A JP2006007238A JP2006007238A JP2007189134A JP 2007189134 A JP2007189134 A JP 2007189134A JP 2006007238 A JP2006007238 A JP 2006007238A JP 2006007238 A JP2006007238 A JP 2006007238A JP 2007189134 A JP2007189134 A JP 2007189134A
Authority
JP
Japan
Prior art keywords
layer
gan
compound semiconductor
based compound
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006007238A
Other languages
English (en)
Other versions
JP2007189134A5 (ja
JP4807081B2 (ja
Inventor
Hiroyuki Okuyama
浩之 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006007238A priority Critical patent/JP4807081B2/ja
Priority to US11/620,511 priority patent/US7452789B2/en
Publication of JP2007189134A publication Critical patent/JP2007189134A/ja
Publication of JP2007189134A5 publication Critical patent/JP2007189134A5/ja
Application granted granted Critical
Publication of JP4807081B2 publication Critical patent/JP4807081B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Abstract

【課題】サファイア基板の表面に下地層をエピタキシャル成長させたとき、下地層とサファイア基板の表面との間に隙間が生じることの無いＧａＮ系化合物半導体から成る下地層の形成方法を提供する。
【解決手段】ＧａＮ系化合物半導体から成る下地層の形成方法は、サファイア基板１０の表面に、ＧａＮ系化合物半導体から成る帯状のシード層１２を形成した後、シード層１２の頂面及び両側面上、並びに、露出したサファイア基板１０の表面に、ＧａＮ系化合物半導体から成る結晶成長促進層１４を形成し、次いで、結晶成長促進層１４の部分からＧａＮ系化合物半導体から成る下地層１５をエピタキシャル成長させる各工程を具備する。
【選択図】 図２

Description

本発明は、ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子及びその製造方法に関する。
近年、結晶欠陥密度の低いＧａＮ系化合物半導体層を形成するために、ＧａＮ系化合物半導体層をサファイア基板の上に横方向に結晶成長させる方法［以下、横方向エピタキシャル成長、あるいは、ＥＬＯ成長法（Epitaxial Lateral OverGrowth 法）と呼ぶ］が、種々検討されている。一般に、サファイア基板上に、ＧａＮ系化合物半導体から成る、離間したシード層を複数形成すると、このシード層からＧａＮ系化合物半導体層が横方向に結晶成長する。そして、ＧａＮ系化合物半導体層が横方向に結晶成長する領域において、転位は、ＧａＮ系化合物半導体層の結晶成長と共に横方向にのみ進行し、ＧａＮ系化合物半導体層の縦方向（厚さ方向）には貫通しないが故に、結晶欠陥密度の低いＧａＮ系化合物半導体層を得ることができる。
このようなＥＬＯ成長法の１つが、例えば、特開２００２−１００５７９に開示されている。この特開２００２−１００５７９に開示された技術にあっては、窒化物半導体と異なる異種基板の上に、窒化物半導体から成る成長核を、周期的なストライプ状、島状又は格子状に形成する工程と、成長核から、成長核同士の略中央部において互いに接合して基板全面を覆うように、窒化物半導体層を成長させる成長工程とを備えており、この成長工程において、窒化物半導体層の成長を途中まで成長させた後に、成長核の上方に保護膜を形成し、更に、窒化物半導体層を成長させる。
通常、サファイア基板上におけるＧａＮ系化合物半導体層の形成においては、サファイア基板のＣ面が用いられる。そして、サファイア基板のＣ面上にＥＬＯ成長法に基づき形成されたＧａＮ系化合物半導体層は、その頂面がＣ面となり、側面がＡ面となる。即ち、ＧａＮ系化合物半導体層の頂面は、ＧａＮ系化合物半導体結晶の｛０００１｝面と平行となり、ＧａＮ系化合物半導体層の側面は、ＧａＮ系化合物半導体結晶の
Figure 2007189134
と平行となる。尚、このような結晶面を、便宜上、以下、｛１１−２０｝面と表記する。また、六方晶系における例えば以下に例示する結晶面の表記、
Figure 2007189134
を、便宜上、本明細書においては、｛ｈｋ−ｉｌ｝面、｛ｈ−ｋｉｌ｝面と表記し、以下に例示する方向の表記、
Figure 2007189134
を、便宜上、本明細書においては、＜ｈｋ−ｉｌ＞方向、＜ｈ−ｋｉｌ＞方向と表記する。
従来のＧａＮ系化合物半導体から成る下地層の形成方法、ＧａＮ系半導体発光素子の製造方法の概要を、サファイア基板等の模式的な一部断面図である図９の（Ａ）〜（Ｃ）及び図１０の（Ａ）〜（Ｃ）を参照して、説明する。
［工程−１０］
先ず、Ｃ面を表面とするサファイア基板２１０をＭＯＣＶＤ装置に搬入し、水素から成るキャリアガス中、基板温度１０５０゜Ｃで１０分間の基板クリーニングを行った後、基板温度を５００゜Ｃまで低下させる。そして、ＭＯＣＶＤ法に基づき、窒素原料であるアンモニアガスを供給しながら、ガリウム原料であるトリメチルガリウム（ＴＭＧ）ガスの供給を行い、低温ＧａＮから成る厚さ３０ｎｍのバッファ層２１１をサファイア基板２１０の表面（Ｃ面）に結晶成長させた後、ＴＭＧガスの供給を中断する。次いで、基板温度を１０２０゜Ｃまで上昇させた後、再び、ＴＭＧガスの供給を開始することで、厚さ２μｍのアンドープのＧａＮから成るシード層形成層２１２Ａをバッファ層２１１上に結晶成長させる（図９の（Ａ）参照）。
［工程−２０］
その後、サファイア基板２１０をＭＯＣＶＤ装置から搬出し、ニッケル（Ｎｉ）から成る帯状のマスク層２１３を、リフトオフ法に基づきシード層形成層２１２Ａ上に形成する。尚、マスク層２１３は、シード層形成層２１２Ａの＜１−１００＞方向と平行に延びている（図９の（Ｂ）参照）。次に、係るマスク層２１３をエッチング用マスクとして、塩素系ガスを用いたＲＩＥ法によってシード層形成層２１２Ａをエッチングした後、マスク層２１３を除去する（図９の（Ｃ）参照）。こうして、＜１−１００＞方向に延びる帯状のシード層２１２を得ることができる。尚、シード層２１２の幅方向は、＜１１−２０＞方向と一致しており、アンドープのＧａＮから成るシード層２１２の頂面はＣ面である。また、シード層２１２の幅をＷS、シード層２１２の厚さをＴ、シード層２１２の形成ピッチをＷPとしたとき、
ＷS＝５μｍ
Ｔ ＝２μｍ
ＷP＝１５μｍ
である。
［工程−３０］
次に、サファイア基板２１０を再びＭＯＣＶＤ装置に搬入し、基板温度１０５０゜Ｃ、圧力１×１０4Ｐａにて、ＧａＮから成る下地層２１５をＥＬＯ成長させる。具体的には、ＧａＮから成る下地層２１５は、シード層２１２の頂面及び側面から結晶成長し始め（図１０の（Ａ）及び（Ｂ）参照）、最終的に、シード層２１２とシード層２１２との間に存在する空間も、ある程度、下地層２１５で埋められる（図１０の（Ｃ）参照）。
［工程−４０］
その後、下地層２１５の低転位部分の上に、レーザや発光ダイオード（ＬＥＤ）といったＧａＮ系半導体発光素子を形成する。具体的には、基板温度１０２０゜Ｃ、常圧にて、シリコン原料であるモノシラン（ＳｉＨ4）ガスの供給を開始することで、ＳｉドープのＧａＮ（ＧａＮ：Ｓｉ）から成り、ｎ型の導電型を有する厚さ３μｍの第１ＧａＮ系化合物半導体層を、下地層２１５に結晶成長させる。尚、ドーピング濃度は、約５×１０18／ｃｍ3である。
その後、一旦、ＴＭＧガス、ＳｉＨ4ガスの供給を中断し、基板温度を７５０゜Ｃまで低下させる。そして、トリエチルガリウム（ＴＥＧ）ガス及びトリメチルインジウム（ＴＭＩ）ガスを使用し、バルブ切り替えによりこれらのガスの供給を行うことで、ＩｎＧａＮ及びＧａＮから成り、多重量子井戸構造を有する活性層を結晶成長させる。
例えば、発光波長４００ｎｍのレーザであれば、Ｉｎ組成約９％のＩｎＧａＮとＧａＮ（それぞれの厚さ：２．５ｎｍ及び７．５ｎｍ）の多重量子井戸構造（例えば、２層の井戸層から成る）とすればよい。また、発光波長４６０ｎｍ±１０ｎｍの青色発光ＬＥＤであれば、Ｉｎ組成１５％のＩｎＧａＮとＧａＮ（それぞれの厚さ：２．５ｎｍ及び７．５ｎｍ）の多重量子井戸構造（例えば、１５層の井戸層から成る）とすればよい。更には、発光波長５２０ｎｍ±１０ｎｍの緑色発光ＬＥＤであれば、Ｉｎ組成２３％のＩｎＧａＮとＧａＮ（それぞれの厚さ：２．５ｎｍ及び１５ｎｍ）の多重量子井戸構造（例えば、９層の井戸層から成る）とすればよい。
活性層の形成完了後、ＴＥＧガス、ＴＭＩガスの供給中断と共に、キャリアガスを窒素から水素に切り替え、８５０゜Ｃまで基板温度を上昇させ、ＴＭＧガスとビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）ガスの供給を開始することで、厚さ１００ｎｍのＭｇドープのＧａＮ（ＧａＮ：Ｍｇ）から成る第２ＧａＮ系化合物半導体層を活性層の上に結晶成長させる。尚、ドーピング濃度は、約５×１０19／ｃｍ3である。その後、ＩｎＧａＮから成るコンタクト層を結晶成長させ、ＴＭＧガス及びＣｐ2Ｍｇガスの供給中止と共に基板温度を低下させ、室温まで基板温度を下げて結晶成長を完了させる。
［工程−５０］
こうして結晶成長を完了した後、サファイア基板２１０を窒素ガス雰囲気中で約８００゜Ｃ、１０分間のアニール処理を行って、ｐ型不純物（ｐ型ドーパント）の活性化を行う。
［工程−６０］
その後、例えば、通常のウェハプロセス、チップ化工程と同様に、フォトリソグラフィ工程やエッチング工程、金属蒸着によるｐ型電極、ｎ型電極の形成工程を経て、ダイシングによりチップ化を行い、更に、樹脂モールド、パッケージ化を行うことで、例えば、砲弾型や面実装型といった種々の発光ダイオードを作製することができる。
特開２００２−１００５７９
ところで、上述した従来のＧａＮ系化合物半導体から成る下地層の形成方法、ＧａＮ系半導体発光素子の製造方法にあっては、［工程−３０］において、下地層２１５をＥＬＯ成長させたとき、Ｃ面を表面とするサファイア基板２１０上での下地層２１５の結晶成長が困難であるが故に、下地層２１５のサファイア基板２１０の表面との間に隙間が生じる（図１０の（Ｂ）参照）。
その結果、下地層２１５がサファイア基板２１０から剥がれ易いといった問題が生じる。また、活性層において発光した光をサファイア基板側から取り出す構造のＧａＮ系半導体発光素子にあっては、ＧａＮ系半導体発光素子から射出される光の光路が、下地層２１５及びサファイア基板２１０を経由するものと、下地層２１５、隙間、及び、サファイア基板２１０を経由するものの２種類が存在するといった問題がある。
従って、本発明の目的は、サファイア基板の表面に下地層をエピタキシャル成長させたとき、下地層とサファイア基板の表面との間に隙間が生じることの無いＧａＮ系化合物半導体から成る下地層の形成方法、並びに、係るＧａＮ系化合物半導体から成る下地層の形成方法を適用したＧａＮ系半導体発光素子及びその製造方法を提供することにある。
上記の目的を達成するための本発明の第１の態様に係るＧａＮ系化合物半導体から成る下地層の形成方法（以下、本発明の第１の態様に係る下地層の形成方法と略称する）は、
（Ａ）サファイア基板の表面に、ＧａＮ系化合物半導体から成る帯状のシード層を形成した後、
（Ｂ）シード層の頂面及び両側面上、並びに、露出したサファイア基板の表面に、ＧａＮ系化合物半導体から成る結晶成長促進層を形成し、次いで、
（Ｃ）シード層の頂面上の結晶成長促進層の部分、シード層の両側面上の結晶成長促進層の部分、及び、露出したサファイア基板表面上の結晶成長促進層の部分から、ＧａＮ系化合物半導体から成る下地層をエピタキシャル成長させる、
各工程を具備することを特徴とする。
上記の目的を達成するための本発明の第１の態様に係るＧａＮ系半導体発光素子の製造方法は、
（Ａ）サファイア基板の表面に、ＧａＮ系化合物半導体から成る帯状のシード層を形成した後、
（Ｂ）シード層の頂面及び両側面上、並びに、露出したサファイア基板の表面に、ＧａＮ系化合物半導体から成る結晶成長促進層を形成し、次いで、
（Ｃ）シード層の頂面上の結晶成長促進層の部分、シード層の両側面上の結晶成長促進層の部分、及び、露出したサファイア基板表面上の結晶成長促進層の部分から、ＧａＮ系化合物半導体から成る下地層をエピタキシャル成長させる、
各工程を少なくとも具備することを特徴とする。
本発明の第１の態様に係るＧａＮ系半導体発光素子の製造方法においては、前記工程（Ｃ）に引き続き、下地層上に、第１導電型を有する第１ＧａＮ系化合物半導体層、ＧａＮ系化合物半導体から成る活性層、第２導電型を有する第２ＧａＮ系化合物半導体層を、順次、形成する工程を更に具備することが好ましい。
本発明の第１の態様に係る下地層の形成方法あるいは本発明の第１の態様に係るＧａＮ系半導体発光素子の製造方法（以下、これらを総称して、単に、本発明の第１の態様に係る方法と呼ぶ場合がある）においては、前記工程（Ｃ）に引き続き、シード層の上方の下地層の部分が露出したマスク層を下地層上に形成した後、下地層を選択的に除去し、次いで、マスク層を除去した後、下地層上に第２下地層をエピタキシャル成長させる工程を含んでいてもよい。更には、下地層を第２下地層と読み替え、この工程を複数回、繰り返してもよい。具体的には、例えば、その後、シード層の上方の第２下地層の部分が露出した第２マスク層を第２下地層上に形成した後、第２下地層を選択的に除去し、次いで、第２マスク層を除去した後、第２下地層上に第３下地層をエピタキシャル成長させる工程を含んでいてもよい。
あるいは又、本発明の第１の態様に係る方法においては、前記工程（Ｃ）に引き続き、シード層の上方の下地層の部分を被覆するマスク層を形成した後、マスク層によって被覆されていない下地層の部分から第２下地層を横方向エピタキシャル成長させる工程を含んでいてもよい。
また、本発明の第１の態様に係る方法においては、サファイア基板の表面をＣ面から構成することができ、この場合には、シード層の頂面はＣ面となる。あるいは又、サファイア基板の表面をＲ面から構成することができ、この場合には、シード層の頂面はＡ面となる。
上記の目的を達成するための本発明の第１の態様に係るＧａＮ系半導体発光素子は、
（ａ）サファイア基板の表面に形成された、ＧａＮ系化合物半導体から成る帯状のシード層、
（ｂ）シード層の頂面及び両側面上、並びに、露出したサファイア基板の表面に形成された、ＧａＮ系化合物半導体から成る結晶成長促進層、
（ｃ）シード層の頂面上の結晶成長促進層の部分、シード層の両側面上の結晶成長促進層の部分、及び、露出したサファイア基板表面上の結晶成長促進層の部分に形成された、ＧａＮ系化合物半導体から成る下地層、並びに、
（ｄ）下地層上に順次形成された、第１導電型を有する第１ＧａＮ系化合物半導体層、ＧａＮ系化合物半導体から成る活性層、及び、第２導電型を有する第２ＧａＮ系化合物半導体層、
を具備することを特徴とする。
上記の目的を達成するための本発明の第２の態様に係るＧａＮ系化合物半導体から成る下地層の形成方法（以下、本発明の第２の態様に係る下地層の形成方法と略称する）は、
（Ａ）Ｒ面から構成されたサファイア基板の表面に、ＧａＮ系化合物半導体から成り、頂面に結晶成長抑制物質が存在する帯状のシード層を形成した後、
（Ｂ）シード層の頂面及びシード層の両側面、並びに、露出したサファイア基板の表面の部分から、ＧａＮ系化合物半導体から成る下地層をエピタキシャル成長させる、
各工程を具備することを特徴とする。
上記の目的を達成するための本発明の第２の態様に係るＧａＮ系半導体発光素子の製造方法は、
（Ａ）Ｒ面から構成されたサファイア基板の表面に、ＧａＮ系化合物半導体から成り、頂面に結晶成長抑制物質が存在する帯状のシード層を形成した後、
（Ｂ）シード層の頂面及びシード層の両側面、並びに、露出したサファイア基板の表面の部分から、ＧａＮ系化合物半導体から成る下地層をエピタキシャル成長させる、
各工程を少なくとも具備することを特徴とする。
本発明の第２の態様に係るＧａＮ系半導体発光素子の製造方法においては、前記工程（Ｂ）に引き続き、下地層上に、第１導電型を有する第１ＧａＮ系化合物半導体層、ＧａＮ系化合物半導体から成る活性層、第２導電型を有する第２ＧａＮ系化合物半導体層を、順次、形成する工程を更に具備することが好ましい。
本発明の第２の態様に係る下地層の形成方法あるいは本発明の第２の態様に係るＧａＮ系半導体発光素子の製造方法（以下、これらを総称して、単に、本発明の第２の態様に係る方法と呼ぶ場合がある）において、前記工程（Ａ）は、
（Ａ−１）Ｒ面から構成されたサファイア基板の表面に、ＧａＮ系化合物半導体から成るシード層形成層を形成し、次いで、
（Ａ−２）シード層形成層上に、結晶成長抑制物質層及びマスク層を順次形成した後、
（Ａ−３）マスク層及び結晶成長抑制物質層を選択的に除去して、シード層形成層を選択的に露出させた後、
（Ａ−４）露出したシード層形成層を除去して、帯状のシード層を形成し、その後、
（Ａ−５）シード層上のマスク層及び結晶成長抑制物質層を除去することで、シード層の頂面に結晶成長抑制物質を残存させる、
各工程から成ることが好ましい。
また、本発明の第２の態様に係る方法においても、前記工程（Ｂ）に引き続き、シード層の上方の下地層の部分が露出した第２マスク層を下地層上に形成した後、下地層を選択的に除去し、次いで、第２マスク層を除去した後、下地層上に第２下地層をエピタキシャル成長させる工程を含んでいてもよい。更には、下地層を第２下地層と読み替え、この工程を複数回、繰り返してもよい。具体的には、例えば、その後、シード層の上方の第２下地層の部分が露出した第３マスク層を第２下地層上に形成した後、第２下地層を選択的に除去し、次いで、第３マスク層を除去した後、第２下地層上に第３下地層をエピタキシャル成長させる工程を含んでいてもよい。
あるいは又、本発明の第２の態様に係る方法においても、前記工程（Ｂ）に引き続き、シード層の上方の下地層の部分を被覆する第２マスク層を形成した後、第２マスク層によって被覆されていない下地層の部分から第２下地層を横方向エピタキシャル成長させる工程を含んでいてもよい。
上記の目的を達成するための本発明の第２の態様に係るＧａＮ系半導体発光素子は、
（ａ）Ｒ面から構成されたサファイア基板の表面に形成された、ＧａＮ系化合物半導体から成り、頂面に結晶成長抑制物質が存在する帯状のシード層、
（ｂ）シード層の頂面及びシード層の両側面、並びに、露出したサファイア基板の表面の部分に形成された、ＧａＮ系化合物半導体から成る下地層、並びに、
（ｃ）下地層上に順次形成された、第１導電型を有する第１ＧａＮ系化合物半導体層、ＧａＮ系化合物半導体から成る活性層、及び、第２導電型を有する第２ＧａＮ系化合物半導体層、
を具備することを特徴とする。
また、本発明の第２の態様に係る方法、あるいは、本発明の第２の態様に係るＧａＮ系半導体発光素子において、結晶成長抑制物質を高融点金属とすることができ、より具体的には、結晶成長抑制物質はチタン（Ｔｉ）あるいはタングステン（Ｗ）である構成とすることができる。
本発明の第１の態様若しくは第２の態様に係る下地層の形成方法、ＧａＮ系半導体発光素子あるいはその製造方法においては、シード層の幅をＷS、シード層の厚さをＴ、シード層の形成ピッチをＷPとしたとき、
Ｔ≧（ＷP−ＷS）／２ （１）
好ましくは、
Ｔ≧（ＷP−ＷS）／４ （１’）
を満足することが、サファイア基板の表面に下地層をエピタキシャル成長させたとき、下地層の係る部分に転位等の欠陥が発生することを一層確実に抑制することができる。
本発明の第１の態様に係る下地層の形成方法、ＧａＮ系半導体発光素子あるいはその製造方法において、ＧａＮ系化合物半導体から成る帯状のシード層は、サファイア基板のＣ面上あるいはＲ面上に、ＧａＮ系化合物半導体層（例えば、頂面がＣ面あるいはＡ面であるＧａＮ層）を形成した後、リソグラフィ技術及びエッチング技術によってこのＧａＮ系化合物半導体層をパターニングすることで、得ることができる。サファイア基板のＣ面上に頂面がＣ面であるシード層を形成する場合、シード層の延びる方向を＜１−１００＞とする。この場合、シード層の幅方向は＜１１−２０＞方向と一致する。一方、サファイア基板のＲ面上に頂面がＡ面であるシード層を形成する場合、シード層の延びる方向を＜１−１００＞とする。この場合、シード層の幅方向は＜０００１＞方向と一致する。
一方、本発明の第２の態様に係る下地層の形成方法、ＧａＮ系半導体発光素子あるいはその製造方法において、ＧａＮ系化合物半導体から成る帯状のシード層は、サファイア基板のＲ面上に、ＧａＮ系化合物半導体層（例えば、頂面がＡ面であるＧａＮ層）を形成した後、リソグラフィ技術及びエッチング技術によってこのＧａＮ系化合物半導体層をパターニングすることで、得ることができる。サファイア基板のＲ面上に頂面がＡ面であるシード層を形成する場合、シード層の延びる方向を＜１−１００＞とする。この場合、シード層の幅方向は＜０００１＞方向と一致する。
上記の各種の好ましい形態、構成を含む本発明の第１の態様若しくは第２の態様に係る方法にあっては、下地層や第２下地層のエピタキシャル成長を、有機ガリウム源ガスと窒素源ガスとを用いた有機金属化学的気相成長法（ＭＯＣＶＤ法）によって行うことが好ましい。また、シード層を構成するＧａＮ系化合物半導体層の形成方法として、ＭＯＣＶＤ法や分子線エピタキシー法（ＭＢＥ法）、ハロゲンが輸送あるいは反応に寄与するハイドライド気相成長法等を例示することができる。更には、第１ＧａＮ系化合物半導体層、活性層、第２ＧａＮ系化合物半導体層の形成方法としても、ＭＯＣＶＤ法やＭＢＥ法、ハロゲンが輸送あるいは反応に寄与するハイドライド気相成長法等を挙げることができる。
ＭＯＣＶＤ法における有機ガリウム源ガスとして、トリメチルガリウム（ＴＭＧ）ガスやトリエチルガリウム（ＴＥＧ）ガスを挙げることができるし、窒素源ガスとして、アンモニアガスやヒドラジンガスを挙げることができる。また、第１導電型と第２導電型の組合せとして、ｎ型とｐ型の組合せ、若しくは、ｐ型とｎ型の組合せを挙げることができる。ここで、ｎ型ＧａＮ系化合物半導体層の形成においては、例えば、ｎ型不純物としてケイ素（Ｓｉ）を添加すればよいし、ｐ型ＧａＮ系化合物半導体層の形成においては、例えば、ｐ型不純物としてマグネシウム（Ｍｇ）を添加すればよい。また、ＧａＮ系化合物半導体層の構成原子としてアルミニウム（Ａｌ）あるいはインジウム（Ｉｎ）が含まれる場合、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）ガスを用いればよいし、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）ガスを用いればよい。更には、Ｓｉ源としてモノシラン（ＳｉＨ4）ガスを用いればよいし、Ｍｇ源としてシクロペンタジエニルマグネシウムガスやメチルシクロペンタジエニルマグネシウム、ビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を用いればよい。尚、ｎ型不純物（ｎ型ドーパント）として、Ｓｉ以外に、Ｇｅ、Ｓｅ、Ｓｎ、Ｃ、Ｔｉを挙げることができるし、ｐ型不純物（ｐ型ドーパント）として、Ｍｇ以外に、Ｚｎ、Ｃｄ、Ｂｅ、Ｃａ、Ｂａ、Ｏを挙げることができる。
以上に説明した各種の好ましい形態、構成を含む本発明の第１の態様あるいは第２の態様に係る下地層の形成方法、ＧａＮ系半導体発光素子あるいはその製造方法において、シード層、下地層、第２下地層、第１ＧａＮ系化合物半導体層、活性層、第２ＧａＮ系化合物半導体層として、ＧａＮ層、ＡｌＧａＮ層、ＩｎＧａＮ層、ＡｌＩｎＧａＮ層、ＡｌＮ層ＩｎＮ層、ＢＮ層、これらの化合物半導体層にホウ素（Ｂ）原子やタリウム（Ｔｌ）原子が含まれたＧａＮ系化合物半導体層を挙げることができる。
ＧａＮ系化合物半導体から成る活性層は、１層のＧａＮ系化合物半導体層から構成されていてもよいし、単一量子井戸構造（ＱＷ構造）あるいは多重量子井戸構造（ＭＱＷ構造）を有していてもよい。活性層にはインジウム原子が含まれている形態、より具体的には、ＡｌxＧａ1-x-yＩｎyＮ（但し、ｘ≧０，ｙ＞０，０＜ｘ＋ｙ≦１）とすることができる。
六方晶系におけるＡ面及びＣ面、Ｍ面、Ｒ面、並びに、Ｓ面を、それぞれ、図１１の（Ａ）、（Ｂ）、（Ｃ）に示す。また、本明細書や特許請求の範囲において、サファイア基板のＣ面やＲ面、下地層やＧａＮ系化合物半導体層の頂面であるＣ面やＡ面には、オフ角±５（度）以内の面が含まれる。
本発明の第１の態様に係るＧａＮ系半導体発光素子の製造方法、あるいは、本発明の第２の態様に係るＧａＮ系半導体発光素子の製造方法において、場合によっては、第２ＧａＮ系化合物半導体層を形成した後、シード層及び下地層をサファイア基板の表面から剥離する形態、更には、シード層及び下地層を除去し、第１ＧａＮ系化合物半導体層を露出させる形態とすることもできる。そして、後者の場合には、露出した第１ＧａＮ系化合物半導体層上に第１電極を形成すればよい。シード層及び下地層をサファイア基板の表面から剥離する方法として、サファイア基板を介して、サファイア基板とシード層及び下地層との界面にレーザ光（例えば、波長２４８ｎｍのＫｒＦエキシマレーザ光）を照射する方法を挙げることができる。また、シード層及び下地層を除去する方法として、シード層及び下地層をエッチングする方法、研磨する方法、エッチング法及び研磨を組み合せた方法を挙げることができる。
本発明において、第２ＧａＮ系化合物半導体層上に第２電極を設けるが、第２導電型をｐ型とする場合、第２電極は、パラジウム（Ｐｄ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、Ａｌ（アルミニウム）、Ｔｉ（チタン）、金（Ａｕ）及び銀（Ａｇ）から成る群から選択された少なくとも１種類の金属を含む、単層構成又は多層構成を有していることが好ましく、あるいは又、ＩＴＯ（Indium Tin Oxide）等の透明導電材料を用いることもできるが、中でも、光を高い効率で反射させることができる銀（Ａｇ）やＡｇ／Ｎｉ、Ａｇ／Ｎｉ／Ｐｔを用いることが好ましい。一方、第１ＧａＮ系化合物半導体層と電気的に接続された第１電極を設けるが、第１導電型をｎ型とする場合、第１電極は、金（Ａｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、Ａｌ（アルミニウム）、Ｔｉ（チタン）、タングステン（Ｗ）、Ｃｕ（銅）、Ｚｎ（亜鉛）、錫（Ｓｎ）及びインジウム（Ｉｎ）から成る群から選択された少なくとも１種類の金属を含む、単層構成又は多層構成を有することが望ましく、例えば、Ｔｉ／Ａｕ、Ｔｉ／Ａｌ、Ｔｉ／Ｐｔ／Ａｕを例示することができる。第１電極や第２電極は、例えば、真空蒸着法やスパッタリング法等の物理的気相成長法（ＰＶＤ法）にて形成することができる。第１電極は、第２ＧａＮ系化合物半導体層及び活性層を部分的に除去し、第１ＧａＮ系化合物半導体層の一部分を露出させ、係る露出した第１ＧａＮ系化合物半導体層の一部分に設ければよいし、シード層及び下地層を除去する場合には、露出した第１ＧａＮ系化合物半導体層に第１電極を設ければよい。
第１電極や第２電極上に、外部の電極あるいは回路と電気的に接続するために、パッド電極を設けてもよい。パッド電極は、Ｔｉ（チタン）、アルミニウム（Ａｌ）、Ｐｔ（白金）、Ａｕ（金）、Ｎｉ（ニッケル）から成る群から選択された少なくとも１種類の金属を含む、単層構成又は多層構成を有することが望ましい。あるいは又、パッド電極を、Ｔｉ／Ｐｔ／Ａｕの多層構成、Ｔｉ／Ａｕの多層構成に例示される多層構成とすることもできる。
本発明における発光素子として、発光ダイオード（ＬＥＤ）、半導体レーザ（ＬＤ）を例示することができる。ＧａＮ系化合物半導体層の積層構造が発光ダイオード構造あるいはレーザ構造を有する限り、ＧａＮ系化合物半導体の種類、組成に特に制約は無いし、ＧａＮ系化合物半導体層の構造、構成にも特に制約は無い。また、以上に説明した好ましい形態、構成を含む本発明においてＧａＮ系半導体発光素子の組立品は、フェイスアップ構造を有していてもよいし、フリップチップ構造を有していてもよい。
本発明の第１の態様に係る下地層の形成方法、並びに、ＧａＮ系半導体発光素子及びその製造方法にあっては、シード層の頂面及び両側面上、並びに、露出したサファイア基板の表面にＧａＮ系化合物半導体から成る結晶成長促進層が形成されているので、下地層は、シード層の頂面及び両側面上だけでなく、露出したサファイア基板の表面からもエピタキシャル成長する。それ故、シード層とシード層との間のサファイア基板の部分の上方に隙間が形成されることがなく、高品質のＧａＮ系半導体発光素子を製造することができる。また、本発明の第２の態様に係る下地層の形成方法、並びに、ＧａＮ系半導体発光素子及びその製造方法にあっては、シード層の頂面（Ａ面）には結晶成長抑制物質が存在しているので、下地層をエピタキシャル成長させるとき、シード層の頂面及びシード層の両側面だけでなく、露出したサファイア基板の表面の部分からも下地層がエピタキシャル成長する。それ故、シード層とシード層との間のサファイア基板の部分の上方に隙間が形成されることがなく、高品質のＧａＮ系半導体発光素子を製造することができる。
以下、図面を参照して、実施例に基づき本発明を説明する。
実施例１は、本発明の第１の態様に係る下地層の形成方法、並びに、ＧａＮ系半導体発光素子及びその製造方法に関する。以下、サファイア基板等の模式的な一部端面図である図１の（Ａ）〜（Ｅ）、及び、図２の（Ａ）〜（Ｃ）を参照して、実施例１の下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法を説明する。
［工程−１００］
先ず、Ｃ面から構成されたサファイア基板１０の表面に、ＧａＮ系化合物半導体から成る帯状のシード層１２を形成する。具体的には、Ｃ面を表面とするサファイア基板１０をＭＯＣＶＤ装置に搬入し、水素から成るキャリアガス中、基板温度１０５０゜Ｃで１０分間の基板クリーニングを行った後、基板温度を５００゜Ｃまで低下させる。そして、ＭＯＣＶＤ法に基づき、窒素原料であるアンモニアガスを供給しながら、ガリウム原料であるＴＭＧガスの供給を行い、低温ＧａＮから成る厚さ３０ｎｍのバッファ層１１をサファイア基板１０の表面（Ｃ面）に結晶成長させた後、ＴＭＧガスの供給を中断する。次いで、基板温度を１０２０゜Ｃまで上昇させた後、再び、ＴＭＧガスの供給を開始することで、厚さＴ＝６μｍのアンドープのＧａＮから成り、頂面がＣ面のシード層形成層１２Ａをバッファ層１１上に結晶成長させる（図１の（Ａ）参照）。尚、シード層形成層１２Ａの厚さは、従来の技術におけるシード層形成層２１２Ａの厚さよりも十分に厚い。
その後、サファイア基板１０をＭＯＣＶＤ装置から搬出し、ニッケル（Ｎｉ）から成る帯状のマスク層１３を、リフトオフ法に基づきシード層形成層１２Ａ上に形成する。尚、マスク層１３は、シード層形成層１２Ａの＜１−１００＞方向と平行に延びている（図１の（Ｂ）参照）。次に、係るマスク層１３をエッチング用マスクとして、塩素系ガスを用いたＲＩＥ法によってシード層形成層１２Ａをエッチングした後（図１の（Ｃ）参照）、マスク層１３を除去する（図１の（Ｄ）参照）。こうして、＜１−１００＞方向に延びる帯状のシード層１２を得ることができる。尚、シード層１２の幅方向は、＜１１−２０＞方向と一致しており、アンドープのＧａＮから成るシード層１２の頂面はＣ面である。また、シード層１２の幅をＷS、シード層１２の厚さをＴ、シード層１２の形成ピッチをＷPとしたとき、
ＷS＝５μｍ
Ｔ ＝６μｍ
ＷP＝１５μｍ
であり（図２の（Ｂ）参照）、上述した式（１）あるいは式（１’）を満足している。これによって、サファイア基板１０の表面に下地層１５をエピタキシャル成長させたとき、下地層１５の係る部分に転位等の欠陥が発生することを抑制することができる。尚、従来の技術におけるシード層形成層２１２Ａは、上述した式（１）あるいは式（１’）を満足していない。
［工程−１１０］
次いで、シード層１２の頂面及び両側面上、並びに、露出したサファイア基板１０の表面に、ＧａＮ系化合物半導体（具体的には、アンドープのＧａＮ）から成る結晶成長促進層１４を形成する（図１の（Ｅ）参照）。具体的には、サファイア基板１０を再びＭＯＣＶＤ装置に搬入し、基板温度５００゜Ｃ、常圧にて、厚さ３０ｎｍ、アンドープのＧａＮから成る結晶成長促進層１４を、シード層１２の頂面及び両側面上、並びに、露出したサファイア基板１０の表面に形成する。
［工程−１２０］
その後、シード層１２の頂面上の結晶成長促進層１４の部分、シード層１２の両側面上の結晶成長促進層１４の部分、及び、露出したサファイア基板１０の表面上の結晶成長促進層１４の部分から、ＧａＮ系化合物半導体から成る下地層１５をエピタキシャル成長させる。具体的には、基板温度１０５０゜Ｃ、常圧にて、アンドープのＧａＮから成る下地層１５を、シード層１２の頂面上の結晶成長促進層１４の部分、シード層１２の両側面上の結晶成長促進層１４の部分、及び、露出したサファイア基板１０の表面上の結晶成長促進層１４の部分からエピタキシャル成長させ、シード層１２とシード層１２との間の空間を下地層１５で埋める（図２の（Ａ）及び（Ｂ）参照）。シード層１２の頂面及び両側面上、並びに、露出したサファイア基板１０の表面には、ＧａＮ系化合物半導体から成る結晶成長促進層１４が形成されているので、サファイア基板１０の上方に隙間が形成されることはない。下地層１５の頂面はＣ面である。
［工程−１３０］
次いで、下地層１５上に、第１導電型を有する第１ＧａＮ系化合物半導体層１６、ＧａＮ系化合物半導体から成る活性層１７、第２導電型を有する第２ＧａＮ系化合物半導体層１８を、順次、形成する。これらの各層の頂面もＣ面である。具体的には、「背景技術」の欄で説明した［工程−４０］〜［工程−６０］と同様にして、下地層１５の低転位部分の上に、レーザや発光ダイオード（ＬＥＤ）といったＧａＮ系半導体発光素子を形成する。具体的には、基板温度１０２０゜Ｃ、常圧にて、シリコン原料であるモノシラン（ＳｉＨ4）ガスの供給を開始することで、ＳｉドープのＧａＮ（ＧａＮ：Ｓｉ）から成り、ｎ型の導電型を有する厚さ３μｍの第１ＧａＮ系化合物半導体層１６を、下地層１５に結晶成長させる。尚、ドーピング濃度は、約５×１０18／ｃｍ3である。
その後、一旦、ＴＭＧガス、ＳｉＨ4ガスの供給を中断し、基板温度を７５０゜Ｃまで低下させる。そして、ＴＥＧガス及びＴＭＩガスを使用し、バルブ切り替えによりこれらのガスの供給を行うことで、ＩｎＧａＮ及びＧａＮから成り、多重量子井戸構造を有する活性層１７を結晶成長させる。
活性層１７の形成完了後、ＴＥＧガス、ＴＭＩガスの供給中断と共に、キャリアガスを窒素から水素に切り替え、８５０゜Ｃまで基板温度を上昇させ、ＴＭＧガスとＣｐ2Ｍｇガスの供給を開始することで、厚さ１００ｎｍのＭｇドープのＧａＮ（ＧａＮ：Ｍｇ）から成る第２ＧａＮ系化合物半導体層１８を活性層１７の上に結晶成長させる。尚、ドーピング濃度は、約５×１０19／ｃｍ3である。その後、ＩｎＧａＮから成るコンタクト層（図示せず）を結晶成長させ、ＴＭＧガス及びＣｐ2Ｍｇガスの供給中止と共に基板温度を低下させ、室温まで基板温度を下げて結晶成長を完了させる。尚、コンタクト層には、ｐ型ドーパント（例えばＭｇ）がドーピングされていてもよいし、ドーピングされていなくともよい。
こうして結晶成長を完了した後、サファイア基板１０を窒素ガス雰囲気中で約８００゜Ｃ、１０分間のアニール処理を行って、ｐ型不純物（ｐ型ドーパント）の活性化を行う。
その後、例えば、通常のウェハプロセス、チップ化工程と同様に、フォトリソグラフィ工程やエッチング工程、金属蒸着による第２電極（ｐ型電極）１９の形成工程（図２の（Ｃ）参照）、金属蒸着による第１電極（ｎ型電極）の形成工程（第１電極は図示せず）を経て、ダイシングによりチップ化を行い、更に、樹脂モールド、パッケージ化を行うことで、例えば、砲弾型や面実装型といった種々の発光ダイオードを作製することができる。
即ち、
（ａ）サファイア基板１０の表面に形成された、ＧａＮ系化合物半導体から成る帯状のシード層１２、
（ｂ）シード層１２の頂面及び両側面上、並びに、露出したサファイア基板１０の表面に形成された、ＧａＮ系化合物半導体から成る結晶成長促進層１４、
（ｃ）シード層１２の頂面上の結晶成長促進層１４の部分、シード層１２の両側面上の結晶成長促進層１４の部分、及び、露出したサファイア基板１０の表面上の結晶成長促進層１４の部分に形成された、ＧａＮ系化合物半導体から成る下地層１５、並びに、
（ｄ）下地層１５上に順次形成された、第１導電型を有する第１ＧａＮ系化合物半導体層、ＧａＮ系化合物半導体から成る活性層、及び、第２導電型を有する第２ＧａＮ系化合物半導体層、
を具備するＧａＮ系半導体発光素子を得ることができる。
場合によっては、第２電極を形成した後、シード層１２及び下地層１５をサファイア基板１０の表面から剥離し、更に、シード層１２及び下地層１５を除去し、第１ＧａＮ系化合物半導体層を露出させてもよい。シード層１２及び下地層１５をサファイア基板１０の表面から剥離する方法として、サファイア基板１０を介して、サファイア基板１０とシード層１２及び下地層１５との界面にレーザ光（例えば、波長２４８ｎｍのＫｒＦエキシマレーザ光）を照射する方法を挙げることができる。また、シード層１２及び下地層１５を除去する方法として、シード層１２及び下地層１５をエッチングする方法、研磨する方法、エッチング法及び研磨を組み合せた方法を挙げることができる。
実施例２は、実施例１の変形である。シード層１２の上方の下地層１５の部分には、シード層１２からの転位が伝播し、係る下地層１５の部分には転位が多数、存在する可能性がある。実施例２においては、このような現象の発生を出来るだけ防止する。即ち、実施例２にあっては、実施例１の［工程−１２０］に引き続き、シード層１２の上方の下地層１５の部分が露出したマスク層（以下、エッチング用マスク層２０と呼ぶ）を下地層１５上に形成した後、下地層１５を選択的に除去し、次いで、エッチング用マスク層２０を除去した後、下地層１５上に第２下地層２１をエピタキシャル成長させる。
具体的には、実施例１の［工程−１２０］に引き続き、Ｎｉから成り、シード層１２の上方の下地層１５の部分が露出したエッチング用マスク層２０をリフトオフ法に基づき下地層１５上に形成する（図３の（Ａ）参照）。露出した下地層１５の部分の長さを６μｍとした。そして、塩素系ガスを用いたＲＩＥ法によって下地層１５をエッチングし、更には、実施例２にあっては、シード層１２を部分的にエッチングした後（図３の（Ｂ）参照）、エッチング用マスク層２０を除去する（図３の（Ｃ）参照）。下地層１５及びシード層１２のエッチング深さ合計を６μｍとした。その後、サファイア基板１０を再びＭＯＣＶＤ装置に搬入し、基板温度１０５０゜Ｃ、常圧にて、アンドープのＧａＮから成る第２下地層２１を、下地層１５の頂面及び両側面、並びに、実施例２にあっては、シード層１２の頂面からエピタキシャル成長させ、エッチングされた下地層１５の部分を第２下地層２１で埋める（図３の（Ｄ）参照）。第２下地層２１の頂面（Ｃ面）近傍にあっては、第２下地層２１の接合部分以外には、殆ど転位が存在しない状態となる。以上に説明した工程を、１回、実行してもよいし、複数回、実行してもよい。
以降、実施例１の［工程−１３０］と同様の工程を実行すればよい。
実施例３も、実施例１の変形である。実施例２にあっては、シード層１２の上方の下地層１５の部分を選択的に除去した。一方、実施例３にあっては、シード層１２の上方の下地層１５の部分に、マスク層（以下、結晶成長抑制マスク層３０と呼ぶ）を形成し、結晶成長抑制マスク層３０によって被覆されていない露出した下地層１５の部分から第２下地層３１を横方向エピタキシャル成長（ＥＬＯ成長）させる。
結晶成長抑制マスク層３０上では、第２下地層３１の結晶成長は生じない。第２下地層３１は、下地層１５の頂面上で結晶成長し始め、そして、結晶成長抑制マスク層３０上を延びていく。結晶成長抑制マスク層３０の具体的な構成として、酸化シリコン層（ＳｉＯx層）、窒化シリコン層（ＳｉＮy層）、Ｔａ2Ｏ5層、ＺｒＯ2層、ＡｌＮ層、Ａｌ2Ｏ3層、これらの層の積層構造（例えば、下から、酸化シリコン層、窒化シリコン層の積層構造）、Ｎｉ層やタングステン層といった高融点金属材料層を挙げることができ、化学的気相成長法（ＣＶＤ法）、あるいは、例えば真空蒸着法やスパッタリング法といったＰＶＤ法と、パターニング技術の組合せにて形成することができる。
具体的には、実施例１の［工程−１２０］に引き続き、スパッタリング法及びエッチング技術によって、酸化シリコン層から成る結晶成長抑制マスク層３０を、シード層１２の上方の下地層１５の部分に形成する。結晶成長抑制マスク層３０はシード層１２と平行に延びている（図４の（Ａ）参照）。次いで、サファイア基板１０を再びＭＯＣＶＤ装置に搬入し、基板温度１０５０゜Ｃ、常圧にて、アンドープのＧａＮから成る第２下地層３１を、露出した下地層１５の部分からＥＬＯ成長させ、下地層１５及び結晶成長抑制マスク層３０を第２下地層３１で覆う（図４の（Ｂ）参照）。第２下地層３１には殆ど転位が存在しない。
以降、実施例１の［工程−１３０］と同様の工程を実行すればよい。
実施例４も実施例１の変形である。実施例１においては、Ｃ面から構成されたサファイア基板１０を使用した。一方、実施例４にあっては、Ｒ面から構成されたサファイア基板１０を使用する。そして、この場合にも、シード層１２の延びる方向を＜１−１００＞とする。シード層１２の幅方向は＜０００１＞方向と一致する。また、シード層１２、下地層１５、第１ＧａＮ系化合物半導体層、活性層、第２ＧａＮ系化合物半導体層の頂面は、Ａ面である。
また、実施例４にあっては、バッファ層１１の厚さを３ｎｍとし、結晶成長促進層１４の厚さを３ｎｍとし、下地層１５のエピタキシャル成長における圧力を、常圧ではなく、１×１０4Ｐａとした。
以上の点を除き、実施例４の下地層の形成方法、並びに、ＧａＮ系半導体発光素子及びその製造方法は、実施例１の下地層の形成方法、並びに、ＧａＮ系半導体発光素子及びその製造方法と実質的に同様とすることができるので、詳細な説明は省略する。また、実施例４を、実施例２あるいは実施例３に適用することができる。尚、実施例４においては、次に述べる理由に基づき、バッファ層１１の形成を省略することもできる。
実施例５は、本発明の第２の態様に係る下地層の形成方法、並びに、ＧａＮ系半導体発光素子及びその製造方法に関する。以下、サファイア基板等の模式的な一部端面図である図５（Ａ）〜（Ｄ）、及び、図６の（Ａ）〜（Ｃ）を参照して、実施例５の下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法を説明する。尚、サファイア基板のＣ面上で、直接、シード層形成層を結晶成長させると、シード層形成層の結晶成長は多結晶成長となってしまうので、先ず、基板温度５００゜Ｃにおいてバッファ層を形成し、次いで、シード層を結晶成長させる必要がある。一方、サファイア基板のＲ面上でシード層形成層を結晶成長させると、シード層形成層の結晶成長はエピタキシャル成長となる。従って、以下の実施例５〜実施例７にあっては、バッファ層の形成を省略しているが、勿論、バッファ層を形成してもよい。
［工程−５００］
先ず、Ｒ面から構成されたサファイア基板１１０の表面に、ＧａＮ系化合物半導体から成り、頂面に結晶成長抑制物質１１３Ａ’が存在する帯状のシード層１１２を形成する。具体的には、Ｒ面を表面とするサファイア基板１０をＭＯＣＶＤ装置に搬入し、水素から成るキャリアガス中、基板温度１０５０゜Ｃで１０分間の基板クリーニングを行った後、基板温度を１０２０゜Ｃに低下させる。そして、ＭＯＣＶＤ法に基づき、窒素原料であるアンモニアガスを供給しながら、ガリウム原料であるＴＭＧガスの供給を行い、サファイア基板１１０の表面（Ｒ面）に、厚さＴ＝６μｍのアンドープのＧａＮから成るシード層形成層１１２Ａを結晶成長させる（図５の（Ａ）参照）。尚、シード層形成層１１２Ａの厚さは、従来の技術におけるシード層形成層２１２Ａの厚さよりも十分に厚い。また、サファイア基板１１０のＲ面上に、バッファ層を形成すること無く、シード層形成層２１２Ａを形成することができる。
その後、サファイア基板１０をＭＯＣＶＤ装置から搬出し、シード層形成層１１２Ａ上に、厚さ１０ｎｍのＴｉから成る結晶成長抑制物質層１１３Ａ、及び、厚さ０．５μｍのＮｉから成るマスク層１１３Ｂを、スパッタリング法にて、順次、形成する。次いで、エッチング法にてマスク層１１３Ｂ及び結晶成長抑制物質層１１３Ａを選択的に除去して、シード層形成層１１２Ａを選択的に露出させる（図５の（Ｂ）参照）。帯状のマスク層１１３Ｂ及び結晶成長抑制物質層１１３Ａは、シード層形成層１１２Ａの＜１−１００＞方向と平行に延びている（図５の（Ｄ）参照）。
次に、帯状のマスク層１１３Ｂ及び結晶成長抑制物質層１１３Ａをエッチング用マスクとして、塩素系ガスを用いたＲＩＥ法によってシード層形成層１１２Ａをエッチングして帯状のシード層１１２を形成した後（図５の（Ｃ）参照）、シード層１１２上のマスク層１１３Ｂ及び結晶成長抑制物質層１１３Ａを除去する（図５の（Ｄ）参照）。こうして、＜１−１００＞方向に延びる帯状のシード層１１２を得ることができる。また、シード層１１２の頂面に結晶成長抑制物質１１３Ａ’（具体的には、高融点金属。より具体的には、Ｔｉ）が残存する。尚、シード層１１２の幅方向は＜０００１＞方向と一致しており、アンドープのＧａＮから成るシード層１１２の頂面はＡ面である。また、シード層１１２の幅をＷS、シード層１１２の厚さをＴ、シード層１１２の形成ピッチをＷPとしたとき、
ＷS＝５μｍ
Ｔ ＝６μｍ
ＷP＝１５μｍ
であり（図６の（Ｂ）参照）、上述した式（１）あるいは式（１’）を満足している。これによって、サファイア基板１１０の表面に下地層１１５をエピタキシャル成長させたとき、下地層１１５の係る部分に転位等の欠陥が発生することを抑制することができる。
［工程−５１０］
次いで、シード層１１２の頂面及び両側面上、並びに、露出したサファイア基板１１０の表面に、ＧａＮ系化合物半導体（具体的には、アンドープのＧａＮ）から成る下地層１１５をエピタキシャル成長させる（図６の（Ａ）及び（Ｂ）参照）。具体的には、サファイア基板１１０を再びＭＯＣＶＤ装置に搬入し、基板温度１０００゜Ｃ〜１０５０゜Ｃ、常圧にて、アンドープのＧａＮから成る下地層１１５を、シード層１１２の頂面及び両側面上、並びに、露出したサファイア基板１１０の表面にエピタキシャル成長させ、シード層１１２とシード層１１２との間の空間を下地層１１５で埋める。下地層１１５の頂面はＡ面である。
シード層１１２の頂面には結晶成長抑制物質１１３Ａ’が残存しているので、シード層１１２の頂面における下地層１１５のエピタキシャル成長の速度は、シード層１１２の側面における下地層１１５のエピタキシャル成長の速度、及び、サファイア基板１１０の表面（Ｒ面）における下地層１１５のエピタキシャル成長の速度と比較して、左程、早くなく、全体として、ゆっくりエピタキシャル成長が行われるので、サファイア基板１１０のＲ面上でも、確実に下地層１１５のエピタキシャル成長が生じる。従って、サファイア基板１１０の上方に隙間が形成されることはない。
［工程−５２０］
次いで、下地層１１５上に、第１導電型を有する第１ＧａＮ系化合物半導体層１６、ＧａＮ系化合物半導体から成る活性層１７、第２導電型を有する第２ＧａＮ系化合物半導体層１８を、順次、形成する。これらの各層の頂面もＡ面である。具体的には、実施例１の［工程−１３０］と同様の工程を実行すればよい。この工程の途中の構造を、図６の（Ｃ）に示す。
こうして、
（ａ）Ｒ面から構成されたサファイア基板１１０の表面に形成された、ＧａＮ系化合物半導体から成り、頂面に結晶成長抑制物質１１３Ａ’が存在する帯状のシード層１１２、
（ｂ）シード層１１２の頂面及び両側面、並びに、露出したサファイア基板１１０の表面の部分に形成された、ＧａＮ系化合物半導体から成る下地層１１５、並びに、
（ｃ）下地層１１５上に順次形成された、第１導電型を有する第１ＧａＮ系化合物半導体層、ＧａＮ系化合物半導体から成る活性層、及び、第２導電型を有する第２ＧａＮ系化合物半導体層、
を具備するＧａＮ系半導体発光素子を得ることができる。
場合によっては、実施例１と同様に、第２電極を形成した後、シード層１１２及び下地層１１５をサファイア基板１１０の表面から剥離し、更に、シード層１１２及び下地層１１５を除去し、第１ＧａＮ系化合物半導体層を露出させてもよい。
実施例６は、実施例５の変形である。シード層１１２の上方の下地層１１５の部分には、シード層１１２からの転位が伝播し、係る下地層１１５の部分には転位が多数、存在する可能性がある。実施例６においては、このような現象の発生を出来るだけ防止する。即ち、実施例６にあっては、実施例５の［工程−５１０］に引き続き、シード層１１２の上方の下地層１１５の部分が露出したマスク層（以下、エッチング用マスク層１２０と呼ぶ）を下地層１１５上に形成した後、下地層１１５を選択的に除去し、次いで、エッチング用マスク層１２０を除去した後、下地層１１５上に第２下地層１２１をエピタキシャル成長させる。
具体的には、実施例５の［工程−５１０］に引き続き、Ｎｉから成り、シード層１１２の上方の下地層１１５の部分が露出したエッチング用マスク層１２０をリフトオフ法に基づき下地層１１５上に形成する（図７の（Ａ）参照）。露出した下地層１１５の部分の長さを６μｍとした。そして、塩素系ガスを用いたＲＩＥ法によって下地層１１５をエッチングし、更には、実施例６にあっては、シード層１１２を部分的にエッチングした後（図７の（Ｂ）参照）、エッチング用マスク層１２０を除去する（図７の（Ｃ）参照）。下地層１１５及びシード層１１２のエッチング深さ合計を６μｍとした。その後、サファイア基板１１０を再びＭＯＣＶＤ装置に搬入し、基板温度１０５０゜Ｃ、常圧にて、アンドープのＧａＮから成る第２下地層１２１を、下地層１１５の頂面及び両側面、並びに、実施例６にあっては、シード層１１２の頂面からエピタキシャル成長させ、エッチングされた下地層１１５の部分を第２下地層１２１で埋める（図７の（Ｄ）参照）。第２下地層１２１の頂面（Ａ面）近傍にあっては、第２下地層１２１の接合部分以外には、殆ど転位が存在しない状態となる。以上に説明した工程を、１回、実行してもよいし、複数回、実行してもよい。
以降、実施例５の［工程−５２０］と同様の工程を実行すればよい。
実施例７も、実施例５の変形である。実施例６にあっては、シード層１１２の上方の下地層１１５の部分を選択的に除去した。一方、実施例７にあっては、シード層１１２の上方の下地層１１５の部分に、第２マスク層（以下、結晶成長抑制マスク層１３０と呼ぶ）を形成し、結晶成長抑制マスク層１３０によって被覆されていない露出した下地層１１５の部分から第２下地層１３１を横方向エピタキシャル成長（ＥＬＯ成長）させる。
結晶成長抑制マスク層１３０上では、第２下地層１３１の結晶成長は生じない。第２下地層１３１は、下地層１１５の頂面上で結晶成長し始め、そして、結晶成長抑制マスク層１３０上を延びていく。結晶成長抑制マスク層１３０の具体的な構成は、実施例３において説明したと同様とすればよい。
具体的には、実施例５の［工程−５１０］に引き続き、スパッタリング法及びエッチング技術によって、酸化シリコン層から成る結晶成長抑制マスク層１３０を、シード層１１２の上方の下地層１１５の部分に形成する。結晶成長抑制マスク層１３０はシード層１１２と平行に延びている（図８の（Ａ）参照）。次いで、サファイア基板１１０を再びＭＯＣＶＤ装置に搬入し、基板温度１０５０゜Ｃ、常圧にて、アンドープのＧａＮから成る第２下地層１３１を、露出した下地層１１５の部分からＥＬＯ成長させ、下地層１１５及び結晶成長抑制マスク層１３０を第２下地層１３１で覆う（図８の（Ｂ）参照）。第２下地層１３１には殆ど転位が存在しない。
以降、実施例５の［工程−５２０］と同様の工程を実行すればよい。
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例で説明した基板、各種の下地層、ＧａＮ系化合物半導体層の種類、組成、膜厚、構成、構造等は例示であり、適宜変更することができる。また、実施例において説明した条件や各種数値、使用した材料等は例示であり、適宜変更することができる。
図１の（Ａ）〜（Ｅ）は、実施例１のＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法を説明するための、サファイア基板等の模式的な一部端面図である。 図２の（Ａ）〜（Ｃ）は、図１の（Ｅ）に引き続き、実施例１のＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法を説明するための、サファイア基板等の模式的な一部端面図である。 図３の（Ａ）〜（Ｄ）は、実施例２のＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法を説明するための、サファイア基板等の模式的な一部端面図である。 図４の（Ａ）及び（Ｂ）は、実施例３のＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法を説明するための、サファイア基板等の模式的な一部端面図である。 図５の（Ａ）〜（Ｄ）は、実施例５のＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法を説明するための、サファイア基板等の模式的な一部端面図である。 図６の（Ａ）〜（Ｃ）は、図５の（Ｄ）に引き続き、実施例５のＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法を説明するための、サファイア基板等の模式的な一部端面図である。 図７の（Ａ）〜（Ｄ）は、実施例６のＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法を説明するための、サファイア基板等の模式的な一部端面図である。 図８の（Ａ）及び（Ｂ）は、実施例７のＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法を説明するための、サファイア基板等の模式的な一部端面図である。 図９の（Ａ）〜（Ｃ）は、従来のＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法を説明するための、サファイア基板等の模式的な一部端面図である。 図１０の（Ａ）〜（Ｃ）は、図９の（Ｃ）に引き続き、従来のＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法を説明するための、サファイア基板等の模式的な一部端面図である。 図１１の（Ａ）〜（Ｃ）は、六方晶系の結晶におけるＡ面、Ｃ面、Ｒ面等を説明するための図である。
符号の説明
１０，１１０・・・サファイア基板、１１・・・シード層、１２，１１２・・・シード層、１２Ａ，１１２Ａ・・・シード層形成層、１３・・・マスク層、１４・・・結晶成長促進層、２０，１２０・・・エッチング用マスク層、３０・・・結晶成長抑制マスク層、２１，３１，１２１，１３１・・・第２下地層、１１３Ａ・・・結晶成長抑制物質層、１１３Ａ’・・・結晶成長抑制物質、１１３Ｂ・・・マスク層、１６・・・第１ＧａＮ系化合物半導体層、１７・・・活性層、１８・・・第２ＧａＮ系化合物半導体層、１９・・・第２電極

Claims (19)

  1. （Ａ）サファイア基板の表面に、ＧａＮ系化合物半導体から成る帯状のシード層を形成した後、
    （Ｂ）シード層の頂面及び両側面上、並びに、露出したサファイア基板の表面に、ＧａＮ系化合物半導体から成る結晶成長促進層を形成し、次いで、
    （Ｃ）シード層の頂面上の結晶成長促進層の部分、シード層の両側面上の結晶成長促進層の部分、及び、露出したサファイア基板表面上の結晶成長促進層の部分から、ＧａＮ系化合物半導体から成る下地層をエピタキシャル成長させる、
    各工程を具備することを特徴とするＧａＮ系化合物半導体から成る下地層の形成方法。
  2. シード層の幅をＷS、シード層の厚さをＴ、シード層の形成ピッチをＷPとしたとき、
    Ｔ≧（ＷP−ＷS）／２ （１）
    を満足することを特徴とする請求項１に記載のＧａＮ系化合物半導体から成る下地層の形成方法。
  3. 前記工程（Ｃ）に引き続き、シード層の上方の下地層の部分が露出したマスク層を下地層上に形成した後、下地層を選択的に除去し、次いで、マスク層を除去した後、下地層上に第２下地層をエピタキシャル成長させることを特徴とする請求項１に記載のＧａＮ系化合物半導体から成る下地層の形成方法。
  4. 前記工程（Ｃ）に引き続き、シード層の上方の下地層の部分を被覆するマスク層を形成した後、マスク層によって被覆されていない下地層の部分から第２下地層を横方向エピタキシャル成長させることを特徴とする請求項１に記載のＧａＮ系化合物半導体から成る下地層の形成方法。
  5. サファイア基板の表面はＣ面から構成されていることを特徴とする請求項１に記載のＧａＮ系化合物半導体から成る下地層の形成方法。
  6. サファイア基板の表面はＲ面から構成されていることを特徴とする請求項１に記載のＧａＮ系化合物半導体から成る下地層の形成方法。
  7. （Ａ）Ｒ面から構成されたサファイア基板の表面に、ＧａＮ系化合物半導体から成り、頂面に結晶成長抑制物質が存在する帯状のシード層を形成した後、
    （Ｂ）シード層の頂面及びシード層の両側面、並びに、露出したサファイア基板の表面の部分から、ＧａＮ系化合物半導体から成る下地層をエピタキシャル成長させる、
    各工程を具備することを特徴とするＧａＮ系化合物半導体から成る下地層の形成方法。
  8. 前記工程（Ａ）は、
    （Ａ−１）Ｒ面から構成されたサファイア基板の表面に、ＧａＮ系化合物半導体から成るシード層形成層を形成し、次いで、
    （Ａ−２）シード層形成層上に、結晶成長抑制物質層及びマスク層を順次形成した後、
    （Ａ−３）マスク層及び結晶成長抑制物質層を選択的に除去して、シード層形成層を選択的に露出させた後、
    （Ａ−４）露出したシード層形成層を除去して、帯状のシード層を形成し、その後、
    （Ａ−５）シード層上のマスク層及び結晶成長抑制物質層を除去することで、シード層の頂面に結晶成長抑制物質を残存させる、
    各工程から成ることを特徴とする請求項７に記載のＧａＮ系化合物半導体から成る下地層の形成方法。
  9. 前記工程（Ｂ）に引き続き、シード層の上方の下地層の部分が露出した第２マスク層を下地層上に形成した後、下地層を選択的に除去し、次いで、第２マスク層を除去した後、下地層上に第２下地層をエピタキシャル成長させることを特徴とする請求項７に記載のＧａＮ系化合物半導体から成る下地層の形成方法。
  10. 前記工程（Ｂ）に引き続き、シード層の上方の下地層の部分を被覆する第２マスク層を形成した後、第２マスク層によって被覆されていない下地層の部分から第２下地層を横方向エピタキシャル成長させることを特徴とする請求項７に記載のＧａＮ系化合物半導体から成る下地層の形成方法。
  11. 結晶成長抑制物質は高融点金属であることを特徴とする請求項７に記載のＧａＮ系化合物半導体から成る下地層の形成方法。
  12. 結晶成長抑制物質はチタンであることを特徴とする請求項１１に記載のＧａＮ系化合物半導体から成る下地層の形成方法。
  13. シード層の幅をＷS、シード層の厚さをＴ、シード層の形成ピッチをＷPとしたとき、
    Ｔ≧（ＷP−ＷS）／２ （１）
    を満足することを特徴とする請求項７に記載のＧａＮ系化合物半導体から成る下地層の形成方法。
  14. （Ａ）サファイア基板の表面に、ＧａＮ系化合物半導体から成る帯状のシード層を形成した後、
    （Ｂ）シード層の頂面及び両側面上、並びに、露出したサファイア基板の表面に、ＧａＮ系化合物半導体から成る結晶成長促進層を形成し、次いで、
    （Ｃ）シード層の頂面上の結晶成長促進層の部分、シード層の両側面上の結晶成長促進層の部分、及び、露出したサファイア基板表面上の結晶成長促進層の部分から、ＧａＮ系化合物半導体から成る下地層をエピタキシャル成長させる、
    各工程を少なくとも具備することを特徴とするＧａＮ系半導体発光素子の製造方法。
  15. 前記工程（Ｃ）に引き続き、下地層上に、第１導電型を有する第１ＧａＮ系化合物半導体層、ＧａＮ系化合物半導体から成る活性層、第２導電型を有する第２ＧａＮ系化合物半導体層を、順次、形成する工程を更に具備することを特徴とする請求項１４に記載のＧａＮ系半導体発光素子の製造方法。
  16. （Ａ）Ｒ面から構成されたサファイア基板の表面に、ＧａＮ系化合物半導体から成り、頂面に結晶成長抑制物質が存在する帯状のシード層を形成した後、
    （Ｂ）シード層の頂面及びシード層の両側面、並びに、露出したサファイア基板の表面の部分から、ＧａＮ系化合物半導体から成る下地層をエピタキシャル成長させる、
    各工程を少なくとも具備することを特徴とするＧａＮ系半導体発光素子の製造方法。
  17. 前記工程（Ｂ）に引き続き、下地層上に、第１導電型を有する第１ＧａＮ系化合物半導体層、ＧａＮ系化合物半導体から成る活性層、第２導電型を有する第２ＧａＮ系化合物半導体層を、順次、形成する工程を更に具備することを特徴とする請求項１６に記載のＧａＮ系半導体発光素子の製造方法。
  18. （ａ）サファイア基板の表面に形成された、ＧａＮ系化合物半導体から成る帯状のシード層、
    （ｂ）シード層の頂面及び両側面上、並びに、露出したサファイア基板の表面に形成された、ＧａＮ系化合物半導体から成る結晶成長促進層、
    （ｃ）シード層の頂面上の結晶成長促進層の部分、シード層の両側面上の結晶成長促進層の部分、及び、露出したサファイア基板表面上の結晶成長促進層の部分に形成された、ＧａＮ系化合物半導体から成る下地層、並びに、
    （ｄ）下地層上に順次形成された、第１導電型を有する第１ＧａＮ系化合物半導体層、ＧａＮ系化合物半導体から成る活性層、及び、第２導電型を有する第２ＧａＮ系化合物半導体層、
    を具備することを特徴とするＧａＮ系半導体発光素子。
  19. （ａ）Ｒ面から構成されたサファイア基板の表面に形成された、ＧａＮ系化合物半導体から成り、頂面に結晶成長抑制物質が存在する帯状のシード層、
    （ｂ）シード層の頂面及びシード層の両側面、並びに、露出したサファイア基板の表面の部分に形成された、ＧａＮ系化合物半導体から成る下地層、並びに、
    （ｃ）下地層上に順次形成された、第１導電型を有する第１ＧａＮ系化合物半導体層、ＧａＮ系化合物半導体から成る活性層、及び、第２導電型を有する第２ＧａＮ系化合物半導体層、
    を具備することを特徴とするＧａＮ系半導体発光素子。
JP2006007238A 2006-01-16 2006-01-16 ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法 Expired - Fee Related JP4807081B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006007238A JP4807081B2 (ja) 2006-01-16 2006-01-16 ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法
US11/620,511 US7452789B2 (en) 2006-01-16 2007-01-05 Method for forming underlayer composed of GaN-based compound semiconductor, GaN-based semiconductor light-emitting element, and method for manufacturing GaN-based semiconductor light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006007238A JP4807081B2 (ja) 2006-01-16 2006-01-16 ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法

Publications (3)

Publication Number Publication Date
JP2007189134A true JP2007189134A (ja) 2007-07-26
JP2007189134A5 JP2007189134A5 (ja) 2008-11-13
JP4807081B2 JP4807081B2 (ja) 2011-11-02

Family

ID=38262334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006007238A Expired - Fee Related JP4807081B2 (ja) 2006-01-16 2006-01-16 ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法

Country Status (2)

Country Link
US (1) US7452789B2 (ja)
JP (1) JP4807081B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013517622A (ja) * 2010-01-15 2013-05-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 複合基板を形成し当該複合基板にｉｉｉ−ｖ発光装置を成長させる方法
WO2014002959A1 (ja) * 2012-06-25 2014-01-03 三菱化学株式会社 ｍ面窒化物系発光ダイオードの製造方法
JP2020189135A (ja) * 2020-08-06 2020-11-26 ネット株式会社 遊技機
WO2022181686A1 (ja) * 2021-02-26 2022-09-01 京セラ株式会社 半導体基板並びにその製造方法および製造装置、テンプレート基板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8592292B2 (en) 2010-09-02 2013-11-26 National Semiconductor Corporation Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
JP5891390B2 (ja) * 2012-10-05 2016-03-23 パナソニックＩｐマネジメント株式会社 窒化物半導体構造、積層構造、および窒化物半導体発光素子
US9640422B2 (en) * 2014-01-23 2017-05-02 Intel Corporation III-N devices in Si trenches
MY190127A (en) * 2016-10-31 2022-03-30 Univ Malaya Method for producing a non-polar a-plane gallium nitride (gan) thin film on an r-plane sapphire substrate

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277437A (ja) * 1999-03-24 2000-10-06 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2001158698A (ja) * 1999-12-01 2001-06-12 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物膜およびデバイスの製造方法
JP2001284266A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2002008985A (ja) * 2000-06-21 2002-01-11 Nichia Chem Ind Ltd 窒化物半導体の製造方法及び窒化物半導体基板
JP2002170773A (ja) * 2000-11-29 2002-06-14 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法
JP2002270516A (ja) * 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
JP2002299249A (ja) * 2001-03-29 2002-10-11 Sanyo Electric Co Ltd 半導体基板、半導体素子および半導体層の形成方法
JP2003077841A (ja) * 2001-08-31 2003-03-14 Nichia Chem Ind Ltd 窒化物半導体基板、及びその成長方法
JP2004253817A (ja) * 1997-04-11 2004-09-09 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
WO2005112123A2 (en) * 2004-05-10 2005-11-24 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1121792B (de) * 1959-12-30 1962-01-11 Artur Fischer Kippduebel fuer die Befestigung von Gegenstaenden an duennwandigen Bauteilen
JPS5893221A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体薄膜構造とその製造方法
US6475882B1 (en) * 1999-12-20 2002-11-05 Nitride Semiconductors Co., Ltd. Method for producing GaN-based compound semiconductor and GaN-based compound semiconductor device
JP2002100579A (ja) 2000-07-17 2002-04-05 Nichia Chem Ind Ltd 窒化物半導体基板及びその製造方法
JP3705142B2 (ja) * 2001-03-27 2005-10-12 ソニー株式会社 窒化物半導体素子及びその作製方法
CN1316070C (zh) * 2001-10-26 2007-05-16 波兰商艾蒙诺公司 取向生长用基底
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR100992960B1 (ko) * 2002-04-15 2010-11-09 더 리전츠 오브 더 유니버시티 오브 캘리포니아 유기금속 화학기상 증착법에 의해 성장된 무극성 α면질화갈륨 박막
US7288458B2 (en) * 2005-12-14 2007-10-30 Freescale Semiconductor, Inc. SOI active layer with different surface orientation

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253817A (ja) * 1997-04-11 2004-09-09 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2000277437A (ja) * 1999-03-24 2000-10-06 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2001158698A (ja) * 1999-12-01 2001-06-12 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物膜およびデバイスの製造方法
JP2001284266A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2002008985A (ja) * 2000-06-21 2002-01-11 Nichia Chem Ind Ltd 窒化物半導体の製造方法及び窒化物半導体基板
JP2002170773A (ja) * 2000-11-29 2002-06-14 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法
JP2002270516A (ja) * 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
JP2002299249A (ja) * 2001-03-29 2002-10-11 Sanyo Electric Co Ltd 半導体基板、半導体素子および半導体層の形成方法
JP2003077841A (ja) * 2001-08-31 2003-03-14 Nichia Chem Ind Ltd 窒化物半導体基板、及びその成長方法
WO2005112123A2 (en) * 2004-05-10 2005-11-24 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013517622A (ja) * 2010-01-15 2013-05-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 複合基板を形成し当該複合基板にｉｉｉ−ｖ発光装置を成長させる方法
WO2014002959A1 (ja) * 2012-06-25 2014-01-03 三菱化学株式会社 ｍ面窒化物系発光ダイオードの製造方法
CN104641476A (zh) * 2012-06-25 2015-05-20 首尔伟傲世有限公司 制备m面氮化物基发光二极管的方法
JPWO2014002959A1 (ja) * 2012-06-25 2016-06-02 三菱化学株式会社 ｍ面窒化物系発光ダイオードの製造方法
JP2020189135A (ja) * 2020-08-06 2020-11-26 ネット株式会社 遊技機
WO2022181686A1 (ja) * 2021-02-26 2022-09-01 京セラ株式会社 半導体基板並びにその製造方法および製造装置、テンプレート基板

Also Published As

Publication number Publication date
US7452789B2 (en) 2008-11-18
US20070164269A1 (en) 2007-07-19
JP4807081B2 (ja) 2011-11-02

Similar Documents

Publication Publication Date Title
JP4140606B2 (ja) ＧａＮ系半導体発光素子の製造方法
JP3815335B2 (ja) 半導体発光素子及びその製造方法
JP4978009B2 (ja) ＧａＮ系半導体発光素子及びその製造方法
JP5023318B2 (ja) ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
US7695991B2 (en) Method for manufacturing GaN semiconductor light-emitting element
JP4807081B2 (ja) ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法
JP3282174B2 (ja) 窒化物半導体発光素子
JP2007184411A (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
US6822270B2 (en) Semiconductor light emitting device having gallium nitride based compound semiconductor layer
JP2008021986A (ja) 窒化物系半導体発光素子およびその製造方法
JP5060055B2 (ja) 窒化化合物半導体基板及び半導体デバイス
JP5366518B2 (ja) 半導体発光素子およびその製造方法
JP2001284266A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP3884969B2 (ja) 半導体発光素子およびその製造方法
JP3634255B2 (ja) 窒化物半導体素子のエピタキシャル成長
JP2003209062A (ja) 化合物半導体層の結晶成長方法及び半導体素子
JP3566476B2 (ja) 半導体発光素子の製造方法
JP4857616B2 (ja) ＧａＮ系化合物半導体層の形成方法、及び、ＧａＮ系半導体発光素子の製造方法
JP6785455B2 (ja) 発光ダイオード素子、及び発光ダイオード素子の製造方法
JP2006332225A (ja) 窒化物系発光ダイオード
JP2003218468A (ja) 半導体レーザ素子及びその製造方法
WO2020213388A1 (ja) 化合物半導体層積層体及びその形成方法、並びに、発光デバイス
JP2005057224A (ja) 窒化物系化合物半導体の製造方法
JP4900254B2 (ja) エピタキシャルウエハを作製する方法
JP4806999B2 (ja) ＧａＮ系化合物半導体から成る下地層の形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080930

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4807081

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees