CN104641476A - 制备m面氮化物基发光二极管的方法 - Google Patents

制备m面氮化物基发光二极管的方法 Download PDF

Info

Publication number
CN104641476A
CN104641476A CN201380033962.0A CN201380033962A CN104641476A CN 104641476 A CN104641476 A CN 104641476A CN 201380033962 A CN201380033962 A CN 201380033962A CN 104641476 A CN104641476 A CN 104641476A
Authority
CN
China
Prior art keywords
layer
thickness
algan
preparation
experiment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380033962.0A
Other languages
English (en)
Other versions
CN104641476B (zh
Inventor
栗原香
竹下祐太郎
下山谦司
鹰居真二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN104641476A publication Critical patent/CN104641476A/zh
Application granted granted Critical
Publication of CN104641476B publication Critical patent/CN104641476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

提供了一种理想的制备m面氮化物基LED的方法，所述方法能够得到正向电压降低的m面氮化物基发光二极管。所述方法包括(i)形成有源层的步骤，所述有源层包括覆盖n型氮化物半导体层的氮化物半导体，其中在厚度方向和六方晶系的m轴方向之间的角为10度以下，(ii)形成覆盖有源层的掺杂了p型杂质的AlGaN层的步骤，(iii)形成包括InGaN的接触层的步骤，其形成于AlGaN层的表面上，和(iv)在接触层的表面上形成电极的步骤。

Description

制备m面氮化物基发光二极管的方法
技术领域
本发明涉及氮化物基发光二极管(氮化物基LED)，其具有氮化物半导体形成的发光结构。氮化物基半导体也称为氮化物基III-V族元素化合物半导体，氮化镓(GaN)基半导体，等等，和由通式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，且0≤x+y≤1)，(Al,Ga,In)N表示的化合物半导体，等等。众所周知，半导体具有属于六方晶系的晶体结构。典型的氮化物基LED具有双异质结构类型的发光结构，且包括有源层，其为多量子阱层，具有通过交替叠置InGaN阱层和(In)GaN阻挡层得到的多层膜结构。
背景技术
关于通过使用m面GaN衬底(对于其来说已经赋予了至少大约10°的斜角)得到氮化物基LEDs的方面已经有很多研究和进展，其为非极性衬底，并且在六方晶体的m轴方向上叠置了n型层、有源层、和p型层以形成双异质结构，这样不会引起量子限制斯塔克效应(QCSE)(非专利文献1)。
已经提出一种制备m面氮化物基LED的方法，为了提高发光效率，所述方法的一个基本点在于p型氮化物半导体层形成于有源层上，生长温度低于900℃，通过此抑制了有源层的热损伤(专利文献3)。
在将采用c面蓝宝石衬底的氮化物基LEDs投入实际使用的过程中，出于优化的目的进行了研究，例如，包括接触层的p型层(氮化物半导体层，在其表面上形成欧姆电极)的晶体结构，掺杂的杂质的种类和浓度，和层厚度，以降低正向电压为目的(专利文献1)。
对长时间忽略退火以激活p型杂质进行了尝试，例如Mg(镁)和Zn(锌)，掺杂到氮化物半导体(在晶片从外延生长炉中取出后使用RTA装置或类似装置实施退火)并且从而提高了制备氮化物基LEDs的效率。关于此目的，已经提出各种想法，是关于从氮化物基LED的p型层的生长结束(在外延生长步骤的最后形成)之后紧接着到衬底温度降低到或低于400℃时的期间内控制衬底的温度，和关于控制生长炉内的气氛(专利文献2)。
现有技术文献
专利文献
专利文献1：日本专利申请早期公开No.H10-242587
专利文献2：日本专利申请早期公开No.2005-235960
专利文献3：日本专利申请早期公开No.2010-245444
非专利文献
非专利文献1：Mathew C.Schmidt等，《Japanese Journal of AppliedPhysics》，第46卷，第7期，2007年，L126-L128页。
发明内容
发明所要解决的课题
为了减少使用LEDs的照明装置或显示装置的功率消耗，减少LEDs的正向电压(即操作电压)是很重要的。期待在不久的将来几乎所有的白炽灯泡和荧光灯都被LED照明器代替。这种情况下，每个LED的正向电压的仅0.1V的差异会大大的影响全社会的耗电量。
特别地，氮化物基LEDs包括GaN衬底，在其上形成了具有很少的晶体缺陷的和高热阻的发光结构，且因此，可以用于对每个LED芯片施加高电流的情况。施加到每个LED上的电流越高，产生的热量越多，伴随着正向电压的甚至是轻微差异的变化。因此，降低正向电压是更重要的目标。假使产生的热量可以被减少，用于冷却LEDs的必须的吸热设备可以具有减缩的容量，这样在设计使用LEDs的装置时带来高自由度。
然而，已经做了很多关于通过减少正向电压来优化p型层的研究，主要仅关注c面氮化物基LEDs。而关于m面氮化物基LEDs的相似研究还没有充分展开。
本发明的达成是考虑到这些情况，并且其主要目的是提供一种理想的制备m面氮化物基LED的方法，所述方法能够得到具有降低的正向电压的m面氮化物基LED。
解决课题的方式
本发明的实施例包括如下制备m面氮化物基发光二极管的方法。
(1)一种制备m面氮化物基发光二极管的方法，所述方法包括(i)形成有源层的步骤，所述有源层包括覆盖n型氮化物半导体层的氮化物半导体，其中在厚度方向和六方晶系的m轴方向之间的角为10度以下，(ii)形成覆盖有源层的掺杂了p型杂质的AlGaN层的步骤，(iii)形成包括InGaN的接触层的步骤，其形成于AlGaN层的表面上，和(iv)在接触层的表面上形成电极的步骤。
(2)根据上述(1)的制备方法，其中所述接触层的厚度为20nm或更少。
(3)根据上述(1)或(2)的制备方法，其包括，在形成AlGaN层之前，在有源层上形成电子阻挡层的步骤，所述电子阻挡层具有50nm或更小的厚度，且包括氮化物半导体，其具有比AlGaN层更高的禁带宽度。
(4)根据以上(1)到(3)的任一项的制备方法，其中所述AlGaN层包括AlxGa1-xN(0.01≤x≤0.05)。
(5)根据以上(1)到(4)的任一项的制备方法，其中所述有源层包括阱层和阻挡层，且接触层的禁带宽度大于阱层的禁带宽度。
(6)根据以上(1)到(5)的任一项的制备方法，其中所述电极包括导电氧化物。
(7)根据以上(6)的制备方法，其中所述导电氧化物包括ITO(氧化铟锡)。
(8)根据以上(1)到(7)的任一项的制备方法，其中所述有源层包括InGaN阱层和阻挡层，且所述InGaN阱层的厚度为6到12nm。
(9)根据以上(1)到(8)的任一项的制备方法，其中所述接触层以2到3nm/min的生长速度形成。
(10)根据以上(1)到(10)的任一项的制备方法，其中所述接触层以40,000到50,000的NH3/TMG比生长。
(11)根据以上(1)到(11)的任一项的制备方法，其中步骤(ii)和(iii)在相同的MOVPE生长炉中进行，且所述AlGaN层在从步骤(11)的结尾到步骤(iii)的开始的期间内不从MOVPE生长炉中取出。
(12)根据以上(11)的制备方法，其中所述AlGaN层和所述接触层在从步骤(iii)的结尾到步骤(iv)的开始的期间内不进行退火。
氮化物半导体层，其中在厚度方向和六方晶系的m轴之间的角为10度或更小，根据以上的(1)，其为氮化物半导体层，其中，当其表面是平面时，在平面与m面之间的角为10度或更少。在氮化物半导体层在斜角为10度或更小的m面GaN衬底上外延生长时，厚度方向和m轴之间的角通常为10度或更小。
发明效果
通过使用以上所述的根据本发明的实施例的制备方法，可以得到具有降低的正向电压的m面氮化物基发光二极管。
附图说明
图1为显示了从上表面侧观察的m面氮化物基LED的系列图，图1(a)为其示意图，图1(b)为其显微照片(照片作为图的替代)。
图2为显示了由实验1-1和实验3-6制备的m面氮化物基LEDs的外延层结构的示意图。
图3为显示了由实验1-2到实验1-3、实验2-1到实验2-3、和实验3-1到实验3-5制备的m面氮化物基LEDs的外延层结构的示意图。
图4为显示了从上表面侧观察的m面氮化物基LED的系列图，图4(a)为其示意图，图4(b)为其显微照片(照片作为图的替代)。
图5为显示了由实验4实验性制备的m面氮化物基LEDs的外延层结构的示意图。
图6为显示了外延晶片的表面附近的Al、In和Mg的浓度的深度-方向分布的曲线图，通过SIMS(次级离子质谱)得到。对于各元素，实线表示在具有设置在其上的InGaN接触层的外延晶片上的浓度分布，虚线表示在其上未设置InGaN的外延晶片上的浓度分布。
图7为经受了RIE的m面GaN衬底的背面的SEM图(照片作为图的替代)。
图8为m面氮化物基LED的发光光谱。
图9为显示了m面氮化物基LED的I-L特性的图。
图10为显示了与m面氮化物基LED的外量子效率相关的电流密度的图。
图11为m面GaN衬底的斜角的阐释图。
图12为显示了根据本发明的m面氮化物基LED的结构示例的截面图。
具体实施方式
在本说明书中，术语“InGaN”表示InN和GaN的混合晶体，且“AlGaN”表示AlN和GaN的混合晶体。另外，术语“InAlGaN”表示InN、AlN、和GaN的混合晶体。
在本说明书中，经常提到斜角m面GaN衬底。m面GaN衬底的斜角，如图11所示，是[10-10]和衬底的主要生长表面(用于外延生长的主要表面)的法向矢量之间的角φ。m面GaN衬底的+c方向斜角φc是在[10-10]和将主要生长表面的法向矢量在a面(垂直于[11-20]的面)投射得到的投影之间的角φc。当投影具有[0001]分量(+c分量)，φc的值为和。相反，当投影具有[000-1]分量(-c分量)，φc的值为差。
根据本发明的优选实施例的制备m面氮化物基发光二极管的方法包括以下四个步骤：
(i)步骤其中由氮化物半导体构成的有源层形成于n型氮化物半导体层上，其中厚度方向和六方晶系的m轴之间的角为10度或更小；
(ii)步骤其中掺杂了p型杂质的AlGaN层形成在所述有源层上；
(iii)步骤其中由InGaN形成的接触层形成于所述AlGaN层上；和
(iv)步骤其中电极形成于所述接触层的表面上。
图12显示了通过该制备方法得到的m面氮化物基发光二极管的结构示例。图12为截面图，且m面氮化物基发光二极管100具有多层结构，由生长在m面GaN衬底110上的多个氮化物半导体层构成。所述多层结构包括n型GaN接触层120、有源层130、AlGaN电子阻挡层140、p型AlGaN层150、和InGaN接触层160，它们从m面GaN衬底110侧开始以该顺序排列。
所述m面GaN衬底既可以仅为衬底也可以为斜角衬底。斜角通常为10度或更小，优选为6度或更小。每个氮化物半导体层120到160的厚度方向和GaN基半导体晶体构成的层的m轴之间的角等于m面GaN衬底110的斜角。
所述n型GaN接触层120已经掺杂了n型杂质，如Si或Ge。其厚度为例如1到6μm，优选为2到4μm。n型杂质的浓度为，例如2×1018到2×1019cm-3，优选为5×1018到1×1019cm-3。n电极E110形成在n型GaN接触层120的表面上，其为部分暴露的。
所述有源层130可以为InGaN或InAlGaN构成的单独的层。优选地，然而有源层130为多量子阱(MQW)有源层，在其结构中阻挡层和阱层交替叠置。阱层优选地由包含In的氮化物半导体构成，例如InGaN或InAlGaN。阱层厚度为例如，2到15nm，优选为6到12nm，更优选为8到10nm。阻挡层由氮化物半导体构成，其禁带宽度高于阱层，并且其厚度为例如，2到30nm，优选为10到20nm。
所述AlGaN电子阻挡层140由AlyGa1-yN(优选地0.08≤y≤0.2)构成，其禁带宽度高于有源层130和p型AlGaN层150。其厚度为例如，10到200nm，优选为20nm或更多和50nm或更少。所述AlGaN电子阻挡层140可以掺杂p型杂质，如Mg或Zn，且杂质浓度为例如，在1×1019到5×1020cm-3。所述AlGaN电子阻挡层140可以被省去，且p型AlGaN层150可以直接设置在所述有源层130上。
所述p型AlGaN层150由AlxGa1-xN(0.01≤x≤0.05)构成，且掺杂了p型杂质，如Mg或Zn。p型杂质的浓度为例如，1×1019到5×1020cm-3。其厚度控制到例如40到200nm。
所述InGaN接触层160的厚度为例如1到20nm，优选为10nm或更少，特别为5nm或更少。构成该层的InGaN的组成优选地设置为使得该层的禁带宽度高于有源层130的禁带宽度(或高于阱层的禁带宽度，这种情况下有源层为MQW)。
当在相同的MOCVD炉内InGaN接触层160随后生长到p型AlGaN层150，存在这样的可能性，甚至从外界没有向炉内提供p型杂质源时，所述InGaN接触层160可能掺杂p型杂质。这是因为p型杂质源如双环戊二烯合镁易于残留在炉内。
光发射电极E120由导电氧化物构成，如ITO，已经在所述InGaN接触层160的表面上形成为欧姆电极。金属p电极E130已经形成在光发射电极E120的一部分上。
在所述氮化物基发光二极管100中，m面GaN衬底110和n型GaN接触层120彼此之间邻接不是必要的。具有任何成分、厚度和层结构的氮化物半导体层均可以插入两者之间。同样适用于n型GaN接触层120和有源层130之间，以及有源层130和p型AlGaN层150之间。
由本发明的发明人进行实验得到的结果将在下面描述。然而，本发明不应该被解释为以任何形式受这些实验中用到的方法和样品结构的限制。
<实验1-1>
图1显示了以实验1-1制备的m面氮化物基LED，并且从上表面侧观察。图1(a)为其示意图，图1(b)为其显微照片。
图2示意性的显示了该m面氮化物基LED的外延层结构。
如图2所示，该m面氮化物基LED具有形成于m面GaN衬底1上的外延层结构，所述外延层结构包括，从衬底1侧以如下顺序排列的，无掺杂GaN层2、GaN:Si接触层3、无掺杂GaN中间层4、GaN:Si中间层5、多量子阱有源层6、第一AlGaN:Mg层7、和第二AlGaN:Mg层8(p型接触层)。
以这样的外延层结构形成的m面氮化物基LED以如下方式制备：
(外延生长)
首先，准备具有宽度、长度、和厚度尺寸为8mm、20mm、和330μm的m面GaN衬底。该衬底具有6.8×1017cm-3的载流子浓度和-0.21°的+c-方向斜角。
无掺杂GaN层2、GaN:Si接触层3、无掺杂GaN中间层4、GaN:Si中间层5、多量子阱有源层6、第一AlGaN:Mg层7、和第二AlGaN:Mg层8依次通过常压MOVPE方法，在已经完成打磨的准备好的m面GaN衬底的表面上外延生长。
使用TMG(三甲基镓)和氨作为原料，无掺杂GaN层2生长成厚度为0.01μm。
使用TMG、氨和硅烷作为原料，GaN:Si接触层3生长成具有大约7×1018cm-3浓度的Si和2.0μm的厚度。
使用TMG和氨作为原料，无掺杂GaN中间层4生长成厚度为180nm。
使用TMG、氨和硅烷作为原料，GaN:Si中间层5生长成具有大约5×1018cm-3浓度的Si和20nm的厚度。
多量子阱有源层6使用TMG、TMI(三甲基铟)、和氨作为原料形成，通过交替生长4个InGaN阻挡层和3个InGaN阱层得到，这样最低的层和最高的层均为阻挡层。
阱层厚度为3.6nm，且阻挡层厚度为18nm。没有杂质被添加到多量子阱有源层6中。
使用TMG、TMA(三甲基铝)、氨和双环戊二烯合镁作为原料，第一AlGaN:Mg层7生长成厚度为160nm。TMG和TMA的流速被控制，使得形成晶体组成为Al0.1Ga0.9N。
使用TMG、TMA、氨和双环戊二烯合镁作为原料，第二AlGaN:Mg层8生长成厚度为40nm。TMG和TMA的流速被控制，使得形成晶体组成为Al0.03Ga0.97N。
在第二AlGaN:Mg层8的生长中，氨送入生长炉内的速度调整到10SLM，且衬底温度调整到1,070℃。在该第二AlGaN:Mg层8的生长结束后立刻停止加热衬底，且氨送入生长炉内的速度减少到0.05SLM。当衬底温度下降到970℃时停止氨的送入。在那之后，向生长炉内仅通入氮气，直到衬底温度减低到500℃。
在每一层生长时使用的载气、衬底温度、NH3/TMG比、III族元素源送入速度、和生长时间总结显示在以下的表1中。术语“NH3/TMG比”表示送入生长炉的NH3(氨)和TMG(三甲基镓)的摩尔比。
[表1]
表1
(p侧电极的形成)
在通过以上所述的方法获得的外延晶片的表面(第二AlGaN:Mg层8的表面)上制备具有210nm厚度的ITO膜作为光发射欧姆电极。该ITO膜采用光刻和蚀刻技术以预定的形状形成图案。在图案形成后，金属电极在ITO膜的一部分上形成。金属电极为多层膜，由Ti-W(厚度，108nm)、Au(厚度，108nm)、Pt(厚度，89nm)、Au(厚度，89nm)、Pt(厚度，89nm)、Au(厚度、89nm)、Pt(厚度，89nm)、和Au(厚度，89nm)从接触ITO膜的侧面开始以此顺序构成。所述金属电极采用普通的剥离法形成图案。
(n侧电极的形成)
n侧金属电极形成在GaN:Si接触层3的表面上，其已经通过实施RIE从外延层的前表面侧部分地暴露。该n侧电极是多层膜，由Al(厚度，500nm)、Ti-W(厚度，108nm)、Au(厚度，108nm)、Pt(厚度，89nm)、Au(厚度，89nm)、Pt(厚度，89nm)、Au(厚度，89nm)、Pt(厚度、89nm)、和Au(厚度，89nm)从接触GaN:Si接触层的侧面开始以此顺序构成。所述n侧电极采用普通的剥离法形成图案。
在n侧电极形成之后，晶片的已经形成外延层侧的表面(除了金属电极的表面)被包含SiO2的绝缘保护膜覆盖。
最后，晶片使用金刚石划片器切割，得到350μm2的m面氮化物基LED芯片。
(评估)
检查以上述方法获得的m面氮化物基LED的正向电压(Vf)，当向其施加20mA的正向电流，并且发现其正向电压为3.6V。在所述检查中，电流通过分别连接到p侧和n侧金属电极上的金线施加到LED芯片上。
<实验1-2>
由实验1-2制备的m面氮化物基LED的外延层结构在图3中示意性显示。该LED不同于实验1-1制备的m面氮化物基LED，其中InGaN接触层9进一步生长在第二AlGaN:Mg层8上。
在实验1-2中，在第二AlGaN:Mg层8的生长结束后，立刻停止加热衬底，且氨送入生长炉内的速度减少到0.05SLM。另外，当衬底温度降低到970℃时停止送入氨。到该步骤之前的过程与实验1-1相同，但是接下来的步骤不同。
在实验1-2中，衬底的加热继续到当衬底温度降低到820℃的时刻，并且使用TMG、TMI、氨和Cp2Mg(双环戊二烯合镁)作为原料，生长掺杂了Mg的InGaN接触层9。
InGaN接触层9的生长条件如表2中所示(在表2中也显示了其他实验中InGaN接触层9的生长条件)。生长条件近似等于包括在多量子阱有源层6中的阻挡层的生长条件。因此，InGaN接触层9的厚度值近似等于将阻挡层的厚度乘以[(InGaN接触层的生长时间)/(阻挡层的生长时间)]。实验1-2中的厚度为5nm。
[表2]
表2
数值44000被作为InGaN接触层生长的NH3/TMG比的原因如下。
首先，假使NH3/TMG比非常低，从已经生长的InGaN晶体表面的In的再汽化的发生量会增加，并且这被认为会引起得到的InGaN接触层和欧姆电极之间的接触电阻的增加。从防止这个问题的角度来说，NH3/TMG比应该为至少10,000，并且优选为25,000或更大，特别为35,000或更大。
同时，假使NH3的送入速度增加到非常大的值，生长炉内的气体流变得不稳定，并且晶体生长的控制变得困难。因此，通过增加NH3的送入速度来提高的NH3/TMG比是有限制值的。为了提高NH3/TMG比到比限制值更高的值，TMG的送入速度的需要足够地降低。然而，应该注意到这样的事实，TMG的送入速度的减少伴随着晶体生长速度的降低。特别地，在m面具有强烈的倾向，当生长速度降低时，从空气中混合进入晶体内的氧量增加。在p层，因为混合进入晶体的氧起到减少p型载流子的作用，这样的氧的混合对于p型接触层的生长来说是有害的，因为对于其来说高的载流子浓度是必需的。包含In和Ga的氮化物基半导体具有一个问题，其中当生长速度减少时，Ga优先混合进入晶体，且In变得不易混合。从避免这些问题的角度，需要包含In和Ga的氮化物基半导体的生长速度调整为2到3nm/min。
在普通的MOVPE装置的情况下，可以通过提高NH3的送入速度来获得NH3/TMG比为40,000到50,000，同时确保晶体生长速度和同时阻止生长炉内的气体流变的不稳定。
在InGaN接触层9的生长完成后，衬底的加热和氨的送入立刻停止，并且衬底温度降低到500℃或更低，同时仅向生长炉内输入氮气。
与实验1-1中实验性制备的m面氮化物基LED中的相同的外延层，其在与实验1-1中相同的条件下生长(生长时间也是相同的)。
电极等的结构也与实验1-1中的相同，除了p侧电极形成于InGaN接触层9的表面上。
得到的氮化物基LED芯片的正向电压以与实验1-1中相同的方法检查，并且发现其数值为3.5V。
<实验1-3>
以与实验1-2相同的方法制备m面氮化物基LED芯片和检查正向电压，除了以下内容。
●在从第一AlGaN:Mg层8的生长结束后紧接着到InGaN接触层9的生长之间的期间内，氨以14SLM的速度被连续送入生长炉。
●紧接着InGaN接触层9的生长结束，停止加热衬底。另外，氨被以5SLM的速度送入生长炉，直到衬底温度降低到500℃。在该实验1-3中得到的氮化物基LED芯片的正向电压为3.4V。
<实验2-1>
以与实验1-2相同的方法制备m面氮化物基LED芯片和检查正向电压，除了使用的m面GaN衬底1具有1.6×1017cm-3的载流子浓度和-0.23°的+c-方向斜角。
在该实验2-1中得到的m面氮化物基LED的正向电压为3.5V。
<实验2-2>
以与实验2-1相同的方法制备m面氮化物基LED芯片和检查正向电压，除了以下内容。
●InGaN接触层9的生长时间设置为250秒(相当于10nm)，其是实验2-1中的两倍。
在该实验2-2中得到的m面氮化物基LED的正向电压为3.4V。
实验2-2中得到的m面氮化物基LED芯片的光输出(应用20mA时)为实验2-1中的98％。
<实验2-3>
以与实验2-1相同的方法制备m面氮化物基LED芯片和检查正向电压，除了以下内容。
●InGaN接触层9的生长时间设置为500秒(相当于20nm)，其为实验2-1中的4倍。
在该实验2-3得到的m面氮化物基LED的正向电压为3.4V。
实验2-3中得到的m面氮化物基LED芯片的光输出(应用20mA时)为实验2-1中的87％。
<实验3-1>
以与实验1-2相同的方法制备m面氮化物基LED芯片和检查正向电压，除了以下内容。
●使用具有2.2×1017cm-3的载流子浓度和0.01°的+c-方向斜角的m面GaN衬底1。
●多量子阱有源层6中的阱层的数量变为6。
●第一AlGaN:Mg层7的生长温度设置在960℃，且第二AlGaN:Mg层8的生长温度设置为1,000℃。
●InGaN接触层9的生长时间设置为25秒(相当于1nm厚度)。
●在InGaN接触层9的生长结束后，立即停止加热衬底。另外，氨以9SLM的速度被送入生长炉内，直到衬底温度下降到500℃。
●芯片尺寸变为500μm×500μm，且电极图案随之改变。
图4显示了实验3-1中制备的m面氮化物基LED，且从上表面观察。图4(a)为其示意图，图4(b)为其显微照片。
在该实验3-1得到的m面氮化物基LED的正向电压为3.4V。
<实验3-2>
以与实验3-1相同的方法制备m面氮化物基LED芯片和检查正向电压，除了以下内容。
●当InGaN接触层生长时不向生长炉内送入Cp2Mg。
在该实验3-2得到的m面氮化物基LED的正向电压为3.4V。
<实验3-3>
以与实验3-1相同的方法制备m面氮化物基LED芯片和检查正向电压，除了以下内容。
●当InGaN接触层9生长时，TMI送入生长炉的速度增加到46.8μm/min，其为实验3-1中的四倍。
在该实验3-3得到的m面氮化物基LED的正向电压为3.4V。
<实验3-4>
以与实验3-1相同的方法制备m面氮化物基LED芯片和检查正向电压，除了以下内容。
●第一AlGaN:Mg层7的生长温度被设置在990℃，第二AlGaN:Mg层的生长温度被设置在1,030℃。
在该实验3-4得到的m面氮化物基LED的正向电压为3.5V。
<实验3-5>
以与实验3-1相同的方法制备m面氮化物基LED芯片和检查正向电压，除了以下内容。
●代替第二AlGaN:Mg层8，InAlGaN:Mg层以同样的温度生长得到同样的厚度。
该InAlGaN:Mg层在衬底温度为997℃时生长，使用H2和N2的气体混合物作为载气。生长过程中的NH3/TMG比设置为5,400，且III族元素源送入速度设置成TMG为82.3μmol/min、TMA为2.46μmol/min、和TMI为46.9μmol/min。因此生长时间设置为5.57分钟。
在该实验3-5得到的m面氮化物基LED的正向电压低至3.3V。然而，其光输出(应用200mA时)仅为实验2-1中的12％。
<实验3-6>
以与实验3-1相同的方法制备m面氮化物基LED芯片和检查正向电压，除了以下内容。
●使用具有2.2×1017cm-3的载流子浓度和-0.05°的+c-方向斜角的m面GaN衬底1。
●当实验3-1中的InGaN接触层9生长的步骤中，在实验3-6中没有TMI、TMG和Cp2Mg被送入生长炉(氨和载气以与实验3-1中相同的方式送入)。
在该实验3-6得到的m面氮化物基LED的正向电压为4.2V。
<讨论>
在以上描述的实验中制备的m面氮化物基LED芯片的正向电压被总结在表3中。
[表3]
表3
接触层 InGaN接触层的厚度(nm) Vf20mA(A)
实验1-1 AlGaN —— 3.6
实验1-2 InGaN 5 3.5
实验1-3 InGaN 5 3.4
实验2-1 InGaN 5 3.5
实验2-2 InGaN 10 3.4
实验2-3 InGaN 20 3.4
实验3-1 InGaN 1 3.4
实验3-2 InGaN 1 3.4
实验3-3 InGaN 1 3.4
实验3-4 InGaN 1 3.5
实验3-5 InGaN 1 3.3
实验3-6 AlGaN —— 3.2
所述实验揭示了以下内容。
●对实验1-1的结果和实验1-2及1-3的结果进行比较，并且从实验3-6的结果和实验3-1到3-4的结果的比较中，可以认为在AlGaN:Mg层上设置包含InGaN的p型接触层对于减少m面氮化物基LED的正向电压是有用的。
●特别地，实验3-6的结果和实验3-1到3-4的结果的比较揭示了具有大约1nm厚度的InGaN接触层能够有助于正向电压的降低。
●实验2-1到2-3的结果提示了m面氮化物基LED的光输出受到过于厚的InGaN接触层的不利影响。
<参比实验1>
在参比实验1和参比实验2中，其将在下面描述，在InGaN接触层生长之后额外实施保持衬底温度恒定的步骤。
在参比实验1中，以与实验1-2相同的方法制备m面氮化物基LED芯片和检查正向电压，除了以下内容。
●使用具有6.8×1017cm-3的载流子浓度和-0.08°的+c-方向斜角的m面GaN衬底1。
●在InGaN接触层9的生长完成后，立即停止向生长炉内送入氨，并且衬底温度保持在820℃ 10分钟，同时向生长炉内以5SLM的速度输入氮气。在那之后，停止加热衬底，并且衬底温度下降到500℃或更低，同时仅向生长炉内送入氮气。
在该参比实验1中得到的m面氮化物基LED的正向电压为4.0V。
<参比实验2>
以与参比实验1相同的方法制备m面氮化物基LED芯片和检查正向电压，除了以下内容。
●在第二AlGaN:Mg层8的生长完成后，Cp2Mg以1.2μmol/min的送入速度被持续送入生长炉内，直到InGaN接触层9的生长开始。
在该参比实验2中得到的m面氮化物基LED的正向电压为4.3V。
从这些参考实验1和2的结果，可以认为从降低正向电压的角度，在InGaN接触层形成后迅速降低衬底温度是优选的。
<实验4>
在实验4中，包含接触层的氮化物半导体晶体组成不同的三个m面氮化物基LED通过实验制备。m面氮化物基LED的正向电压和光输出被检查。
制备的m面氮化物基LEDs的外延层结构如图5所示，且包括以下的层，形成在m面GaN衬底11上，从衬底11侧开始以如下顺序排列：无掺杂GaN层12、GaN:Si接触层13、无掺杂GaN中间层14、GaN:Si中间层15、多量子阱有源层16、第一AlGaN:Mg层17、第二AlGaN:Mg层18、和接触层19。
使用的m面GaN衬底11，具有2.0×1017cm-3到2.5×1017cm-3的载流子浓度和0.0°的+c-方向斜角。从无掺杂GaN层12到第二AlGaN:Mg层18排列的层在如表1中的实验1-1的条件下生长。
在第二AlGaN:Mg层8的生长完成后，立即停止加热衬底，且向生长炉内以0.05SLM的速度送入氨。另外，当衬底温度下降到970℃时停止氨的输入。随后，当衬底温度降低到820℃时，重新开始加热衬底。与此同时，III族元素源、氨和Cp2Mg被送入以生长掺杂Mg的接触层19。
如表4所示的三个系列的条件被用作接触层19的生长条件，通过此制备LED4-1，其包括InGaN接触层，LED4-2，其包括GaN接触层，和LED4-3，其包括InAlGaN接触层。
[表4]
表4
在接触层19的生长完成后，立即停止加热衬底和送入氨。衬底温度下降到500℃或更低，同时仅向生长炉内送入氮气。
在外延生长步骤后，形成p侧电极、n侧电极和绝缘保护膜，并实施切割，以与实验1-1中相同的方法。芯片尺寸为500μm×500μm，其与实验3-1中实验性制备的m面氮化物基LED的芯片尺寸是相同的，且采用与实验3-1中相同的电极图案。
当向LEDs4-1到4-3施加60mA电流时，发光峰波长分别为402nm、398nm和399nm。LEDs4-1到4-3的正向电压和光输出被检查，其结果显示在以下的表5中。
[表5]
表5
nGaN层具有低的禁带宽度，且能够作为吸收层。因此担心InGaN层会影响m面氮化物基LED的光输出。然而，LED4-1，其包括InGaN层作为接触层，其光输出高于GaN层作为接触层的LED4-2。
<实验5>
将使用与实验3-1中相同生长条件形成的外延层结构和具有500μm×500μm芯片尺寸的m面氮化物基LED芯片(LED5-1)的正向电压和光输出与通过改变LED5-1的部分结构得到的两种m面氮化物基LED芯片(LEDs 5-2和5-3)进行比较。
LED5-2制备成与LED5-1具有相同的结构，除了第一AlGaN:Mg层7做得更薄。
LED5-3制备成与样品5-1具有相同的结构，除了使用具有-5°的+c-方向斜角的m面GaN衬底1，且第一AlGaN:Mg层7做得更薄，第二AlGaN:Mg层8做得更厚。
LEDs5-1到5-3的正向电压和光输出被检查，且其结果如以下的表6所示。
[表6]
表6
<SIMS分析>
通过SIMS(次级质谱)，分析了在两个外延晶片的每一个的表面附近的Al、In、和Mg的浓度的深度方向的分布。晶片中的一个是外延晶片，具有布置在第二AlGaN:Mg层上的InGaN接触层，且具有与实验3-1中制备的外延晶片相同的结构。另一个是外延晶片，具有作为外延层结构的最高层的第二AlGaN:Mg层，且具有与实验1-1中制备的外延晶片相同的结构。
结果如图6所示。关于每种元素，实线表示在其中布置有InGaN接触层的外延晶片的浓度分布，同时虚线表示在其中没有InGaN接触层的外延晶片的浓度分布。
<实验6>
具有在图3中所示的外延层结构的m面氮化物基LED以如下方法制备和评估。
(外延生长)
首先，准备具有宽度、长度和厚度尺寸为8mm、20mm和330μm的m面GaN衬底。该衬底具有2.2×1017cm-3的载流子浓度。
无掺杂GaN层2、GaN:Si接触层3、无掺杂GaN中间层4、GaN:Si中间层5、多量子阱有源层6、第一AlGaN:Mg层7、第二AlGaN:Mg层8、和InGaN接触层9通过常压的MOVPE方法依次外延生长，在以上准备的m面GaN衬底的完成打磨的表面上。
使用TMG(三甲基镓)和氨作为原料，无掺杂GaN层2生长成厚度为0.01μm。使用TMG、氨和硅烷作为原料，GaN:Si接触层3生长成具有大约7×1018cm-3浓度的Si和2.0μm的厚度。使用TMG和氨作为原料，无掺杂GaN中间层4生长成厚度为180nm。使用TMG、氨和硅烷作为原料，GaN:Si中间层5生长成具有大约5×1018cm-3浓度的Si和20nm的厚度。
多量子阱有源层6通过使用TMG、TMI(三甲基铟)、和氨作为原料制备，且交替生长7层InGaN阻挡层和6层InGaN阱层，这样最低层和最高层均为阻挡层。InGaN阱层的厚度为3.6nm(LED6-1)、6.4nm(LED6-2)、9.3nm(LED6-3)、或12.4nm(LED6-4)。InGaN阻挡层的厚度固定在18nm。没有杂质被添加到多量子阱有源层6中。
使用TMG、TMA(三甲基铝)、氨和双环戊二烯合镁作为原料，第一AlGaN:Mg层7生长成厚度为160nm。使用TMG、TMA、氨和双环戊二烯合镁作为原料，第二AlGaN:Mg层8生长成厚度为40nm。使用TMG、氨和TMI作为原料生长InGaN接触层9。
用于各层的生长的载气、衬底温度、NH3/TMG比、III族元素源送入速度(s)、和生长时间总结于表7中。术语“NH3/TMG比”的意思是NH3(氨)和TMG(三甲基镓)的比率，其被送到衬底。
[表7]
在InGaN接触层9生长后，立即停止加热衬底，且向生长炉内以9SLM的速度连续地输入NH3气体，直到衬底温度下降到500℃。
(p侧电极的形成)
在以上所述的方法得到的外延晶片的表面(InGaN接触层的表面)上制备具有210nm厚度的ITO膜作为光发射欧姆电极。该ITO膜采用光刻和蚀刻技术以预定的形状形成图案。在图案形成后，金属电极在ITO膜的一部分上形成。金属电极为多层膜，由Ti-W(厚度，108nm)、Au(厚度，108nm)、Pt(厚度，89nm)、Au(厚度，89nm)、Pt(厚度，89nm)、Au(厚度，89nm)、Pt(厚度、89nm)、和Au(厚度，89nm)从接触ITO膜的侧面开始以此顺序构成。所述金属电极采用普通的剥离法形成图案。
(n侧电极的形成)
n侧金属电极形成在GaN:Si接触层3的表面上，其已经通过实施RIE从外延层的前表面侧部分地暴露。该n侧电极是多层膜，由Al(厚度，500nm)、Ti-W(厚度，108nm)、Au(厚度，108nm)、Pt(厚度，89nm)、Au(厚度，89nm)、Pt(厚度，89nm)、Au(厚度，89nm)、Pt(厚度、89nm)、和Au(厚度，89nm)从接触GaN:Si接触层的侧面开始以此顺序构成。所述n侧电极采用普通的剥离法形成图案。
在n侧电极形成之后，晶片的已经形成外延层侧的表面(除了金属电极的表面)被包含SiO2的绝缘保护膜覆盖。
(m面GaN衬底的背面的处理)
在m面GaN衬底1的背面上，形成掩模图案，所述掩模设计为由SiO2构成的圆形蚀刻掩模，且分别设置在三角形栅格的点阵位置上。RIE在以上掩模上进行，并通过此使背面变得粗糙。RIE进行到6.4μm的深度。处理后的m面GaN衬底的背面的SEM图像如图7所示。
在所述处理后，晶片采用金刚石划片器进行切割，得到510μm2的m面氮化物基LED芯片。
(评估)
以上述方法得到的m面氮化物基LED芯片被通过硅树脂基模具连接材料连接和固定在白色铝盘的表面上，并且通过对其施加脉冲电流(脉冲宽度，1msec；占空比，1/100)检查发光峰波长和光输出。电流通过分别连接到p侧和n侧金属电极上的金线施加到LED芯片上。测试结果如表8所示。
[表8]
表8
假设在实验6中制备的m面氮化物基LED芯片中，通过将施加的电流除以欧姆电极(ITO膜)的面积得到有源层的平均电流密度，在施加的电流为20mA、60mA、100mA、200mA、240mA、和300mA的平均电流密度分别为11A/cm2、34A/cm2、113A/cm2、135A/cm2、和197A/cm2。
LED6-3的发光光谱(施加电流，60mA)和I-L曲线，其在表8所示的四种m面氮化物基LEDs中具有最高的输出，分别显示在图8和图9中。另外，所述LED6-3的相关于外量子效率的电流密度如图10所示。在图10中，图的横坐标为有源层的平均电流密度(A/cm2)，其通过将施加到LED芯片上的电流除以欧姆电极(ITO膜)的面积得到。
LED6-3的正向电压也显示在以下的表9中。
[表9]
表9
虽然本发明已经参考特定实施例进行了详细描述，应该了解的是对本领域技术人员来说，在不偏离本发明的精神和范围的情况下，可以做出不同的变型和修饰。
附图标记
100 m面氮化物基发光二极管
110 m面GaN衬底
120 n型GaN接触层
130 有源层
140 AlGaN电子阻挡层
150 p型AlGaN层
160 InGaN接触层
E110 n电极
E120 光发射电极
E130 p电极

Claims (12)

1.一种制备m面氮化物基发光二极管的方法，所述方法包括：
(i)形成有源层的步骤，所述有源层包括覆盖n型氮化物半导体层的氮化物半导体，其中在厚度方向和六方晶系的m轴方向之间的角为10度以下，
(ii)形成覆盖有源层的掺杂了p型杂质的AlGaN层的步骤，
(iii)形成包括InGaN的接触层的步骤，其形成于AlGaN层的表面上，和
(iv)在接触层的表面上形成电极的步骤。
2.根据权利要求1的制备方法，其中所述接触层的厚度为20nm或更少。
3.根据权利要求1或2的制备方法，其包括，在形成所述AlGaN层之前，在所述有源层上形成电子阻挡层的步骤，所述电子阻挡层具有50nm或更小的厚度，且包括氮化物半导体，其具有比所述AlGaN层更高的禁带宽度。
4.根据权利要求1至3中任一项的制备方法，其中所述AlGaN层包括AlxGa1-xN(0.01≤x≤0.05)。
5.根据权利要求1至4中任一项的制备方法，其中所述有源层包括阱层和阻挡层，且所述接触层的禁带宽度大于阱层的禁带宽度。
6.根据权利要求1至5中任一项的制备方法，其中所述电极包括导电氧化物。
7.根据权利要求6的制备方法，其中所述导电氧化物包括ITO(氧化铟锡)。
8.根据权利要求1至7中任一项的制备方法，其中所述有源层包括InGaN阱层和阻挡层，且所述InGaN阱层的厚度为6到12nm。
9.根据权利要求1至8中任一项的制备方法，其中所述接触层以2到3nm/min的生长速度形成。
10.根据权利要求1至9中任一项的制备方法，其中所述接触层以40,000到50,000的NH3/TMG比生长。
11.根据权利要求1至10中任一项的制备方法，其中步骤(ii)和(iii)在相同的MOVPE生长炉中进行，且所述AlGaN层在从步骤(11)的结尾到步骤(iii)的开始的期间内不从MOVPE生长炉中取出。
12.根据权利要求11的制备方法，其中所述AlGaN层和所述接触层在从步骤(iii)的结尾到步骤(iv)的开始的期间内不进行退火。
CN201380033962.0A 2012-06-25 2013-06-24 制备m面氮化物基发光二极管的方法 Active CN104641476B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2012141778 2012-06-25
JP2012-141778 2012-06-25
JP2012-177193 2012-08-09
JP2012177193 2012-08-09
JP2013048240 2013-03-11
JP2013-048240 2013-03-11
PCT/JP2013/067267 WO2014002959A1 (ja) 2012-06-25 2013-06-24 ｍ面窒化物系発光ダイオードの製造方法

Publications (2)

Publication Number Publication Date
CN104641476A true CN104641476A (zh) 2015-05-20
CN104641476B CN104641476B (zh) 2017-09-05

Family

ID=49783105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380033962.0A Active CN104641476B (zh) 2012-06-25 2013-06-24 制备m面氮化物基发光二极管的方法

Country Status (5)

Country Link
US (1) US20150125980A1 (zh)
JP (1) JP6143749B2 (zh)
KR (1) KR102091843B1 (zh)
CN (1) CN104641476B (zh)
WO (1) WO2014002959A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359224A (zh) * 2017-08-10 2017-11-17 湘能华磊光电股份有限公司 一种提升内量子效率的led外延生长方法
CN111525003A (zh) * 2020-05-09 2020-08-11 安徽中医药大学 一种在m面氮化镓基板上生长蓝色发光二极管的外延方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6375890B2 (ja) * 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
TWI568016B (zh) * 2014-12-23 2017-01-21 錼創科技股份有限公司 半導體發光元件
US11688710B2 (en) * 2019-03-25 2023-06-27 Innolux Corporation Electronic device
CN114497305B (zh) * 2022-04-15 2022-07-22 江西兆驰半导体有限公司 一种外延片、外延片制备方法以及发光二极管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1379483A (zh) * 2001-03-28 2002-11-13 先锋株式会社 氮化物半导体器件
JP2007189134A (ja) * 2006-01-16 2007-07-26 Sony Corp ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子及びその製造方法
CN101997268A (zh) * 2009-08-21 2011-03-30 夏普株式会社 氮化物半导体晶片、氮化物半导体元件及其制造方法以及半导体装置
JP2011216555A (ja) * 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 発光素子
US20110312117A1 (en) * 2010-06-18 2011-12-22 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor light emitting device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294531A (ja) * 1997-02-21 1998-11-04 Toshiba Corp 窒化物化合物半導体発光素子
JP3223832B2 (ja) 1997-02-24 2001-10-29 日亜化学工業株式会社 窒化物半導体素子及び半導体レーザダイオード
EP1403932B1 (en) * 2001-07-04 2012-09-05 Nichia Corporation Light emitting nitride semiconductor device
JP4457691B2 (ja) 2004-02-18 2010-04-28 三菱化学株式会社 ＧａＮ系半導体素子の製造方法
KR101337615B1 (ko) * 2006-06-26 2013-12-06 재단법인서울대학교산학협력재단 질화갈륨계 화합물 반도체 및 그 제조방법
KR20090021177A (ko) * 2008-12-22 2009-02-27 로무 가부시키가이샤 질화물 반도체 발광 소자
JP5143076B2 (ja) 2009-04-09 2013-02-13 シャープ株式会社 窒化物半導体発光素子の製造方法
JP5383313B2 (ja) * 2009-05-20 2014-01-08 パナソニック株式会社 窒化物半導体発光装置
JP4970517B2 (ja) * 2009-09-30 2012-07-11 シャープ株式会社 窒化物半導体素子、窒化物半導体ウェハおよび窒化物半導体素子の製造方法
JP5540834B2 (ja) * 2010-03-30 2014-07-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
WO2012058584A1 (en) * 2010-10-29 2012-05-03 The Regents Of The University Of California Strain compensated short-period superlattices on semipolar or nonpolar gan for defect reduction and stress engineering

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1379483A (zh) * 2001-03-28 2002-11-13 先锋株式会社 氮化物半导体器件
JP2007189134A (ja) * 2006-01-16 2007-07-26 Sony Corp ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子及びその製造方法
CN101997268A (zh) * 2009-08-21 2011-03-30 夏普株式会社 氮化物半导体晶片、氮化物半导体元件及其制造方法以及半导体装置
JP2011216555A (ja) * 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 発光素子
US20110312117A1 (en) * 2010-06-18 2011-12-22 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor light emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359224A (zh) * 2017-08-10 2017-11-17 湘能华磊光电股份有限公司 一种提升内量子效率的led外延生长方法
CN111525003A (zh) * 2020-05-09 2020-08-11 安徽中医药大学 一种在m面氮化镓基板上生长蓝色发光二极管的外延方法

Also Published As

Publication number Publication date
CN104641476B (zh) 2017-09-05
WO2014002959A1 (ja) 2014-01-03
JPWO2014002959A1 (ja) 2016-06-02
JP6143749B2 (ja) 2017-06-07
KR102091843B1 (ko) 2020-03-20
KR20150032947A (ko) 2015-03-31
US20150125980A1 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
US8587022B2 (en) Nitride semiconductor light-emitting element and process for production thereof
US8686397B2 (en) Low droop light emitting diode structure on gallium nitride semipolar substrates
US6881602B2 (en) Gallium nitride-based semiconductor light emitting device and method
JP2785254B2 (ja) 窒化ガリウム系化合物半導体発光素子
US20120313077A1 (en) High emission power and low efficiency droop semipolar blue light emitting diodes
CN104641476A (zh) 制备m面氮化物基发光二极管的方法
CN105390575B (zh) 发光器件和照明系统
JPWO2009154215A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
WO2007063832A1 (ja) 窒化物半導体発光素子
US20080283822A1 (en) Semiconductor light emitting device
US20120138891A1 (en) METHOD FOR REDUCTION OF EFFICIENCY DROOP USING AN (Al,In,Ga)N/Al(x)In(1-x)N SUPERLATTICE ELECTRON BLOCKING LAYER IN NITRIDE BASED LIGHT EMITTING DIODES
CN116581215B (zh) 发光二极管外延片及其制作方法
US9190270B2 (en) Low-defect semiconductor device and method of manufacturing the same
CN103972337A (zh) 半导体发光元件、半导体发光元件的制造方法
CN104576853B (zh) 一种改善GaN基LED芯片电流扩展的外延方法
CN114141917B (zh) 一种低应力GaN基发光二极管外延片及其制备方法
JP2016143771A (ja) エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法
CN110416376B (zh) 一种能直接发射白光的半导体异质结发光芯片
CN106848022A (zh) 一种led外延结构及其生长方法
US10763395B2 (en) Light emitting diode element and method for manufacturing same
Kuo et al. Current spreading improvement in GaN-based light-emitting diode grown on nano-rod GaN template
CN109378375B (zh) 半极性氮化镓半导体构件及其制造方法
CN113451461B (zh) 一种氮化镓基红光外延片结构及其制备方法
JP2004179369A (ja) 半導体装置及びその製造方法
CN109346578B (zh) 形成半极性氮化镓单量子阱蓝光发光器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant