KR20090021177A - 질화물 반도체 발광 소자 - Google Patents

Abstract

종래 기술과는 완전히 다른 관점으로부터, 간단한 수단에 의해, p형 질화물 반도체층으로부터 활성층으로의 캐리어 주입 효율을 향상시킨 질화물 반도체 발광 소자를 제공한다. 사파이어 기판(1) 상에 버퍼층(2), 언도프 GaN층(3), n형 GaN 콘택트층(4), InGaN/GaN 초격자층(5), 활성층(6), 언도프 GaN계층(7), p형 GaN계 콘택트층(8)이 적층되어 있고, p형 GaN계 콘택트층(8) 상에 p전극(9)이 메사 에칭되고 n형 GaN 콘택트층(4)이 노출된 면에 n전극(10)이 형성되어 있다. 양자 우물 구조를 갖는 활성층의 p측에 가장 가까운 우물층과 p형 GaN계 콘택트층(8) 사이에 형성되는 중간 반도체층의 합계 막두께를 20nm 이하로 함으로써 활성층(6)으로의 캐리어 주입 효율을 높일 수 있다.

Description

질화물 반도체 발광 소자{NITRIDE SEMICONDUCTOR LIGHT EMITTING ELEMENT}

본 발명은 양자 우물 구조를 갖고, 우물층이 In을 포함하는 질화물로 구성된 활성층을 구비한 질화물 반도체 발광 소자에 관한 것이다.

최근, 고밀도 광 디스크 기록 등에의 응용 등을 목적으로 단파장의 반도체 레이저의 개발에 주력하고 있다. 단파장 반도체 레이저에는, GaN, AlGaN, InGaN, InGaAlN, GaPN 등의 질소를 포함하는 육방정 화합물 반도체(이하, 간단히 질화물 반도체라고 함)가 사용된다. 또한, 질화물 반도체를 이용한 LED도 개발되어 있다.

상기 질화물 반도체 발광 소자에는, MIS 구조의 발광 소자가 사용되거나 하고 있었지만, 고저항인 i형의 GaN계 반도체를 적층하고 있기 때문에, 일반적으로 발광 출력이 매우 낮아지는 문제가 있었다. 이 문제를 해결하기 위해서, i형 GaN계 반도체층에 전자조사하거나, 어닐링하거나 하는 것이 실시되고 있다.

또한, p형 GaN계 반도체층을 형성한 질화물 반도체 발광 소자의 경우이더라도, 발광 출력을 올리는 노력이 행해지고 있고, 예컨대, 특허 문헌1에 나타내는 바와 같이, p전극과 p형 GaN 콘택트층과의 오믹 접촉(Ohmic contact)이 얻어지도록 하거나, p형 GaN 콘택트층의 막 두께를 얇게 하여 순방향 전압 Vf를 저하시키는 것에 의해, 발광 효율을 향상시키는 것이 제안되어 있다.

또한, 특허 문헌1에는, p형 AlGaN 클래드층의 p형 특성을 얻기 위해서, p형 도펀트(dopant)로서 Mg를 이용하는 것이나, p형 AlGaN 클래드층의 막 두께나 Al 조성을 규정하는 것에 의해 결정성을 좋게 함으로써 발광 효율을 향상시키는 것도 제안되어 있다.

[특허 문헌1]

일본 등록 특허 제 2778405 호 공보

발명이 해결하고자 하는 과제

그러나, 상기한 종래 기술과 같이, p전극과 p형 GaN 콘택트층과의 오믹 접촉, p형 GaN 콘택트층의 막 두께, p형 도펀트, p형 AlGaN 클래드층의 결정성의 각 항목에 대해 개선하여 발광 효율을 향상시켰다고 해도, 그 개선 효과에는 한계가 있고, 더욱 발광 효율을 올리고 싶은 경우에는, 유효한 수단이 없었다.

본 발명은 상술한 과제를 해결하기 위해 이루어진 것으로, 종래 기술과는 전혀 다른 관점으로부터, 간단한 수단에 의해 p형 질화물 반도체층으로부터 활성층으로의 캐리어 주입 효율을 좋게 하여, 발광 효율을 향상시킨 질화물 반도체 발광 소자를 제공하는 것을 목적으로 한다.

과제를 해결하기 위한 수단

본 발명의 질화물 반도체 발광 소자는, 우물층이 In을 포함하는 질화물로 구성된 양자 우물 구조를 갖는 활성층을, p형 질화물 반도체층과 n형 질화물 반도체층 사이에 삽입한 구조를 갖춘 질화물 반도체 발광 소자에 있어서, 상기 활성층의 p측에 가장 가까운 위치에 배치된 우물층과 상기 p형 질화물 반도체층의 사이에 형성된 중간 반도체층의 합계 막두께는 20nm 이하인 것을 주요한 특징으로 한다.

본 발명자들은, p형 반도체층으로부터 활성층으로의 정공 주입 효율을 향상시키는 수단으로서, 상기한 종래 기술과는, 전혀 다른 수단이 있는 것을 알아냈다. 즉, 활성층의 p측에 가장 가까운 위치에 배치된 우물층과 p형 질화물 반도체층의 사이에 형성되는 중간 반도체층의 합계 막두께가 20nm 이하가 되면, p형 질화물 반도체층으로부터 활성층으로의 정공 주입 효율이 급격히 변화하는 것을 알아냈다.

또한, Mg가 도핑된 p형 Al_xGaN(0.02≤x≤0.15)이 형성되어 있는 경우에는, 정공 캐리어 농도를 2×1O¹⁷cm^-3 이상의 범위로 하는 것을 주요한 특징으로 하고 있다.

또한, 본 발명의 질화물 반도체 발광 소자는, 상기한 특징에 부가하여, 활성층의 우물층의 In 조성 비율이 1O% 이상으로 되어 발광 파장이 길어지는 경우에는, 활성층의 성장 방향의 최종 우물층의 성막 종료로부터, p형 질화물 반도체층의 최외층으로서 p전극에 접촉하여 형성되는 p형 콘택트층의 성막 종료까지의 사이에, 성장 온도가 950℃를 넘는 성막 시간의 합계가 30분 이내인 것을 주요한 특징으로 하고 있다. 특히, InGaN은 열적으로 불안정하기 때문에, 상기 조건을 초과하면, 분해의 위험이 있고, 최악의 경우, In이 분리하여 웨이퍼가 흑화(黑化)한다.

발명의 효과

본 발명의 질화물 반도체 발광 소자는, 양자 우물 구조를 갖는 활성층의 p측에 가장 가까운 위치에 배치된 우물층과 p형 질화물 반도체층의 사이에 형성된 중간 반도체층의 합계 막두께를 20nm 이하로 형성하고 있기 때문에, 정공의 활성층으로의 주입 효율을 높일 수 있어, 발광 효율이 향상한다.

또한, 중간 반도체층의 위에 p형 Al_xGaN(0.02≤x≤0.15)을 적층하고, p형 불순물에 의한 정공 캐리어 농도가 2×1O¹⁷cm^-3 이상으로 되도록 형성하고 있기 때문에, 정공의 주입 효율을 더욱 좋게 할 수 있어, 발광 효율을 향상시킬 수 있다.

또한, 활성층의 성장 방향의 최종 우물층의 성막 종료로부터, p형 질화물 반도체층의 최외층으로서 p전극에 접촉하여 형성되는 p형 콘택트층의 성막 종료까지의 사이에, 성장 온도가 950℃ 이상이 되는 성막 시간의 합계가 30분 이내가 되도록 하고 있기 때문에, 특히 발광 파장이 긴 질화물 반도체 발광 소자, 즉, 활성층의 우물층의 In 조성 비율이 10% 이상으로 구성되어 있는 소자에서는, 특히 활성층의 열화를 막을 수 있어, 높은 발광 강도를 유지할 수 있다.

도 1은 본 발명의 제 1 질화물 반도체 발광 소자의 단면 구조를 나타내는 도면,

도 2는 활성층 부근의 층구조를 나타내는 도면,

도 3은 활성층 부근의 도 2와는 다른 층구조를 나타내는 도면,

도 4는 본 발명의 제 2 질화물 반도체 발광 소자의 단면 구조를 나타내는 도면,

도 5는 활성층의 최종 우물층과 p형 질화물 반도체층의 사이에 형성된 중간 반도체층의 합계 막두께와 질화물 반도체 발광 소자의 휘도와의 관계를 나타내는 도면,

도 6은 언도프 InGaN 층의 막두께가 350Å인 경우의 발광 스펙트럼을 나타내는 도면,

도 7은 언도프 InGaN 층의 막 두께가 120Å인 경우의 발광 스펙트럼을 나타내는 도면,

도 8은 760℃의 온도에서 성장시킨 GaN 표면을 나타내는 도면,

도 9는 1025℃의 온도에서 성장시킨 GaN 표면을 나타내는 도면,

도 10은 AlGaN의 Al 조성 비율과 질화물 반도체 발광 소자의 휘도와의 관계를 나타내는 도면,

도 11은 AlGaN 성장 온도와 질화물 반도체 발광 소자의 발광 스펙트럼과의 관계를 나타내는 도면,

도 12는 내부 양자 효율을 구할 때의 개념도,

도 13은 PL 강도를 적분한 값이 온도와 함께 변화하는 상태를 나타내는 도면,

도 14는 p형 질화물 반도체층의 성장 온도와 내부 양자 효율의 관계를 나타내는 도면,

도 15는 p형 질화물 반도체층의 성장 온도마다에서 성장 시간과 내부 양자 효율의 관계를 나타내는 도면이다.

부호의 설명

1 : 사파이어 기판 2 : 버퍼층

3 : 언도프 GaN 층 4 : n형 GaN 콘택트층

5 : InGaN/GaN 초격자층 6 : 활성층

6a, 6b : 장벽층 6c : 우물층

7 : 언도프 GaN계층 8 : p형 GaN계 콘택트층

9 : p전극 10 : n전극

11 : p형 AlGaN 클래드층

도 1은 본 발명의 제 1 질화물 반도체 발광 소자의 일례의 단면도를 나타낸다. 사파이어 기판(1) 상에 버퍼층(2), 언도프 GaN층(3), n형 GaN 콘택트층(4), InGaN/GaN 초격자층(5), 활성층(6), 언도프 GaN계층(7), p형 GaN계 콘택트층(8)이 적층되어 있고, p형 GaN계 콘택트층(8)으로부터 일부 영역이 메사 에칭되어, n형 GaN 콘택트층(4)이 노출된 면에 n전극(10)이 형성되어 있다. 또한, p형 GaN계 콘택트층(8)의 위에는 p전극(9)이 형성되어 있다. 여기서, p형 GaN계층은, p형의 불순물이 도핑된 GaN 또는 GaN을 포함한 화합물로 구성되어 있고, 언도프 GaN계층은, 불순물을 의도적으로 도핑하지 않은 GaN 또는 GaN을 포함한 화합물로 구성되어 있다.

상기한 바와 같이, n형 질화물 반도체층으로서 n형 GaN 콘택트층(4), InGaN/GaN 초격자층(5)이 형성되고, p형 질화물 반도체층으로서 p형 GaN계 콘택트층(8)이 형성되어 있고, 본 발명의 질화물 반도체 발광 소자는, 이들 n형 질화물 반도체층과 p형 질화물 반도체층 사이에 활성층을 갖는 더블헤테로 구조를 갖는다.

버퍼층(2)은 GaN, AlN, Al_x1GaN(0<x1≤0.1) 등이 이용되고, 50 내지 300Å, 바람직하게는 100 내지 200Å의 막두께로 형성된다. 버퍼층(2) 상에 적층되는 언도프 GaN층(3)은 막두께 1∼3㎛, 언도프 GaN층(3) 상에 형성되는 n형 GaN 콘택트층(4)은 Si 도핑 농도가 1~5×10¹⁸cm^-3, 막두께 1~5μm로 구성된다. 또한, InGaN/GaN 초격자층(5)은 격자 정수 차가 큰 InGaN과 GaN의 응력을 완화하여, 활성층(6)의 InGaN을 성장시키기 쉽게 하는 것으로, 예컨대, Si 도핑 농도가 1~5×10¹⁸cm^-3이고 막두께 10Å의 In_x2GaN(0.03≤x2≤0.1)와, 막두께 20Å의 GaN은 교대로 10주기 정도 적층한 구성이 사용된다.

활성층(6)은, 양자 우물 구조(Quantum Wel1)를 갖는 활성층이며, 우물층(웰층)을, 우물층보다 밴드갭이 큰 장벽층(배리어층)으로 샌드위치 형상으로 낀 구조로 되어 있다. 이 양자 우물 구조는 하나가 아니라 다중화하여도 좋고, 이 경우는 MQW(Multi Quantum Wel1), 즉, 다중 양자 우물 구조가 된다. 또한, 활성층(6)은 3원 혼정계의 InGaN으로 구성된다. 언도프 GaN계층(7)은 활성층(6)에 접하여 형성되어 있는 것으로, 언도프 GaN계층(7)은 활성층(6)의 In의 열분해를 억제하는 캡층의 역할을 갖추고 있다.

활성층(6)의 구조를 구체적으로 나타내는 것이 도 2이다. 활성층(6)이 InGaN/GaN 초격자층(5)과 접하는 쪽에 장벽층(6b)이 배치되고, 그 위에 우물층(6c)이 적층되어 있고, 이 장벽층(6b)과 우물층(6c)이 교대로 몇 주기 적층된 후, 최후의 장벽층으로서 (6a)가 형성되어 있고, 장벽층(6a)의 위에 언도프 GaN계층(7)이 적층된다. 언도프 GaN계층(7) 상에는 p형 GaN계 콘택트층(8)이 형성된다.

여기서, 장벽층(6b)은 논도핑(nondoping) 또는 Si 도핑 농도가 5×1O¹⁶cm^-3~5×1O¹⁸cm^-3이고, 막두께 100~350Å, 바람직하게는 150~300Å의 In_z1GaN(0≤z1<1)으로 구성된다. 한편, 우물층(6c)은, 예컨대, 막두께 30Å의 논도프 In_y1GaN(0<y1<1,y1>z1)로 구성하여도 좋지만, 불순물을 도핑하는 경우는, Si 도핑 농도가 5×1O¹⁸cm^-3 이하로 하는 것이 바람직하다. 또한, 우물층이 3 내지 8 층, 바 람직하게는 5 내지 7층이 되도록 구성한다. 활성층(6)은, 상기 y1을 0<y1<1의 범위에서 변화시키는 것에 의해, 발광 파장을 자색으로부터 적색까지 변화시킬 수 있다.

도 2와 같이, 성장 방향의 최후의 우물층(6c)을 형성한 후에, 장벽층(6a)을 형성한다. 지금까지의 장벽층(6b)와 Si 도핑 농도는 같은 것으로 하여도 좋지만, 장벽층(6a)의 막두께에 관해서는 장벽층(6b)보다 얇게 하여, 20~30 Å 정도로 성막한다. 또한, 장벽층(6a)은, GaN(상기 z1=0)으로 형성하도록 하여도 좋지만, 발광 효율의 향상을 위해서는 InGaN(상기 z1≠0)으로 하는 쪽이 바람직하고, 그 경우 In의 조성은 0.5~1% 정도로 하는 것이 좋다. 한편, 도 3에 나타낸 바와 같이, 성장 방향의 최후의 우물층(6c)에 접하여 언도프 GaN계층(7)을 형성하 도록 하여도 좋다. 이 경우, 언도프 GaN계층(7)은, 활성층(6)으로부터 전자가 p측으로 흘러 들어가지 않도록 하는 전자 블록층의 역할과, 고온이 되면 우물층(6c)의 In이 승화하여 깨지기 쉽게 되기 때문에 그것을 막는 캡층의 역할을 겸하게 된다.

도 2, 도 3의 어느쪽의 경우에도, 언도프 GaN계층(7)으로서, 언도프 GaN, 언도프 InGaN, 언도프 AlGaN을 이용할 수 있고, 예컨대, 막두께는 10~200 Å 정도 형성한다. 그리고, 도 2의 경우에서는, 장벽층(6a)과 언도프 GaN계층(7)의 합계 막두께는, 20nm(200Å) 이하가 되도록 형성된다. 다른 한편, 도 3의 경우에서는, 활성층(6)의 최후의 우물층에 접하여 형성되어 있는 언도프 GaN계층(7)의 막 두께는, 20nm 이하가 되도록 형성된다.

언도프 GaN계층(7) 상에 형성되는 p형 GaN계 콘택트층(8)에는, p형 InGaN 또 는 P형 GaN이 이용되고, Mg 도핑 농도가 3×10¹⁹cm^-3~3×10²⁰cm^-3이고, 막두께는 200~3000 Å 정도(가장 바람직하게는 700Å~1000Å)가 되도록 성장시킨다.

도 5는 활성층의 성장 방향의 최후의 우물층, 즉, 활성층의 p측에 가장 가까운 위치에 배치된 우물층과 p형 질화물 반도체층 사이에 형성된 중간 반도체층의 합계 막두께와 발광 소자의 휘도의 관계를 나타낸다. 언도프 GaN계층(7)으로서, 예컨대, 언도프 GaN층을 이용하여 중간 반도체층의 막두께를 변화시켜 발광 강도(휘도)를 측정했다. 여기서, 중간 반도체층의 합계 막두께란, 도 2의 구성인 경우, 장벽층(6a)과 언도프 GaN계층(7)의 합계 막두께에 상당하며, 다른 한편, 도 3의 경우에서는, 언도프 GaN계층(7) 그 자체의 막 두께에 상당한다.

횡축은 중간 반도체층의 합계 막두께를 나타내고, 종축은 휘도(임의단위)를 나타낸다. 종축은, 250Å 인 때의 휘도를 기준으로 하여 상대적으로 나타낸 것이다. 합계 막두께가 200Å(20nm) 이하가 되면, 휘도가 급격히 좋아지는 것을 알 수 있다. 또한, 언도프 GaN계층(7)으로서 언도프 InGaN층 또는 언도프 AlGaN 층을 이용한 경우에도, 도 5와 같은 경향을 나타내는 그래프가 얻어진다.

이것은 아래와 같이 고찰할 수 있다. 도 6은, 도 1의 구성에서, 또한 도 3의 구조를 갖는 발광 소자에 있어서, 언도프 GaN계층(7)으로서 언도프 InGaN 층을 이용하고, 그 막두께가 350Å인 경우의 발광 스펙트럼을 나타낸다. 종축은 표준이 되는 LED의 발광 강도를 기준으로 하여 상대적으로 나타낸 것이다. 도 6에서는, 활성층(6)의 본래의 발광 스펙트럼뿐만 아니라, 언도프 InGaN층의 스펙트럼도 혼재 하고 있고, 정공과 전자의 재결합이 활성층(6)뿐만 아니라, 언도프 GaN계층(7)에서도 발생하게 되어, p형 GaN계 콘택트층(8)으로부터 활성층(6)으로 충분히 정공이 이동하지 않기 때문에, 활성층(6)의 발광 효율은 저하된다.

한편, 도 7은 언도프 InGaN층의 막두께가 120Å인 경우의 발광 스펙트럼을 나타내지만, 활성층(6)의 본래의 발광 스펙트럼만이 나타나 있고, 도 6과 같은 언도프 GaN계층(7)의 스펙트럼은 나타내고 있지 않다. 이것은, 언도프 InGaN층의 막두께가 얇은 쪽이, p형 GaN계 콘택트층(8)으로부터 활성층(6)으로의 정공의 주입 효율이 향상하기 때문이다. 따라서, 언도프 GaN계층(7)의 막 두께가 얇은 쪽이 발광 소자의 발광 강도가 커진다. 그리고, 이 막두께의 최적치로서는, 도 5로부터 200Å(20 nm) 이하인 것을 알 수 있다.

다음으로, 본 발명의 제 2 질화물 반도체 발광 소자의 구성을 도 4에 나타낸다. 도 1과 동일 부호를 붙인 것은 도 1과 동일 구성을 나타낸다. 제 2 질화물 반도체 발광 소자가 제 1 질화물 반도체 발광 소자와 다른 것은, 언도프 GaN계층(7)과 p형 GaN계 콘택트층(8)과의 사이에 p형 AlGaN 클래드층(11)이 삽입되어 있는 점이다. p형 AlGaN 클래드층(11)은, 전자 블록층의 역할을 갖고, 정공의 주입 효율을 더욱 올리기 위한 것이며, p형 Al_xGaN(0.02≤x≤0.15) 등을 이용한다. 불순물 Mg의 도핑에 의한 p형 Al_xGaN의 캐리어 농도는, 후술하는 바와 같이 2×10¹⁷cm^-3 이상의 범위로 하는 것이 바람직하고, 예컨대, 막두께가 150~300 Å(가장 바람직하게는 200 Å)의 Al_{0 .07}GaN으로 구성된다. 또한, 중간 반도체층에 관하여는, 도 2 또 는 도 3의 구조로 할 수 있다.

상기 제 2 질화물 반도체 발광 소자(도 4의 구성)에 있어서, 언도프 GaN계층(7)의 막두께를 변화시켜 휘도를 측정한 바, 이 경우도 도 5의 그래프 형상이 얻어졌다. 따라서, 도 4의 구성에 있어서도, 언도프 GaN계층(7)의 막두께가 200 Å 이하가 되면, 휘도가 급격히 좋아진다.

다음으로, 상기 제 1 및 제 2 질화물 반도체 발광 소자의 제조 방법에 대하여 설명한다. 사파이어 기판(1) 상에, GaN, AlN, Al_xlGaN(0<x1≤0.1) 등의 단결정으로 이루어지는 버퍼층(2)을 형성하기 위해서, PLD 법(레이저 애블레이션(laser ablation)법)을 이용한다.

우선, 사파이어 기판(1)을 로드록실에 넣고, 400℃ 정도의 온도에서 5~10분 가열하여, 여분의 수분 등을 제거한다. 그 후, 챔버내 압력이 1×1O^-6Torr 이하인 진공 챔버내에 사파이어 기판(1)을 반송하여 타겟과 대향 배치하고, 사파이어 기판(1)을 가열원 상에 탑재하고, 기판 온도를 600℃~1000℃로 유지하고, 예컨대, 발진 파장 248nm의 KrF 엑시머 레이저광을 진공 챔버의 석영 창으로부터 타겟에 조사함으로써 타겟의 재료를 승화(ablation)시킨다. 이 승화한 원자가 사파이어 기판(1)의 표면에 부착하여, 단결정의 버퍼층(2)이 성장한다. 버퍼층(2)은, 예컨대, 100Å~200Å 형성한다.

타겟으로서는, 예컨대, 소결 GaN 타겟을 사용한다. 물론, AlN이나 AlGaN이나 InGaN의 소결체 타겟을 사용할 수 있다. 그러나, 소결체 타겟을 이용하는 경 우, InGaN의 소결체 타겟은 본래 In이 들어가기 어려운 물질이기 때문에, 조성이 결정되기 어렵다. 따라서, GaN, AlN, 또는 AlGaN의 소결체 타겟이 바람직하다.

다음으로, 상기한 바와 같이 버퍼층(2)이 형성된 사파이어 기판(1)을, MOCVD 장치의 로드록실에 넣고, 400℃ 정도의 온도에서 5~10분 가열하여 여분의 수분 등을 제거한 후, MOCVD 장치의 반응실로 기판을 반송한다. MOCVD 장치 중에서 1100℃, NH 분위기 속에서 30분의 열세척을 행한다.

다음으로, 기판 온도를 1065℃로 올리고, 언도프 GaN층(3)을, 예컨대, 1μm 적층하고, 언도프 GaN층(3) 상에 Si 도핑 n형 GaN을 2.5μm 성장시킨다. 기판 온도를 760℃로 내리고, InGaN/GaN 초격자층(5)을, 예컨대, 300Å 형성한다. 기판 온도를 750℃로 내려 활성층(6)을, 예컨대, 3/17nm 형성한다.

도 2의 구성에서는, 최후의 장벽층(6a)을 성막한 후, 도 3의 구성에서는, 최후의 우물층(6c)을 성장시킨 후, 기판 온도가 750℃인 상태에서 언도프 GaN계층(7)을 적층한다. 여기서, 상술한 바와 같이, 중간 반도체층의 합계 막두께가 20nm 이하가 되도록 막두께를 조정한다.

또한, 언도프 GaN계층(7)으로서 언도프 InGaN을 이용하는 경우는, 기판 온도를 750℃인 상태로 해도 좋지만, 언도프 GaN층의 경우는, 기판 온도 750℃에서는 결정에 결함이 생기는 등, 결정성이 나빠진다. 결정성이 나빠지면, 캐리어 보상 중심을 다수 포함하기 때문에, 정공 주입을 저해한다. 그래서, 언도프 GaN층을 형성하는 경우에는, 1000℃~1030℃ 정도까지 성장 온도를 올려 결정 성장시킬 필요가 있게 된다.

다음으로, 도 1의 구성의 경우에는, p형 GaN계 콘택트층(8)으로서 p형 GaN층을, 성장 온도를 1000~1030 ℃(예컨대, 1010℃)로 올려, 예컨대, 700Å 성장시킨다. 또한, 후술하겠지만, Mg가 도핑된 p형 InGaN 층을 이용하여도 좋고, 이 경우도, 예컨대, 700Å 성장시킨다.

염산으로 p형 GaN계 콘택트층(8) 표면의 자연 산화막을 제거한 후, p전극(9)으로서 Ti/Au 등의 다층 금속막을 증착이나 스퍼터에 의해 형성한다. 다음으로, 메사 패턴을 형성하여, GaN계 반도체 적층체를 n형 GaN 콘택트층(4)이 노출될 때까지 에칭한다. 이 때, 메사 주변부에 기둥이 서는 것 같은 패턴을 동시 형성하여, n형 GaN 콘택트층(4)의 표면이 마치 조면화된 것처럼 해두면, 광 인출이 커져서 바람직하다. 단, 조면화하지 않은 경우는, n형 GaN 콘택트층(4)이 노출되기까지의 에칭 깊이로 충분하지만, 조면화하는 경우는, n형 GaN 콘택트층(4)의 노출면보다 1μm 이상 깊게 에칭을 하면, 광인출이 커져 바람직하다.

메사 에칭 종료 후, n형 GaN 콘택트층(4) 상에 n전극(10)으로서 Al을 형성하고 500℃~700℃에서 오믹 접촉을 취하기 위한 어닐링 처리를 행하여, 도 1의 구성이 완성된다.

그런데, p형 GaN계 콘택트층(8) 상에 p전극(9)을 형성하는 것이 아니라, p형 GaN계 콘택트층(8)에 ZnO 전극을 적층한 후, p전극(9)을 형성하도록 하여도 좋다. 이 경우, Ga 도핑된 ZnO 전극을, 예컨대, MBE(Molecular beam epitaxy)나 PLD(Pulsed Laser Deposition)에 의해서 p형 GaN계 콘택트층(8) 상에 형성한다. 이 때, ZnO의 비저항이 높으면, 전류 퍼짐이 얻어지지 않기 때문에, 적어도 비저항 이 1×1O^-3Ωcm 이하일 필요가 있고, 바람직하게는 1∼5×10^-4Ωcm가 적합한다. 이 후, 전술한 n형 GaN 콘택트층 표면 위와 같이, ZnO 표면에도 요철을 형성하면 바람직하다.

ZnO 전극을 소정의 크기로 하기 위해, 염산의 습식 에칭, 또는 RIE 등의 건식 에칭을 이용하여, p형 GaN계 콘택트층(8)까지 에칭한 후, ZnO 전체를 SiN, SiON, SiO₂, Al₂O₃, ZrO₃와 같은 절연체로 덮어 놓는다.

그 후, 상술한 바와 같이 메사 에칭을 행하고, n형 GaN 콘택트층(4) 상에 n전극(10)을 형성한 후, ZnO 전극 상에는 부분적으로 구멍을 뚫어 콘택트 홀을 형성하고, 콘택트 홀을 통해서 ZnO 전극과 접촉할 수 있도록, p전극으로서 Ti/Au 등을 형성한다. 이 때, 동시에 n전극으로서의 Al의 위에도 Ti/Au를 붙여, 와이어 본딩(wire bonding)용의 메탈로 한다. 그 후, 전체를 SiN, SiON, SiO₂, Al₂O₃, ZrO₂와 같은 절연체로 메사 전체를 덮고 메탈 부분을 개구(開口)하고, 사파이어 기판(1)을 얇게 한 후, 칩화하도록 하여도 좋다.

다음으로, 도 4의 구성의 경우에는, p형 GaN계 콘택트층(8)을 형성하기 전, 즉, 활성층(6) 형성 후에, p형 AlGaN 클래드층(11)을, 예컨대, 200Å 형성한다. AlGaN 성장은 950℃ 정도의 온도에서 행하여도 좋지만, 더욱 결정성을 좋게 하고 싶은 경우는 1000℃ 이상 정도로 하는 것이 바람직하다. 그 후의 각 층의 형성은 상술한 바와 같다.

그런데, 상술한 바와 같이, 언도프 GaN계층(7)으로서 언도프 InGaN을 이용하 는 경우는 성장 온도가 저온에서도 좋지만, 언도프 GaN 층을 이용하는 경우는, 성장 온도가 750℃ 정도에서는, 결정에 결함이 생기는 등, 결정성이 나빠진다. 결정성이 나빠지면, 활성층으로의 정공의 주입 효율이 저하하기 때문에, 고온에서 언도프 GaN층을 성장시키는 것이 바람직하다. 언도프 GaN을 저온에서 성장시킨 경우와 고온에서 성장시킨 경우에서 어떻게 다른 것인지를 도 8 및 9에 나타낸다. 도 8은 760℃의 저온에서 성장시킨 언도프 GaN층의 표면을 나타내고, 도 9는 1025℃의 고온에서 성장시킨 언도프 GaN층의 표면을 나타낸다.

도 8 및 9는 모두 사파이어 기판에 언도프 GaN, MQW 활성층, 언도프 GaN의 차례로 성장시키고, 최상층의 언도프 GaN을 AFM(atomic force microscopy)(원자 현미경)을 이용해서, 10μm으로 스캔하여 얻어진 화상이다.

도 8과 도 9를 비교하면 알 수 있는 바와 같이, 도 9의 1025℃의 고온에서 성장시킨 언도프 GaN층의 표면쪽이 훨씬 얼룩이 없는 상태이고 격자 결함 등이 거의 없는 것을 알 수 있다. 한편, 도 8의 760℃의 저온에서 성장시킨 언도프 GaN층의 표면은 요철로만 성장하고 있어, 캐리어 보상 중심을 다수 포함하는 상태로 되어 있다. 따라서, 정공 주입이 저하되어, 발광 효율이 떨어진다. 이와 같이, 고온에서 성장시킨 언도프 GaN 쪽이 결정성이 좋고, 활성층으로의 정공의 주입 효율도 좋아진다.

다음으로, 도 2의 구성과 같이, p형 AlGaN 클래드층(11)을 형성한 경우의 Al 조성, 정공 캐리어 농도, 도 2의 구성에서의 질화물 반도체 발광 소자의 발광 강도의 관계를 도 10에 나타낸다. 횡축에 p형 AlGaN의 Al 조성 비율을, 종축에 발광 강도를 나타내고, 정공 캐리어 농도를 변화시킨 경우에 대한 그래프가 도시되어 있다. 캐리어 농도 8×10¹⁶cm^-3의 곡선이나 5×1O¹⁶cm^-3의 곡선과 같이, 캐리어 농도가 2×1O¹⁷cm^-3 미만이 되면 곡선의 경사가 극단적으로 커져, Al 조성 비율이 작아짐에 따라서, 발광 강도가 극단적으로 떨어져 버린다.

보통, p형 AlGaN의 Al 조성을 크게 하면, 밴드갭이 커져, 장벽의 높이는 확보하기 쉽게 되지만, 밴드갭이 커짐과 동시에, 불순물의 활성화율은 작아져, 같은 불순물 농도라도 캐리어 농도는 내려가 버린다. 캐리어 농도의 향상이 전자에 대한 진정한 장벽 높이를 결정하기 때문에, 적정히 사용하는 Al 조성의 범위가 결정되어 간다. 그 사용 범위로서는, Al_xGaN(0.02≤x≤0.15)으로 된다. 이 범위에서, 발광 강도가 극단적으로 저하되지 않고서 실용에 견디는 상태의 것을 찾으면, 적어도 캐리어 농도가 2×1O¹⁷cm^-3 이상이어야 하는 것을 알 수 있다.

그런데, 상기 p형 AlGaN 클래드층의 성장에 관해서는, 기판 온도가 950℃라도 형성 가능하지만, p형 AlGaN의 경우, 결정성을 좋게 하여 캐리어 보상 효과의 발생이나 잔류 전자 농도의 증대를 막고, 정공 농도(캐리어 농도)를 높게 유지하기 위해서는, 상술한 바와 같이, 1000℃ 이상의 성장 온도가 바람직하다.

도 11은 성장 온도에 의해서 결정성이 변화되는 상태를 나타내는 것이다. 종축은 포토루미네선스 강도(임의 단위)를, 횡축은 발광 파장을 나타낸다. 종축은 측정된 포토루미네선스 강도(PL 강도)를 나타내고, 도면에 나타내는 PK 부분의 피 크 강도(GaN의 피크 강도)를 기준으로 하여 상대적으로 나타낸 것이다. 도 11에 관해서는, 사파이어 기판 상에 언도프 GaN을 적층하고, 이 언도프 GaN 상에 AlGaN 단일막 2000Å을 적층한 구성을 이용하며, 여기 광원으로서는 He-Cd 레이저를 이용하고, 여기 강도 2.5 mW, 측정 온도12 K에서 측정을 행했다. 여기서, K는 절대 온도를 나타내는 켈빈(Kelvin)이다.

p형 AlGaN은, 기판 온도 950℃에서 성장시켜도 좋은 것이지만, 도 11에 나타내는 바와 같이, 기판 온도 950℃에서 성장시킨 경우에는, 깊은 준위 발광이라고 불리는 현상이 발생한다. 이것은, AlGaN 중의 캐리어 보상 효과의 발생이나 밴드갭내에 새로운 준위, 즉, 결정 결함이 발생하고 있는 것을 나타내고 있고, 정공 농도가 감소하는 것으로 이어진다. 한편, 기판 온도 1010℃에서 성장시켜, 더욱 결정성을 좋게 한 경우에는, 깊은 준위 발광은 발생하지 않기 때문에, 정공 농도는 그대로 유지되게 되어, 정공의 주입 효율이 열화하는 것을 방지할 수 있다. 따라서, p형 AlGaN의 결정성을 더욱 향상시키기 위해서는 1000℃ 이상의 성장 온도가 바람직한 것을 알 수 있다.

도 11에서 설명한 바와 같이, p형 AlGaN의 결정성을 매우 좋게 하기 위해서는, 1000℃ 이상의 성장 온도쪽이 좋은 것이지만, 일반적으로, p형 GaN, p형 AlGaN과 같은 InGaN을 제외하는 p형층을 MOCVD 법으로 제작하고자 하면, 그 성장 온도는 적어도 950℃ 이상의 높은 온도가 바람직하다. 단, p형의 전류 주입층에 사용되는 Al_xGa_yN(단, X+Y=1, 0≤X<1,0<Y≤1)을, 950℃ 이상의 고온에서 성장시키면, 양호한 p형 전도를 나타내는 결정이 얻어지지만, 950℃보다 낮은 온도에서 제작하면 결정의 불완전성이 매우 커져, 캐리어 보상 효과나 잔류 전자 농도의 증대에 의해, 정공 캐리어 농도가 향상하지 않고, 양호한 p형 전도를 나타내는 결정이 얻어지지 않는다.

그런데, 산업상으로 특별히 중요한 질화물을 사용한, 410nm 이상의 피크 파장에서 발광하는 가시광 LED에서는, 활성층(6)인 InGaN 우물층(6c)의 In 조성이 10% 이상으로도 되지만, In 조성 비율이 높아질수록, 고온 상태에 놓이면, In이 승화하여 깨지기 쉽게 되어, 발광 효율이 극단적으로 떨어진다. 따라서, p형의 Al_xGa_yN을 950℃을 초과하는 고온에서 성장시키면, p형의 Al_xGa_yN층의 결정성은 향상하지만, 이미 성막되어 있는 In 조성 XY 비율이 높은 우물층의 In 성분이 분해해 버려, 발광 효율이 현저히 떨어져 버린다고 하는 문제가 있었다.

이러한 상태를 나타내는 것이 도 14이다. 질화물 반도체 발광 소자로서는, 상술한 도 1 또는 도 4와 같은 구성을 이용하고, 활성층6의 In 조성 비율 범위를 아래와 같이 변경했다. InGaN 우물층(6c)의 In 조성이 10% 이상, 즉, 410nm 이상의 피크 파장을 갖는 경우의 활성층(6)의 구성의 일례로서, 장벽층(6b)은, Si 도핑 농도가 5×10¹⁶cm^-3~5×10¹⁸cm^-3이고, 막두께가 100~350Å, 바람직하게는 150~300Å의 In_z2GaN(0≤z2≤0.03)으로 구성했다. 한편, 우물층(6c)은, 예컨대, 막두께 30Å의 논도프 In_y2GaN(0.15≤y2≤0.18)으로 구성한다. 한편, 우물층(6c)에 불순물을 도핑 하는 경우는, Si 도핑 농도를 5×1O¹⁸cm^-3 이하로 하는 것이 바람직하다. 또한, 우물층이 3~8층, 바람직하게는 5~7층이 되도록 구성한다.

도 14는, 질화물 반도체 발광 소자가, p형 GaN계 콘택트층 또는 p형 AlGaN 클래드층의 성장 온도에 따라, 어떻게 발광 효율이 변화해 가는지를 나타낸다. 예컨대, 도 1의 구성에서 p형 GaN계 콘택트층을 p형 GaN 콘택트층으로 하고, 그 성장 온도를 일정하게 유지하여, p형 GaN 콘택트층의 성장 시간을 27분이 되도록 해서 발광 소자를 형성한 후, 내부 양자 효율을 측정하고, 또한, p형 GaN 콘택트층의 성장 온도를 바꿔, 각 성장 온도마다에서의 내부 양자 효율을 측정했다. 성장 온도는, 1회째의 측정에서는 880℃, 2회째의 측정에서는 950℃, 3회째의 측정에서는 1010℃, 4회째의 측정에서는 1060℃으로 했다. 도 14에서, 횡축은 p형 GaN 콘택트층의 성장 온도를 나타내고, 종축은 발광 소자의 내부 양자 효율(%)을 나타낸다.

그런데, 내부 양자 효율은 아래와 같이 구해진다. 도 12는 내부 양자 효율을 구하기 위한 개념도이지만, 절대온도 12 K(K는 Kelvin을 나타낸다)인 경우의 PL(photo luminescence) 적분 강도치(도면의 12 K의 곡선의 면적)을 J(12 K)로 나타낸다. 다음으로, 절대온도가 290 K인 경우의 PL 강도 분포 곡선을 적분하여, 그 PL 적분 강도치(도면의 290 K의 곡선의 면적)를 구하여, 이 PL 적분 강도치를 I(290 K)라고 한다. 이렇게 하여, 12 K에서 290 K 까지 사이의 몇 개 점의 샘플 온도에 있어서의 PL 적분 강도치를 구해 두고, 도 13에 나타낸 바와 같이, 도표화하여 그래프를 그린다. 도 13의 횡축은, 절대온도의 역수로서 아레니우스 플롯로 되어 있다.

발광 효율이 가장 좋은 상태의 PL 강도 적분치의 평균을 I(12 K)로 나타내고, 이 I(12 K)가 기준이 된다. 내부 양자 효율 η=I(290 K)/I(12 K)로 나타내어진다. 따라서, 내부 양자 효율이 높은 쪽이 발광 효율이 좋고, 발광 강도도 큰 것으로 된다.

이상과 같이 하여 구한 내부 양자 효율에 따라서 나타낸 도 14로부터 알 수 있는 바와 같이, 1010℃을 초과한 근방으로부터, 발광 효율이 가속도적으로 나빠져 간다. 이와 같이 p형 GaN 층이나 p형 AlGaN 층의 결정성을 양호하게 유지하면서, 활성층(6)의 InGaN 우물층(6c)을 열화시키지 않는 성장 온도로서는, 도 18로부터, 950℃~1010℃ 까지의 사이로 하는 것이 바람직하다.

도 14에서는, 성장 시간을 27분에 고정하고 있고, 성장 온도와 성장 시간과의 관계를 모르기 때문에, 이하의 항목에 관해서도 측정했다. 예컨대, 도 1의 구성에 있어서, p형 GaN계 콘택트층(8)을 p형 GaN 콘택트층으로 하고, 전술한 바와 같이, 우물층(6c)의 In 조성이 10% 이상으로 되도록 한 질화물 반도체 발광 소자에서, 활성층(6)의 우물층중 p측에 가장 가까운 우물층 성막 종료로부터 p형 GaN 콘택트층 성막 종료까지의 성장 시간과 내부 양자 효율의 관계를 측정했다. 그 결과를 나타내는 것이 도 19이며, 횡축은 상기한 성장 시간을, 종축은 내부 양자 효율을 나타내고, p측에 가장 가까운 우물층 성막 종료로부터 p형 GaN 콘택트층 성막 종료까지의 성장 온도를 1회째는 900 ℃, 2회째는 950 ℃, 3회째는 1010℃로 변화시켜, 각 성장 온도마다 측정했다.

여기서, p측에 가장 가까운 우물층 성막 종료로부터 p형 GaN 콘택트층 성막 종료까지의 성장시간이란, 도 2의 구조를 갖는 경우는, 장벽층(6a)와 언도프 GaN 계층(7)과 p형 GaN 콘택트층의 각 성장 시간의 합계이며, 다른 한편, 도 3의 구조를 갖는 경우는, 언도프 GaN계층(7)과 p형 GaN 콘택트층의 각 성장 시간의 합계가 된다.

도 15에 나타내는 3개의 측정점 중, 중간의 측정점은 성장시간 27분을 나타낸다. 도면에 나타내는 바와 같이, 성장 온도가 900 ℃의 경우는, 성장 시간이 오래 걸리더라도, 발광 강도에의 영향은 경미하지만, 950℃ 이상으로 되면, 성장 시간이 길면, 발광 강도가 극단적으로 떨어지는 것을 알 수 있다. 이것은, 활성층(6)의 InGaN 우물층(6c)이 고온에서 가열되는 시간이 길어지면, In의 승화 등에 의해 열화하기 때문이다. 즉, 활성층의 p측에 가장 가까운 우물층 성막 종료로부터 950℃ 이상의 성장 온도에서 반도체층을 성장시키는 경우에는, 성장 시간으로서는, 30분이 한계인 것을 이해할 수 있다. 이것으로부터, 활성층(6)의 우물층중 가장 p형 GaN계 콘택트층(8)에 가까운 우물층 성막 종료로부터 p형 GaN계 콘택트(8)의 성막 종료까지의 성장 온도 중, 950℃ 이상이 되는 시간의 누계를, 30분 이내로 하지 않으면 안된다.

또한, 도 4에 도시된 구성의 질화물 반도체 발광 소자이면, 도 1의 구성에 더하여 p형 AlGaN 클래드층이 증가하는 것으로 되기 때문에, p형 AlGaN 클래드층의 성장 시간을 더한 상태에서, 성장 온도 950℃ 이상으로 되는 시간의 누계를, 30분 이내로 하지 않으면 안되게 된다.

활성층(6)인 InGaN 우물층(6c)의 In 조성이 10% 이상, 즉, 410nm 이상의 피크 파장을 갖는 경우의 도 1, 4의 질화물 반도체 발광 소자 제조 방법이지만, 기본적으로는 상술한 방법과 다르지 않다. 그러나, 언도프 GaN계층(7)을, 성장 온도 750 ℃ 정도에서도 충분히 결정성이 좋은 것이 얻어지는 언도프 InGaN으로 한 경우는, 성장 온도 950℃ 이상으로 하는 합계 시간을 단축할 수 있다. 다른 한편, 언도프 GaN계층(7)을 언도프 GaN층 또는 언도프 AlGaN층으로 한 경우에는, 이들의 반도체층은, 보통 950℃ 이상에서 성장시키는 것이 필요하게 되기 때문에, 성장 온도 950℃ 이상으로 되는 시간의 누계를 30분 이내로 하기 위해서, 각 층의 막 두께를 조정해야 하는 경우도 발생한다.

그런데, 앞서 언급한 제조 방법에서는, 도 1의 구성의 경우에는, p형 GaN계 콘택트층(8)으로서 p형 GaN 층을 이용하고, 성장 온도를 1000~1030℃(예컨대, 1010℃)로 올려, 예컨대, 700Å 성장시키도록 했지만, 특별히 In 조성이 높은, 녹색 LED 등의 경우는, 이것에서도 InGaN 우물층(6c)이 열분해하기 때문에, 이 경우는 p형 GaN계 콘택트층(8)의 성장 온도를 800~900℃로 억제한다. 성장 온도를 800~900℃로 하는 대신에, 이 성장 온도에서 고농도의 정공 캐리어 농도를 내놓을 수 있는 Mg가 도핑된 p형 InGaN 층을 p형 GaN계 콘택트층(8)으로서 이용하는 것이 바람직하다. p형 InGaN층의 In 조성 비율은 성장 온도에 의해 정해지지만, 0.5% 내지 3% 정도로 충분하다. 이와 같이, 성장 온도 950℃ 이상으로 되는 성장 시간의 합계를 극력 작게 하는 것으로, 특히 In 조성이 높은 녹색 LED 등에 대응할 수 있다.

한편, 도 3의 구성에서는, p형 AlGaN 클래드층(11)을, 예컨대, 200Å 형성하 지만, AlGaN 성장은 950℃ 정도의 온도, 바람직하게는 1000℃ 이상 정도에서 행하는데, 이 때, p형 GaN계 콘택트층(8)은 레이트를 올리거나 막두께를 얇게 택하거나 해서, 950℃ 이상의 성장 시간이 30분 이하가 되도록 조정한다. 가능하면, 15분 이하가 바람직하다.

Claims (9)

1. 우물층이 In을 포함하는 질화물로 구성된 양자 우물 구조를 갖는 활성층을 p형 질화물 반도체층과 n형 질화물 반도체층 사이에 끼운 구조를 갖는 질화물 반도체 발광 소자에 있어서,

   상기 활성층의 p측에 가장 가까운 위치에 배치된 우물층과 상기 p형 질화물 반도체층 사이에 형성된 중간 반도체층의 합계 막두께는 20nm 이하인 것을 특징으로 하는 질화물 반도체 발광 소자.
2. 제 1 항에 있어서,

   상기 중간 반도체층은, 언도프 GaN계층을 포함하는 구성으로 되어있는 것을 특징으로 하는 질화물 반도체 발광 소자.
3. 제 2 항에 있어서,

   상기 언도프 GaN계층은, 상기 활성층의 p측에 가장 가까운 위치에 배치된 우물층에 접하여 형성되어 있는 것을 특징으로 하는 질화물 반도체 발광 소자.
4. 제 2 항에 있어서,

   상기 중간 반도체층은, 상기 활성층의 장벽층과 언도프 GaN계층으로 구성되어 있는 것을 특징으로 하는 질화물 반도체 발광 소자.
5. 제 1 항 내지 제 5 항중 어느 한 항에 있어서,

   상기 p형 질화물 반도체층의 일부로서 p전극과 접촉하는 p형 콘택트층이 형성되어 있고,

   상기 p형 콘택트층은 Mg 도핑된 InGaN 또는 Mg 도핑된 GaN으로 구성되어 있는 것

   을 특징으로 하는 질화물 반도체 발광 소자.
6. 제 5 항에 있어서,

   상기 중간 반도체층과 p형 콘택트층 사이에는, 상기 p형 질화물 반도체층의 일부로서 Mg가 도핑된 p형 Al_xGaN(0.02≤x≤0.15)이 형성되어 있는 것을 특징으로 하는 질화물 반도체 발광 소자.
7. 제 6 항에 있어서,

   상기 p형 Al_xGaN(0.02≤x≤0.15)의 정공 캐리어 농도는, 2×10¹⁷cm^-3 이상의 범위인 것을 특징으로 하는 질화물 반도체 발광 소자.
8. 제 6 항 또는 제 7 항에 있어서,

   상기 p형 Al_xGaN(0.02≤x≤0.15)은, 온도 1000℃ 이상에서 성장시키는 것을 특징으로 하는 질화물 반도체 발광 소자.
9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,

   상기 우물층의 In 조성 비율은 10% 이상이고, 상기 활성층의 p측에 가장 가까운 위치에 배치된 우물층 성막 종료로부터 상기 p형 질화물 반도체층의 성막 종료까지의 동안에, 성장 온도가 950 ℃ 이상으로 되는 시간의 합계가 30분 이내인 것을 특징으로 하는 질화물 반도체 발광 소자.

Images