CN114141917B - 一种低应力GaN基发光二极管外延片及其制备方法 - Google Patents
一种低应力GaN基发光二极管外延片及其制备方法 Download PDFInfo
- Publication number
- CN114141917B CN114141917B CN202111446395.4A CN202111446395A CN114141917B CN 114141917 B CN114141917 B CN 114141917B CN 202111446395 A CN202111446395 A CN 202111446395A CN 114141917 B CN114141917 B CN 114141917B
- Authority
- CN
- China
- Prior art keywords
- layer
- alinn
- type
- gan
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims abstract description 89
- 230000000903 blocking effect Effects 0.000 claims abstract description 21
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000001105 regulatory effect Effects 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims 5
- 239000002131 composite material Substances 0.000 abstract description 5
- 230000005855 radiation Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 230000010287 polarization Effects 0.000 abstract description 4
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 29
- 229910052594 sapphire Inorganic materials 0.000 description 8
- 239000010980 sapphire Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 238000004020 luminiscence type Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000010992 reflux Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000103 photoluminescence spectrum Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000026267 regulation of growth Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
- H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种低应力GaN基发光二极管外延片及其制备方法。所述外延片包括沿指定方向依次设置的衬底、低温GaN缓冲层、高温非掺杂GaN层、n型GaN层、n型AlInN前势垒层、浅发光层、n型AlInN后势垒层、预发光层、多量子阱层发光层、低温p型GaN层、p型AlGaN电子阻挡层和高温p型GaN层,所述n型AlInN前势垒层至少用于阻挡电子向所述n型GaN层回流。本发明中的低应力GaN基发光二极管外延片,通过高低掺杂的AlInN前势垒层形成高的能垒,能够阻挡电子回流,形成电子有效注入,同时通过AlInN后势垒层实现发光层的晶格匹配,降低极化效应,增强辐射复合发光,提高二极管的发光效率。
Description
技术领域
本发明属于半导体技术领域,具体涉及一种低应力GaN基发光二极管外延片及其制备方法。
背景技术
GaN基发光二极管是一种半导体发光器件,具有寿命长、能耗低、体积小、可靠性高等优点,在大屏幕彩色显示、交通信号灯和照明领域发挥了越来越重要的作用。
GaN基发光二极管一般是在蓝宝石衬底上生长外延层,现有的GaN基发光二极管的外延片包括在衬底上依次形成的低温GaN缓冲层、高温非掺杂GaN层、n型GaN层、n型AlGaN层、低掺n型GaN层、FB1垒层、浅发光层、MidGaN垒层、预发光层、多量子阱发光层、低温pGaN层、p型AlGaN电子阻挡层、高温p型GaN层。一方面可以通过设置含Al材料的n型AlGaN层利用其高的能垒阻挡电子回流,提高辐射复合发光,但在n型AlGaN层上生长的外延层仍具有较大的晶格失配,造成多量子阱发光层生长应力较大,发光层外延材料晶体质量较差,同时较大的应力导致极化效应,多量子阱发光层的能带发生倾斜,电子和空穴在空间分离,辐射复合效率下降。
因此,如何提供可以一种应力低、发光效率高的GaN基发光二极管外延片,是一个急需解决的问题。
发明内容
本发明的主要目的在于提供一种低应力GaN基发光二极管外延片及其制备方法,以克服现有技术的不足。
为实现前述发明目的,本发明采用的技术方案包括:
本发明实施例提供了一种低应力GaN基发光二极管外延片,包括沿指定方向依次设置的n型GaN层、浅发光层、预发光层、多量子阱层发光层、低温p型GaN层、p型AlGaN电子阻挡层和高温p型GaN层,其中,所述n型GaN层与浅发光层之间还设置有n型AlInN前势垒层,所述n型AlInN前势垒层与n型GaN层晶格匹配,并至少用于阻挡电子向所述n型GaN层回流。
进一步的,所述AlInN前势垒层内部的掺杂元素含量沿指定方向降低。
在一些较为优选的实施方案中,所述n型AlInN前势垒层包括多个第一AlInN层,多个所述的第一AlInN层的掺杂浓度沿指定方向逐层降低。
在一些更为优选的实施方案中,多个所述的第一AlInN层的掺杂浓度沿指定方向逐层线性降低。
进一步的,至少一个所述的第一AlInN层具有第一掺杂浓度且所含的掺杂元素均匀分布。
进一步的,至少一个所述的第一AlInN层具有第二掺杂浓度且内部的掺杂元素含量沿指定方向线性递减。
更进一步的,所述第一掺杂浓度高于第二掺杂浓度。
进一步的,所述浅发光层与预发光层之间还设置有n型AlInN后势垒层,所述n型AlInN后势垒层包括多个第二AlInN层。
更进一步的,两个所述的第二AlInN层之间还分布有AlxInyGa1-x-yN应力调控层,其中0≤x≤1,0≤y≤1,0≤x+y≤1。
进一步的,所述的发光二极管外延片包括沿指定方向依次设置的衬底、低温GaN缓冲层、高温非掺杂GaN层、n型GaN层、n型AlInN前势垒层、浅发光层、n型AlInN后势垒层、预发光层、多量子阱层发光层、低温p型GaN层、p型AlGaN电子阻挡层和高温p型GaN层。
本发明实施例还提供了一种低应力GaN基发光二极管外延片的制备方法,其包括:
在衬底上沿指定方向依次生长形成n型GaN层、n型AlInN前势垒层、浅发光层、预发光层、多量子阱层发光层、低温p型GaN层、p型A1GaN电子阻挡层和高温p型GaN层,使所述n型AlInN前势垒层内部的掺杂元素含量沿指定方向降低。
进一步的,所述制备方法还包括:在所述n型GaN层上依次形成多个第一AlInN层,多个所述的第一AlInN层构成所述n型AlInN前势垒层,且多个所述的第一AlInN层的掺杂浓度沿指定方向逐层降低,或者,多个所述的第一AlInN层的掺杂浓度沿指定方向逐层线性降低。
进一步的,所述制备方法还包括:
在第一温度条件下生长所述n型GaN层;
在第二温度条件下生长所述n型AlInN前势垒层;
其中,所述第一温度高于第二温度。
进一步的,所述制备方法还包括:
在浅发光层上生长n型AlInN后势垒层,之后在n型AlInN后势垒层上生长形成预发光层;
其中,所述n型AlInN后势垒层包括多个第二AlInN层。
进一步的,所述制备方法还包括:在两个第二AlInN层之间生长AlxInyGa1-x-yN应力调控层,其中0≤x≤1,0≤y≤1,0≤x+y≤1。
与现有技术相比,本发明的有益效果在于:
1)提供的一种低应力GaN基发光二极管外延片及其制备方法,在n型GaN层和浅发光层之间生长AlInN前势垒层,可以利用AlInN前势垒层的生长中断位错延伸,提高其后外延层生长晶体质量,降低发光层的非辐射复合,同时,对AlInN前势垒层进行高低掺杂设置,使其形成高的能垒,能够阻挡电子回流,使电子有效地注入发光层,大大提高二极管的发光效率。
2)提供的一种低应力GaN基发光二极管外延片及其制备方法,通过外延工艺控制AlInN前势垒层的In组分,形成与n型GaN层晶格匹配的AlInN插入层,降低其后浅发光层生长的应力,提高其晶体生长质量,同时,通过调控AlInN后势垒层的In组分、厚度来匹配发光层晶格常数,进而降低其后的预发光层、多量子阱层发光层的生长应力,降低极化效应,增强辐射复合发光。
3)提供的一种低应力GaN基发光二极管外延片及其制备方法,在AlInN后势垒层中设置应力调控层,可调控发光层翘曲,改善发光均匀性。
4)提供的一种低应力GaN基发光二极管外延片及其制备方法,外延结构简单,工艺容易调整,光电性能稳定。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一典型实施例中提供的一种低应力GaN基发光二极管外延片的结构示意图;
图2是本发明对比例1中提供的一种发光二极管外延片的结构示意图。
具体实施方式
鉴于现有技术的缺陷,本案发明人经长期研究和大量实践,得以提出本发明的技术方案,针对现有的发光二极管外延片中存在较大的晶格失配,发光层外延材料晶体质量较差,且电子回流现象严重,发光效率低的问题,本发明实施例提供了一种低应力GaN基发光二极管外延片,通过在n型GaN层和浅发光层之间插入AlInN前势垒层,不仅可以中断位错延伸,提升后续生长的外延层的晶体质量,降低发光层的非辐射复合,同时,AlInN前势垒层在n型GaN层和浅发光层之间形成较高的能垒,能够阻挡电子回流至n型GaN层中,大大提升发光效率。
如下,将对该技术方案、其实施过程及原理作进一步的解释说明。
本发明实施例提供了一种低应力GaN基发光二极管外延片,包括沿指定方向依次设置的n型GaN层、浅发光层、预发光层、多量子阱层发光层、低温p型GaN层、p型AlGaN电子阻挡层和高温p型GaN层,其中,所述n型GaN层与浅发光层之间还设置有n型AlInN前势垒层,所述n型AlInN前势垒层与n型GaN层晶格匹配,并至少用于阻挡电子向所述n型GaN层回流。
进一步的,所述AlInN前势垒层内部的掺杂元素含量沿指定方向降低。
进一步的,所述AlInN前势垒层的掺杂浓度为1×1017cm-3~1×1019cm-3。
进一步的,所述AlInN前势垒层的的In组分含量为15~20%。
在一些较为优选的实施方案中,所述n型AlInN前势垒层可以包括多个第一AlInN层,且多个所述的第一AlInN层的掺杂浓度沿指定方向逐层降低。
在一些更为优选的实施方案中,多个所述的第一AlInN层的掺杂浓度沿指定方向逐层线性降低。
其中,所述第一AlInN层的厚度为20~150nm。
在一些情况下,至少一个所述第一AlInN层具有第一掺杂浓度且所含的掺杂元素可以是均匀分布的,至少一个所述第一AlInN层具有第二掺杂浓度且内部的掺杂元素含量还可以是沿指定方向线性递减的,且所述第一掺杂浓度高于第二掺杂浓度。
其中,所述第一掺杂浓度为1×1018cm-3~1×1019cm-3,所述第二掺杂浓度为1×1017cm-3~1×1018cm-3。
本发明实施例通过在n型GaN层和浅发光层之间插入AllnN前势垒层,一方面可以利用AlInN前势垒层的生长中断位错延伸,提高其后生长的外延层的晶体质量,降低发光层的非辐射复合,同时通过AlInN前势垒层的高低掺杂设置,形成高的能垒,能够阻挡电子回流至n型GaN层,使电子有效注入发光层,大大提高二极管发光效率,另一方面通过外延工艺控制AlInN前势垒层的In组分含量,形成与n型GaN层晶格匹配的AlInN前势垒层,降低其后浅发光层生长的应力,提高其晶体生长质量,此外,相较于常规的由n型AlGaN层、低掺nGaN层和FB1垒层构成的外延势垒结构,本发明实施例仅插入AlInN前势垒层,整个外延的工艺层减少、结构简单,具有工艺更容易调整的稳定的光电性能。
进一步的,所述浅发光层与预发光层之间还设置有n型AlInN后势垒层,所述n型AlInN后势垒层包括多个第二AlInN层。
进一步的,所述第二AlInN层的掺杂浓度为1×1017cm-3~5×1017cm-3。
进一步的,所述第二AlInN层的厚度为10~50nm。
进一步的,所述第二AlInN层的In组分含量为15~20%。
更进一步的,两个所述的第二AlInN层之间还分布有AlxInyGa1-x-yN应力调控层,其中0≤x≤1,0≤y≤1,0≤x+y≤1,所述AlxInyGa1-x-yN应力调控层为InN或AlN中的一种,且不限于此。
进一步的,所述AlxInyGa1-x-yN应力调控层的厚度为5~20nm。
本发明实施例通过调控AlInN后势垒层的In组分含量、厚度匹配发光层晶格常数,可降低发光层生长应力,降低极化效应,提高辐射复合发光,同时,在AlInN后势垒层中设置应力调控层,可调控发光层翘曲,改善发光均匀性。
在更为具体的实施方式中,所述的发光二极管外延片包括沿指定方向依次设置的衬底、低温GaN缓冲层、高温非掺杂GaN层、n型GaN层、n型AlInN前势垒层、浅发光层、n型AlInN后势垒层、预发光层、多量子阱层发光层、低温p型GaN层、p型AlGaN电子阻挡层和高温p型GaN层,其中,所述衬底包括蓝宝石衬底,且不限于此。
本发明实施例还提供了一种制备所述低应力GaN基发光二极管外延片的方法,其包括:
在衬底上沿指定方向依次生长形成n型GaN层、n型AlInN前势垒层、浅发光层、预发光层、多量子阱层发光层、低温p型GaN层、p型A1GaN电子阻挡层和高温p型GaN层,使所述n型AlInN前势垒层内部的掺杂元素含量沿指定方向降低。
进一步的,所述制备方法还包括:在所述n型GaN层上依次形成多个第一AlInN层,多个所述的第一AlInN层构成所述n型AlInN前势垒层,且多个所述的第一AlInN层的掺杂浓度沿指定方向逐层降低,或者,多个所述的第一AlInN层的掺杂浓度沿指定方向逐层线性降低。
进一步的,所述制备方法还包括:
在第一温度条件下生长所述n型GaN层;
在第二温度条件下生长所述n型AlInN前势垒层;
其中,所述第一温度高于第二温度。
进一步的,所述制备方法还包括:
在浅发光层上生长n型AlInN后势垒层,之后在n型AlInN后势垒层上生长形成预发光层;
其中,所述n型AlInN后势垒层包括多个第二AlInN层。
进一步的,所述制备方法还包括:在两个第二AlInN层之间生长AlxInyGa1-x-yN应力调控层,其中0≤x≤1,0≤y≤1,0≤x+y≤1。
如下将结合附图以及具体实施例对本发明的技术方案进行详细的描述,以下实施例在以本发明技术方案为前提下进行实施,给出了详细的实施方式和具体的操作过程,但本发明的保护范围不限于下述的实施例,以及,本实施例中所涉及的如加工过程中Si流量的设定、生长温度的调控、以及其他相关加工工艺、设备均为本领域技术人员习知的。
实施例1:
请参阅图1,一种低应力GaN基发光二极管外延片,其包括蓝宝石衬底01和依次叠设于蓝宝石衬底01上的低温GaN缓冲层02、高温非掺杂GaN层03、n型GaN层04、n型AlInN前势垒层05、浅发光层06、n型AlInN后势垒层07、预发光层08、多量子阱层发光层09、低温p型GaN层10、p型AlGaN电子阻挡层11和高温p型GaN层12。
其中,n型AlInN前势垒层05、n型AlInN后势垒层07中掺杂的元素为Si,并且,n型AlInN前势垒层05、n型AlInN后势垒层07的In组分含量均为17%。
具体的,n型AlInN前势垒层05包括一个厚度为100nm的n型AlInN层05和一个厚度为50nm的n型AlInN层052,且n型AlInN层051中Si的掺杂浓度大于n型AlInN层052的掺杂浓度。
更为具体的,n型AlInN层051中Si的掺杂浓度为1×1018cm-3,n型AlInN层052中Si的掺杂浓度为2×1017cm-3。
具体的,n型AlInN后势垒层07包括两个厚度为15nm的n型AlInN层071和n型AlInN层073,且n型AlInN层071和n型AlInN层073之间还设置有应力调控层072,其中,应力调控层072为InN层。
其中,n型AlInN层071和n型AlInN层073中Si的掺杂浓度为2×1017cm-3。
具体的,低温GaN缓冲层02的厚度为20~60nm,高温非掺杂GaN层03的厚度为1~3μm,n型GaN层04的厚度为1~3μm,Si的掺杂浓度为5×1018cm-3~1×1019cm-3;浅发光层06由厚度为12nm的InGaN层和厚度为40nm的GaN层交替层叠3各周期形成;预发光层08由厚度为3nm的InGaN层和厚度为8nm的GaN层交替层叠6各周期形成;多量子阱层发光层09由厚度为3nm的InGaN层和厚度为8nm的GaN层交替层叠9各周期形成;低温p型GaN层10、p型AlGaN电子阻挡层11、高温p型GaN层12的厚度分别为40nm、20nm、50nm,掺杂的元素均为Mg,掺杂浓度均为1×1018cm-3~5×1020cm-3。
具体的,本实施例中的低应力GaN基发光二极管外延片的制备方法包括:
1)提供蓝宝石衬底01,将温度设定为500~700℃,并在蓝宝石衬底01上依次生长厚度为20~60nm的低温GaN缓冲层02和厚度为1~3μm的高温非掺杂GaN层03;
2)将生长温度设定为1200~1250℃,并设置相应的Si流量,在高温非掺杂GaN层03上生长厚度为1~3μm的n型GaN层04,并使n型GaN层04中Si的掺杂浓度为5×1018cm-3~1×1019cm-3;
3)将生长温度降到760℃,并将Si流量固定于相应的值,在n型GaN层04上生长厚度为15nm的n型AlInN层051,使n型AlInN层051中Si的掺杂浓度为1×1018cm-3,In组分含量为17%;
4)间断生长5s,并使Si流量线性降低,在n型AlInN层051上生长厚度为50nm的n型AlInN层052,使n型AlInN层052中Si的掺杂浓度为2×1017cm-3,In组分含量为17%,其中,n型AlInN层051和n型AlInN层052构成n型AlInN前势垒层05;
5)将温度升到905℃,在n型AlInN层052上依次生长厚度为12nm和40nm的InGaN层061和GaN层062,并重复3个周期,形成浅发光层06;
6)将生长温度降温到760℃,设置相应的Si流量,在浅发光层06上生长厚度为15nm的n型AlInN层071,使n型AlInN层071中Si的掺杂浓度为2×1017cm-3,In组分含量为17%;
7)将生长温度降温到650℃,在n型AlInN层071上生长厚度为5nm的应力调控层072,其中,应力调控层072为InN层;
8)将生长温度升温到780℃,设置相应生长温度和Si流量,在应力调控层072上生长厚度为25nm的n型AlInN层073,使n型AlInN层073中Si的掺杂浓度为2×1017cm-3,In组分含量为17%,其中,n型AlInN层071、应力调控层072和n型AlInN层073构成n型AlInN后势垒层07;
9)在n型AlInN层073上依次生长厚度为3nm和8nm的InGaN层和GaN层,其中InGaN的生长温度为780℃,GaN层的生长温度为810℃,并重复6个周期,形成预发光层08;
10)在预发光层08上依次生长厚度为3nm和12nm的InGaN层和GaN层,其中InGaN层的生长温度为750℃,GaN层的生长温度为810℃,并重复9个周期,形成多量子阱层发光层09;
11)将生长温度升温到960℃,设置相应Mg流量,在多量子阱层发光层09上依次生长厚度为40nm、20nm和50nm的低温p型GaN层10、p型AlGaN电子阻挡层11和高温p型GaN层12,使低温p型GaN层10、p型AlGaN电子阻挡层11和高温p型GaN层12中Mg的掺杂浓度为1×1018cm-3~5×1020cm-3,完成外延片的制备。
实施例2:
本实施例中的一种低应力GaN基发光二极管外延片及其制备方法与实施例1基本相似,区别在于,本实施例中的n型AlInN层051厚度为50nm,n型AlInN层052厚度为100nm,n型AlInN层071厚度为5nm,应力调控层072厚度为1nm,n型AlInN层073厚度为10nm;
实施例3:
本实施例中的一种低应力GaN基发光二极管外延片及其制备方法与实施例1基本相似,区别在于,本实施例中的n型AlInN层051厚度为5nm,n型AlInN层052厚度为15nm,n型AlInN层071厚度为45nm,应力调控层072厚度为5nm,n型AlInN层073厚度为100nm;
对比例1:
请参阅图2,本对比例中的一种GaN基发光二极管外延片,其与实施例1中的发光二极管外延片基本相似,区别在于,其在n型GaN层04上生长厚度为65nm的n型GaN层13,以及在浅发光层06上生长厚度为45nm的n型GaN层14,而未生长n型AlInN前势垒层05和n型AlInN后势垒层07。
具体的,本对比例中的发光二极管外延片的制备方法包括:
1)提供蓝宝石衬底01,将温度设定为500~700℃,并在宝石衬底01上依次生长厚度为20~60nm的低温GaN缓冲层02和厚度为1~3μm的高温非掺杂GaN层03;
2)将生长温度设定为1200~1250℃,并设置相应的Si流量,在高温非掺杂GaN层03上生长厚度为1~3μm的n型GaN层04,使n型GaN层04中Si的掺杂浓度为5×1018cm-3~1×1019cm-3;
3)将生长温度降到760℃,并将Si流量固定于相应的值,在n型GaN层04上生长厚度为65nm的n型GaN层13,Si的掺杂浓度为1×1018cm-3;
4)将温度升到905℃,在n型GaN层13上依次生长厚度为12nm和40nm的InGaN层061和GaN层062,并重复3个周期,形成浅发光层06;
5)将生长温度降温到760℃,设置相应的Si流量,在浅发光层06上生长厚度为45nm的n型GaN层14,Si的掺杂浓度为2×1017cm-3;
6)在n型GaN层14上依次生长厚度为3nm和8nm的InGaN层和GaN层,其中InGaN的生长温度为780℃,GaN层的生长温度为810℃,并重复6个周期,形成预发光层08;
7)在预发光层08上依次生长厚度为3nm和12nm的InGaN层和GaN层,其中InGaN层的生长温度为750℃,GaN层的生长温度为810℃,并重复9个周期,形成多量子阱层发光层09;
8)将生长温度升温到960℃,设置相应Mg流量,在多量子阱层发光层09上依次生长厚度为40nm、20nm和50nm的低温p型GaN层10、p型AlGaN电子阻挡层11和高温p型GaN层12,使低温p型GaN层10、p型AlGaN电子阻挡层11和高温p型GaN层12中Mg的掺杂浓度为1×1018cm-3~5×1020cm-3,完成如图2所示的外延片的制备。
经测试,本发明实施例1、实施例2和实施例3中的光二极管外延片与对比例1相比,光致发光光谱的强度可提升15%以上,且发光波长均匀性得到了改善,由对比例1的2.2nm降低到1.5nm以下,且相同发光二极管芯片尺寸在相同电流(20mA)条件下,亮度提升20%以上,电压降低0.02V以下,在1000mA电流的测试条件下,亮度衰减降低20%以上。
需要指出的是,本发明实施例2和实施例3具有更优异的亮度性能,且大电流测试下具有更低的亮度衰减,尤其是实施例3具有最优异的亮度衰减性能,但是抗静电性能ESD相比较实施例1会降低2%,所以本发明可以根据实际应用需求调整AlInN前势垒层05和AlInN后势垒层07的厚度匹配不同光电性能的应用。
此外,本案发明人还参照前述实施例,以本说明书述及的其它原料、工艺操作、工艺条件进行了试验,并均获得了较为理想的结果。
以及,本发明实施例中所提供的制备方法也可适用于其他半导体器件的制备,即不局限于在LED领域的应用。
应当理解,本发明的技术方案不限于上述具体实施案例的限制,凡是在不脱离本发明宗旨和权利要求所保护的范围情况下,根据本发明的技术方案做出的技术变形,均落于本发明的保护范围之内。
Claims (13)
1.一种低应力GaN基发光二极管外延片,包括沿指定方向依次设置的n型GaN层、浅发光层、预发光层、多量子阱层发光层、低温p型GaN层、p型AlGaN电子阻挡层和高温p型GaN层,其特征在于:所述n型GaN层与浅发光层之间还设置有n型AlInN前势垒层,所述n型AlInN前势垒层与n型GaN层晶格匹配,并且所述AlInN前势垒层内部的掺杂元素含量沿指定方向降低,以至少用于阻挡电子向所述n型GaN层回流。
2.根据权利要求1所述的低应力GaN基发光二极管外延片,其特征在于:所述AlInN前势垒层的掺杂浓度为1×1017cm-3~1×1019cm-3,且所述AlInN前势垒层的In组分含量为15~20%。
3.根据权利要求1所述的低应力GaN基发光二极管外延片,其特征在于:所述n型AlInN前势垒层包括多个第一AlInN层,多个所述第一AlInN层的掺杂浓度沿指定方向逐层降低。
4.根据权利要求3所述的低应力GaN基发光二极管外延片,其特征在于:多个所述第一AlInN层的掺杂浓度沿指定方向逐层线性降低。
5.根据权利要求3所述的低应力GaN基发光二极管外延片,其特征在于:至少一个所述第一AlInN层具有第一掺杂浓度且所含的掺杂元素均匀分布,并且至少一个所述第一AlInN层具有第二掺杂浓度且内部的掺杂元素含量沿指定方向线性递减;其中,所述第一掺杂浓度高于第二掺杂浓度。
6.根据权利要求1所述的低应力GaN基发光二极管外延片,其特征在于:所述浅发光层与预发光层之间还设置有n型AlInN后势垒层,所述n型AlInN后势垒层包括多个第二AlInN层,两个所述第二AlInN层之间还分布有AlxInyGa1-x-yN应力调控层,其中0≤x≤1,0≤y≤1,0≤x+y≤1,所述第二AlInN层的In组分含量为15~20%,厚度为10~50nm。
7.根据权利要求1-6中任一项所述的低应力GaN基发光二极管外延片,其特征在于,具体包括沿指定方向依次设置的衬底、低温GaN缓冲层、高温非掺杂GaN层、n型GaN层、n型AlInN前势垒层、浅发光层、n型AlInN后势垒层、预发光层、多量子阱层发光层、低温p型GaN层、p型AlGaN电子阻挡层和高温p型GaN层。
8.一种低应力GaN基发光二极管外延片的制备方法,其特征在于,包括:
在衬底上沿指定方向依次生长形成n型GaN层、n型AlInN前势垒层、浅发光层、预发光层、多量子阱层发光层、 低温p型GaN层、p型AlGaN电子阻挡层和高温p型GaN层,并使所述n型AlInN前势垒层与n型GaN层晶格匹配,且使所述n型AlInN前势垒层内部的掺杂元素含量沿指定方向降低,以至少用于阻挡电子向所述n型GaN层回流。
9.根据权利要求8所述制备方法,其特征在于,还包括:在所述n型GaN层上依次生长多个第一AlInN层,从而形成所述n型AlInN前势垒层,且多个所述第一AlInN层的掺杂浓度沿指定方向逐层降低。
10.根据权利要求9所述制备方法,其特征在于:多个所述第一AlInN层的掺杂浓度沿指定方向逐层线性降低。
11.根据权利要求8所述制备方法,其特征在于,还包括:
在第一温度条件下生长所述n型GaN层;
在第二温度条件下生长所述n型AlInN前势垒层;
其中,所述第一温度高于第二温度。
12.根据权利要求8所述制备方法,其特征在于,还包括:在浅发光层上生长n型AlInN后势垒层,之后在n型AlInN后势垒层上生长形成预发光层;其中,所述n型AlInN后势垒层包括多个第二AlInN层。
13.根据权利要求12所述制备方法,其特征在于,还包括:在两个第二AlInN层之间生长AlxInyGa1-x-yN应力调控层,其中0≤x≤1,0≤y≤1,0≤x+y≤1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111446395.4A CN114141917B (zh) | 2021-11-30 | 2021-11-30 | 一种低应力GaN基发光二极管外延片及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111446395.4A CN114141917B (zh) | 2021-11-30 | 2021-11-30 | 一种低应力GaN基发光二极管外延片及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114141917A CN114141917A (zh) | 2022-03-04 |
CN114141917B true CN114141917B (zh) | 2024-02-23 |
Family
ID=80386100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111446395.4A Active CN114141917B (zh) | 2021-11-30 | 2021-11-30 | 一种低应力GaN基发光二极管外延片及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114141917B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116469981A (zh) * | 2023-06-09 | 2023-07-21 | 江西兆驰半导体有限公司 | 一种高光效发光二极管及制备方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101027792A (zh) * | 2004-08-26 | 2007-08-29 | Lg伊诺特有限公司 | 氮化物半导体发光器件及其制造方法 |
CN101656280A (zh) * | 2008-08-22 | 2010-02-24 | 晶元光电股份有限公司 | 发光元件 |
CN103022296A (zh) * | 2012-11-30 | 2013-04-03 | 华南师范大学 | 一种半导体外延结构及其发光器件 |
CN105932123A (zh) * | 2016-05-18 | 2016-09-07 | 扬州中科半导体照明有限公司 | 具有低温AlInN插入垒层的氮化物发光二极管外延片及其生产工艺 |
CN108574026A (zh) * | 2018-04-17 | 2018-09-25 | 湘能华磊光电股份有限公司 | 一种led外延电子阻挡层生长方法 |
CN110752279A (zh) * | 2019-12-02 | 2020-02-04 | 广东省半导体产业技术研究院 | 一种具有超薄铝铟氮插入层的紫外发光二极管及其制备方法 |
CN112635626A (zh) * | 2021-01-04 | 2021-04-09 | 厦门乾照光电股份有限公司 | 一种半导体外延结构及其制作方法、led芯片 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2454655A (en) * | 2007-11-09 | 2009-05-20 | Sharp Kk | Nitride structures with AlInN current confinement layers |
-
2021
- 2021-11-30 CN CN202111446395.4A patent/CN114141917B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101027792A (zh) * | 2004-08-26 | 2007-08-29 | Lg伊诺特有限公司 | 氮化物半导体发光器件及其制造方法 |
CN101656280A (zh) * | 2008-08-22 | 2010-02-24 | 晶元光电股份有限公司 | 发光元件 |
CN103022296A (zh) * | 2012-11-30 | 2013-04-03 | 华南师范大学 | 一种半导体外延结构及其发光器件 |
CN105932123A (zh) * | 2016-05-18 | 2016-09-07 | 扬州中科半导体照明有限公司 | 具有低温AlInN插入垒层的氮化物发光二极管外延片及其生产工艺 |
CN108574026A (zh) * | 2018-04-17 | 2018-09-25 | 湘能华磊光电股份有限公司 | 一种led外延电子阻挡层生长方法 |
CN110752279A (zh) * | 2019-12-02 | 2020-02-04 | 广东省半导体产业技术研究院 | 一种具有超薄铝铟氮插入层的紫外发光二极管及其制备方法 |
CN112635626A (zh) * | 2021-01-04 | 2021-04-09 | 厦门乾照光电股份有限公司 | 一种半导体外延结构及其制作方法、led芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN114141917A (zh) | 2022-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111223764B (zh) | 一种提高辐射复合效率的led外延生长方法 | |
CN101488550B (zh) | 高In组分多InGaN/GaN量子阱结构的LED的制造方法 | |
CN104409587B (zh) | 一种InGaN基蓝绿光发光二极管外延结构及生长方法 | |
CN115188863B (zh) | 发光二极管外延片及其制备方法 | |
US20180138367A1 (en) | Nitride Light Emitting Diode and Growth Method | |
CN101488548A (zh) | 一种高In组分多InGaN/GaN量子阱结构的LED | |
CN103022285A (zh) | 一种提高led亮度的多量子阱层生长方法 | |
CN113675303A (zh) | 一种氮化物发光二极管外延片及其制备方法 | |
CN104681676B (zh) | 一种发光二极管外延片 | |
CN102664145A (zh) | 采用金属有机化合物气相外延技术生长非对称电子储蓄层高亮度发光二极管的方法 | |
CN114284406B (zh) | 一种氮化物发光二极管的制备方法 | |
CN114649454B (zh) | 一种发光二极管的外延片结构及其制备方法 | |
CN115863501B (zh) | 一种发光二极管外延片及其制备方法 | |
CN103413877A (zh) | 外延结构量子阱应力释放层的生长方法及其外延结构 | |
CN115050870A (zh) | 一种GaN基发光二极管外延片及其制备方法 | |
CN112048710B (zh) | 一种减少led发光波长蓝移量的led外延生长方法 | |
CN116598396A (zh) | 发光二极管外延片及其制备方法、led | |
CN111725371B (zh) | 一种led外延底层结构及其生长方法 | |
CN114141917B (zh) | 一种低应力GaN基发光二极管外延片及其制备方法 | |
CN111916538B (zh) | 一种InGaN/GaN多量子阱基红光LED结构的制备方法 | |
CN113013301A (zh) | 氮化物发光二极管 | |
CN112701196A (zh) | AlGaN基半导体紫外器件及其制备方法 | |
CN106910802B (zh) | 一种实现短波长紫外led的外延结构 | |
CN111952420B (zh) | 一种适用于制作小间距显示屏的led外延生长方法 | |
CN114220891A (zh) | 半导体器件的外延片及其制作方法和应用 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |