KR20110072424A - 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법 - Google Patents

발광 소자, 발광 소자 패키지 및 발광 소자 제조방법 Download PDF

Info

Publication number
KR20110072424A
KR20110072424A KR1020090129335A KR20090129335A KR20110072424A KR 20110072424 A KR20110072424 A KR 20110072424A KR 1020090129335 A KR1020090129335 A KR 1020090129335A KR 20090129335 A KR20090129335 A KR 20090129335A KR 20110072424 A KR20110072424 A KR 20110072424A
Authority
KR
South Korea
Prior art keywords
layer
sub
quantum well
light emitting
emitting device
Prior art date
Application number
KR1020090129335A
Other languages
English (en)
Other versions
KR101646255B1 (ko
Inventor
손효근
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090129335A priority Critical patent/KR101646255B1/ko
Priority to US12/883,314 priority patent/US8558215B2/en
Priority to EP10179029.3A priority patent/EP2339652A3/en
Priority to CN2010102926711A priority patent/CN102104095A/zh
Priority to JP2010277130A priority patent/JP2011135072A/ja
Publication of KR20110072424A publication Critical patent/KR20110072424A/ko
Application granted granted Critical
Publication of KR101646255B1 publication Critical patent/KR101646255B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)
  • Led Device Packages (AREA)

Abstract

실시예에 따른 발광 소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 적층된 적어도 하나의 장벽층과 적어도 하나의 양자우물층을 포함하는 활성층; 및 상기 활성층 상에 제2 도전형 반도체층을 포함하며, 상기 적어도 하나의 양자우물층은 복수의 서브장벽층과 상기 서브장벽층의 밴드갭보다 낮은 밴드갭을 갖는 복수의 서브양자우물층을 포함한다.
발광 소자

Description

발광 소자, 발광 소자 패키지 및 발광 소자 제조방법{LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE AND METHOD FOR FABRICATING THE LIGHT EMITTING DEVICE}
실시예는 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광 소자이다. 최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있으며, 형광 물질을 이용하거나 다양한 색의 발광 다이오드를 조합함으로써 효율이 우수한 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.
발광 다이오드의 휘도 및 성능을 더욱 향상시키기 위해 광 추출 구조를 개선하는 방법, 활성층의 구조를 개선하는 방법, 전류 퍼짐을 향상하는 방법, 전극의 구조를 개선하는 방법, 발광 다이오드 패키지의 구조를 개선하는 방법 등 다양한 방법들이 시도되고 있다.
실시예는 새로운 구조를 갖는 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법을 제공한다.
실시예는 발광 효율이 향상된 발광 소자 및 그 제조방법을 제공한다.
실시예는 누설 전류가 감소된 발광 소자 및 그 제조방법을 제공한다.
실시예에 따른 발광 소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 적층된 적어도 하나의 장벽층과 적어도 하나의 양자우물층을 포함하는 활성층; 및 상기 활성층 상에 제2 도전형 반도체층을 포함하며, 상기 적어도 하나의 양자우물층은 복수의 서브장벽층과 상기 서브장벽층의 밴드갭보다 낮은 밴드갭을 갖는 복수의 서브양자우물층을 포함한다.
실시예에 따른 발광 소자 제조방법은 제1 도전형 반도체층을 형성하는 단계; 상기 제1 도전형 반도체층 상에 적어도 하나의 장벽층 및 적어도 하나의 양자우물층을 교번하여 적층하여 활성층을 형성하는 단계; 및 상기 활성층 상에 제2 도전형 반도체층을 형성하는 단계를 포함하며, 적어도 하나의 상기 양자우물층은 복수의 서브장벽층 및 복수의 서브양자우물층을 교번하여 적층하여 형성한다.
실시예에 따른 발광 소자 패키지는 몸체부; 상기 몸체부에 설치되는 제1 리드전극 및 제2 리드전극; 상기 몸체부 상에 설치되어 상기 제1 리드전극 및 제2 리드전극에 전기적으로 연결되는 발광 소자; 및 상기 발광 소자를 포위하는 몰딩부재 를 포함하며, 상기 발광 소자는 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 적층된 적어도 하나의 장벽층과 적어도 하나의 양자우물층을 포함하는 활성층과, 상기 활성층 상에 제2 도전형 반도체층을 포함하며, 상기 적어도 하나의 양자우물층은 복수의 서브장벽층과 상기 서브장벽층의 밴드갭보다 낮은 밴드갭을 갖는 복수의 서브양자우물층을 포함한다.
실시예는 새로운 구조를 갖는 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법을 제공할 수 있다.
실시예는 발광 효율이 향상된 발광 소자 및 그 제조방법을 제공할 수 있다.
실시예는 누설 전류가 감소된 발광 소자 및 그 제조방법을 제공할 수 있다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자 및 그 제조방법에 대해 설명한다.
도 1은 실시예에 따른 발광 소자의 단면도이고, 도 2는 실시예에 따른 발광 소자의 활성층(140)의 단면도이다.
도 1 및 도 2를 참조하면, 상기 발광 소자는 기판(110), 상기 기판(110) 상에 제1 도전형 반도체층(130), 상기 제1 도전형 반도체층(130) 상에 활성층(140), 상기 활성층(140) 상에 제2 도전형 반도체층(150)을 포함한다.
상기 제1 도전형 반도체층(130), 활성층(140) 및 제2 도전형 반도체층(150)은 빛을 생성하는 최소한의 발광 구조물을 이룬다.
상기 기판(110)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(110) 상에는 상기 제1 도전형 반도체층(130), 활성층(140) 및 제2 도전형 반도체층(150)이 순차적으로 형성될 수 있다. 이들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 제1 도전형 반도체층(130)은 예를 들어, n형 반도체층을 포함할 수 있 는데, 상기 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
예를 들어, 상기 유기금속 화학 증착법(MOCVD)을 사용하는 경우, 상기 제1 도전형 반도체층(130)은 챔버에 트리메틸 갈륨 가스(TMGa), 트리메틸 인듐 가스(TMIn), 트리메틸 알루미늄 가스(TMAl), 암모니아 가스(NH3), 질소 가스(N2), 수소 가스(H2) 중 적어도 하나의 가스와 및 실리콘(Si)과 같은 n형 도펀트를 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다. 다만, 이에 대해 한정하지는 않는다.
한편, 상기 제1 도전형 반도체층(130) 및 상기 기판(110) 사이에는 두 층 사이의 격자 상수 차이를 완화하기 위한 버퍼층(미도시) 및 비전도성 반도체층(미도시)이 형성될 수 있다.
상기 버퍼층(미도시)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어, InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중에서 어느 하나로 형성될 수 있다.
상기 비전도성 반도체층(미도시)은 도전형 도펀트가 주입되지 않아, 상기 제1 도전형 반도체층(130) 및 상기 제2 도전형 반도체층(150)에 비해 현저히 낮은 전기 전도성을 가지는 층이다. 상기 비전도성 반도체층(미도시)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있으며, 예를 들어, 언도프드(Undoped) GaN층 일 수 있으나, 이에 대해 한정하지는 않는다.
상기 제1 도전형 반도체층(130) 상에는 상기 활성층(140)이 형성될 수 있다.
상기 활성층(140)은 상기 제1 도전형 반도체층(130)을 통해서 제공되는 전자(또는 정공)와 상기 제2 도전형 반도체층(150)을 통해서 제공되는 정공(또는 전자)을 재결합(recombination)시킴으로써 발생하는 에너지에 의해 빛을 생성할 수 있다.
상기 활성층(140)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW : Multi Quantum Well), 양자 점(Quantum Dot) 구조 등을 가질 수 있으나, 실시예에서는 상기 활성층(140)이 다중 양자 우물 구조(MQW)를 가지는 것을 중심으로 설명한다.
상기 활성층(140)이 상기 다중 양자 우물 구조(MQW) 또는 단일 양자 우물 구조를 가지는 경우, 도 2에 도시된 것처럼, 상기 활성층(140)은 적어도 하나의 장벽층(141)과 상기 적어도 하나의 장벽층(141) 사이에 적어도 하나의 양자우물층(142)을 포함할 수 있다. 즉, 상기 적어도 하나의 장벽층(141) 및 적어도 하나의 양자우물층(142)은 교번하여 적층될 수 있다.
이때, 상기 적어도 하나의 장벽층(141) 및 적어도 하나의 양자우물층(142)은 5주기 내지 10주기, 바람직하게는 7주기를 가지도록 반복하여 적층될 수 있다.
또한, 상기 적어도 하나의 장벽층(141)은 80Å 내지 120Å, 바람직하게는 100Å의 두께를 가질 수 있으며, 상기 적어도 하나의 양자우물층(142)은 20Å 내지 40Å, 바람직하게는 25Å의 두께를 가질 수 있다. 따라서, 상기 활성층(140)의 총 두께는 대략 800Å 내지 1500Å 일 수 있다.
상기 활성층(140)은 상기 유기금속 화학 증착법(MOCVD)을 사용하는 경우, 챔버에 트리메틸 갈륨 가스(TMGa), 트리메틸 인듐 가스(TMIn), 암모니아 가스(NH3), 질소 가스(N2) 등을 주입하여, 상기 적어도 하나의 장벽층(141) 및 적어도 하나의 양자우물층(142)이 InGaN/GaN 구조를 갖는 다중 양자 우물 구조(MQW)로 형성할 수 있으나, 이에 한정되는 것은 아니다.
상기 적어도 하나의 장벽층(141) 및 상기 적어도 하나의 양자우물층(142)을 형성함으로써, 단일의 양자우물층을 형성하는 경우에 비해 전자와 정공이 재결합(Recombination)될 확률이 높아지므로 발광 소자의 발광 효율이 향상될 수 있다.
한편, 실시예에서는, 적어도 하나의 상기 적어도 하나의 양자우물층(142)이 다층 구조를 가지도록 형성될 수 있다. 이하, 상기 양자우물층(142)의 다층 구조 및 그 제조방법에 대해 자세히 설명한다.
도 3은 도 2의 A 영역의 확대도로써, 상기 양자우물층(142)의 다층 구조를 자세히 나타내는 도면이다.
도 3을 참조하면, 상기 양자우물층(142)은 복수의 서브장벽층(142a)과, 상기 복수의 서브장벽층(142a) 사이에 복수의 서브양자우물층(142b)을 포함할 수 있다. 즉, 상기 복수의 서브장벽층(142a) 및 복수의 서브양자우물층(142b)은 교번하여 적층될 수 있다.
상기 복수의 서브장벽층(142a)은 예를 들어, Inx1Ga1 -x1N (0≤x1<0.1)의 조성식을 갖는 반도체 재료로 형성될 수 있으며, 상기 복수의 서브양자우물층(142b)은 예를 들어, Inx2Ga1 -x2N (0.1≤x2<1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
상기 서브장벽층(142a)의 두께는 예를 들어, 1Å 내지 4Å, 바람직하게는 1Å 내지 2Å, 더 바람직하게는 1.5Å일 수 있으며, 상기 서브양자우물층(142b)의 두께는 예를 들어, 0.5Å 내지 3Å, 바람직하게는 0.5Å 내지 1.5Å, 더 바람직하게는 1Å 일 수 있다.
또한, 상기 서브장벽층(142a) 및 서브양자우물층(142b)은 동일한 양자우물층(142) 내에서 5 내지 15주기, 바람직하게는 10주기를 가지도록 반복되어 적층될 수 있다.
상기 복수의 서브장벽층(142a) 및 복수의 서브양자우물층(142b)이 이러한 두께와 주기를 가짐으로써, 상기 활성층(140)은 종래의 발광 소자에 포함되는 활성층과 비슷한 두께를 가질 수 있다.
다만, 상기 발광 소자에서 방출하고자 하는 빛의 세기, 파장 등에 따라 상기 서브장벽층(142a) 및 서브양자우물층(142b)의 두께, 주기 및 재질은 변할 수 있으며, 이에 대해 한정하지는 않는다.
일반적으로, 활성층에 포함되는 양자우물층은 인듐(In)을 포함하는데, 포함된 인듐(In)의 양이 많일수록, 인듐(In)에 의해 많은 수의 핏(pit)이 발생하여 양자우물층의 표면이 거칠게 형성된다. 이러한, 거친 표면의 양자우물층은 누설 전 류(leakage current)가 발생하는 원인이 되며, 그 위에 형성되는 반도체층들의 결정성을 저하시킬 수 있다.
따라서, 실시예에 따른 발광 소자에서는, 상기 양자우물층(142)이 상기 복수의 서브장벽층(142a) 및 복수의 서브양자우물층(142b)을 포함하도록 형성함으로써, 양자우물층의 표면 거칠기에 따른 누설 전류 발생을 최소화하였다.
구체적으로 설명하면, 상기 양자우물층(142)은 상기 서브양자우물층(142b)을 형성한 후, 상기 서브양자우물층(142b) 상에 인듐(In) 함량이 적어 표면이 비교적 매끄러운 상기 서브장벽층(142a)을 적층하여 상기 서브양자우물층(142b)의 표면의 거칠기를 완화한 다음, 그 위에 다시 상기 서브양자우물층(142b)을 적층하는 과정을 반복하여 형성됨으로써, 상기 양자우물층(142)의 표면 거칠기에 따른 누설 전류 발생을 최소화할 수 있다.
또한, 상기 양자우물층(142)의 표면 거칠기가 완화되므로, 결과적으로 상기 활성층(140) 상에 상기 제2 도전형 반도체층(150) 등을 양호한 결정성을 가지도록 형성할 수 있다.
또한, 실시예와 같이 상기 서브양자우물층(142b) 및 서브장벽층(142a)을 교번하여 적층하는 경우, 상기 서브양자우물층(142b)에 포함된 인듐(In)이 상기 서브장벽층(142a)에 침투하는 현상이 발생할 수 있다. 이러한 인듐(In)의 침투 현상에 의해, 결과적으로는 상기 양자우물층(142)에 인듐(In)이 비교적 고르게 분포될 수 있으며, 상기 양자우물층(142)에 과다한 양의 인듐(In)이 포함되는 것을 방지할 수 있으므로, 상기 발광 소자의 발광 효율을 향상시킬 수 있다.
도 4는 실시예에 따른 발광 소자의 활성층(140)의 밴드 다이어그램을 나타내는 도면이다.
도 4를 참조하면, 상기 활성층(140) 내에서 상기 적어도 하나의 장벽층(141)에 해당하는 영역의 밴드갭은 상기 적어도 하나의 양자우물층(142)에 해당하는 영역의 밴드갭보다 크게 된다.
또한, 동일한 양자우물층(142) 내에서도 상기 복수의 서브장벽층(142a)에 포함된 인듐(In)의 양 x1이 상기 복수의 서브양자우물층(142b)에 포함된 인듐(In)의 양 x2보다 적으므로, 상기 복수의 서브장벽층(142a)에 해당하는 영역의 밴드갭이 상기 복수의 서브양자우물층(142b)에 해당하는 영역의 밴드갭보다 크게 된다.
이처럼, 실시예에 따른 발광 소자를 밴드 다이어그램의 견지에서 보면, 동일한 양자우물층(142) 내에서도 밴드갭이 반복적으로 변함에 따라, 상기 양자우물층(142)을 통과하는 전자 및 정공들이 서로 재결합될 확률이 늘어날 수 있으며 이에 따라 상기 발광 소자의 발광 효율이 향상될 수 있다.
실시예에 따른 상기 양자우물층(142)은 다른 반도체층들과 마찬가지로, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성할 수 있다.
예를 들어, 상기 양자우물층(142)을 유기 금속 화학 증착법(MOCVD)에 의해 형성하는 경우, 챔버에 트리메틸 갈륨 가스(TMGa), 트리메틸 인듐 가스(TMIn), 암모니아 가스(NH3), 질소 가스(N2) 등을 주입하여 형성할 수 있다. 상기 양자우물층(142)의 성장 온도는 예를 들어, 680℃ 내지 800℃, 바람직하게는 750℃ 내지 770℃일 수 있다.
이때, 챔버에 주입되는 상기 트리메틸 인듐 가스(TMIn)의 유량은 각각의 상기 서브양자우물층(142b)의 적층 순서에 따라 상이할 수 있다. 설명의 편의를 위해, 상기 서브양자우물층(142b)을 10주기 적층하고, 상기 서브양자우물층(142b)을 적층 순서에 따라 제1 서브양자우물층 내지 제10 서브양자우물층으로 하는 경우를 가정한다.
예를 들어, 상기 제1 서브양자우물층의 성장 시 상기 트리메틸 인듐 가스(TMIn)를 500cc 주입하고, 그 위에 적층되는 서브양자우물층들은 적층 순서에 따라 10cc씩 적은 양의 트리메틸 인듐 가스(TMIn)를 주입하여 형성할 수 있다. 즉, 제1,2,3,4,5,6,7,8,9,10 서브양자우물층은 각각 500cc, 490cc, 480cc, 470cc, 460cc, 450cc, 440cc, 430cc, 420cc, 410cc의 트리메틸 인듐 가스(TMIn)를 주입하여 형성될 수 있다.
이와 같이, 챔버에 주입되는 상기 트리메틸 인듐 가스(TMIn)의 유량을 서브양자우물층(142b)의 적층 순서에 따라 점차적으로 감소시키는 것이 가능한 이유는, 인듐(In)을 포함하는 서브양자우물층(142b)은 거친 표면 상에 성장이 용이한 특성을 가지기 때문이다.
다시 말해, 후에 적층되는 서브양자우물층(142b)은 앞에서 설명한 것과 같 이, 인듐(In)에 의한 핏(pit)이 형성되어 거칠기를 가지는 표면에 성장되기 때문에, 이미 적층된 서브양자우물층(142b)에 비해 용이하게 성장될 수 있는 것이다.
한편, 상기 복수의 서브양자우물층(142b)의 성장 시 주입되는 상기 트리메틸 인듐 가스(TMIn)의 유량은 반드시 감소되는 방향으로 변하는 것에 한정하지는 않으며, 예를 들어, 유량이 감소하다가 다시 증가하도록 변할 수도 있다.
도 5는 실시예에 따른 발광 소자를 이용한 수평형(Lateral) 전극 구조의 발광 소자의 단면도이다.
도 5를 참조하면, 상기 수평형 전극 구조의 발광 소자는 기판(110), 상기 기판(110) 상에 제1 도전형 반도체층(130), 상기 제1 도전형 반도체층(130) 상에 활성층(140), 상기 활성층(140) 상에 제2 도전형 반도체층(150), 상기 제2 도전형 반도체층(150) 상에 전극층(151), 상기 전극층(151) 상에 제2 전극(152) 및 상기 제1 도전형 반도체층(130) 상에 제1 전극(131)을 포함할 수 있다.
즉, 상기 수평형 전극 구조의 발광 소자는 실시예에 따른 발광 소자에 상기 제1 도전형 반도체층(130)이 노출되도록 메사 에칭(Mesa Etching)을 실시한 후, 상기 제1 도전형 반도체층(130) 상에 상기 제1 전극(131)을 형성하고, 상기 제2 도전형 반도체층(150) 상에 상기 전극층(151) 및 제2 전극(152)을 형성함으로써 제공될 수 있다.
서로 수평 방향으로 배치되는 상기 제1,2 전극(131,152)은 외부 전원과 연결되어, 상기 수평형 전극 구조의 발광 소자에 전원을 제공할 수 있다.
상기 전극층(151)은 투명전극층 또는 반사전극층일 수 있다.
상기 투명전극층은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, ZnO 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 반사전극층은 반사 효율이 높은 은(Ag), 알루미늄(Al), 팔라듐(Pd), 백금(Pt), 구리(Cu) 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
도 6은 실시예에 따른 발광 소자를 이용한 수직형(Vertical) 전극 구조의 발광 소자의 단면도이다.
도 6을 참조하면, 상기 수직형 전극 구조의 발광 소자는 제1 도전형 반도체층(130), 상기 제1 도전형 반도체층(130) 상에 활성층(140), 상기 활성층(140) 상에 제2 도전형 반도체층(150), 상기 제2 도전형 반도체층(150) 상에 반사전극층(155), 상기 반사전극층(155) 상에 전도성 지지부재(160) 및 상기 제1 도전형 반도체층(130) 아래에 제3 전극(170)을 포함할 수 있다.
즉, 상기 수직형 전극 구조의 발광 소자는 실시예에 따른 발광 소자에 상기 반사전극층(155) 및 전도성 지지부재(160)를 형성한 후, 기판(미도시)을 제거하고 상기 제3 전극(170)을 형성함으로써 제공될 수 있다.
서로 수직 방향으로 배치되는 상기 전도성 지지부재(160) 및 상기 제3 전극(170)은 상기 수직형 전극 구조의 발광 소자에 전원을 제공할 수 있다.
상기 전도성 지지부재(160)는 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수 있다.
상기 반사전극층(155)은 반사 효율이 높은 은(Ag), 알루미늄(Al), 팔라듐(Pd), 백금(Pt), 구리(Cu) 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.
상기 기판(미도시)은 레이저 리프트 오프(Laser Lift Off) 공정 또는/및 에칭 공정에 의해 제거될 수 있으며, 상기 기판(미도시)을 제거한 후 상기 제1 도전형 반도체층(130)의 표면을 연마하는 에칭 공정이 실시될 수도 있다.
<발광 소자 패키지>
도 7은 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
도 7을 참조하면, 실시예에 따른 발광 소자 패키지는 몸체부(20)와, 상기 몸체부(20)에 설치된 제1 리드전극(31) 및 제2 리드전극(32)과, 상기 몸체부(20)에 설치되어 상기 제1 리드전극(31) 및 제2 리드전극(32)과 전기적으로 연결되는 실시예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(40)를 포함한다.
상기 몸체부(20)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1 리드전극(31) 및 제2 리드전극(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(31) 및 제2 리드전극(32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 몸체부(20) 상에 설치되거나 상기 제1 리드전극(31) 또는 제2 리드전극(32) 상에 설치될 수 있다.
상기 발광 소자(100)는 와이어를 통해 상기 제1 리드전극(31) 및 제2 리드전극(32)과 전기적으로 연결되는 와이어 방식으로 도시되었으나, 이에 대해 한정하지는 않으며, 예를 들어, 상기 발광 소자(100)는 상기 제1 리드전극(31) 및 제2 리드전극(32)과 플립칩 방식 또는 다이 본딩 방식에 의해 전기적으로 연결될 수도 있다.
상기 몰딩부재(40)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하 다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 실시예에 따른 발광 소자의 단면도이다.
도 2는 실시예에 따른 발광 소자의 활성층의 단면도이다.
도 3은 도 2의 A 영역의 확대도이다.
도 4는 실시예에 따른 발광 소자의 활성층의 밴드 다이어그램을 나타내는 도면이다.
도 5는 실시예에 따른 발광 소자를 이용한 수평형 전극 구조의 발광 소자의 단면도이다.
도 6은 실시예에 따른 발광 소자를 이용한 수직형 전극 구조의 발광 소자의 단면도이다.
도 7은 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.

Claims (18)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 적층된 적어도 하나의 장벽층과 적어도 하나의 양자우물층을 포함하는 활성층; 및
    상기 활성층 상에 제2 도전형 반도체층을 포함하며,
    상기 적어도 하나의 양자우물층은 복수의 서브장벽층과 상기 서브장벽층의 밴드갭보다 낮은 밴드갭을 갖는 복수의 서브양자우물층을 포함하는 발광 소자.
  2. 제 1항에 있어서,
    상기 적어도 하나의 장벽층 각각의 두께는 80Å 내지 120Å이고, 상기 적어도 하나의 양자우물층 각각의 두께는 20Å 내지 40Å인 발광 소자.
  3. 제 1항에 있어서,
    상기 복수의 서브장벽층은 Inx1Ga1 -x1N (0≤x1<0.1)을 포함하고, 상기 복수의 서브양자우물층은 Inx2Ga1 -x2N (0.1≤x2<1)을 포함하는 발광 소자.
  4. 제 1항에 있어서,
    상기 복수의 서브장벽층 각각의 두께는 1Å 내지 4Å이고, 상기 복수의 서브 양자우물층 각각의 두께는 0.5Å 내지 3Å인 발광 소자.
  5. 제 1항에 있어서,
    상기 복수의 서브장벽층 및 상기 복수의 서브양자우물층은 5주기 내지 15주기를 가지도록 반복되어 적층된 발광 소자.
  6. 제 1항 또는 제 5항에 있어서,
    상기 적어도 하나의 장벽층 및 상기 적어도 하나의 양자우물층은 5주기 내지 10주기를 가지도록 반복되어 적층된 발광 소자.
  7. 제 1항에 있어서,
    상기 복수의 서브장벽층에 해당하는 영역의 밴드갭은 상기 적어도 하나의 장벽층에 해당하는 영역의 밴드갭보다 작은 발광 소자.
  8. 제 1항 또는 제 3항에 있어서,
    상기 활성층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 포함하여 형성되는 발광 소자.
  9. 제 1항에 있어서,
    상기 제1 도전형 반도체층 아래에 기판을 포함하고, 상기 제1 도전형 반도체 층 상에 제1 전극 및 상기 제2 도전형 반도체층 상에 제2 전극을 포함하는 발광 소자.
  10. 제 1항에 있어서,
    상기 제2 도전형 반도체층 상에 전도성 지지부재를 포함하고, 상기 제1 도전형 반도체층 아래에 제3 전극을 포함하는 발광 소자.
  11. 제1 도전형 반도체층을 형성하는 단계;
    상기 제1 도전형 반도체층 상에 적어도 하나의 장벽층 및 적어도 하나의 양자우물층을 교번하여 적층하여 활성층을 형성하는 단계; 및
    상기 활성층 상에 제2 도전형 반도체층을 형성하는 단계를 포함하며,
    적어도 하나의 상기 양자우물층은 복수의 서브장벽층 및 복수의 서브양자우물층을 포함하도록 형성되는 발광 소자 제조방법.
  12. 제 11항에 있어서,
    상기 활성층은 유기금속 화학 증착법(MOCVD)을 사용하는 경우, 챔버에 트리메틸 갈륨 가스(TMGa), 트리메틸 인듐 가스(TMIn), 암모니아 가스(NH3), 질소 가스(N2) 중 적어도 어느 하나를 주입하여 형성되는 발광 소자 제조방법.
  13. 제 12항에 있어서,
    상기 복수의 서브양자우물층은 적층 순서에 따라 상기 챔버에 주입되는 상기 트리메틸 인듐 가스(TMIn)의 양을 달리하여 형성된 발광 소자 제조방법.
  14. 제 13항에 있어서,
    상기 복수의 서브양자우물층의 적층 순서에 따라 상기 챔버에 주입되는 상기 트리메틸 인듐 가스(TMIn)의 양을 점차적으로 감소시키는 발광 소자 제조방법.
  15. 제 11항에 있어서,
    상기 복수의 서브장벽층은 Inx1Ga1 -x1N (0≤x1<0.1)을 포함하도록 형성하고, 상기 복수의 서브양자우물층은 Inx2Ga1 -x2N (0.1≤x2<1)을 포함하도록 형성하는 발광 소자 제조방법.
  16. 제 11항에 있어서,
    상기 복수의 서브장벽층 각각의 두께는 1Å 내지 2Å을 가지도록 형성되고, 상기 복수의 서브양자우물층 각각의 두께는 0.5Å 내지 1.5Å을 가지도록 형성되는 발광 소자 제조방법.
  17. 제 11항에 있어서,
    상기 복수의 서브장벽층 및 상기 복수의 서브양자우물층은 5주기 내지 15주기 반복하여 적층되는 발광 소자 제조방법.
  18. 몸체부;
    상기 몸체부에 설치되는 제1 리드전극 및 제2 리드전극;
    상기 몸체부 상에 설치되어 상기 제1 리드전극 및 제2 리드전극에 전기적으로 연결되는 발광 소자; 및
    상기 발광 소자를 포위하는 몰딩부재를 포함하며,
    상기 발광 소자는 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 적층된 적어도 하나의 장벽층과 적어도 하나의 양자우물층을 포함하는 활성층과, 상기 활성층 상에 제2 도전형 반도체층을 포함하며, 상기 적어도 하나의 양자우물층은 복수의 서브장벽층과 상기 서브장벽층의 밴드갭보다 낮은 밴드갭을 갖는 복수의 서브양자우물층을 포함하는 발광 소자 패키지.
KR1020090129335A 2009-12-22 2009-12-22 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법 KR101646255B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090129335A KR101646255B1 (ko) 2009-12-22 2009-12-22 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
US12/883,314 US8558215B2 (en) 2009-12-22 2010-09-16 Light emitting device, light emitting device package, method of manufacturing light emitting device and lighting system
EP10179029.3A EP2339652A3 (en) 2009-12-22 2010-09-23 Light emitting device, light emitting device package, method of manufacturing light emitting device and lighting system
CN2010102926711A CN102104095A (zh) 2009-12-22 2010-09-25 发光器件、发光器件封装、制造发光器件的方法和照明系统
JP2010277130A JP2011135072A (ja) 2009-12-22 2010-12-13 発光素子、発光素子パッケージ及び照明システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090129335A KR101646255B1 (ko) 2009-12-22 2009-12-22 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법

Publications (2)

Publication Number Publication Date
KR20110072424A true KR20110072424A (ko) 2011-06-29
KR101646255B1 KR101646255B1 (ko) 2016-08-05

Family

ID=43242100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090129335A KR101646255B1 (ko) 2009-12-22 2009-12-22 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법

Country Status (5)

Country Link
US (1) US8558215B2 (ko)
EP (1) EP2339652A3 (ko)
JP (1) JP2011135072A (ko)
KR (1) KR101646255B1 (ko)
CN (1) CN102104095A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170048725A (ko) * 2015-10-27 2017-05-10 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
KR20170109904A (ko) * 2016-03-22 2017-10-10 엘지이노텍 주식회사 발광소자 및 조명장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101007087B1 (ko) * 2009-10-26 2011-01-10 엘지이노텍 주식회사 발광소자 및 그 제조방법
CN102738337B (zh) * 2011-04-08 2015-02-04 展晶科技(深圳)有限公司 发光二极管及其制造方法
KR20120129029A (ko) * 2011-05-18 2012-11-28 엘지이노텍 주식회사 발광 소자
KR101836122B1 (ko) * 2011-08-24 2018-04-19 엘지이노텍 주식회사 발광소자
EP2839520B1 (en) * 2012-04-16 2018-04-11 Sensor Electronic Technology Inc. Non-uniform multiple quantum well structure
CN103426985B (zh) * 2012-05-25 2016-10-12 徐亦敏 发光二极管
JP6312412B2 (ja) * 2013-12-04 2018-04-18 シャープ株式会社 窒化物半導体発光装置
KR101651923B1 (ko) * 2014-12-31 2016-08-29 최운용 고전압 구동 발광소자 및 그 제조 방법
JP7242349B2 (ja) * 2019-03-06 2023-03-20 キヤノン株式会社 発光サイリスタ、発光サイリスタアレイ、露光ヘッド、および画像形成装置
CN114203870B (zh) * 2021-12-13 2023-03-31 聚灿光电科技（宿迁）有限公司 一种led外延结构及其制备方法和应用
WO2024080464A1 (ko) * 2022-10-14 2024-04-18 서울반도체주식회사 발광 소자, 발광 패키지 및 이를 포함하는 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998925A (en) * 1996-07-29 1999-12-07 Nichia Kagaku Kogyo Kabushiki Kaisha Light emitting device having a nitride compound semiconductor and a phosphor containing a garnet fluorescent material
KR20070071905A (ko) * 2005-12-30 2007-07-04 (주)더리즈 질화갈륨계 발광 소자의 제조 방법
KR100753518B1 (ko) * 2006-05-23 2007-08-31 엘지전자 주식회사 질화물계 발광 소자
JP2008252096A (ja) * 2007-03-29 2008-10-16 Seoul Opto Devices Co Ltd 超格子構造のウェル層及び／又は超格子構造のバリア層を有する発光ダイオード

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065271A (ja) 1996-08-13 1998-03-06 Toshiba Corp 窒化ガリウム系半導体光発光素子
JPH10289877A (ja) 1997-04-15 1998-10-27 Hitachi Ltd 化合物半導体の形成方法及び半導体装置
JPH1174621A (ja) 1997-08-29 1999-03-16 Toshiba Corp 窒化物系半導体発光素子
JP4119158B2 (ja) * 2002-04-23 2008-07-16 三菱電機株式会社 傾斜状多重量子バリアを用いた半導体発光素子
JP4285949B2 (ja) 2002-06-27 2009-06-24 シャープ株式会社 窒化物半導体発光素子
KR20040044701A (ko) 2002-11-21 2004-05-31 삼성전기주식회사 발광소자 패키지 및 그 제조방법
JP4047150B2 (ja) 2002-11-28 2008-02-13 ローム株式会社 半導体発光素子
WO2005020396A1 (ja) 2003-08-26 2005-03-03 Sony Corporation ＧａＮ系ＩＩＩ−Ｖ族化合物半導体発光素子及びその製造方法
KR100703096B1 (ko) * 2005-10-17 2007-04-06 삼성전기주식회사 질화물 반도체 발광 소자
CN101055906A (zh) 2006-04-11 2007-10-17 汉光科技股份有限公司 高亮度发光二极管及其制造方法
KR101252556B1 (ko) * 2006-07-26 2013-04-08 엘지이노텍 주식회사 질화물계 발광 소자
KR101262854B1 (ko) 2006-10-13 2013-05-09 엘지이노텍 주식회사 질화물계 발광 소자
JP5349849B2 (ja) 2007-06-12 2013-11-20 ソウル オプト デバイス カンパニー リミテッド 多重量子ウェル構造の活性領域を有する発光ダイオード
KR101459752B1 (ko) * 2007-06-22 2014-11-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101360964B1 (ko) 2007-07-24 2014-02-11 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
US20090050875A1 (en) 2007-08-20 2009-02-26 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light emitting device
KR100910476B1 (ko) 2007-08-20 2009-08-04 삼성전기주식회사 초격자구조의 활성층을 갖는 질화물 반도체 소자
KR100925062B1 (ko) 2007-11-23 2009-11-03 삼성전기주식회사 4원계 질화물 반도체 발광 소자 및 그 제조 방법
KR20090117538A (ko) 2008-05-09 2009-11-12 삼성전기주식회사 질화물 반도체 발광소자
TWI389344B (zh) * 2008-08-25 2013-03-11 Epistar Corp 光電元件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998925A (en) * 1996-07-29 1999-12-07 Nichia Kagaku Kogyo Kabushiki Kaisha Light emitting device having a nitride compound semiconductor and a phosphor containing a garnet fluorescent material
KR20070071905A (ko) * 2005-12-30 2007-07-04 (주)더리즈 질화갈륨계 발광 소자의 제조 방법
KR100753518B1 (ko) * 2006-05-23 2007-08-31 엘지전자 주식회사 질화물계 발광 소자
JP2008252096A (ja) * 2007-03-29 2008-10-16 Seoul Opto Devices Co Ltd 超格子構造のウェル層及び／又は超格子構造のバリア層を有する発光ダイオード

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170048725A (ko) * 2015-10-27 2017-05-10 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
KR20170109904A (ko) * 2016-03-22 2017-10-10 엘지이노텍 주식회사 발광소자 및 조명장치

Also Published As

Publication number Publication date
EP2339652A2 (en) 2011-06-29
EP2339652A3 (en) 2015-01-07
JP2011135072A (ja) 2011-07-07
US20110147700A1 (en) 2011-06-23
KR101646255B1 (ko) 2016-08-05
CN102104095A (zh) 2011-06-22
US8558215B2 (en) 2013-10-15

Similar Documents

Publication Publication Date Title
KR101646255B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101007136B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
EP2722897B1 (en) Light emitting device
KR101110937B1 (ko) 질화물 반도체 발광소자
KR101114782B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101007139B1 (ko) 발광소자 및 그 제조방법
KR101039988B1 (ko) 발광 소자 및 그 제조방법
KR20110107666A (ko) 발광 다이오드 및 이를 포함하는 발광 소자 패키지
KR20110062128A (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101154750B1 (ko) 발광소자 및 그 제조방법
KR20120005756A (ko) 발광소자
KR20110042560A (ko) 발광소자, 발광소자 제조방법 및 발광소자 패키지
US9166100B2 (en) Light emitting device
KR20120138275A (ko) 발광소자
KR20140013249A (ko) 자외선 발광 소자 및 발광 소자 패키지
KR20170093614A (ko) 발광소자 및 조명시스템
KR102397266B1 (ko) 발광소자 및 조명장치
KR102199997B1 (ko) 발광소자 및 발광 소자 패키지
KR20180051848A (ko) 반도체 소자
JP6948494B2 (ja) 紫外線発光素子及び発光素子パッケージ
KR102014172B1 (ko) 자외선 발광 소자 및 발광 소자 패키지
KR102353844B1 (ko) 자외선 발광소자 및 발광소자 패키지
KR102376672B1 (ko) 발광소자 및 발광소자 패키지
KR102322696B1 (ko) 자외선 발광소자 및 발광소자 패키지
KR102302855B1 (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 4