CN114203870B - 一种led外延结构及其制备方法和应用 - Google Patents

一种led外延结构及其制备方法和应用 Download PDF

Info

Publication number
CN114203870B
CN114203870B CN202111520260.8A CN202111520260A CN114203870B CN 114203870 B CN114203870 B CN 114203870B CN 202111520260 A CN202111520260 A CN 202111520260A CN 114203870 B CN114203870 B CN 114203870B
Authority
CN
China
Prior art keywords
layer
thickness
angstroms
algan
quantum well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111520260.8A
Other languages
English (en)
Other versions
CN114203870A (zh
Inventor
黎国昌
徐志军
江汉
程虎
徐洋洋
王文君
苑树伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Focus Lightings Technology Suqian Co ltd
Original Assignee
Focus Lightings Technology Suqian Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Focus Lightings Technology Suqian Co ltd filed Critical Focus Lightings Technology Suqian Co ltd
Priority to CN202111520260.8A priority Critical patent/CN114203870B/zh
Priority to PCT/CN2022/076489 priority patent/WO2023108882A1/zh
Priority to US17/790,829 priority patent/US20240170606A1/en
Publication of CN114203870A publication Critical patent/CN114203870A/zh
Application granted granted Critical
Publication of CN114203870B publication Critical patent/CN114203870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本申请示出一种LED外延结构及其制备方法和应用。LED外延结构包括:第一多量子阱发光层和第二多量子阱发光层；其中，第一多量子阱发光层的第一shoes层厚度设置为5埃至20埃；第一well层厚度设置为25埃至40埃，In组分设置为0％至3％；第一cap层厚度设置为5埃至20埃；第一Barrier层厚度设置为50至150埃，Si掺杂浓度设置为1e17至1e18，Al组分设置为10至20％；第二多量子阱发光层的第二shoes层厚度设置为5埃至20埃；第二well层厚度设置为25埃至40埃，In组分设置为4％至6％；第二cap层厚度设置为5埃至20埃；第二Barrier层厚度设置为50埃至150埃，Si掺杂浓度设置为1e17至1e18，Al组分设置为10％至20％。本申请示出的技术方案，能够解决365nm～375nm波段LED会发黄光的问题。

Description

一种LED外延结构及其制备方法和应用
技术领域
本申请涉及发光二极管(Light-emitting diode，LED)芯片外延生长技术领域，具体涉及一种LED外延结构及其制备方法和应用。
背景技术
UVA波段是紫外线波长划分的一部分，波长为320～420nm，代表波长为365nm～370nm，380nm～395nm，每个波段的紫外线具有独特性，如365nm波长时的灭蚊灯，在该波段的应用是其他波段无法代替的。UVA波段的LED是用电致发光的，采用电光直接转换的形式，能量转换损失少，待机时电力消耗几乎为零，因此，现有的UVALED具有非常大的市场前景与商业价值。
现有技术中，UVALED在其外延结构进行外延生长时，外延结构的中的氮化镓长晶时会产生缺陷，同时，长晶过程中由于碳、氧等杂质的掺入，会形成深能级发光，即，在使用波长为365nm的LED时，人眼看到的LED发光为黄光而并非紫光。
发明内容
本申请提供一种LED外延结构，能够解决365nm～375nm波段LED会发黄光的问题。
第一方面，本申请示出一种LED外延结构，包括:发光层，发光层包括：第一多量子阱发光层和第二多量子阱发光层；第二多量子阱发光层紧邻第一多量子阱发光层设置或者第二多量子阱发光层设置于第一多量子阱发光层中间；其中，第一多量子阱发光层包括由下至上依次外延生长的第一shoes层、第一well层、第一cap层以及第一Barrier层；其中，第一shoes层厚度设置为5埃至20埃；第一well层厚度设置为25埃至40埃，In组分设置为0％至3％；第一cap层厚度设置为5埃至20埃；第一Barrier层厚度设置为50至150埃，Si掺杂浓度设置为1e17至1e18，Al组分设置为10至20％；第二多量子阱发光层包括由下至上依次外延生长的第二shoes层、第二well层、第二cap层以及第二Barrier层；其中，所述第二shoes层厚度设置为5埃至20埃；第二well层厚度设置为25埃至40埃，In组分设置为4％至6％；第二cap层厚度设置为5埃至20埃；第二Barrier层厚度设置为50埃至150埃，Si掺杂浓度设置为1e17至1e18，Al组分设置为10％至20％。采用本实施例示出的技术方案，通过对发光层进行适当的组分配比以及适当的厚度设置，能够使采用本申请示出的发光层的LED外延结构发出的光为紫光而并非黄光，同时降低LED电压，提升老化性能。
在一些实施例中，第二多量子阱发光层紧邻所述第一多量子阱发光层上表面设置或者第二多量子阱发光层紧邻所述第一多量子阱发光层下表面设置。采用本申请示出的实施方式，为发光层在具体设置中提供更多的设置方式。
在一些实施例中，所述第一多量子阱发光层厚度为：500埃至1500埃，Si掺杂浓度为1e17至1e18，Al组分设置为10％至20％，In组分设置为0％至3％；所述第二多量子阱发光层厚度为100埃至500埃，Si掺杂浓度为1e17至1e18，Al组分为10％至20％，In组分为4％至6％；
其中，所述第一shoes层厚度为5埃至20埃；所述第一well层厚度为25埃至40埃，In组分为0％至3％；所述第一cap层厚度为5埃至20埃；所述第一Barrier层厚度为50埃至150埃，Si掺杂浓度为1e17至1e18，Al组分为10％至20％；
所述第二shoes层厚度为5埃至20埃；所述第二well层厚度为25埃至40埃，In组分为4％至6％；所述第二cap层厚度为5埃至20埃；所述第二Barrier层厚度为50埃至150埃，Si掺杂浓度为1e17至1e18，Al组分为10％至20％。采用本申请示出的实施方式能够保证在该组分配比下的LED结构能够在365nm～375nm波段处发紫光。
在一些实施例中，所述LED外延结构还包括：衬底层、u-GaN层、n-GaN层、n型高铝组分AlGaN层、n型AlGaN/GaN超晶格层、undoped GaN层、n型高掺杂AlGaN层、n型低掺杂AlGaN层、应力缓冲层、电子阻挡层、p-AlGaN层、HP层、以及金属接触层；
其中，所述衬底层、u-GaN层、n-GaN层、n型高铝组分AlGaN层、n型AlGaN/GaN超晶格层、undoped GaN层、n型高掺杂AlGaN层、n型低掺杂AlGaN层、应力缓冲层、发光层、电子阻挡层、p-AlGaN层、HP层、以及金属接触层为自衬底层开始由下至上依次外延生长的LED外延结构。采用本申请示出的实施方式，能够保证LED外延结构的适配性。
在一些实施例中，所述u-GaN层厚度为2微米至3微米；所述n-GaN层厚度为1微米至2微米，Si掺杂浓度为1e18至1e19；所述n型高铝组分AlGaN层厚度为200微米至400微米，Si掺杂浓度为1e18至1e19，Al组分为20～40％；所述n型AlGaN/GaN超晶格层厚度为1微米至2微米，Si掺杂浓度为5e18至1e19，Al组分为10％至15％；所述undoped GaN层厚度为50纳米至150纳米；所述n型高掺杂AlGaN层厚度为1微米至2微米，Si掺杂浓度为1e19至3e19，Al组分为10％至20％；所述n型低掺杂AlGaN层厚度为100纳米至300纳米，Si掺杂浓度为1e17至3e18，Al组分为10％至20％；所述应力缓冲层厚度为50纳米至200纳米，Si掺杂浓度为1e17至1e18，Al组分为10％至20％；所述电子阻挡层厚度为10埃至20埃；所述p-AlGaN层厚度为100埃至500埃，Mg掺杂浓度为1e19至5e19，Al组分20％至40％；所述HP层厚度为100埃至500埃，Mg掺杂浓度为1e19至5e19，Al组分10％～20％；所述金属接触层厚度为10埃至50埃，Mg掺杂浓度为5e20至2e21。采用本申请示出的实施方式，能够保证该组分配比下，LED外延结构的适配性。
在一些实施例中，所述衬底层包括：硅衬底、SiC衬底、GaN衬底、蓝宝石衬底、钽铝酸锶镧(LSAT)衬底以及LiGaO2(镓酸锂)衬底的至少一种。采用本申请示出的实施方式，能够采用多种材料制备衬底层。
第二方面，本申请示出一种LED外延结构的制备方法，其特征在于，所述方法包括:制备衬底层；在所述衬底层上依次外延生长u-GaN层、n-GaN层、n型高铝组分AlGaN层、n型AlGaN/GaN超晶格层、undoped GaN层、n型高掺杂AlGaN层、n型低掺杂AlGaN层、应力缓冲层、电子阻挡层、p-AlGaN层、HP层、以及金属接触层；其中，所述衬底层、u-GaN层、n-GaN层、n型高铝组分AlGaN层、n型AlGaN/GaN超晶格层、undoped GaN层、n型高掺杂AlGaN层、n型低掺杂AlGaN层、应力缓冲层、发光层、电子阻挡层、p-AlGaN层、HP层、以及金属接触层；其中，所述发光层包括：第一多量子阱发光层和第二多量子阱发光层；所述第二多量子阱发光层紧邻所述第一多量子阱发光层设置或者所述第二多量子阱发光层设置于所述第一多量子阱发光层中间；其中，所述第一多量子阱发光层包括由下至上依次外延生长的第一shoes层、第一well层、第一cap层以及第一Barrier层；其中，所述第一shoes层厚度设置为5埃至20埃；第一well层厚度设置为25埃至40埃，In组分设置为0％至3％；第一cap层厚度设置为5埃至20埃；第一Barrier层厚度设置为50至150埃，Si掺杂浓度设置为1e17至1e18，Al组分设置为10至20％；所述第二多量子阱发光层包括由下至上依次外延生长的第二shoes层、第二well层、第二cap层以及第二Barrier层；其中，所述第二shoes层厚度设置为5埃至20埃；第二well层厚度设置为25埃至40埃，In组分设置为4％至6％；第二cap层厚度设置为5埃至20埃；第二Barrier层厚度设置为50埃至150埃，Si掺杂浓度设置为1e17至1e18，Al组分设置为10％至20％；所述第一多量子阱发光层设置为生长4至8个循环周期达到厚度为500埃至1500埃，且单个循环周期的厚度为100埃至180埃，在温度为800℃至950℃下制备；所述第二多量子阱发光层设置为生长1至2个循环周期达到厚度为100埃至500埃，且单个循环周期的厚度为100埃至180埃，在温度为800℃至950℃下制备；所述第一shoes层在温度为800℃至900℃下制备；所述第一well层在温度为800℃至900℃下制备；所述第一cap层在温度为800℃至900℃下制备；所述第一Barrier层在温度为850℃至950℃下制备；所述第二shoes层在温度为800℃至9900℃下制备；所述第二well层在温度为800℃至900℃下制备；所述第二cap层在温度为800℃至900℃下制备；所述第二Barrier层在温度为850℃至950℃下制备。采用本申请示出的制备方式，能够保证该制备方式的制备的外延结构，能够解决365nm～375nm波段LED会发黄光的问题。
第三方面，本申请还提供一种LED外延结构在365纳米～375纳米波段的应用，其中，LED外延结构如上述实施例中任一所述。
在一些实施例中，LED外延结构在365纳米～375纳米波段发光颜色为紫色。
以上技术方案中，本申请通过示出了一种新型的发光层的结构设计，并示出了与之匹配的外延结构，能够有效解决现有的发光波长为365nm～375nm的LED会发黄光的问题，同时，本申请示出的LED外延结构能够降低LED电压，提升老化性能。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了根据一些实施例的第一多量子阱发光层结构示意图；
图2示出了根据一些实施例的第二多量子阱发光层结构示意图；
图3示出了根据一些实施例的一种发光层结构示意图；
图4示出了根据一些实施例中一种LED外延结构及其制备方法示意图。
具体实施方式
为使本申请的目的、实施方式和优点更加清楚，下面将结合本申请示例性实施例中的附图，对本申请示例性实施方式进行清楚、完整地描述，显然，所描述的示例性实施例仅是本申请一部分实施例，而不是全部的实施例。
基于本申请描述的示例性实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请所附权利要求保护的范围。此外，虽然本申请中公开内容按照示范性一个或几个实例来介绍，但应理解，可以就这些公开内容的各个方面也可以单独构成一个完整实施方式。需要说明的是，本申请中对于术语的简要说明，仅是为了方便理解接下来描述的实施方式，而不是意图限定本申请的实施方式。除非另有说明，这些术语应当按照其普通和通常的含义理解。
应当理解，本申请中说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，例如能够根据本申请实施例图示或描述中给出那些以外的顺序实施。
图1为本申请实施例示出的一种第一多量子阱发光层结构示意图。图2为本申请示出的一种第二多量子阱发光层结构示意图。参阅图1及图2，本申请提供一种LED外延结构，包括:发光层，发光层包括：第一多量子阱发光层和第二多量子阱发光层；所述第二多量子阱发光层紧邻所述第一多量子阱发光层设置或者所述第二多量子阱发光层设置于所述第一多量子阱发光层中间；
其中，所述第一多量子阱发光层包括由下至上依次外延生长的第一shoes层、第一well层、第一cap层以及第一Barrier层；其中，所述第一shoes层厚度设置为5埃至20埃；第一well层厚度设置为25埃至40埃，In组分设置为0％至3％；第一cap层厚度设置为5埃至20埃；第一Barrier层厚度设置为50至150埃，Si掺杂浓度设置为1e17至1e18，Al组分设置为10至20％；
所述第二多量子阱发光层包括由下至上依次外延生长的第二shoes层、第二well层、第二cap层以及第二Barrier层；其中，所述第二shoes层厚度设置为5埃至20埃；第二well层厚度设置为25埃至40埃，In组分设置为4％至6％；第二cap层厚度设置为5埃至20埃；第二Barrier层厚度设置为50埃至150埃，Si掺杂浓度设置为1e17至1e18，Al组分设置为10％至20％。
其中，埃为光波长度和分子直径的常用计量单位，符号为A，
需要说明的是，第一shoes层、第一well层，第一cap层以及第一Barrier层均为本领域惯用的命名方式，发光层为多量子阱(MQW)结构。
采用本实施例示出的技术方案，通过对发光层进行适当的组分配比以及适当的厚度设置，能够使采用本申请示出的发光层的LED外延结构发出的光为紫光而并非黄光，同时，本申请示出的含有较高In组分的InGaN可有效降低LED的串联电压，提升老化性能。
图3为本申请实施例示出的一种发光层结构示意图。在一些实施例中，第二多量子阱发光层紧邻第一多量子阱发光层上表面设置或者第二多量子阱发光层紧邻第一多量子阱发光层下表面设置。
图4为本申请实施例示出的一种LED外延结构及其制备方式示意图。如图4所示，
在一些实施例中，所述第一多量子阱发光层厚度为：500埃至1500埃，Si掺杂浓度为1e17至1e18，Al组分设置为10％至20％，In组分设置为0％至3％；所述第二多量子阱发光层厚度为100埃至500埃，Si掺杂浓度为1e17至1e18，Al组分为10％至20％，In组分为4％至6％；
其中，所述第一shoes层厚度为5埃至20埃；所述第一well层厚度为25埃至40埃，In组分为0％至3％；所述第一cap层厚度为5埃至20埃；所述第一Barrier层厚度为50埃至150埃，Si掺杂浓度为1e17至1e18，Al组分为10％至20％；
所述第二shoes层厚度为5埃至20埃；所述第二well层厚度为25埃至40埃，In组分为4％至6％；所述第二cap层厚度为5埃至20埃；所述第二Barrier层厚度为50埃至150埃，Si掺杂浓度为1e17至1e18，Al组分为10％至20％。
在一些实施例中，所述LED外延结构还包括：衬底层、u-GaN层、n-GaN层、n型高铝组分AlGaN层、n型AlGaN/GaN超晶格层、undoped GaN层、n型高掺杂AlGaN层、n型低掺杂AlGaN层、应力缓冲层、电子阻挡层、p-AlGaN层、HP层、以及金属接触层；
其中，所述衬底层、u-GaN层、n-GaN层、n型高铝组分AlGaN层、n型AlGaN/GaN超晶格层、undoped GaN层、n型高掺杂AlGaN层、n型低掺杂AlGaN层、应力缓冲层、发光层、电子阻挡层、p-AlGaN层、HP层、以及金属接触层为自衬底层开始由下至上依次外延生长的LED外延结构。
需要说明的是，图4中衬底层即为图4中第一层所示Sapphire Substrate层，n型高铝组分AlGaN层即为图4中第四层所示nAlGaN层，n型AlGaN/GaN超晶格层即为图4中第五层所示nAlGaN/nGaN SL层，undoped GaN层即为图4中第六层所示GaN层，n型高掺杂AlGaN层即为图4中第七层所示nAlGaN层，n型低掺杂AlGaN层即为图4第八层所示LD nAlGaN层，应力缓冲层即为图4中第九层所示nAlGaN/nGaN SL层，发光层即为图4中第十层和第十一层所示的MQW-A层以及MQW-B层，MQW-A层即为第一多量子阱发光层，MQW-B层即为第二多量子阱发光层，电子阻挡层即为图4中第十二层所示AIN层，金属接触层即为图4中所示PP层。
在一些实施例中，所述u-GaN层厚度为2微米至3微米；
所述n-GaN层厚度为1微米至2微米，Si掺杂浓度为1e18至1e19；
所述n型高铝组分AlGaN层厚度为200微米至400微米，Si掺杂浓度为1e18至1e19，Al组分为20～40％；
所述n型AlGaN/GaN超晶格层厚度为1微米至2微米，Si掺杂浓度为5e18至1e19，Al组分为10％至15％；
所述undoped GaN层厚度为50纳米至150纳米；
所述n型高掺杂AlGaN层厚度为1微米至2微米，Si掺杂浓度为1e19至3e19，Al组分为10％至20％；
所述n型低掺杂AlGaN层厚度为100纳米至300纳米，Si掺杂浓度为1e17至3e18，Al组分为10％至20％；
所述应力缓冲层厚度为50纳米至200纳米，Si掺杂浓度为1e17至1e18，Al组分为10％至20％；
所述电子阻挡层厚度为10埃至20埃；
所述p-AlGaN层厚度为100埃至500埃，Mg掺杂浓度为1e19至5e19，Al组分20％至40％；
所述HP层厚度为100埃至500埃，Mg掺杂浓度为1e19至5e19，Al组分10％～20％；
所述金属接触层厚度为10埃至50埃，Mg掺杂浓度为5e20至2e21。
在一些实施例中，所述衬底层包括：硅衬底、SiC衬底、GaN衬底、蓝宝石衬底、钽铝酸锶镧(LSAT)衬底以及LiGaO2(镓酸锂)衬底的至少一种。
本申请还示出一种LED外延结构的制备方法，其特征在于，所述方法包括:
制备衬底层；
在所述衬底层上依次外延生长u-GaN层、n-GaN层、n型高铝组分AlGaN层、n型AlGaN/GaN超晶格层、undoped GaN层、n型高掺杂AlGaN层、n型低掺杂AlGaN层、应力缓冲层、电子阻挡层、p-AlGaN层、HP层、以及金属接触层；
其中，所述衬底层、u-GaN层、n-GaN层、n型高铝组分AlGaN层、n型AlGaN/GaN超晶格层、undoped GaN层、n型高掺杂AlGaN层、n型低掺杂AlGaN层、应力缓冲层、发光层、电子阻挡层、p-AlGaN层、HP层、以及金属接触层；
其中，所述发光层包括：第一多量子阱发光层和第二多量子阱发光层；所述第二多量子阱发光层紧邻所述第一多量子阱发光层设置或者所述第二多量子阱发光层设置于所述第一多量子阱发光层中间；
其中，所述第一多量子阱发光层包括由下至上依次外延生长的第一shoes层、第一well层、第一cap层以及第一Barrier层；其中，所述第一shoes层厚度设置为5埃至20埃；第一well层厚度设置为25埃至40埃，In组分设置为0％至3％；第一cap层厚度设置为5埃至20埃；第一Barrier层厚度设置为50至150埃，Si掺杂浓度设置为1e17至1e18，Al组分设置为10至20％；
所述第二多量子阱发光层包括由下至上依次外延生长的第二shoes层、第二well层、第二cap层以及第二Barrier层；其中，所述第二shoes层厚度设置为5埃至20埃；第二well层厚度设置为25埃至40埃，In组分设置为4％至6％；第二cap层厚度设置为5埃至20埃；第二Barrier层厚度设置为50埃至150埃，Si掺杂浓度设置为1e17至1e18，Al组分设置为10％至20％；
所述第一多量子阱发光层设置为生长4至8个循环周期达到厚度为500埃至1500埃，且单个循环周期的厚度为100埃至180埃，在温度为800℃至950℃下制备；
所述第二多量子阱发光层设置为生长1至2个循环周期达到厚度为100埃至500埃，且单个循环周期的厚度为100埃至180埃，在温度为800℃至950℃下制备；
所述第一shoes层在温度为800℃至900℃下制备；所述第一well层在温度为800℃至900℃下制备；所述第一cap层在温度为800℃至900℃下制备；所述第一Barrier层在温度为850℃至950℃下制备；
所述第二shoes层在温度为800℃至9900℃下制备；所述第二well层在温度为800℃至900℃下制备；所述第二cap层在温度为800℃至900℃下制备；所述第二Barrier层在温度为850℃至950℃下制备。
在一些实施例中，所述u-GaN层设置为厚度为2微米至3微米，在温度为1000℃至1100℃下制备；
所述n-GaN层设置为厚度为1微米至2微米，Si掺杂浓度为1e18至1e19，在温度为1050℃至1100℃下制备；
所述n型高铝组分AlGaN层设置为厚度为200微米至400微米，Si掺杂浓度为1e18至1e19，Al组分为20％至40％，在温度为900℃至1050℃下制备；
所述n型AlGaN/GaN超晶格层设置为生长20至80个循环周期，厚度为1微米至2微米，单个循环周期的厚度为10微米至30纳米，Si掺杂浓度为5e18至1e19，Al组分设置为10％至15％，在温度为1050℃至1100℃下制备；
所述undoped GaN层设置为厚度为50纳米至150纳米，在温度为1050℃至1100℃下制备；
所述n型高掺杂AlGaN层设置为厚度为1微米至2微米，Si掺杂浓度为1e19至3e19，Al组分设置为10％至20％，在温度为1050℃至1100℃下制备；
所述n型低掺杂AlGaN层设置为厚度为100纳米至300纳米，Si掺杂浓度为1e17至3e18，Al组分设置为10％至20％，在温度为1050℃至1100℃下制备；
所述应力缓冲层设置为生长3至20个循环周期，厚度为50纳米至200纳米，单个循环周期的厚度为10纳米至20纳米，Si掺杂浓度为1e17至1e18，Al组分设置为10％至20％，在温度为850℃至950℃下制备；
所述电子阻挡层设置为厚度为10埃至20埃，在温度为850℃至950℃下制备；
所述p-AlGaN层设置为厚度为100埃至500埃，Mg掺杂浓度为1e19至5e19，Al组分设置为20％至40％，在温度为900℃至1000℃下制备；
所述HP层设置为厚度为100埃至500埃，Mg掺杂浓度为1e19至5e19，Al组分设置为10％至20％，在温度为900℃至1000℃下制备；
所述金属接触层设置为厚度为10埃至50埃，Mg掺杂浓度为5e20至2e21，在温度为700℃至1000℃下制备。
另一方面，本申请还提供一种LED外延结构在365纳米～375纳米波段的应用。LED外延结构如上述实施例中任一所述。
在一些实施例中，LED外延结构在365纳米～375纳米波段发光颜色为紫色。
应当理解，上述一种LED外延结构在365纳米～375纳米波段的应用的具体实现方式可以参见前述实施例，此处不予赘述。由以上实施例可以看出，本申请示出的LED外延结构，以及LED外延结构在365纳米～375纳米波段的应用，能够有效解决现有的发光波长为365nm～375nm的LED会发黄光的问题，同时，本申请示出的LED外延结构能够降低LED电压，提升老化性能。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
为了方便解释，已经结合具体的实施方式进行了上述说明。但是，上述示例性的讨论不是意图穷尽或者将实施方式限定到上述公开的具体形式。根据上述的教导，可以得到多种修改和变形。上述实施方式的选择和描述是为了更好的解释原理以及实际的应用，从而使得本领域技术人员更好的使用所述实施方式以及适于具体使用考虑的各种不同的变形的实施方式。

Claims (9)

1.一种LED外延结构，其特征在于，包括:发光层，所述发光层包括：第一多量子阱发光层和第二多量子阱发光层；所述第二多量子阱发光层紧邻所述第一多量子阱发光层设置或者所述第二多量子阱发光层设置于所述第一多量子阱发光层中间；
其中，所述第一多量子阱发光层包括由下至上依次外延生长的第一shoes层、第一well层、第一cap层以及第一Barrier层；其中，所述第一shoes层厚度设置为5埃至20埃；第一well层厚度设置为25埃至40埃，In组分设置为0％至3％；第一cap层厚度设置为5埃至20埃；第一Barrier层厚度设置为50至150埃，Si掺杂浓度设置为1e17至1e18，Al组分设置为10至20％；
所述第二多量子阱发光层包括由下至上依次外延生长的第二shoes层、第二well层、第二cap层以及第二Barrier层；其中，所述第二shoes层厚度设置为5埃至20埃；第二well层厚度设置为25埃至40埃，In组分设置为4％至6％；第二cap层厚度设置为5埃至20埃；第二Barrier层厚度设置为50埃至150埃，Si掺杂浓度设置为1e17至1e18，Al组分设置为10％至20％。
2.根据权利要求1所述的LED外延结构，其特征在于，所述第二多量子阱发光层紧邻所述第一多量子阱发光层上表面设置或者第二多量子阱发光层紧邻所述第一多量子阱发光层下表面设置。
3.根据权利要求2所述的LED外延结构，其特征在于，所述LED外延结构还包括：衬底层、u-GaN层、n-GaN层、n型高铝组分AlGaN层、n型AlGaN/GaN超晶格层、undoped GaN层、n型高掺杂AlGaN层、n型低掺杂AlGaN层、应力缓冲层、电子阻挡层、p-AlGaN层、HP层、以及金属接触层；
其中，所述u-GaN层、n-GaN层、n型高铝组分AlGaN层、n型AlGaN/GaN超晶格层、undopedGaN层、n型高掺杂AlGaN层、n型低掺杂AlGaN层、应力缓冲层、发光层、电子阻挡层、p-AlGaN层、HP层、以及金属接触层为自衬底层开始由下至上依次外延生长的LED外延结构。
4.根据权利要求3所述的LED外延结构，其特征在于，所述u-GaN层厚度为2微米至3微米；
所述n-GaN层厚度为1微米至2微米，Si掺杂浓度为1e18至1e19；
所述n型高铝组分AlGaN层厚度为200微米至400微米，Si掺杂浓度为1e18至1e19，Al组分为20～40％；
所述n型AlGaN/GaN超晶格层厚度为1微米至2微米，Si掺杂浓度为5e18至2e19，Al组分为10％至15％；
所述undoped GaN层厚度为50纳米至150纳米；
所述n型高掺杂AlGaN层厚度为1微米至2微米，Si掺杂浓度为1e19至3e19，Al组分为10％至20％；
所述n型低掺杂AlGaN层厚度为100纳米至300纳米，Si掺杂浓度为1e17至3e18，Al组分为10％至20％；
所述应力缓冲层厚度为50纳米至200纳米，Si掺杂浓度为1e17至1e18，Al组分为10％至20％；
所述电子阻挡层厚度为10埃至20埃；
所述p-AlGaN层厚度为100埃至500埃，Mg掺杂浓度为1e19至5e19，Al组分20％至40％；
所述HP层厚度为100埃至500埃，Mg掺杂浓度为1e19至5e19，Al组分10％～20％；
所述金属接触层厚度为10埃至50埃，Mg掺杂浓度为5e20至2e21。
5.根据权利要求4所述的LED外延结构，其特征在于，所述衬底层包括：硅衬底、SiC衬底、GaN衬底、蓝宝石衬底、钽铝酸锶镧(LSAT)衬底以及LiGaO2(镓酸锂)衬底的至少一种。
6.一种LED外延结构的制备方法，其特征在于，所述方法包括:
制备衬底层；
在所述衬底层上依次外延生长u-GaN层、n-GaN层、n型高铝组分AlGaN层、n型AlGaN/GaN超晶格层、undoped GaN层、n型高掺杂AlGaN层、n型低掺杂AlGaN层、应力缓冲层、发光层、电子阻挡层、p-AlGaN层、HP层、以及金属接触层；
其中，所述发光层包括：第一多量子阱发光层和第二多量子阱发光层；所述第二多量子阱发光层紧邻所述第一多量子阱发光层设置或者所述第二多量子阱发光层设置于所述第一多量子阱发光层中间；
其中，所述第一多量子阱发光层包括由下至上依次外延生长的第一shoes层、第一well层、第一cap层以及第一Barrier层；其中，所述第一shoes层厚度设置为5埃至20埃；第一well层厚度设置为25埃至40埃，In组分设置为0％至3％；第一cap层厚度设置为5埃至20埃；第一Barrier层厚度设置为50至150埃，Si掺杂浓度设置为1e17至1e18，Al组分设置为10至20％；
所述第二多量子阱发光层包括由下至上依次外延生长的第二shoes层、第二well层、第二cap层以及第二Barrier层；其中，所述第二shoes层厚度设置为5埃至20埃；第二well层厚度设置为25埃至40埃，In组分设置为4％至6％；第二cap层厚度设置为5埃至20埃；第二Barrier层厚度设置为50埃至150埃，Si掺杂浓度设置为1e17至1e18，Al组分设置为10％至20％；
所述第一多量子阱发光层设置为生长4至8个循环周期达到厚度为500埃至1500埃，且单个循环周期的厚度为100埃至180埃，在温度为800℃至950℃下制备；
所述第二多量子阱发光层设置为生长1至2个循环周期达到厚度为100埃至500埃，且单个循环周期的厚度为100埃至180埃，在温度为800℃至950℃下制备；
所述第一shoes层在温度为800℃至900℃下制备；所述第一well层在温度为800℃至900℃下制备；所述第一cap层在温度为800℃至900℃下制备；所述第一Barrier层在温度为850℃至950℃下制备；
所述第二shoes层在温度为800℃至900℃下制备；所述第二well层在温度为800℃至900℃下制备；所述第二cap层在温度为800℃至900℃下制备；所述第二Barrier层在温度为850℃至950℃下制备。
7.根据权利要求6所述的LED外延结构的制备方法，其特征在于，所述方法还包括：
所述u-GaN层设置为厚度为2微米至3微米，在温度为1000℃至1100℃下制备；
所述n-GaN层设置为厚度为1微米至2微米，Si掺杂浓度为1e18至1e19，在温度为1050℃至1100℃下制备；
所述n型高铝组分AlGaN层设置为厚度为200微米至400微米，Si掺杂浓度为1e18至1e19，Al组分为20％至40％，在温度为900℃至1050℃下制备；
所述n型AlGaN/GaN超晶格层设置为生长20至80个循环周期，厚度为1微米至2微米，单个循环周期的厚度为10微米至30纳米，Si掺杂浓度为5e18至2e19，Al组分设置为10％至15％，在温度为1050℃至1100℃下制备；
所述undoped GaN层设置为厚度为50纳米至150纳米，在温度为1050℃至1100℃下制备；
所述n型高掺杂AlGaN层设置为厚度为1微米至2微米，Si掺杂浓度为1e19至3e19，Al组分设置为10％至20％，在温度为1050℃至1100℃下制备；
所述n型低掺杂AlGaN层设置为厚度为100纳米至300纳米，Si掺杂浓度为1e17至3e18，Al组分设置为10％至20％，在温度为1050℃至1100℃下制备；
所述应力缓冲层设置为生长3至20个循环周期，厚度为50纳米至200纳米，单个循环周期的厚度为10纳米至20纳米，Si掺杂浓度为1e17至1e18，Al组分设置为10％至20％，在温度为850℃至950℃下制备；
所述电子阻挡层设置为厚度为10埃至20埃，在温度为850℃至950℃下制备；
所述p-AlGaN层设置为厚度为100埃至500埃，Mg掺杂浓度为1e19至5e19，Al组分设置为20％至40％，在温度为900℃至1000℃下制备；
所述HP层设置为厚度为100埃至500埃，Mg掺杂浓度为1e19至5e19，Al组分设置为10％至20％，在温度为900℃至1000℃下制备；
所述金属接触层设置为厚度为10埃至50埃，Mg掺杂浓度为5e20至2e21，在温度为700℃至1000℃下制备。
8.一种LED外延结构在365纳米～375纳米波段的应用，其特征在于，所述LED外延结构如权利要求1～5中任一所述。
9.根据权利要求8所述的LED外延结构在365纳米～375纳米波段的应用，其特征在于，所述LED外延结构在365纳米～375纳米波段发光颜色为紫色。
CN202111520260.8A 2021-12-13 2021-12-13 一种led外延结构及其制备方法和应用 Active CN114203870B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111520260.8A CN114203870B (zh) 2021-12-13 2021-12-13 一种led外延结构及其制备方法和应用
PCT/CN2022/076489 WO2023108882A1 (zh) 2021-12-13 2022-02-16 一种led外延结构及其制备方法和应用
US17/790,829 US20240170606A1 (en) 2021-12-13 2022-02-16 LED Epitaxial Structure and Preparation Method and Application Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111520260.8A CN114203870B (zh) 2021-12-13 2021-12-13 一种led外延结构及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN114203870A CN114203870A (zh) 2022-03-18
CN114203870B true CN114203870B (zh) 2023-03-31

Family

ID=80653185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111520260.8A Active CN114203870B (zh) 2021-12-13 2021-12-13 一种led外延结构及其制备方法和应用

Country Status (3)

Country Link
US (1) US20240170606A1 (zh)
CN (1) CN114203870B (zh)
WO (1) WO2023108882A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117410413B (zh) * 2023-12-14 2024-03-08 江西兆驰半导体有限公司 一种led外延片及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101646255B1 (ko) * 2009-12-22 2016-08-05 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
CN103022288B (zh) * 2011-09-27 2017-02-01 比亚迪股份有限公司 一种发光二极管及其制造方法
KR101924372B1 (ko) * 2012-07-23 2018-12-03 엘지이노텍 주식회사 자외선 발광 소자 및 발광 소자 패키지
US9843163B2 (en) * 2014-03-31 2017-12-12 Panasonic Corporation Ultraviolet light emitting element and electrical device using same
CN107946420B (zh) * 2017-09-27 2019-05-14 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN108899398B (zh) * 2018-05-28 2021-02-02 东莞理工学院 一种具有双梯度的量子阱结构的近紫外led制备方法
US20210343897A1 (en) * 2020-05-04 2021-11-04 Raxium, Inc. Light emitting diodes with aluminum-containing layers integrated therein and associated methods
CN111769181B (zh) * 2020-07-10 2021-04-13 湘能华磊光电股份有限公司 一种适用于小间距显示屏的led外延生长方法
CN111834500A (zh) * 2020-07-15 2020-10-27 佛山市国星半导体技术有限公司 一种Mini/micro LED的外延量子阱及其制作方法、外延结构
CN112531081B (zh) * 2020-12-04 2022-03-01 马鞍山杰生半导体有限公司 一种uv led的制备方法及uv led

Also Published As

Publication number Publication date
WO2023108882A1 (zh) 2023-06-22
CN114203870A (zh) 2022-03-18
US20240170606A1 (en) 2024-05-23

Similar Documents

Publication Publication Date Title
CN101488550B (zh) 高In组分多InGaN/GaN量子阱结构的LED的制造方法
KR100688239B1 (ko) 발광소자
USRE40485E1 (en) Semiconductor light-emitting element
KR100574738B1 (ko) 질화물 반도체 소자
US8389975B2 (en) Group III nitride semiconductor light-emitting device
CN101488548B (zh) 一种高In组分多InGaN/GaN量子阱结构的LED
US9035324B2 (en) Light emitting device
US7884351B2 (en) Nitride semiconductor light-emitting device
JP2002176198A (ja) 多波長発光素子
US8723197B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
US20070187697A1 (en) Nitride based MQW light emitting diode having carrier supply layer
JP2005507155A (ja) 量子井戸と超格子とを有するｉｉｉ族窒化物系発光ダイオード構造
JP2011501408A (ja) 蛍光体を含まない赤色及び白色窒化物ベースのｌｅｄの作製
JPWO2003103062A1 (ja) 窒化ガリウム系化合物半導体装置及び製造方法
AU2005322570A1 (en) High efficiency light-emitting diodes
CN101006590A (zh) 具有含铟盖层结构的ⅲ族氮化物基量子阱发光器件结构
JPH0621511A (ja) 半導体発光素子
CN101208809A (zh) 氮化物半导体led及其制造方法
EP3360168A1 (en) III-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE HAVING AMBER-TO-RED LIGHT EMISSION (>600 nm) AND A METHOD FOR MAKING SAME
JP2001028458A (ja) 発光素子
JPH11330552A (ja) 窒化物半導体発光素子及び発光装置
CN114203870B (zh) 一种led外延结构及其制备方法和应用
JP4642801B2 (ja) 窒化物半導体発光素子
JP3724267B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP2001298215A (ja) 発光素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant