KR100721515B1

KR100721515B1 - Ⅰｔｏ층을 갖는 발광다이오드 및 그 제조방법

Info

Publication number: KR100721515B1
Application number: KR1020060002421A
Authority: KR
Inventors: 김종환; 윤여진
Original assignee: 서울옵토디바이스주식회사
Priority date: 2006-01-09
Filing date: 2006-01-09
Publication date: 2007-05-23
Also published as: CN100580963C; CN101305477A

Abstract

본 발명은, 전극층으로 투명의 ITO층을 갖는 발광다이오드 및 그 제조방법에 관한 것이다.

본 발명은, 기판 위에서 연속적으로 형성되는 N형 반도체층, 활성층 및 P형 반도체층을 포함하는 발광다이오드 제조방법을 제공한다. 본 발명에 따른 발광다이오드 제조방법은, (a) P형 반도체층 윗면에 ITO층을 형성하는 단계와; (b) 상기 ITO층에 감광막을 바른 후 건식식각을 수행하여, 상기 ITO층으로부터 소정 깊이의 패드홈을 형성하는 단계와; (c) 상기 ITO층 위에 P형 전극패드를 형성하되, 상기 P형 전극패드가 상기 패드홈 내로 채워져 상기 ITO층의 측면과 접하도록 하는 단계를 포함한다.

발광다이오드, ITO층, 패드홈, 전극패드, 전류단층, 전류확산

Description

ⅠＴＯ층을 갖는 발광다이오드 및 그 제조방법{LIGHT EMITTING DIODE HAVING ITO LAYER AND METHOD FOR MANUFACTURING THE SAME DIODE}

도 1은 본 발명의 실시예에 따른 발광다이오드를 설명하기 위한 단면도.

도 2 내지 도 7은 본 발명의 실시예에 따른 발광다이오드 제조방법을 설명하기 위한 단면도들.

도 8 및 도 9는 본 발명에 따라 건식식각으로 형성된 패드홈과 비교예로서 습식 식각으로 형성된 패드홈의 실제 사진을 도시한 도면들.

<도면의 주요부분에 대한 부호설명>

100: 기판 200: 발광셀

210: 버퍼층 220: N형 반도체층

240: 활성층 260: P형 반도체층

262: 전류차단층 320: ITO층

322: 패드홈 340: P형 전극패드

본 발명은, 전극층으로 투명의 ITO층을 갖는 발광다이오드 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 ITO층에 대한 전류 확산율을 높이는 구조에 의해 휘도 및 발광성능이 크게 향상된 발광다이오드 및 그 제조방법에 관한 것이다.

발광다이오드는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산하도록 구성된다. 일예로, 위와 같은 발광다이오드로는 질화갈륨(GaN)계 발광다이오드가 공지되어 있다. 질화갈륨계 발광다이오드는 사파이어 기판 상에서 GaN계로 이루어진 N형 반도체층, 활성층(또는, 발광층), P형 반도체층이 연속적인 적층구조를 이루는 발광셀을 포함한다.

일반적으로, 전술한 발광셀은 P형 반도체층으로부터 N형 반도체층까지 식각이 이루어져 N형 반도체층의 일부가 외부로 노출되는 구조로 형성되며, 외부로 노출된 N형 반도체층의 윗면과 P형 반도체층의 윗면에는 전류인가를 위한 전극들이 각각 형성된다.

특히, P형 반도체층의 위쪽은 빛이 방출되는 발광 영역을 이루므로 빛의 방출을 저해하지 않는 투명전극층이 요구된다. 이러한 투명전극층으로는 우수한 전기적 특성을 갖는 Ni/Au 전극층이 이용되고 있다. 그러나, Ni/Au 전극층은 우수한 전기적 특성에도 불구하고 가시광선에 대한 투과성이 매우 낮아 발광다이오드의 발광 효율을 떨어뜨리는 문제점을 야기한다.

이에 대해, 종래에는 Ni/Au층 대신에 오믹콘택 형성을 위한 터널구조가 채용된 ITO(인듐 주석 산화물) 층을 P형 반도체층 위의 전극층으로 사용하는 기술이 제안된 바 있다. ITO층은 가시광선에 대한 투과율이 90% 이상으로 매우 우수하다는 장점을 갖는다. 그러나, ITO층은 기존 Ni/Au 층에 비해 전기적인 특성이 떨어진다는 점에서 이에 대한 개선이 요구되고 있다. 특히, 종래의 발광다이오드는 ITO 층과 그 위에 형성되는 전극패드 사이의 전류 특성을 향상시키기 위한 개선이 요구되고 있다.

따라서, 본 발명의 목적은, ITO층에 대한 전극패드의 적층구조 및 적층방식을 개량함으로써, ITO층으로의 전류 확산효율을 높이고, 이에 의해, 휘도 및 발광효율이 크게 향상된 발광다이오드 및 그 제조방법을 제공하는 것이다.

전술한 목적을 달성하기 위해, 본 발명은, 기판 위에서 연속적으로 형성되는 N형 반도체층, 활성층 및 P형 반도체층을 포함하는 발광다이오드 제조방법을 제공한다. 본 발명에 따른 발광다이오드 제조방법은, (a) P형 반도체층 윗면에 ITO층을 형성하는 단계와; (b) 상기 ITO층에 감광막을 바른 후 건식식각을 수행하여, 상기 ITO층으로부터 소정 깊이의 패드홈을 형성하는 단계와; (c) 상기 ITO층 위에 P형 전극패드를 형성하되, 상기 P형 전극패드가 상기 패드홈 내로 채워져 상기 ITO층의 측면과 접하도록 하는 단계를 포함한다.

본 발명의 바람직한 실시예에 따라, 상기 (b) 단계에서는 불활성 가스를 상기 ITO층에 충돌시켜 그 ITO층 일부를 식각하는 건식식각 공정으로 이루어지되, 그 건식식각에 의해 노출된 P형 반도체층 표면에 불활성 가스를 충돌시켜 전류차단층을 더 형성시킨다. 그리고, 상기 (b) 단계 이후에는 N형 전극패드 형성을 위해 N형 반도체층 일부를 노출시키는 메사(mesa)를 형성한다.

본 발명은 기판 위에 연속적으로 형성되는 N형 반도체층, 활성층 및 P형 반도체층을 포함하는 발광다이오드를 제공한다. 본 발명에 따른 발광다이오드는, 상기 P형 반도체층 위에 형성되는 ITO층과; 상기 ITO층으로부터 소정 깊이로 형성되는 패드홈과; 상기 ITO층 위에 형성되는 것으로, 측면이 패드홈 형성으로 노출된 상기 ITO층의 측면과 접해 있는 P형 전극패드를 포함한다.

본 발명의 바람직한 실시예에 따라, 상기 P형 반도체층은, 상기 패드홈 저면에서 상기 P형 전극패드와 접하는 위치에, 전기적 특성이 변화된 전류차단층이 형성된다. 이 때, 상기 전류차단층은 불활성 가스를 이용한 건식식각 과정에서 불활성 가스와의 충돌에 의해 형성되는 것이 바람직하다.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 이하의 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

<실시예>

도 1은 본 발명의 실시예에 따른 발광다이오드를 설명하기 위한 단면도이다. 도시된 바와 같이, 본 실시예에 따른 발광다이오드(1)는 베이스를 이루는 기판(100), 그 위에 형성되는 발광셀(200)을 포함한다. 도시의 편의를 위해, 하나의 발 광셀(200)만이 기판(100) 위에 형성된 것으로 도시되어 있지만, 복수의 발광셀(200)들이 기판 상에 형성될 수 있은 물론이다. 그리고, 상기 발광셀(200)은 이하 설명되는 메사(mesa) 형성에 의해 N형 반도체층(220) 일부가 위쪽으로 노출되는 구조로 이루어진다.

기판(100)은 사파이어 또는 사파이어에 비해 열전도율이 큰 SiC 등과 같은 소재로 이루어질 수 있다. 그리고, 상기 기판(100) 위로는 발광셀(200)이 형성된다. 상기 발광셀(200)은 N형 반도체층(220), 활성층(240), 그리고, P형 반도체층(260)이 연속적으로 적층된 구조를 이룬다. 도시된 바와 같이, 활성층(240)은 전술한 메사 형성에 의해 N형 반도체층(220)의 일부 영역 위에 한정적으로 형성되며, 상기 활성층(240) 위로는 P형 반도체층(260)이 형성된다. 따라서, 상기 N형 반도체층(220)의 상면 일부 영역은 활성층(240)과 접합되어 있으며, 상면의 나머지 일부 영역은 외부로 노출된다.

N형 반도체층(220)은 N형 Al_xIn_yGa₁ _-x- _yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, N형 클래드층을 포함할 수 있다. 또한, P형 반도체층(260)은 P형 Al_xIn_yGa₁ _-x-yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, P형 클래드층을 포함할 수 있다. 상기 N형 반도체층(220)은 실리콘(Si)을 도우핑하여 형성할 수 있으며, P형 반도체층(260)은 아연(Zn) 또는 마그네슘(Mg)을 도우핑하여 형성할 수 있다.

활성층(240)은 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 상기 활성층(240)을 이루는 물질의 종류에 따라 발광셀에서 추출되는 발 광 파장이 결정된다. 상기 활성층(240)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 상기 장벽층과 우물층은 일반식 Al_xIn_yGa₁ _-x- _yN(0≤x,y,x+y≤1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다.

추가로, 기판(100)과 발광셀(200)들 사이에 버퍼층(210)이 개재될 수 있다. 상기 버퍼층(210)은 그 상부에 형성될 반도체층들과 상기 기판(100) 사이의 격자 불일치를 완화하기 위해 사용된다. 또한, 상기 기판(100)이 전도성인 경우, 상기 버퍼층(210)은 기판(100)과 발광셀들(200)을 전기적으로 절연시키기 위해, 절연물질 또는 반절연물질로 형성된다. 상기 버퍼층(210)은 예컨대 AlN, GaN 등의 질화물로 형성될 수 있다. 한편, 상기 기판(100)이 사파이어와 같이 절연성인 경우, 상기 버퍼층(210)은 도전성 물질로 형성될 수 있다. 이 경우, 상기 버퍼층(210)은 발광셀(200)들을 전기적으로 분리시키기 위해 각 발광셀(200)에 대응하여 서로 이격된다.

한편, 전술한 P형 반도체층(260) 및 N형 반도체(220)층 각각에는 발광다이오드(1)에 대한 전류 인가를 위해 전극구조가 각각 형성된다. 특히, P형 반도체층(260) 위의 전극구조는 발광영역과 전기적 특성에 대한 깊은 고려가 요구되며, 이하에서는, 상기 P형 반도체층(260) 위의 전극구조에 대해 구체적으로 설명하기로 한다.

상기 P형 반도체층(260) 상에 전술한 전극구조를 형성하기 위해, 상기 P형 반도체층(260)의 윗면에는 인디움-주석 산화물로 이루어진 ITO층(320)이 형성된다. 이 ITO층은 90% 이상의 높은 가시광선 투과율을 가져 발광다이오드의 발광효율 향상에 기여한다. 이 때, 상기 ITO층(320)이 N형이라는 점에서 P형 반도체층(260)과 사이에 오믹콘택이 잘 형성되지 않을 수 있으나, ITO층(320)과 P형 반도체층(260) 사이에 오믹콘택을 형성하기 위한 터널구조를 채용하면 두 층 사이의 오믹콘택이 잘 형성될 수 있다. 도시되어 있지는 않지만, 상기 터널구조는 P형 반도체층(260)과 ITO층(320) 사이에 인듐(In) 또는 N-형 도펀트를 델타도핑 방식으로 개재하여 형성될 수 있다.

한편, ITO층(320)의 윗면에는 P형 전극패드(340)가 적층 형성된다. 이 때, 상기 P형 전극패드(340)와 ITO층(320)의 적층구조는 이하에서 상세히 설명되는 바와 같이 ITO층(320)의 발광 면적 축소를 최소화하면서도 ITO층(320)과 P형 전극패드(340) 사이의 접촉면적을 확장시키고, 특히, P형 전극패드(340)로부터 ITO층(320)으로의 전류확산 효율을 높이는 구조로 이루어진다.

이러한 적층구조를 위해, ITO층(320)의 윗면, 특히, P형 전극패드(340)가 적층될 자리에는 패드홈(322)이 형성된다. 이 패드홈(322)은 ITO층(320)으로부터 P형 반도체층(260)의 표면까지 이어진다. 그리고, 상기 패드홈(322)에는 예를 들면, 도금 또는 증착방식을 통해 P형 전극패드(340)의 일부가 채워진다. 그리고, 패드홈(322) 내로 채워진 P형 전극패드(340)는 상기 패드홈(322) 형성에 의해 노출된 P형 반도체층(260)의 표면과 접해 있고 측면 측으로는 패드홈(322) 내면, 즉 ITO층(320)의 내측면과 접해 있다.

위와 같은 구조에 의해, 본 실시예에 따른 발광다이오드는 ITO층(320)의 발 광 면적을 크게 줄이지 않으면서 전극패드(340)와 ITO층(320) 사이의 접촉면적을 증가시킬 수 있다. 그리고, P형 전극패드(340)가 ITO층(320)의 윗면과 ITO층(320)의 패드홈(322) 내면에 동시에 접하는 구조에 의해, ITO층(320)의 전류 확산 효율이 높아진다.

더 나아가, P형 반도체층(260)은 전류차단층(262)을 포함한다. 이 전류차단층(262)은 전술한 P형 전극패드(340)와 접하는 P형 반도체층(260)의 제한된 영역에 형성된다. 상기 전류차단층(262)은 전술한 패드홈(322) 형성을 위한 건식식각 중에 그 건식식각에 따른 충격(damage)에 의해 P형 반도체층(260) 일부의 전기적 특성이 변화됨으로써 형성되는 것이다. 그리고, 이 전류차단층(262)은 전극패드(340)와 P형 반도체층(260) 사이의 전류를 차단하는 역할을 하여 ITO층(320)으로 보다 폭 넓은 전류 확산이 가능하도록 해준다.

한편, N형 반도체층(220)의 노출 부분에는 N형 전극패드(440)가 형성된다. N형 전극패드(440)와 P형 전극패드(340)는 전기배선에 의해 전원에 연결되므로 전술한 발광다이오드에 대한 전류인가가 가능하다. 그리고, 그 전류인가에 의해, N형 반도체층(220)과 P형 반도체층(260)으로부터 활성층(240)으로 이동한 전자와 정공이 상기 활성층(240)에서 재결합하여 발광다이오드의 발광이 이루어질 수 있다.

이하, 도 2 내지 도 4를 참조하여 본 발명의 일 실시예에 따른 발광다이오드 제조방법을 설명한다.

도 2를 참조하면, 기판(100) 상에 버퍼층(210)을 형성하고, 상기 버퍼층(210) 상에 N형 반도체층(220), 활성층(240), 그리고, P형 반도체층(260)을 차례로 형성한다. 상기 버퍼층(210) 및 반도체층들(220, 240, 260)은 금속유기 화학기상증착(MOCVD), 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 방법 등을 사용하여 형성될 수 있다. 또한, 상기 반도체층들(220, 240, 260)은 동일한 공정챔버에서 연속적으로 형성될 수 있다.

이 때, 상기 버퍼층(210)은 AlN 또는 반절연 GaN층과 같은 절연성 물질막으로 형성될 수 있으나, 경우에 따라 도전성 물질막, 예컨대 N형 GaN층으로 형성될 수 있다. 즉, 상기 기판(100)이 사파이어와 같은 절연성 기판일 경우, 상기 버퍼층은 도전성 물질막으로 형성될 수 있다.

그 다음, 전술한 P형 반도체층(260) 위에 도 3과 같은 ITO층(320)을 형성하는 공정을 수행한다. 상기 ITO층(320)의 형성 전에 ITO층(320)과 P형 반도체층(260) 사이의 오믹콘택 형성을 위해 대략 5~50Å의 델타토핑층으로 된 터널구조를 형성하는 공정이 수행될 수도 있다.

ITO층(320)이 형성되면, 도 4 내지 도 6에 도시된 것과 같이, P형 전극패드용 패드홈을 형성하는 공정이 수행된다. 본 실시예에서는 패드홈을 먼저 형성하고 그 이후에 N형 반도체층을 노출시키는 메사 형성 공정이 수행되지만, 메사 형성 공정 후에 패드홈 형성 고정을 수행할 수도 있다.

ITO층(320)에 패드홈을 형성하기 위해, 먼저 도 4에 도시된 것과 같이 ITO층(320)위에 감광막(511)을 바르고 패드홈(322)이 형성될 부분을 제외한 나머지 부분의 감광막을 제거하여 식각할 부분을 정의하는 공정이 수행된다. 그 다음, 도 5 및 도 6에 도시된 바와 같이 패드홈(322) 형성을 위한 건식식각 공정이 상기 ITO층 (320)에 대해 수행된다. 본 실시예에서의 건식식각 공정은 불활성 가스(inert gas)인 Ar+ 를 식각 표면에 충돌시켜 물리적으로 ITO층(320)을 떼어내는 방식으로 수행된다. 이 때, 상기 건식식각에 의해 형성되는 패드홈(322)은 그 깊이가 P형 반도체층(260)의 표면에 이르도록 정해진다.

또한, 도 5와 같이 패드홈(322)이 P형 반도체층(260) 표면에 이르도록 ITO층(320)이 식각된 후, 전술한 건식식각 공정을 지속하면, 도 6에 도시된 것과 같은 전류차단층(262)이 P형 반도체층(260) 표면에 형성된다. 이 전류차단층(262)은 전술한 Ar+가 P형 반도체층(260) 표면에 충돌하여 그 충돌된 P형 반도체층(260) 표면 일부의 전기적 성질이 변화되어 형성되는 것이다.

그 다음, N형 전극패드가 형성될 자리를 마련하기 위한 메사 형성 공정이 도 7과 같이 수행된다. 상기 공정은 상기 N형 전극패드가 형성될 자리에 상응하도록 ITO층(320), P형 반도체층(260) 그리고, 활성층(240)을 부분적으로 식각하여 N형 반도체층(220)의 일부를 도 7과 같이 노출시키는 공정으로 이루어진다.

그 다음, 도금 또는 증착방식으로 N형 전극패드(440) 및 P형 전극패드(340)를 형성하는 공정이 수행된다. 도 1에 도시된 바와 같이, N형 전극패드(440) 및 P형 전극패드(340)는 각각 ITO층(320) 위쪽 및 N형 반도체층(220) 위쪽에 형성되며, 그 형성 순서는 제조자에 의해 선택될 수 있는 것으로 본 발명을 한정하지는 않는다.

본 발명의 바람직한 실시예에 따라, 상기 P형 전극패드(340)는 전술한 패드홈(322)에 채워지는 하부와 상기 패드홈(322)을 덮도록 상기 하부보다 큰 크기로 형성된 상부를 포함한다. 상기 P형 전극패드(340)의 하부가 ITO층(320)의 패드홈 내면과 접하고 상기 P형 전극패드(340)의 상부가 ITO층(320)의 윗면에 접함으로써, P형 전극패드(340)와 ITO층(320) 사이의 접촉면적은 크게 확장된다. 그리고, P형 전극패드(340)가 P형 반도체층(260)과 접하되, 그 접하는 부분이 P형 반도체층(260)의 전류차단층(262)에 한정되어 있는데, 이는 ITO층(320)으로의 전류확산 효율을 높이는데 크게 기여한다.

한편, 위에서 설명한 패드홈(322) 형성을 위한 건식식각 공정은, 전류차단층(262)을 형성하는 역할 외에, 패드홈(322) 내측면의 감광막을 확실하게 제거해주는 역할을 한다. 습식 식각 공정이 식각 표면에 다수의 감광막 찌꺼기를 남기는 것과 달리 건식식각 공정은 감광막 찌꺼기를 확실하게 제거해줄 수 있다.

ITO층(320)의 패드홈 내측면에 잔류하는 감광막 찌꺼기는 식각 후의 제거가 매우 어려우며, 감광막 찌꺼기가 잔류된 패드홈(322) 내에 전극패드가 형성될 경우, 그 감광막 찌꺼기는 P형 전극패드(340)로부터 ITO층(320)으로의 정상적인 전류 확산을 막아 발광다이오드의 휘도를 크게 저하시킬 수 있다. 도 8 및 도 9는 각각 건식식각 공정으로 형성된 패드홈과 습식 식각 공정으로 형성된 패드홈을 비교하기 위한 사진도들로서, 도 9와 같이 습식 식각 공정을 통해 형성된 패드홈의 가장자리에 다수의 감광막 찌꺼기가 잔류됨이 확인된 반면, 도 8과 같이 건식식각 공정을 통해 형성된 패드홈 내에는 감광막 찌꺼기가 거의 잔류하지 않음을 확인할 수 있다.

본 발명은, ITO층의 발광면적을 크게 줄이지 않으면서도, P형 전극패드와 ITO층 사이의 접촉면적을 증가시키고 P형 전극패드가 ITO층의 윗면과 ITO층의 패드홈 내측면에 동시에 접하는 구조를 통해 ITO층의 전류 확산 효율 향상에 기여한다.

또한, 본 발명은, 건식식각 방식으로 패드홈을 형성하므로, 그 패드홈 내에 감광막 찌꺼기가 잔류하는 것을 저감 또는 억제할 수 있으며, 이는 패드홈에 채워지는 P형 전극패드와 이와 접하는 ITO층과의 전기 접촉성을 향상시켜 주어 ITO층으로의 전류확산 효율 향상에 기여한다. 게다가, 본 발명은, P형 반도체층의 제한된 영역에 형성된 채 P형 전극패드와 접촉하고 있는 전류차단층에 의해 ITO층으로의 전류 확산 효율을 보다 향상시킬 수 있다.

Claims

기판 위에서 연속적으로 형성되는 N형 반도체층, 활성층 및 P형 반도체층을 포함하는 발광다이오드 제조방법에 있어서,

(a) P형 반도체층 윗면에 ITO층을 형성하는 단계와;

(b) 상기 ITO층에 감광막을 바른 후 상기 ITO층을 두께 방향으로 적어도 일부 제거하는 건식식각을 수행하여, 상기 P형 반도체층 위쪽에 위치하는 패드홈을 형성하는 단계와;

(c) 상기 ITO층 위에 P형 전극패드를 형성하되, 상기 P형 전극패드가 상기 패드홈 내로 채워져 상기 ITO층의 측면과 접하도록 하는 단계를;

포함하는 것을 특징으로 발광다이오드 제조방법.
청구항 1에 있어서, 상기 (b) 단계에서는 불활성 가스를 상기 ITO층에 충돌시켜 그 ITO층 일부를 식각하는 건식식각 공정으로 이루어지되, 그 건식식각에 의해 노출된 P형 반도체층 표면에 불활성 가스를 충돌시켜 전류차단층을 더 형성시키는 것을 특징으로 하는 발광다이오드 제조방법.
청구항 1 또는 청구항 2에 있어서, 상기 (b) 단계 이후에 N형 전극패드 형성을 위해 N형 반도체층 일부를 노출시키는 메사(mesa)를 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드 제조방법.
기판 위에 연속적으로 형성되는 N형 반도체층, 활성층 및 P형 반도체층을 포함하는 발광다이오드에 있어서,

상기 P형 반도체층 위에 형성되는 ITO층과;

상기 ITO층이 두께 방향으로 적어도 일부 제거되어 상기 P형 반도체층 위쪽에 위치되어 형성된 패드홈과;

상기 ITO층 위에 형성되되, 그 측면이 패드홈의 형성으로 노출된 상기 ITO층의 내측면과 접해 있는 P형 전극패드를;

포함하는 것을 특징으로 하는 발광다이오드.
청구항 4에 있어서, 상기 P형 반도체층은, 상기 패드홈의 저면에서 상기 P형 전극패드와 접하는 위치에, 전기적 특성이 변화된 전류차단층이 형성된 것을 특징으로 하는 발광다이오드.
청구항 5에 있어서, 상기 전류차단층은 불활성 가스를 이용한 건식식각 과정에서 불활성 가스와의 충돌에 의해 형성된 것임을 특징으로 하는 발광다이오드.
청구항 4 내지 청구항 6 중 어느 한 항에 있어서, 메사 형성에 의해 노출된 상기 N형 반도체층 위에 형성되는 N형 전극패드를 더 포함하는 것을 특징으로 하는 발광다이오드.