KR101244953B1 - 전류 저지층 구조의 수직형 발광다이오드 소자 및 그 제조방법 - Google Patents

전류 저지층 구조의 수직형 발광다이오드 소자 및 그 제조방법 Download PDF

Info

Publication number
KR101244953B1
KR101244953B1 KR1020110071164A KR20110071164A KR101244953B1 KR 101244953 B1 KR101244953 B1 KR 101244953B1 KR 1020110071164 A KR1020110071164 A KR 1020110071164A KR 20110071164 A KR20110071164 A KR 20110071164A KR 101244953 B1 KR101244953 B1 KR 101244953B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
layer
type
nitride layer
current blocking
Prior art date
Application number
KR1020110071164A
Other languages
English (en)
Other versions
KR20130010396A (ko
Inventor
김동현
배성주
주인찬
최재혁
김경태
신찬수
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Priority to KR1020110071164A priority Critical patent/KR101244953B1/ko
Publication of KR20130010396A publication Critical patent/KR20130010396A/ko
Application granted granted Critical
Publication of KR101244953B1 publication Critical patent/KR101244953B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

본 발명은 수직형 발광다이오드 소자의 n형 전극의 영역에 수직적으로 대응되는 p형 질화갈륨층의 절연성을 p형 전극을 형성한 후 자기정렬 방식으로 선택적으로 증대시켜 전극 특성의 저하를 방지하고, 추가적인 공정 없이 전류 저지층을 형성하는 전류 저지층 구조의 수직형 발광다이오드 및 그 제조방법에 관한 것으로, n형 전극, n형 전극 하면에 형성된 n형 질화갈륨층, n형 질화갈륨층 하면에 형성된 활성층, 활성층 하면에 형성된 p형 질화갈륨층, p형 질화갈륨층에서 n형 전극의 영역과 수직적으로 대응되도록 형성된 전류 저지층, p형 질화갈륨층 하면에 n형 전극의 영역에 수직적으로 대응되는 전류 저지층 영역 이외의 영역에 선택적으로 형성된 p형 전극, p형 전극 하면과 전류 저지층 하면에 형성된 금속층 및 금속층 하면에 형성된 도전성 지지층을 포함하는 전 포함하는 것을 특징으로 한다.

Description

전류 저지층 구조의 수직형 발광다이오드 소자 및 그 제조방법{Fabrication Methods of Vertical Structured Light Emitting Diode with Current Blocking Layer}
본 발명은 발광다이오드 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 수직형 발광다이오드 소자의 n형 전극의 영역에 수직적으로 대응되는 p형 질화갈륨층의 절연성을 p형 전극을 형성한 후 자기정렬 방식으로 선택적으로 증대시켜 전극 특성의 저하를 방지하고, 추가적인 공정 없이 전류 저지층을 형성하는 전류 저지층 구조의 수직형 발광다이오드 및 그 제조방법에 관한 것이다.
LED(Light Emitting Diode)와 같은 반도체 발광 다이오드 소자는 전류를 광으로 변환시키는 고체 전자 소자 중 하나로서, 통상적으로 p형 반도체층과 n형 반도체층 사이에 삽입된 반도체 물질의 활성층을 포함한다. 반도체 발광소자에서 p형 반도체층과 n형 반도체층 양단에 구동 전류를 인가하면, p형 반도체층과 n형 반도체층으로부터 활성층에 전자(Electron) 및 정공(Hole)이 주입된다. 주입된 전자와 정공은 활성층에서 재결합하여 광을 생성한다.
일반적으로 질화갈륨계 LED 소자는 AlxlnyGa(1-x-y)N 조성식(0≤x<1,0≤y<1, 0≤x+y<1)을 갖는 질화물계 3-5족 반도체 화합물로 제조된다. 이 반도체 화합물은 단파장광(자외선 내지 녹색광), 특히 청색광을 발광할 수 있는 소자가 된다. 질화물계 화합물 반도체는 결정 성장을 위한 격자 정합 조건을 만족하는 사파이어(Sapphire) 기판이나 실리콘 카바이드(Silicon Cabide; SiC) 기판 등의 절연성 기판을 이용하여 제조된다. 따라서, 구동 전류 인가를 위해 p형 반도체층 및 n형 반도체층에 연결시키는 2개의 전극이 발광구조물의 상면에 수평으로 배열되는 수평(Planar) 구조를 가진다.
수평형 LED 소자는 기판상에 n형 반도체층, 활성층, p형 반도체층으로 구성된 발광 구조물을 포함한다. 발광 구조물은 메사 식각으로 n형 반도체층의 일부 영역이 노출되는 구조로 이루어진다. 하지만, n형 전극과 p형 전극을 발광구조물의 상면에 수평으로 배열하면 발광면적이 감소되어 휘도가 감소되고, 전류 퍼짐이 원활하지 못해 정전 방전(ElectroStatic Discharge; ESD)에 취약해 신뢰성 문제를 유발한다. 또한, 동일 웨이퍼 상에서 칩의 개수가 감소하여 수율이 저하되는 문제점이 있다. 아울러, 사파이어 기판은 열전도율이 좋지 않기 때문에 고전류 구동시 열 방출이 원활하지 않아, 소자 성능에 제약을 초래하고, 전류 퍼짐이 원활하지 못해 칩 사이즈를 증가시키는데 한계가 있다.
이러한 문제를 해결하기 위하여, 고출력 레이져의 고밀도 에너지를 이용하여 사파이어 기판과 질화물계 화합물 반도체 층 사이의 경계면을 분해하고, 사파이어 기판과 질화물계 화합물 반도체 층 부분을 분리하는 레이져 리프트 오프(Laser lift off) 공법을 이용해 수직 구조의 반도체 발광 소자를 제조한다.
수직형 LED 소자의 경우, 도전성 지지층, 금속층, p형 전극, p형 반도체층, 활성층, n형 반도체층 및 n형 전극으로 이루어져, 수평형 LED 소자에 비해 열 방출효과 및 전류 확산 효과가 뛰어나 고출력 발광다이오드에 주로 사용된다.
한국등록특허 제10-0793337호는 질화물계 반도체 발광소자에 관한 것으로, 더욱 상세하게는 투명전극의 면저항 및 비저항을 감소시키기 위한 기술이다. 이와 같은 일반적인 수평형 LED 소자의 경우 p형 반도체층을 통해서 대부분의 빛이 빠져 나오고 수직형 LED 소자의 경우 n형 반도체층을 통해 대부분의 빛이 빠져 나오는데 수평형 소자의 경우 투명 p형 전극을 사용하여 p형 반도체층을 통해 p형 전극으로 나오는 빛의 광손실을 최소화시키고 있으나 와이어 본딩을 위해 형성되는 금속 본딩 영역의 경우 활성층에서 발생하는 빛이 빠져 나오지 못하고 흡수된다. 수직형 LED 소자의 경우 n형 전극 아래의 활성층에서 발생하는 빛이 외부로 빠져 나오지 못한다. 수평형 LED 소자의 경우 p형 전극 아래의 영역에 전류의 흐름이 집중되고 있으며 p형 전극 아래의 활성층에서 전자와 정공의 발광 재결합에 의해 발생한 빛이 와이어 본딩을 위해 형성된 금속 본딩 영역에 가려 외부로 빠져 나오지 못하고 있으며 전체 발광 영역에서 금속 본딩 영역에 전류가 집중되어 효율 저하가 발생하고 있다. 상기의 문제를 해결하기 위해 금속 본딩 영역 아래의 전류 주입을 억제하기 위해 전류 저지층을 금속 본딩 영역 아래에 형성하는 방법이 제안되고 있다.
등록실용신안공보 제20-0379693호는 수직형의 백색광 발광 다이오드에 관한 것으로, 더욱 상세하게는 수직형 GaN LED 및 광 파장 변환 기판을 조합하여 청색광의 일부를 흡수하고 황색광을 발산하는 광 파장 변환 기판에 관한 것이다. 이런한 구조의 수직형 LED 소자의 경우, n형 전극 아래의 영역에 전류의 흐름이 집중되고 있으며 n 형 전극 아래의 활성층에서 전자와 정공의 발광 재결합에 의해 발생한 빛이 n형 전극에 가려 외부로 빠져 나오지 못하고 있으며 전체 발광 영역에서 n형 전극 아래 영역에 전류가 집중되어 효율 저하가 발생하고 있다. 상기의 문제를 해결하기 위해 n형 전극의 영역에 수직적으로 대응되는 전류 저지층을 형성하는 방법이 제안되고 있다. 대표적으로 n형 전극 영역에 수직으로 대응되는 p형 반도체층에 SiO2, Si3N4 등의 절연층을 형성하거나 p형 질화갈륨층을 선택적인 플라즈마(Plasma) 처리나 이온 임플란트(Ion implant) 공정을 통해 전류 저지층을 구현하는 방법이 제안되고 있다. 절연층을 형성하기 위해 통상적인 PECVD(Plasma Enhanced Chemical Vapor Deposition) 공정을 진행하면 플라즈마에 노출된 p형 질화갈륨층의 전기적 특성의 열화가 일어나며 수직형 LED 제조 공정에서 발광구조물에 절연층이 남아있는 상태에서 레이저 리프트 오프 공정을 통해 기판을 분리하고 후속 공정을 진행하기 때문에 반도체층과 절연체 또는 절연체와 금속층간의 유착, 응력, 변형으로 인해 신뢰성이 저하된다. 또한, 이온 임플란트 공정이나 플라즈마 처리 공정으로 전류 저지층을 형성할 경우 이를 위한 마스크 형성을 위해 추가적인 포토리소그라피 공정이 필요하다. 아울러, p전극 형성을 위한 열처리 공정 중 이온(Ion) 확산에 의한 p형 질화갈륨층의 전기적 특성이 변하는 문제도 발생한다.
본 발명은 위에서 서술한 문제점을 해결하기 위한 것으로, 수직형 발광다이오드 소자의 n형 전극의 영역에 수직적으로 대응되는 p형 질화갈륨층의 절연성을 p형 전극을 형성한 후 자기정렬 방식으로 선택적으로 향상시켜 전극 특성의 저하를 방지하고, 추가적인 공정 없이 전류 저지층을 형성하는 전류 저지층 구조의 수직형 발광다이오드 및 그 제조방법을 제공함을 그 목적으로 한다.
수직형 LED 소자에서 절연층이 발광구조물에 남아있지 않는 상태에서 전류 저지층을 형성함으로 절연체 전류 저지층 패턴을 형성 시 일반적인 PECVD(Plasma Enhanced Chemical Vapor Deposition)공정을 진행할 때 발생하는 플라즈마에 노출된 p형 질화갈륨층의 전기적 특성의 열화와 수직형 LED 제조 공정에서 발광구조물에 절연층이 남아있는 상태에서 레이저 리프트 오프 공정을 통해 기판을 분리하고 후속 공정 진행시 반도체와 절연체 혹은 절연체와 금속층 간의 유착, 응력, 변형으로 인한 신뢰성 저하를 방지함을 목적으로 한다.
나아가, 수직형 발광다이오드의 제조 과정에서 전류 저지층 형성이 p형 전극을 형성한 후 자기정렬 방식으로 이루어짐으로 포토리소그라피 공정 수를 줄여 공정이 단순화된 반도체 발광소자 제조방법을 제공하는 것을 목적으로 한다.
위와 같은 목적을 달성하기 위해 본 발명에 따른 전류 저지층 구조의 수직형 발광다이오드 소자는 n형 전극, n형 전극 하면에 형성된 n형 질화갈륨층, n형 질화갈륨층 하면에 형성된 활성층, 활성층 하면에 형성된 p형 질화갈륨층, p형 질화갈륨층에서 n형 전극의 영역과 수직적으로 대응되도록 형성된 전류 저지층, p형 질화갈륨층 하면에 n형 전극의 영역에 수직적으로 대응되는 전류 저지층 영역 이외의 영역에 선택적으로 형성된 p형 전극, p형 전극 하면과 전류 저지층 하면에 형성된 금속층 및 금속층 하면에 형성된 도전성 지지층을 포함하는 전 포함하는 것을 특징으로 한다.
나아가, 전류 저지층 구조의 수직형 발광다이오드 소자 제조방법은 반도체 기판상에 n형 질화갈륨층, 활성층 및 p형 질화갈륨층을 순차적으로 형성하는 단계, p형 질화갈륨층 상면에 n형 전극의 영역에 수직적으로 대응되는 영역에 p형 질화갈륨층이 노출되도록 p형 전극을 형성하는 단계, p형 전극을 마스크(Mask)로 사용하여 자기 정렬 방식으로 노출된 p형 질화갈륨층의 절연성을 증대시켜 전류저지층으로 기능하게 하는 단계, p형 전극 상면 및 전류 저지층 상면에 금속층을 형성하는 단계, 금속층 상면에 도전성 지지층을 형성하는 단계, 반도체 기판을 분리하는 단계, n형 질화갈륨층 상면에 n형 전극을 형성하는 단계, 소자 영역이외 영역의 질화갈륨층을 제거하는 단계를 포함하는 것을 특징으로 한다.
위에서 상술한 바와 같이 본 발명은 p형 질화갈륨층 상면에 n형 전극의 영역에 수직적으로 대응되는 영역에 p형 질화갈륨층이 노출되도록 p형 전극을 형성하고, p형 전극을 마스크로 사용하여 자기 정렬 방식으로 노출된 p형 질화갈륨층의 절연성을 증대시킴으로 전류 저지층을 구현하기에 절연체를 사용하여 전류저지층을 구현하는 경우 레이저 리프트 오프 등의 후속 공정에서 발생하는 반도체층과 절연체 또는 절연체와 금속층간의 유착, 응력, 변형으로 인한 신뢰성이 저하되는 문제가 발생하지 않는다.
나아가, 기존의 수직형 발광다이오드 소자의 제조방법으로 추가적인 포토리소그라피 공정없이 전류 저지층을 형성하기 때문에 생산 공정의 간소화 및 발광 다이오드 소자의 생산성을 향상시킬 수 있다.
더 나아가, 발광다이오드 소자의 전류 분포의 균일도가 향상됨과 동시에 발광 효율을 개선함으로써, 열 방출효과 및 전류 확산 효과가 뛰어난 고휘도 발광소자를 구현할 수 있다.
도 1은 종래 기술에 따른 수직형 발광다이오드 소자를 설명하는 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 전류 저지층 구조의 수직형 발광다이오드 소자를 설명하는 단면도이다.
도 3은 본 발명의 일 실시 예에 따른 전류 저지층 구조의 수직형 발광다이오드 소자의 제조방법을 설명하는 순서도이다.
도 4는 본 발명의 일 실시 예에 따른 p형 질화갈륨층의 절연성 증대에 따른 전류 주입 억제 특성을 설명하는 그래프이다.
도 5는 본 발명의 일 실시 예에 따른 p형 질화갈륨층의 정공 농도 감소 및 이에 따른 p형 질화갈륨층의 절연성 증대를 보여주는 그래프이다.
이하 첨부된 도면을 참조하여 기술되는 바람직한 실시 예를 통하여 본 발명을 당업자가 용이하게 재현할 수 있도록 상세히 기술하기로 한다.
도 1은 종래 기술에 따른 수직형 발광다이오드를 설명하는 단면도이다. 도시된 바와 같이 종래 기술에 따른 수직형 발광다이오드(Light Emitting Diode; LED) 소자는 n형 전극(101), n형 전극(101) 하면에 형성된 n형 질화갈륨층(102), n형 질화갈륨층(102) 하면에 형성된 활성층(103), 활성층(103) 하면에 형성된 p형 질화갈륨층(104), p형 질화갈륨층(104) 하면에 형성된 p형 전극(105) 및 이 p형 전극(105) 하면에 형성된 금속층(106), 금속층(106) 하면에 형성된 도전성 지지층(107)을 포함하여 이루어진다.
도시된 바와 같이, 수직형 LED 소자의 n형 전극(101), p형 전극(106)은 한 쌍으로 이루어지고, 발광 구조물들이 사이에 위치하도록 발광 구조물의 상하부에 형성된다. 도전성 지지층(107)은 본딩(bonding) 방식이나 전기도금 방식을 통해 p형 전극(106) 하면에 형성된 금속층(106) 하부에 형성된다.
도 2는 본 발명의 일 실시 예에 따른 전류 저지층 구조의 수직형 발광다이오드 소자를 설명하는 단면도이다. 도시된 바와 같이 전류 저지층 구조의 수직형 발광다이오드 소자(200)는
n형 전극(101), n형 전극(101) 하면에 형성된 n형 질화갈륨층(102), n형 질화갈륨층(102) 하면에 형성된 활성층(103), 활성층(103) 하면에 형성된 p형 질화갈륨층(104), p형 질화갈륨층(104)에서 n형 전극(101)의 영역과 수직적으로 대응되도록 형성된 전류 저지층(104b), p형 질화갈륨층(104) 하면에 n형 전극의 영역에 수직적으로 대응되는 전류 저지층 영역(104b) 이외의 영역(104a)에 선택적으로 형성된 p형 전극(105), p형 전극(105) 하면과 전류 저지층 하면에 형성된 금속층(106) 및 금속층(106) 하면에 형성된 도전성 지지층(107)을 포함하는 것을 특징으로 한다.
일 실시 예에 있어서, n형 전극(101)은 n형 질화갈륨층(103)의 상면에 형성되며, Ti, Cr, Al, Mo, Cu, Ni, Ag, Pt, Au, La, In 또는 Se과 같은 도전성 물질 중 어느 하나 또는 하나 이상의 물질을 포함할 수 있다. n형 전극(101)은 열 증착(thermal evaporator), 전자선증착(E-beam evaporator), 스퍼터(RF or DC sputter) 또는 다양한 전극 형성법에 의해 형성 가능하다. 본 발명은 이에 한정되지 않으며, 폴리아세틸렌, 폴리피롤, 폴리아닐린, 폴리티오펜, 탄소나노튜브와 같은 전도성 고분자를 전극 재료로 이용할 수 있다.
일 실시 예에 있어서, n형 질화갈륨층(102), 활성층(103), p형 질화갈륨층(104)은 AlxlnyGa(1-x-y)N 조성식(0≤x<1, 0≤y<1, 0≤x+y<1)을 갖는 반도체 물질로 이루어질 수 있다. 나아가, HVPE(Hybrid Vapor Phase Epitaxy), MBE(Molecular Beam Epitaxy), MOCVD(Metal Organic Chemical Vapor Deposition) 등의 방식에 의해 형성할 수 있다.
n형 질화갈륨층(102)은 n형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, n형 불순물로는 Si, Ge, Se, Te 또는 C 등을 사용하고, 바람직하게는 Si를 주로 사용한다. 또한, p형 질화갈륨층(104)는 p형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, p형 불순물로는 Mg, Zn, Be 등을 사용하고, 바람직하게는 Mg를 주로 사용한다.
일 실시 예에 있어서, 활성층(103)은 n형 질화갈륨층(102) 하면에 형성되며, 광을 생성하여 방출하기 위한 층으로써, 통상 InGaN층을 우물로 하고, GaN층을 벽층으로 하여 다중양자우물(Multi-Quantum Well)을 형성함으로써 이루어진다. 활성층(103)은 하나의 양자우물층 또는 양자우물층이 밴드갭 에너지가 큰 p형 및 n형 재료에서 좁아진 더블헤테로 구조로 구성될 수 있다.
일 실시 예에 있어서, p형 전극(105)은 p형 질화갈륨층(104)의 하면에 n형 전극의 영역에 수직적으로 대응되는 전류 저지층 영역(104b) 이외의 영역에 선택적으로 형성된다. p형 전극(105)은 Pt, Pb, Rh, Ni, Ag, Cu, Au와 같은 도전성 물질 중 어느 하나 또는 하나 이상의 물질을 포함할 수 있으며, 도전성 투명 전극인 ITO, ZnO, SnO, NiO가 사용될 수 있다. p형 전극(105)은 열 증착(thermal evaporator), 전자선증착(E-beam evaporator), 스퍼터(RF or DC sputter) 또는 다양한 전극 형성법에 의해 형성 가능하다.
일 실시 예에 있어서, 전류 저지층(104b)은 상단의 n형 전극(101)의 영역과 수직적으로 대응되도록 p형 질화갈륨층(104)에 p형 전극(105)을 마스크로 사용하여 노출된 p형 질화갈륨층(104)의 절연성을 증대시킴으로 자기정렬 방식으로 형성된다. 전류 저지층(104b)은 CBL(Current Blocking Layer)이라 하며, 전류의 주입 및 이동을 억제하는 층으로 기능한다.
또한, 전류 저지층(104b)은 결정 성장시 형성된 p형 질화갈륨층(104) 위에 후속 공정으로 형성되는 절연물질이 남아있지 않으며, 전류 저지층(104b)은 p형 전극이 형성된 p형 질화갈륨층과 같은 평면상에 존재하는 p형 질화갈륨층의 절연성 증대로 형성된다.
일 실시 예에 있어서, 금속층(106)은 p형 전극(105)의 하면과 전류 저지층(104b)의 하면에 형성되며, Ni, Cr, Ti, Mo, Ag, Au와 같은 도전성 물질 중 어느 하나 또는 하나 이상의 물질을 포함한다. 본 발명은 이에 한정되지 않으며, Al, Cu, W, TiN 등 다양한 금속재를 포함할 수 있다. 금속층(106)은 p형 전극(105)의 하면과 p형 전극(105) 영역 이외의 영역에 형성되어, p형 질화갈륨층(104)과 전기적으로 연결되는 것을 특징으로 한다.
또한, 금속층(106)은 열 증착(Thermal evaporator), 전자선증착(E-beam evaporator), 스퍼터(RF or DC sputter), 전기도금(Electro-plating) 방식 또는 다양한 금속층(106) 형성법에 의해 형성한다.
일 실시 예에 있어서, 도전성 지지층(107)은 금속층(106)의 하면에 형성되며, Al, TiN, Cu, Ni, W, Mo 계열의 금속 또는 금속 합금으로 이루어진다. 또한, 도전성 지지층(107)은 본딩(Bonding) 방식이나 전기도금 방식으로 형성한다. 도전성 지지층은 Al, TiN, Cu, Ni, W, Mo 계열의 금속 또는 금속 합금으로 이루어지거나 Si, GaAs, Ge, SiC 또는 Graphite 기판으로 이루어질 수 있다.
전류 저지층 구조의 수직형 발광다이오드 소자(200)의 제조방법은 도 3에서 설명하는 바와 같다.
도 3은 본 발명의 일 실시 예에 따른 전류 저지층 구조의 수직형 발광다이오드 소자의 제조방법을 설명하는 순서도이다. 도시된 바와 같이 제조방법은 먼저, 반도체 기판상에 n형 질화갈륨층, 활성층 및 p형 질화갈륨층을 순차적으로 형성하는 단계(s101), p형 질화갈륨층 상면에 n형 전극의 영역에 수직적으로 대응되는 영역에 p형 질화갈륨층이 노출되도록 p형 전극을 형성하는 단계(s102), p형 전극을 마스크(Mask)로 사용하여 자기 정렬 방식으로 노출된 p형 질화갈륨층의 절연성을 증대시켜 전류저지층으로 기능하게 하는 단계(s103), p형 전극 상면 및 상기 전류 저지층 상면에 금속층을 형성하는 단계(s104), 금속층 상면에 도전성 지지층을 형성하는 단계(s105), 반도체 기판을 분리하는 단계(s106), n형 질화갈륨층 상면에 n형 전극을 형성하는 단계(s107), 소자 영역이외 영역의 질화갈륨층을 제거하는 단계(s108)를 포함한다. 또한, 반도체 기판을 분리하는 단계(s106) 이후, 소자 영역이외 영역의 질화갈륨층을 제거하는 단계(s107a), n형 질화갈륨층의 상면에 n형 전극을 형성하는 단계(s108a)로 공정 순서가 변경될 수도 있다.
일 실시 예에 있어서,p형 질화갈륨층 상면에 n형 전극의 영역에 수직적으로 대응되는 영역에 p형 질화갈륨층이 노출되도록 p형 전극을 형성하는 단계(s102)는 GaN, AlGaN, InGaN 등으로 이루어진 p형 질화갈륨층의 상면에 Pt, Pd, Rh, Ni, Ag, Cu, Au와 같은 도전성 물질 중 어느 하나 또는 하나 이상의 물질을 포함하는 P형 전극(105)을 형성한다. p형 전극(105)은 전류 저지층(104b)의 형성을 위해 마스크(Mask)로 사용되며, 전류 저지층(104b)이 형성할 수 있도록 p형 질화갈륨층(104)의 상면에 n형 전극의 영역에 수직적으로 대응되는 전류 저지층 영역(104b) 이외의 영역에 선택적으로 형성된다.
일 실시 예에 있어서, 절연체를 제거하여 전류 저지층을 형성하는 단계(s103)는 PECVD 혹은 HDP(High Density Plasma) 방식으로 SiO2, SiN, SiON 등을 형성한 후 열처리 공정을 통해 SiO2등의 절연체와 접합한 p형 질화갈륨층의 절연성을 증가시킨다. 플라즈마 방식을 이용하여 형성된 Si 산화막과 질화막의 경우 수소를 함유하고 있고 열처리 공정에서 Diffusion된 수소가 접합된 p형 질화갈륨층으로 확산되어 절연성이 증대된다. 이후 건식 또는 습식 식각 방식으로 SiO2등의 형성된 절연체를 제거한다.
또 다른 실시예에 있어서, 노출된 p형 질화갈륨층(104b)을 p형 전극을 마스크로 하여 자기정렬 방식으로 절연성을 증대시켜 전류 저지층(104b)으로 기능하도록 하는 단계(s103)는 H, O2, Fluorine 계열 혹은 이들의 혼합가스를 사용하는 플라즈마(Plasma) 처리를 통해 노출된 p형 질화갈륨층의 절연성을 증가시키는 방법을 사용할 수 있다.
상기 실시 예에 따른 전류 저지층 형성 방법은 SiO2 등의 절연체가 구조물에 남지 않게 되어 후속 공정에서 발생할 수 있는 반도체층과 절연체 또는 절연체와 금속층간의 유착, 응력, 변형으로 인한 신뢰성이 저하되는 문제가 발생하지 않고 p형 전극은 플라즈마에 노출되지 않은 p형 질화갈륨층에 형성되기 때문에 p형 전극 특성의 열화를 방지할 수 있다.
또한 기존의 수직형 발광다이오드 소자의 제조방법으로 추가적인 포토리소그라피 공정없이 p형 전극을 마스크로 하여 자기정렬 방식으로 절연성을 증대시킨 전류 저지층전류을 구현하기 때문에 생산 공정의 간소화 및 발광 다이오드 소자의 생산성을 향상시킬 수 있다.
일 실시 예에 있어서, p형 전극 상면 및 상기 전류 저지층 상면에 금속층을 형성하는 단계(s104)는 Ni, Cr, Ti, Mo, Ag, Au, Pt와 같은 도전성 물질 중 어느 하나 또는 하나 이상의 물질을 포함하는 금속층(106)을 형성한다. 본 발명은 이에 한정되지 않으며, Al, Cu, W, TiN 등 다양한 금속재를 포함할 수 있다.
금속층(106)의 형성은 열 증착(Thermal evaporator), 전자선증착(E-beam evaporator), 스퍼터(RF or DC sputter), 전기도금(Electro-plating) 또는 다양한 금속층(106) 형성법에 의해 형성한다.
금속층(106)을 전기도금(Electro-plating) 방식으로 형성할 경우 씨드 금속(Seed metal)으로 이루어지고, 본딩(Bonding) 방식으로 형성할 경우, 베리어 메탈(Barrier metal)과 본딩 메탈(Bonding Metal)로 이루어진다. 본 발명은 이에 한정되지 않으며, 다양한 금속재 또는 금속 합금으로 이루어질 수 있다.
일 실시 예에 있어서, 금속층 상면에 도전성 지지층을 부착하고, 반도체 기판을 분리하는 단계(s105)는 레이져 리프트 오프(Laser lift-off) 기술 또는 다른 기계적 방법이나 화학적 방법으로 기판을 분리한다.
일 실시 예에 있어서, 반도체 기판을 분리하는 단계(s106)는 레이져 리프트 오프(Laser lift-off) 기술 또는 다른 기계적 방법이나 화학적 방법으로 기판을 분리한다.
레이져 리프트 오프(Laser lift-off)는 고출력 레이져의 고밀도 에너지를 이용하여 사파이어 기판과 질화물계 화합물 반도체 층 사이의 경계면을 분해하여 사파이어 기판을 분리하는 방법이다. 수평형 구조의 LED 소자 제조 시 휘도 향상에 제약이 있다. 수직형 구조 LED 제조 시 질화갈륨층과 사파이어 기판을 분리하는 것이 필수적이고, 공정 수율이 높고 속도가 빠른 레이져 리프트 오프(LLO) 방식을 주로 채용하고 있다.
일 실시 예에 있어서, n형 질화갈륨층 상면에 n형 전극을 형성하는 단계(s107)는 Ti, Cr, Al, Mo, Co, Ni, Ag, Pt, Au, La, In 또는 Se과 같은 도전성 물질 중 어느 하나 또는 하나 이상의 물질을 포함하는 n형 전극(101)을 형성한다. n형 전극(101)은 열 증착(Thermal evaporator), 전자선증착(E-beam evaporator), 스퍼터(RF or DC sputter) 또는 다양한 전극 형성법에 의해 형성한다.
본 발명의 실시예에 따른 p형 질화갈륨층의 절연 특성의 변화는 표1에 도시하였다. 2000Å p형 질화갈륨층을 가진 동일 LED Epi(Epitaxy)에서 Ni/Ag/Ni/Au 구조의 p형 전극을 형성한 후 CF4 플라즈마 처리를 한 경우와 HDP(High Density Plasma) 방식으로 SiO2 2000Å을 형성한 후 600℃ 열처리 후 SiO2를 BOE(Buffered Oxide Etchant)나 CF4 RIE로 제거한 후 CTLM(Circular Transfer Length Method)방식으로 sheet resistance를 추출한 결과 p-GaN 절연성이 증가함이 나타나고 있다.
Rsh [Ω/□)

기존 공정
80,000

CF4 plasma 5min
180,000

HDP SiO2 600℃ 열처리후 BOE 제거
220,000

HDP SiO2 600℃ 열처리후 CF4 RIE제거
1,000,000
본 발명의 일 실시 예에 따라, s101 단계에서 s108 단계를 실시함으로써, 발명은 p형 질화갈륨층 상면에 n형 전극의 영역에 수직적으로 대응되는 영역에 p형 질화갈륨층이 노출되도록 p형 전극을 형성하고, p형 전극을 마스크로 사용하여 자기 정렬 방식으로 노출된 p형 질화갈륨층의 절연성을 증대시킴으로 전류 저지층을 구현하기에 절연체를 사용하여 전류저지층을 구현하는 경우 레이저 리프트 오프 등의 후속 공정에서 발생하는 반도체층과 절연체 또는 절연체와 금속층간의 유착, 응력, 변형으로 인한 신뢰성이 저하되는 문제가 발생하지 않는다.
나아가, 기존의 수직형 발광다이오드 소자의 제조방법으로 추가적인 포토리소그라피 공정없이 전류 저지층을 형성하기 때문에 생산 공정의 간소화 및 발광 다이오드 소자의 생산성을 향상시킬 수 있다. 또한, 발광다이오드 소자의 전류 분포의 균일도가 향상됨과 동시에 발광 효율을 개선함으로써, 열 방출효과 및 전류 확산 효과가 뛰어난 고휘도 발광소자를 구현할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 p형 질화갈륨층의 절연성 증대에 따른 전류 주입 억제 특성을 설명하는 그래프이다.
그래프 상에서 (A)는 본 발명의 일 실시예를 이용하여 p형 질화갈륨층에 HDP(High Density Plasma) 방식으로 SiO2 2000Å을 형성한 후 600℃ 열처리후 SiO2를 BOE(Buffered Oxide Etchant)로 제거한 p형 질화갈륨층 표면에 Ni 기반의 p형 전극을 형성한 경우 p형 전극간의 전압 전류 특성을 측정한 것이며 그래프 상에서 (B)는 일반적인 방법으로 p형 질화갈륨층(105) 상에 Ni 기반의 p형 전극을 형성한 경우 동일한 구조를 갖는 p형 전극간의 전압 전류 특성을 측정한 것이다.
(A)와 (B)를 비교하면 (A)의 경우 p형 질화갈륨층의 절연성 증대로 전류 주입이 현저히 억제됨을 보여준다.
도 5는 본 발명의 일 실시 예에 따른 p형 질화갈륨층의 정공 농도 감소 및 이에 따른 p형 질화갈륨층의 절연성 증대를 보여주는 그래프이다. (A)는 2000Å의 p형 질화갈륨층이 형성된 LED Epi(Epitaxy)의 전하 농도를 p형 질화갈륨층의 표면에서부터 ECV(Electrochemical Capacitance-Voltage) 방식으로 측정한 결과이다. (B)는 동일 Epi(Epitaxy)를 HDP(High Density Plasma) 방식으로 SiO2 2000Å을 형성한 후 600℃ 열처리후 SiO2를 BOE(Buffered Oxide Etchant)로 제거한 후 p형 질화갈륨층의 표면에서부터 ECV(Electrochemical Capacitance-Voltage) 방식으로 측정한 결과이다. ECV(Electrochemical Capacitance-Voltage) 측정 결과 HDP(High Density Plasma) 방식으로 SiO2 2000Å을 형성한 후 600℃ 열처리후 SiO2를 BOE(Buffered Oxide Etchant)로 제거한 후 p형 질화갈륨층의 정공 농도가 기존의 ∼2×1018 cm-3에서 ∼1×1017 cm-3으로 1/10 이하로 감소함을 보여준다.
본 발명의 또 다른 실시예에 따른 p형 질화갈륨층의 절연 특성의 변화는 표2에 도시하였다. 2000Å p형 질화갈륨층을 가진 다른 LED Epi(Epitaxy)에서 Ni/Ag/Ni/Au 구조의 p형 전극을 형성한 후 E-beam evaporation, PECVD 방식으로 SiO2 2000Å을 형성한 후 600℃ 열처리 후 SiO2를 BOE(Buffered Oxide Etchant)로 제거한 후 CTLM(Circular Transfer Length Method)방식으로 Sheet resistance를 추출한 결과 전자 빔(E-beam) 방식 이외에 PECVD 방식으로 SiO2를 형성한 경우 표1의 경우처럼 p-GaN 절연성이 증가함이 나타나고 있으며 이는 플라즈마 방식을 이용하여 형성된 Si 산화막의 경우 수소를 함유하고 있고 열처리 공정에서 Diffusion된 수소가 접합된 p형 질화갈륨층으로 확산되어 절연성이 증대된 것을 보여준다.
Rsh [Ω/□)

기존 공정
90,000

E-beam SiO2 600℃ 열처리후 BOE 제거
90,000

PECVD SiO2 600℃ 열처리후 BOE 제거
400,000
본 발명의 일 실시 예에 따라 구현한 전류 저지층 구조의 수직형 발광다이오드 소자의 특성(실시 예)과 기존 공정을 사용한 수직형 발광다이오드 소자의 특성(비교 예)은 표3에 도시하였다. 동일 웨이퍼에서 비교 예의 경우 전류 저지층이 구현 안된 구조이며 실시 예의 경우 p형 질화갈륨층 상면에 n형 전극의 영역에 수직적으로 대응되는 영역에 p형 질화갈륨층이 노출되도록 p형 전극을 형성한 후 HDP(High Density Plasma) 방식으로 SiO2 2000Å을 형성한 후 600℃ 열처리후 SiO2를 CF4와 O2 혼합 가스를 이용하여 SiO2를 제거하는 방식을 사용하여 노출된 p형 질화갈륨층의 절연성을 증대시켰다. 이 후 공정은 실시예에서 서술한 통상적인 수직형 발광다이오드 소자 공정을 이용하여 제조되었다. 비교예와 비교해서 전압 특성의 경우 유사한 특성을 보이고 있으며 광출력의 경우 5∼7% 개선된 결과를 보인다.
350mA에서 전압 평균
[V]		 350mA에서 광출력 최대/최빈/평균 [mW]

비교 예
3.7
356/342.5/329

실시 예
3.7
376/367.5/354
본 발명의 명세서 전반에 걸쳐 사용되는 용어들은 본 발명 실시 예에서의 기능을 고려하여 정의된 용어들로서, 사용자 또는 운용자의 의도, 관례 등에 따라 충분히 변형될 수 있는 사항이므로, 이 용어들의 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명은 첨부된 도면에 의해 참조 되는 바람직한 실시 예를 중심으로 기술되었지만, 이러한 기재로부터 후술하는 특허청구범위에 의해 포괄되는 범위 내에서 본 발명의 범주를 벗어남이 없이 다양한 변형이 가능하다는 것은 명백하다.
101: n형 전극
102: n형 질화갈륨층
103: 활성층
104: p형 질화갈륨층
104b: 전류 저지층
105: p형 전극
106: 금속층
107: 도전성 지지층
200: 전류 저지층 구조의 수직형 LED 소자

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 반도체 기판상에 n형 질화갈륨층, 활성층 및 p형 질화갈륨층을 순차적으로 형성하는 단계;
    상기 p형 질화갈륨층 상면에 n형 전극의 영역에 수직적으로 대응되는 영역에 상기 p형 질화갈륨층이 노출되도록 p형 전극을 형성하는 단계;
    상기 p형 전극을 마스크(Mask)로 사용하여 자기 정렬 방식으로 노출된 상기 p형 질화갈륨층의 절연성을 증대시켜 전류저지층으로 기능하게 하는 단계;
    상기 p형 전극 상면 및 상기 전류 저지층 상면에 금속층을 형성하는 단계;
    상기 금속층 상면에 도전성 지지층을 형성하는 단계;
    반도체 기판을 분리하는 단계;
    n형 질화갈륨층 상면에 n형 전극을 형성하는 단계
    소자 영역이외 영역의 질화갈륨층을 제거하는 단계
    를 포함하는 전류 저지층 구조의 수직형 발광 다이오드 소자 제조방법.
  9. 반도체 기판상에 n형 질화갈륨층(102), 활성층(103) 및 p형 질화갈륨층(104)을 순차적으로 형성하는 단계;
    상기 p형 질화갈륨층 상면에 n형 전극의 영역에 수직적으로 대응되는 영역에 상기 p형 질화갈륨층이 노출되도록 p형 전극을 형성하는 단계;
    상기 p형 전극을 마스크(Mask)로 사용하여 자기 정렬 방식으로 노출된 상기 p형 질화갈륨층의 절연성을 증대시켜 전류저지층으로 기능하게 하는 단계;
    상기 p형 전극 상면 및 상기 전류 저지층 상면에 금속층을 형성하는 단계;
    상기 금속층 상면에 도전성 지지층을 형성하는 단계;
    반도체 기판을 분리하는 단계;
    소자 영역이외 영역의 질화갈륨층을 제거하는 단계
    n형 질화갈륨층 상면에 n형 전극을 형성하는 단계
    를 포함하는 전류 저지층 구조의 수직형 발광 다이오드 소자 제조방법.
  10. 제 8항 내지 제 9항 중 어느 한 항에 있어서, 상기 p형 전극을 마스크(Mask)로 사용하여 자기 정렬 방식으로 노출된 상기 p형 질화갈륨층의 절연성을 증대시켜 전류저지층으로 기능하게 하는 단계는,
    추가적인 포토리소그라피 공정없이 자기정렬방식으로 형성하는 것을 특징으로 하는 전류 저지층 구조의 수직형 발광다이오드 소자 제조방법.
  11. 제 8항 내지 제 9항 중 어느 한 항에 있어서, 상기 p형 전극을 마스크(Mask)로 사용하여 자기 정렬 방식으로 노출된 상기 p형 질화갈륨층의 절연성을 증대시켜 전류저지층으로 기능하게 하는 단계는,
    플라즈마를 이용한 PECVD, HDP 방식으로 SiO2, SiN, SiON 등을 형성한 후 열처리 공정을 통해 SiO2 등의 절연체에 함유된 수소가 접합된 p형 질화갈륨층으로 확산되어 p형 질화갈륨층의 절연성을 증가시킨 후 절연체를 건식, 습식 식각 공정으로 제거하는 방식을 특징으로 하는 전류 저지층 구조의 수직형 발광다이오드 소자 제조방법.
  12. 제 8항 내지 제 9항 중 어느 한 항에 있어서, 상기 p형 전극을 마스크(Mask)로 사용하여 자기 정렬 방식으로 노출된 상기 p형 질화갈륨층의 절연성을 증대시켜 전류저지층으로 기능하게 하는 단계는,
    H, O2, N2, CHF3, Fluorine 계열 또는 이들의 혼합 가스를 사용하는 플라즈마(Plasma) 처리 방식으로 노출된 상기 p형 질화갈륨층의 절연성을 증대시키는 것을 특징으로 하는 전류 저지층 구조의 수직형 발광다이오드 소자 제조방법.
  13. 제 8항 내지 제 9항 중 어느 한 항에 있어서, 상기 금속층은,
    열 증착(Thermal evaporator), 전자선 증착(E-beam evaporator), 스퍼터(RF or DC sputter), 전기도금(Electro-Plating) 방식 또는 본딩(Bonding) 방식 의해 형성되는 것을 특징으로 하는 전류 저지층 구조의 수직형 발광 다이오드 소자 제조방법.
KR1020110071164A 2011-07-18 2011-07-18 전류 저지층 구조의 수직형 발광다이오드 소자 및 그 제조방법 KR101244953B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110071164A KR101244953B1 (ko) 2011-07-18 2011-07-18 전류 저지층 구조의 수직형 발광다이오드 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110071164A KR101244953B1 (ko) 2011-07-18 2011-07-18 전류 저지층 구조의 수직형 발광다이오드 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130010396A KR20130010396A (ko) 2013-01-28
KR101244953B1 true KR101244953B1 (ko) 2013-03-18

Family

ID=47839653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110071164A KR101244953B1 (ko) 2011-07-18 2011-07-18 전류 저지층 구조의 수직형 발광다이오드 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101244953B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102323389B1 (ko) * 2016-03-02 2021-11-05 도쿄엘렉트론가부시키가이샤 튜닝가능한 선택도를 갖는 등방성 실리콘 및 실리콘-게르마늄 에칭

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235408A (ja) * 1992-02-24 1993-09-10 Sharp Corp 半導体発光素子及びその製造方法
KR100723150B1 (ko) * 2005-12-26 2007-05-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자 및 제조방법
KR20100121739A (ko) * 2009-05-11 2010-11-19 주식회사 세미콘라이트 반도체 발광소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235408A (ja) * 1992-02-24 1993-09-10 Sharp Corp 半導体発光素子及びその製造方法
KR100723150B1 (ko) * 2005-12-26 2007-05-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자 및 제조방법
KR20100121739A (ko) * 2009-05-11 2010-11-19 주식회사 세미콘라이트 반도체 발광소자

Also Published As

Publication number Publication date
KR20130010396A (ko) 2013-01-28

Similar Documents

Publication Publication Date Title
US7807521B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
KR100721515B1 (ko) Ⅰｔｏ층을 갖는 발광다이오드 및 그 제조방법
KR100541102B1 (ko) 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법
JP4860330B2 (ja) 窒化物系半導体発光素子及びその製造方法
US9136432B2 (en) High efficiency light emitting diode
US20130015465A1 (en) Nitride semiconductor light-emitting device
JP2009302576A (ja) 窒化物半導体素子およびその製造方法
JPH11220169A (ja) 窒化ガリウム系化合物半導体素子及びその製造方法
KR100748247B1 (ko) 질화물계 반도체 발광다이오드 및 그 제조방법
KR101203137B1 (ko) ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
KR101525913B1 (ko) 수직구조 발광다이오드 및 이의 제조방법
CN107833956B (zh) 氮化物半导体结构及半导体发光元件
KR101244953B1 (ko) 전류 저지층 구조의 수직형 발광다이오드 소자 및 그 제조방법
KR101220407B1 (ko) 반도체 발광 소자
US20150333228A1 (en) High-brightness semiconductor light-emitting device having excellent current dispersion effect by including separation region
KR100999694B1 (ko) 발광 소자
KR101350923B1 (ko) 반도체 발광 소자 및 그 제조 방법
JP2001339101A (ja) 窒化ガリウム系化合物半導体素子
KR101772815B1 (ko) 고효율 Ga-polar 수직 발광 다이오드 소자 및 그 제조방법
KR100836132B1 (ko) 질화물계 반도체 발광다이오드
US20140353578A1 (en) Light-emitting device
US9525104B2 (en) Light-emitting diode
US20240162379A1 (en) Semiconductor device and manufacturing method therefor
WO2021248415A1 (zh) 半导体结构及其制作方法
KR100813602B1 (ko) 질화물 반도체 발광소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160204

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170217

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee