JP5156347B2 - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP5156347B2
JP5156347B2 JP2007302164A JP2007302164A JP5156347B2 JP 5156347 B2 JP5156347 B2 JP 5156347B2 JP 2007302164 A JP2007302164 A JP 2007302164A JP 2007302164 A JP2007302164 A JP 2007302164A JP 5156347 B2 JP5156347 B2 JP 5156347B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor light
type semiconductor
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007302164A
Other languages
English (en)
Other versions
JP2009130059A (ja
Inventor
和彦 千田
宣明 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007302164A priority Critical patent/JP5156347B2/ja
Publication of JP2009130059A publication Critical patent/JP2009130059A/ja
Application granted granted Critical
Publication of JP5156347B2 publication Critical patent/JP5156347B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体発光素子およびその製造方法に関し、特に、絶縁性基板上のエピタキシャル成長層において、発光領域を減らさずにチップ化可能な半導体発光素子およびその製造方法に関する。
発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などに、III族窒化物系半導体からなる半導体発光素子が使用されている。III族窒化物系半導体の例としては、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）などがある。代表的なIII族窒化物系半導体は、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１, ０≦ｙ≦１, ０≦ｘ＋ｙ≦１）で表される。
III族窒化物系半導体を用いた半導体発光素子は、例えば、基板上にｎ型のIII族窒化物系半導体層（ｎ型半導体層）、活性層（発光層）およびｐ型のIII族窒化物系半導体層（ｐ型半導体層）をこの順に積層した構造を有する。そして、ｐ型半導体層から供給された正孔（ホール）とｎ型半導体層から供給された電子が活性層で再結合して発生する光を外部に出力する（例えば、特許文献１参照。）。
活性層として、井戸層（ウェル層）をウェル層よりもバンドギャップの大きな障壁層（バリア層）でサンドイッチ状に複数層挟んだ多重量子井戸（ＭＱＷ：Multi-Quantum Well）構造が採用可能である（例えば、特許文献２参照。）。
従来、サファイア（α‐Ａｌ2Ｏ3）などの絶縁性基板を用いたＬＥＤにおいては、ｎ側電極を形成するため、発光層の下部を削り、ｐ側電極およびｎ側電極を形成していた。
サファイア基板の片面にIII族窒化物系半導体からなるｎ型半導体層およびｐ型半導体層が積層され、ｎ型半導体層にｎ側電極が形成され、ｐ型半導体層にｐ側電極が形成された半導体発光素子が従来より提案されている。
例えば、従来の半導体発光素子は、図１６に示すように、絶縁性基板１０上に配置されたｎ型半導体層１２と、ｎ型半導体層１２上に配置された活性層１４と、活性層１４上に配置されたｐ型半導体層１６と、ｐ型半導体層１６上に配置された透明電極１８と、透明電極１８上に配置されたｐ側電極２２と、透明電極１８，ｐ型半導体層１６およびｎ型半導体層１２の一部を除去したｎ型半導体層１２上に配置されたｎ側電極８とを備える。
すなわち、図１６に示す従来の半導体発光素子は、ｎ側電極８を形成するため、活性層１４の下部を削り、ｎ側電極８を形成していたため発光領域が減少し、チップサイズに対して発光領域のロスがあった。
さらに、ｎ型半導体層およびｐ型半導体層が積層された面と対向するサファイア基板面から、チップ両側のサファイア基板の一部がｎ型半導体層に達する深さで取り除かれて、ｎ型半導体層が露出され、露出されたｎ型半導体層表面にｎ側電極が形成された半導体発光素子構造も提案されている（例えば、特許文献３参照。）。
しかしながら、特許文献３の半導体発光素子の製造方法においては、ｎ型半導体層、活性層およびｐ型半導体層からなる積層構造は非常に薄く形成されるため、ウェハ工程上、製造歩留りが低いという問題点がある。
特開平１０−２８４８０２号公報 特開２００４−５５７１９号公報 特許第３３４４０５６号
本発明の目的は、活性層を削らないで、電極付けができ、発光領域が増加し、高輝度化を図ることができ、しかも貼り付け技術を用いて、歩留り良く形成可能な半導体発光素子およびその製造方法を提供することにある。
上記目的を達成するための本発明の一態様によれば、絶縁性基板と、前記絶縁性基板上に配置されたｎ型不純物をドープされたｎ型半導体層と、前記ｎ型半導体層上に配置された活性層と、前記活性層上に配置され，ｐ型不純物をドープされたｐ型半導体層と、前記ｐ型半導体層上に配置された透明電極と、前記透明電極上に配置された反射積層膜と、前記反射積層膜上に配置された透明基板と、前記絶縁性基板の一部を除去して得られた前記ｎ型半導体層面上に配置されたｎ側電極と、前記透明基板および前記反射積層膜の一部を除去して得られた前記透明電極面上に配置されたｐ側電極とを備え、前記ｐ側電極は、前記ｐ型半導体層から離隔するにしたがって、厚さ方向にテーパ形状を有する半導体発光素子が提供される。
本発明の他の態様によれば、絶縁性基板を準備する工程と、前記絶縁性基板上にｎ型不純物をドープされたｎ型半導体層を形成する工程と、前記ｎ型半導体層上に活性層を形成する工程と、前記活性層上にｐ型不純物をドープされたｐ型半導体層を形成する工程と、前記ｐ型半導体層上に透明電極を形成する工程と、前記透明電極上に反射積層膜を形成する工程と、前記反射積層膜をパターニング後、開口された透明電極面上に第１ｐ側電極をパターン形成する工程と、前記反射積層膜面上および前記第１ｐ側電極面上に透明基板を貼り付ける工程と、前記絶縁性基板をパターニング後、前記ｎ型半導体層面上にｎ側電極を形成する工程とを有する半導体発光素子の製造方法が提供される。
本発明の半導体発光素子およびその製造方法によれば、活性層を削らないで、電極付けができるため、発光領域が増加し、半導体発光素子の高輝度化を図ることができ、しかも貼り付け技術を用いて、歩留り良く形成することが可能になる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、各構成部品の配置などを下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
（素子構造）
図１は、本発明の第１の実施の形態に係る半導体発光素子の模式的断面構造図を示す。
本発明の第１の実施の形態に係る半導体発光素子は、図１に示すように、絶縁性基板１０と、絶縁性基板１０上に配置され，ｎ型不純物をドープされたｎ型半導体層１２と、ｎ型半導体層１２上に配置された活性層１４と、活性層１４上に配置され，ｐ型不純物をドープされたｐ型半導体層１６と、ｐ型半導体層１６上に配置された透明電極１８と、透明電極１８上に配置された反射積層膜２０と、反射積層膜２０上に配置された透明基板２４と、絶縁性基板１０の一部を除去して得られたｎ型半導体層１２面上に配置されたｎ側電極８と、透明基板２４および反射積層膜２０の一部を除去して得られた透明電極１８面上に配置されたｐ側電極２２とを備える。
本発明の第１の実施の形態に係る半導体発光素子において、透明電極１８は、酸化物電極からなる。さらに具体的に、透明電極１８は、ＺｎＯ、ＩＴＯ若しくはインジウムを含有するＺｎＯのいずれかを含む層から構成されていても良い。
また、本発明の第１の実施の形態に係る半導体発光素子において、透明電極１８は、ＧａまたはＡｌが、不純物濃度１×１０19 〜５×１０21ｃｍ-3でドープされたＺｎＯ、ＩＴＯ若しくはインジウムを含有するＺｎＯのいずれかを含む層から構成されていても良い。
また、本発明の第１の実施の形態に係る半導体発光素子において、活性層１４は、バリア層と該バリア層よりバンドギャップが小さい井戸層が交互に配置された積層構造を有し、インジウムを含むＭＱＷからなる。
また、バリア層は、ＧａＮよりなり、井戸層は、ＩｎxＧａ1-xＮ（０＜ｘ＜１）よりなり、ＭＱＷのペア数は、例えば、６〜１１程度である。また、井戸層の厚さは例えば、約２〜３ｎｍ程度、望ましくは、約２．８ｎｍ程度であり、バリア層の厚さは、例えば、約７〜１８ｎｍ程度、望ましくは、約１５〜１８ｎｍ程度である。
なお、井戸層のインジウム（Ｉｎ）の比率は、発生させたい光の波長に応じて適宜設定される。
ｐ型半導体層１６から活性層１４への充分な正孔の注入量が確保されており、かつｎ型半導体層１２からも活性層１４への充分な電子の注入量が確保されている場合においては、発光現象に寄与する活性層１４内のＭＱＷは、ｐ型半導体層１６から数えて２〜３ペアであってもよい。なお、電子の移動度は正孔の移動度に比べ高いため、発光現象に寄与する活性層１４内のＭＱＷは、ｐ型半導体層１６側に近い数ペアとなる。
絶縁性基板１０とｎ型半導体層１２の界面には、例えば、厚さ約１０〜５０オングストローム程度のＡｌＮ層で形成されるバッファ層を形成しても良い。
ｎ型半導体層１２と活性層１４間には、ブロック層を配置しても良い。
図１に示した半導体発光素子では、例えばｎ型半導体層１２にＳｉが３×１０18ｃｍ-3程度不純物添加された場合に、Ｓｉが約８×１０16ｃｍ-3程度不純物添加されたブロック層をｎ型半導体層１２と活性層１４間に配置することにより、活性層１４の形成工程及びその工程以後の製造工程におけるｎ型半導体層１２から活性層１４へのＳｉの拡散を防止できる。
また、ｐ型不純物は、マグネシウム（Ｍｇ）であり、ｎ型不純物がシリコン（Ｓｉ）であることを特徴とする。
絶縁性基板１０には、例えば、ｃ面（０００１）,０．２５°オフのサファイア（α-Ａｌ2Ｏ3）基板などが採用可能である。
ｎ型半導体層１２、活性層１４及びｐ型半導体層１６はそれぞれIII族窒化物系半導体からなる。ｎ型半導体層１２は、電子を活性層１４に供給し、ｐ型半導体層１６は、正孔（ホール）を活性層１４に供給する。供給された電子及び正孔が活性層１４で再結合することにより、光が発生する。
図１５は、本発明の第１の実施の形態およびその変形例に係る半導体発光素子に適用されるIII族窒化物半導体の結晶面について説明するための模式図であって、図１５（ａ）は、III族窒化物半導体の結晶構造のｃ面、ａ面、ｍ面を示す模式図、図１５（ｂ）は、半極性面{１０−１１}を説明するための模式図、図１５（ｃ）は、半極性面｛１０−１３｝を説明するための模式図、図１５（ｄ）は、III族原子と窒素原子の結合を示す模式図をそれぞれ示す。
III族窒化物系半導体の結晶構造は、図１５（ａ）乃至図１５（ｄ）に示すように、六方晶系で近似することができ、一つのIII族原子に対して４つの窒化原子が結合している。４つの窒素原子は、III族原子を中央に配置した正四面体の４つの頂点に位置している。これらの４つの窒素原子は、一つの窒素原子がIII族原子に対して＋ｃ軸方向に位置し、他の三つの窒素原子がＩＩＩ族原子に対して−ｃ軸側に位置している。このような構造のために、III族窒化物半導体では、分極方向がｃ軸に沿っている。
ｃ軸は六角柱の軸方向に沿い、このｃ軸を法線とする面（六角柱の頂面）がｃ面｛０００１｝である。ｃ面に平行な２つの面でＩＩＩ族窒化物半導体の結晶を劈開すると、＋ｃ軸側の面（＋ｃ面）はIII族原子が並んだ結晶面となり、−ｃ軸側の面（−ｃ面）は窒素原子が並んだ結晶面となる。そのため、ｃ面は、＋ｃ軸側と−ｃ軸側とで異なる性質を示すので、極性面(Polar Plane)と呼ばれる。
＋ｃ面と−ｃ面とは異なる結晶面であるので、それに応じて、異なる物性を示す。具体的には、＋ｃ面は、アルカリに強いなどといった化学反応に対する耐久性が高く、逆に、−ｃ面は化学的に弱く、例えば、アルカリに溶けてしまうことが分かっている。
一方、六角柱の側面がそれぞれｍ面｛１０−１０｝であり、隣り合わない一対の稜線を通る面がａ面｛１１−２０｝である。これらは、ｃ面に対して直角な結晶面であり、分極方向に対して直交しているため、極性のない平面、すなわち、非極性面(Nonpolar Plane)である。さらに、図１５（ｂ）および図１５（ｃ）に示すように、ｃ面に対して傾斜している（平行でもなく直角でもない）結晶面｛１０−１１｝や｛１０−１３｝は、分極方向に対して斜めに交差しているため、若干の極性のある平面、すなわち、半極性面(Semipolar Plane)である。他の半極性面の具体例は、｛１０−１−１｝面、｛１０−１−３｝面、｛１１−２２｝面などの面である。
例えば、ｍ面を主面とするＧａＮ単結晶基板は、ｃ面を主面としたＧａＮ単結晶から切り出して作製することができる。切り出された基板のｍ面は、例えば、化学的機械的研磨処理によって研磨され、［０００１］方向および［１１−２０］方向の両方に関する方位誤差が±１°以内（好ましくは±０．３°以内）とされる。こうして、ｍ面を主面としたＧａＮ単結晶基板が得られる。
本発明の第１の実施の形態に係る半導体発光素子は、上記六方晶構造の各面を結晶主面として用いることができ、ＭＯＣＶＤ法などによって、半導体発光素子を形成することができる。
反射積層膜２０としては、ＤＢＲ（Distributed Bragg Reflector）膜を用いることができる。ＤＢＲ膜の積層構造としては、例えば、ＺｒＯ2／ＳｉＯ2積層構造を用いることができる。ここで、活性層１４からの発光波長をλとすると、ＺｒＯ2層の厚さｄ１およびＳｉＯ2層の厚さｄ２は、ｄ１＝λ／４ｎ1、ｄ２＝λ／４ｎ2となるように形成する。
ここで、ｎ1はＺｒＯ2層の屈折率であり、約２．１２である。また、ｎ2はＳｉＯ2層の屈折率であり、約１．４６である。
活性層１４から、例えば、青色光（λ＝４５０ｎｍ）を発光するようにした場合、ｄ１は、約５３ｎｍ、ｄ２は、約７７ｎｍ程度となる。
積層構造を形成するための他の材料としては、ＴｉＯ2，Ａｌ2Ｏ3などを用いることもできる。
反射積層膜２０で反射された光は、図１に示すように、絶縁性基板１０側から取り出される。
本発明の第１の実施の形態に係る半導体発光素子によれば、図１に示すように、ｐ側電極２２とｎ側電極８間を導通する順方向電流Ｉは、活性層１４部分では、Ａで示される領域を主として導通する。発光された光は、ｎ側電極８で吸収されないことが望ましい。
本発明の第１の実施の形態に係る半導体発光素子によれば、図１に示される電極配置構成を備えるため、活性層１４内で発光した光を、ｎ側電極８で吸収される割合を減らして絶縁性基板１０側から有効に外部に取り出すことができる。
また、本発明の第１の実施の形態に係る半導体発光素子によれば、活性層１４内で発光した光を、反射積層膜２０により反射することで、光を有効に外部に取り出すことができるため、外部発光効率を向上することができる。
（第１の実施の形態の変形例１）
図１１は、本発明の第１の実施の形態の変形例１に係る半導体発光素子の模式的断面構造図を示す。
本発明の第１の実施の形態の変形例１に係る半導体発光素子は、図１１に示すように、ｐ側電極３０は、ｐ型半導体層１６から離隔するにしたがって、厚さ方向にテーパ形状を有することを特徴とする。その他の構成は第１の実施の形態と同様であるため、説明を省略する。
ＤＢＲなどで形成する反射積層膜２０は、ある一方向から入射した光のみ反射し、入射角が変わると光を反射せず、透過させてしまう。反射積層膜２０を透過した光は、基板に吸収されてしまうと、結果として半導体発光素子の輝度の低下を招く。そこで、透明基板２４を用いている。しかるに、透明基板２４を用いると、透明基板２４を透過した光は、実装基板面で反射されることがある。反射積層膜２０を透過した光が活性層１４に戻ることは、発光波長の混色を招き、発光特性上望ましくない。このため、本発明の第１の実施の形態の変形例１に係る半導体発光素子は、図１１に示すように、反射積層膜２０を透過した光をｐ側電極３０界面で横方向に反射する構造を採用している。ｐ側電極３０のテーパ角度は例えば、約３０〜６０度であり、望ましくは約４５度程度である。
図１３（ａ）は、本発明の第１の実施の形態の変形例１に係る半導体発光素子の模式的表面パターン構成図、図１３（ｂ）は、模式的裏面パターン構成図を示す。
図１３（ａ）に示すように、ｎ側電極８は、絶縁性基板１０の周辺部において、絶縁性基板１０を取り囲むように、ｎ型半導体層１２上に配置され、ｐ側電極３０は、絶縁性基板１０に対向して配置される。
本発明の第１の実施の形態に係る半導体発光素子の模式的表面パターン構成および模式的裏面パターン構成においても、図１３（ａ）および（ｂ）と同様の構成を採用することができる。
（第１の実施の形態の変形例２）
図１２は、本発明の第１の実施の形態の変形例２に係る半導体発光素子の模式的断面構造図を示す。
本発明の第１の実施の形態の変形例２に係る半導体発光素子は、図１２に示すように、ｐ側電極３２の幅は、対向する絶縁性基板１０の幅よりも狭いことを特徴とする。ｐ側電極３２の面積を所定の電流密度が確保される最小限に近くなるまで減少させている。その他の構成は第１の実施の形態と同様であるため、説明を省略する。
図１４（ａ）は、本発明の第１の実施の形態の変形例２に係る半導体発光素子の模式的表面パターン構成図、図１４（ｂ）は、模式的裏面パターン構成図を示す。
本発明の第１の実施の形態の変形例２に係る半導体発光素子は、図１４に示すように、絶縁性基板１０は矩形状を有し、ｎ側電極８は、絶縁性基板１０の周辺部において、絶縁性基板１０の対角線方向の角部に配置され、ｐ側電極３２は、絶縁性基板１０に対向して配置されていても良い。図１４の構成では、ｐ側電極３２の幅は、対向する絶縁性基板１０の幅よりも狭い。ｐ側電極３２の面積を所定の電流密度が確保される最小限に近くなるまで減少させている。
本発明の第１の実施の形態に係る半導体発光素子の模式的表面パターン構成および模式的裏面パターン構成においても、図１４（ａ）および（ｂ）と同様の構成を採用することができる。
（製造方法）
図２乃至図１０は、本発明の第１の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図を示す。
本発明の第１の実施の形態に係る半導体発光素子の製造方法は、図２乃至図１０に示すように、絶縁性基板を準備する工程と、絶縁性基板上にｎ型不純物をドープされたｎ型半導体層を形成する工程と、ｎ型半導体層上に活性層を形成する工程と、活性層上にｐ型不純物をドープされたｐ型半導体層を形成する工程と、ｐ型半導体層上に透明電極を形成する工程と、透明電極上に反射積層膜を形成する工程と、反射積層膜をパターニング後、開口された透明電極面上に第１ｐ側電極をパターン形成する工程と、反射積層膜面上および前記第１ｐ側電極面上に透明基板を貼り付ける工程と、絶縁性基板をパターニング後、ｎ型半導体層面上にｎ側電極を形成する工程とを有する。
また、透明基板をパターニング後、開口された第１ｐ側電極面上に第２ｐ側電極をパターン形成する工程を有する。
以下に、図１に示した本発明の第１の実施の形態に係る半導体発光素子の製造方法の例を説明する。なお、以下に述べる半導体発光素子の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。ここでは、絶縁性基板１０にサファイア基板を適用する例を説明する。
（ａ）まず、図２に示すように、絶縁性基板１０として、例えば、ｃ面（０００１）,０．２５°オフのサファイア（α-Ａｌ2Ｏ3）基板を準備する。次に、良く知られた有機金属気相成長（ＭＯＣＶＤ）法等で絶縁性基板１０上にＡｌＮバッファ層を成長させる。例えば、約９００℃〜９５０℃程度の高温において、トリメチルアルミニウム（ＴＭＡ）と、アンモニア（ＮＨ3）を、Ｈ2ガスをキャリアとして、交互にパルス的に、反応室に供給することによって、厚さ約１０〜５０オングストローム程度の薄いＡｌＮバッファ層を、短時間に成長させる。
（ｂ）次に、ＡｌＮバッファ層上に、ＭＯＣＶＤ法などにより、ｎ型半導体層１２となるＧａＮ層を成長させる。例えば、絶縁性基板１０をサーマルクリーニングした後ＡｌＮバッファ層を形成し、基板温度を１０００°Ｃ程度に設定して、ＡｌＮバッファ層上に、ｎ型不純物を不純物添加したｎ型半導体層１２を１〜５μｍ程度成長させる。ｎ型半導体層１２には、例えばｎ型不純物としてＳｉを３×１０18ｃｍ-3程度の濃度で不純物添加したＧａＮ膜が採用可能である。Ｓｉを不純物添加する場合は、トリメチルガリウム（ＴＭＧ）、アンモニア（ＮＨ3）及びシラン（ＳｉＨ4）を原料ガスとして供給して、ｎ型半導体層２を形成する。
（ｃ）次に、ｎ型半導体層１２上にブロック層として、Ｓｉを１×１０17ｃｍ-3未満、例えば８×１０16ｃｍ-3程度の濃度で不純物添加したＧａＮ膜を例えば、約２００ｎｍ程度成長させる。このとき、ｎ型半導体層１２を形成した場合と同様の原料ガスを適用可能である。
（ｄ）次に、活性層１４をｎ型半導体層１２上に形成する。例えば、ＧａＮ膜からなるバリア層とＩｎＧａＮ膜からなる井戸層を交互に積層して、活性層１４が形成される。具体的には、活性層１４を形成する際の基板温度及び原料ガスの流量を調整しながら、バリア層と井戸層を交互に連続して成長させ、バリア層と井戸層が積層してなる活性層１４が形成される。即ち、基板温度及び原料ガスの流量を調節することによって井戸層及び井戸層よりバンドギャップが大きいバリア層を積層する工程を単位工程とし、この単位工程をｎ回、例えば８回程度繰り返して、バリア層と井戸層が交互に積層された積層構造を得る。
バリア層を形成する場合は、原料ガスとして、例えばＴＭＧガス、ＮＨ3ガスをそれぞれ成膜用の処理装置に供給する。一方、井戸層を形成する場合は、原料ガスとして、例えばＴＭＧガス、トリメチルインジウム（ＴＭＩ）ガス、ＮＨ3ガスをそれぞれ処理装置に供給する。なお、ＴＭＧガスはＧａ原子の原料ガス、ＴＭＩガスはＩｎ原子の原料ガス、ＮＨ3ガスは窒素原子の原料ガスとして供給される。
形成された積層構造上に、最終バリア層としてノンドープのＧａＮ膜を１０ｎｍ程度形成して、図１に示した活性層１４が形成される。最終バリア層の膜厚は、ｐ型半導体層１６から活性層１４に拡散するｐ型ドーパンドが活性層１４の井戸層に到達しない厚さに設定される。
（ｅ）次いで、基板温度を８００℃〜９００℃程度にして、最終バリア層上に、ｐ型不純物を不純物添加したｐ型半導体層１６を０．０５〜１μｍ程度形成する。
ｐ型半導体層１６は、例えばｐ型不純物としてＭｇを不純物添加した４層構造に形成する。活性層１４の上部に配置される第１窒化物系半導体層は、約２×１０20ｃｍ-3、厚さ約５０ｎｍ程度のｐ型ＧａＮ層で形成し、第２窒化物系半導体層は、約４×１０19ｃｍ-3、厚さ約１００ｎｍ程度のｐ型ＧａＮ層で形成し、第３窒化物系半導体層は、例えば約１×１０20ｃｍ-3、厚さ約４０ｎｍ程度のｐ型ＧａＮ層で形成し、第４窒化物系半導体層は、約８×１０19ｃｍ-3、厚さ約１０ｎｍ程度のｐ型ＧａＮ層で形成する。
Ｍｇを不純物添加する場合は、ＴＭＧガス、ＮＨ3ガス及びビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）ガスを原料ガスとして供給して、ｐ型半導体層１６を形成する。ｐ型半導体層１６の形成時にｐ型半導体層１６から活性層１４にＭｇが拡散するが、最終バリア層により、Ｍｇが活性層１４の井戸層に拡散することが防止される。
（ｆ）次に、図３に示すように、ｐ型半導体層１６の上部に蒸着、スパッタリング技術などによって透明電極１８を形成する。透明電極１８としては、例えば、ＺｎＯ、ＩＴＯ若しくはインジウムを含有するＺｎＯのいずれかを用いることができる。さらに、ＧａあるいはＡｌなどのｎ型不純物を１×１０19 〜５×１０21ｃｍ-3程度まで高濃度に不純物添加しても良い。
（ｇ）次に、図４に示すように、透明電極１８を覆うように発光する光の波長λに対して反射する反射積層膜２０を蒸着、スパッタリング技術などによって形成する。
（ｈ）次いで、反射積層膜２０を、反応性イオンエッチング（ＲｌＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などのエッチング技術を用いて除去し、透明電極１８の表面を露出させる。
（ｉ）次に、図５に示すように、露出した透明電極１８の表面に第１ｐ側電極２２を蒸着、スパッタリング技術などにより形成する。第１ｐ側電極２２は、例えばＡｌ膜、パラジウム（Ｐｄ）−金（Ａｕ）合金膜、Ｎｉ／Ｔｉ／Ａｕの多層膜、或いは上層からＡｕ-Ｓｎ／Ｔｉ／Ａｕの多層膜からなる。そして、第１ｐ側電極２２は、透明電極１８を介してｐ型半導体層１６に、オーミック接続される。
（ｊ）次に、図６に示すように、露出した反射積層膜２０および透明電極１８表面に対して、透明基板２４を熱圧着によって貼り付ける。透明基板２４としては、例えば、ガラス基板、ＳｉＯ2基板、サファイア（α-Ａｌ2Ｏ3）基板、ＺｎＯ基板などを用いる。
貼付けの条件は、例えば、約２５０℃〜７００℃、望ましくは３００℃〜４００℃であり、熱圧着の圧力は、例えば、約１０ＭＰａ〜２０ＭＰａ程度である。
本発明の第１の実施の形態に係る半導体発光素子の製造方法によれば、このような貼り付け技術を用いて、ウェハハンドリングが容易となり、ｎ型半導体層１２、活性層１４およびｐ型半導体層１６からなる積層構造の割れを防止でき、歩留り良く形成することが可能になる。
（ｋ）次に、図７に示すように、透明基板２４を、ＲｌＥなどのエッチング技術を用いて除去し、第１ｐ側電極２２の表面を露出させる。
（ｌ）次に、図８に示すように、第１ｐ側電極２２上に、蒸着、スパッタリング技術などによって第２ｐ側電極２６をパターン形成する。第２ｐ側電極２６も、例えばＡｌ膜、パラジウム（Ｐｄ）−金（Ａｕ）合金膜、Ｎｉ／Ｔｉ／Ａｕの多層膜、或いは上層からＡｕ-Ｓｎ／Ｔｉ／Ａｕの多層膜からなる。そして、第２ｐ側電極２６は、第１ｐ側電極２２に、オーミック接続される。
（ｍ）次いで、図９に示すように、絶縁性基板１０を、ドライエッチング技術を用いて除去し、ｎ型半導体層１２の表面を露出させる。
（ｎ）次いで、図１０に示すように、ｎ型半導体層１２上にｎ側電極８を蒸着、スパッタリング技術などにより形成する。
ｎ側電極８は、例えばアルミニウム（Ａｌ）膜、Ｔｉ／Ｎｉ／ＡｕまたはＡｌ／Ｔｉ／Ａｕ，Ａｌ／Ｎｉ／Ａｕ，Ａｌ／Ｎｉ／Ｔｉ／Ａｕ，Ａｌ／Ｔｉ／Ｎｉ／Ａｕの多層膜、或いは上層からＡｕ-Ｓｎ／Ｔｉ／Ａｕ／Ｎi／Ａｌの多層膜からなる。そして、ｎ側電極８はｎ型半導体層１２に、オーミック接続される。さらに、図１に示すように、第３ｐ側電極２８を形成後、透明基板２４面と同一平面となるように平坦化しても良い。結果として、図１に示した本発明の第１の実施の形態に係る半導体発光素子が完成する。
本発明の第１の実施の形態に係る半導体発光素子およびその製造方法によれば、活性層を削らないで、電極付けができるため、発光領域が増加し、半導体発光素子の高輝度化を図ることができ、しかも貼り付け技術を用いて、歩留り良く形成することが可能になる。
[その他の実施の形態]
上記のように、本発明は第１の実施の形態およびその変形例１、２によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
本発明の第１の実施の形態に係る半導体発光素子として、主としてＬＥＤを例に説明したが、レーザダイオード（ＬＤ:Laser Diode）を構成してもよく、その場合には、分布帰還型（ＤＦＢ：Distributed Feedback）ＬＤ、分布ブラッグ反射型（ＤＢＲ）ＬＤ、面発光ＬＤなどを構成しても良い。
既に述べた実施の形態の説明においては、活性層１４が、それぞれバリア層で挟まれた複数の井戸層を有するＭＱＷ構造である場合を示したが、活性層１４が１つの井戸層を含み、この井戸層とｐ型半導体層１６間に配置された最終バリア層の膜厚を、Ｍｇの拡散距離より厚くした構造であってもよい。
このように、本発明はここでは記載していない様々な実施の形態などを含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の実施の形態に係る半導体発光素子およびその製造方法は、絶縁性基板を有するＬＥＤチップ、ＬＤチップ等の半導体発光素子全般に利用可能である。
本発明の第１の実施の形態に係る半導体発光素子の模式的断面構造図。 本発明の第１の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図。 本発明の第１の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図。 本発明の第１の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図。 本発明の第１の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図。 本発明の第１の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図。 本発明の第１の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図。 本発明の第１の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図。 本発明の第１の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図。 本発明の第１の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図。 本発明の第１の実施の形態の変形例１に係る半導体発光素子の模式的断面構造図。 本発明の第１の実施の形態の変形例２に係る半導体発光素子の模式的断面構造図。 本発明の第１の実施の形態の変形例１に係る半導体発光素子の（ａ）模式的表面パターン構成図、（ｂ）模式的裏面パターン構成図。 本発明の第１の実施の形態の変形例２に係る半導体発光素子の（ａ）別の模式的表面パターン構成図、（ｂ）別の模式的裏面パターン構成図。 本発明の第１の実施の形態およびその変形例に係る半導体発光素子に適用されるIII族窒化物半導体の結晶面について説明するための模式図であって、（ａ）III族窒化物半導体の結晶構造のｃ面、ａ面、ｍ面を示す模式図、（ｂ）半極性面{１０−１１}を説明するための模式図、（ｃ）半極性面｛１０−１３｝を説明するための模式図、（ｄ）III族原子と窒素原子の結合を示す模式図。 従来例に係る半導体発光素子であって、（ａ）模式的断面構造図、（ｂ）模式的平面パターン構成図。
符号の説明
８…ｎ側電極
１０…絶縁性基板
１２…ｎ型半導体層
１４…活性層
１６…ｐ型半導体層
１８…透明電極
２０…反射積層膜
２２，２６，２８，３０、３２…ｐ側電極
２４…透明基板

Claims (16)

  1. 絶縁性基板と、
    前記絶縁性基板上に配置されたｎ型不純物をドープされたｎ型半導体層と、
    前記ｎ型半導体層上に配置された活性層と、
    前記活性層上に配置され，ｐ型不純物をドープされたｐ型半導体層と、
    前記ｐ型半導体層上に配置された透明電極と、
    前記透明電極上に配置された反射積層膜と、
    前記反射積層膜上に配置された透明基板と、
    前記絶縁性基板の一部を除去して得られた前記ｎ型半導体層面上に配置されたｎ側電極と、
    前記透明基板および前記反射積層膜の一部を除去して得られた前記透明電極面上に配置されたｐ側電極と
    を備え、
    前記ｐ側電極は、前記ｐ型半導体層から離隔するにしたがって、厚さ方向にテーパ形状を有することを特徴とする半導体発光素子。
  2. 前記ｎ側電極は、前記絶縁性基板の周辺部に前記絶縁性基板を取り囲み配置され、前記ｐ側電極は、前記絶縁性基板に対向して配置されることを特徴とする請求項１に記載の半導体発光素子。
  3. 前記絶縁性基板は矩形状を有し、前記ｎ側電極は、前記絶縁性基板の周辺部において、前記絶縁性基板の対角線方向の角部に配置され、前記ｐ側電極は、前記絶縁性基板に対向して配置されることを特徴とする請求項１に記載の半導体発光素子。
  4. 前記透明電極は、酸化物電極からなることを特徴とする請求項１乃至３の内、いずれか１項に記載の半導体発光素子。
  5. 前記透明電極は、ＺｎＯ、ＩＴＯ若しくはインジウムを含有するＺｎＯのいずれかを含むことを特徴とする請求項１乃至３の内、いずれか１項に記載の半導体発光素子。
  6. 前記透明電極は、ＧａまたはＡｌが、不純物濃度１×１０ 19 〜５×１０ 21 ｃｍ -3 で不純物添加されたＺｎＯ、ＩＴＯ若しくはインジウムを含有するＺｎＯのいずれかを含むことを特徴とする請求項１乃至３の内、いずれか１項に記載の半導体発光素子。
  7. 前記活性層は、バリア層と該バリア層よりバンドギャップが小さい井戸層が交互に配置された積層構造を有し、インジウムを含む多重量子井戸からなることを特徴とする請求項１乃至３の内、いずれか１項に記載の半導体発光素子。
  8. 前記バリア層は、ＧａＮよりなり、前記井戸層は、Ｉｎ x Ｇａ 1-x Ｎ（０＜ｘ＜１）よりなり、前記多重量子井戸のペア数は、６〜１１であることを特徴とする請求項４に記載の半導体発光素子。
  9. 前記井戸層の厚さは２〜３ｎｍであり、前記バリア層の厚さは１５〜１８ｎｍであることを特徴とする請求項８に記載の半導体発光素子。
  10. 前記絶縁性基板は、ｃ面（０００１）,０．２５°オフのサファイア（α-Ａｌ 2 Ｏ 3 ）基板であることを特徴とする請求項１に記載の半導体発光素子。
  11. 前記ｎ型半導体層，前記活性層，および前記ｐ型半導体層は、六方晶構造の非極性面を結晶成長の主面とすることを特徴とする請求項１に記載の半導体発光素子。
  12. 前記ｎ型半導体層，前記活性層，および前記ｐ型半導体層は、六方晶構造の半極性面を結晶成長の主面とすることを特徴とする請求項１に記載の半導体発光素子。
  13. 前記ｎ型半導体層，前記活性層，および前記ｐ型半導体層は、六方晶構造の極性面を結晶成長の主面とすることを特徴とする請求項１に記載の半導体発光素子。
  14. 絶縁性基板を準備する工程と、
    前記絶縁性基板上にｎ型不純物をドープされたｎ型半導体層を形成する工程と、
    前記ｎ型半導体層上に活性層を形成する工程と、
    前記活性層上にｐ型不純物をドープされたｐ型半導体層を形成する工程と、
    前記ｐ型半導体層上に透明電極を形成する工程と、
    前記透明電極上に反射積層膜を形成する工程と、
    前記反射積層膜をパターニング後、開口された透明電極面上に第１ｐ側電極をパターン形成する工程と、
    前記反射積層膜面上および前記第１ｐ側電極面上に透明基板を貼り付ける工程と、
    前記絶縁性基板をパターニング後、前記ｎ型半導体層面上にｎ側電極を形成する工程と
    を有することを特徴とする半導体発光素子の製造方法。
  15. 前記透明基板をパターニング後、開口された前記第１ｐ側電極面上に第２ｐ側電極をパターン形成する工程
    を有することを特徴とする請求項１４に記載の半導体発光素子の製造方法。
  16. 前記バリア層は、ＧａＮより形成され、前記井戸層は、Ｉｎ x Ｇａ 1-x Ｎ（０＜ｘ＜１）より形成され、前記多重量子井戸のペア数は、６〜１１であることを特徴とする請求項１４または１５に記載の半導体発光素子の製造方法。
JP2007302164A 2007-11-21 2007-11-21 半導体発光素子およびその製造方法 Expired - Fee Related JP5156347B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007302164A JP5156347B2 (ja) 2007-11-21 2007-11-21 半導体発光素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007302164A JP5156347B2 (ja) 2007-11-21 2007-11-21 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009130059A JP2009130059A (ja) 2009-06-11
JP5156347B2 true JP5156347B2 (ja) 2013-03-06

Family

ID=40820698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007302164A Expired - Fee Related JP5156347B2 (ja) 2007-11-21 2007-11-21 半導体発光素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP5156347B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201210074A (en) * 2010-08-20 2012-03-01 Chi Mei Lighting Tech Corp Light-emitting diode structure and method for manufacturing the same
JP6426359B2 (ja) * 2014-03-24 2018-11-21 株式会社東芝 半導体発光素子及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3795007B2 (ja) * 2002-11-27 2006-07-12 松下電器産業株式会社 半導体発光素子及びその製造方法
TWI234298B (en) * 2003-11-18 2005-06-11 Itswell Co Ltd Semiconductor light emitting diode and method for manufacturing the same
JP2005197573A (ja) * 2004-01-09 2005-07-21 Sharp Corp Ｉｉｉ族窒化物半導体発光素子
JP5364368B2 (ja) * 2005-04-21 2013-12-11 エイオーネックス・テクノロジーズ・インコーポレイテッド 基板の製造方法
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
KR101041843B1 (ko) * 2005-07-30 2011-06-17 삼성엘이디 주식회사 질화물계 화합물 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
JP2009130059A (ja) 2009-06-11

Similar Documents

Publication Publication Date Title
JP3717196B2 (ja) 発光素子
JP3559446B2 (ja) 半導体発光素子および半導体発光装置
JP5340712B2 (ja) 半導体発光素子およびその製造方法
WO2011021264A1 (ja) 窒化物半導体発光素子
JP2009081374A (ja) 半導体発光素子
WO2005050748A1 (ja) 半導体素子及びその製造方法
KR20080087135A (ko) 질화물 반도체 발광 소자
US7112825B2 (en) Semiconductor light emitting device
US7257140B2 (en) Semiconductor laser device
WO2007097411A1 (ja) ２波長半導体発光装置及びその製造方法
JP5098135B2 (ja) 半導体レーザ素子
KR20100086037A (ko) 반도체 레이저 소자
JP2008305971A (ja) 発光素子
JP2009021349A (ja) 半導体発光素子の製造方法及び半導体発光素子
JP5444609B2 (ja) 半導体レーザ素子
JP5366518B2 (ja) 半導体発光素子およびその製造方法
JP2009239075A (ja) 発光素子
JP2001119102A (ja) Ｉｉｉ族窒化物系化合物半導体レーザダイオード
JPH0888441A (ja) 窒化ガリウム系化合物半導体レーザ素子及びその製造方法
US20090014729A1 (en) Semiconductor light emitting device including group III nitride semiconductor
JP4043087B2 (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子
JP2009070893A (ja) 発光装置及びその製造方法
JP5156347B2 (ja) 半導体発光素子およびその製造方法
JP5223531B2 (ja) 半導体レーザ素子
JP2009158807A (ja) 半導体レーザダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5156347

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees