JP6426359B2 - 半導体発光素子及びその製造方法 - Google Patents

Description

本発明の実施形態は、半導体発光素子及びその製造方法に関する。

窒化ガリウム（ＧａＮ）などの窒化物系ＩＩＩ−Ｖ族化合物半導体は、発光ダイオード（ＬＥＤ：Light Emitting Diode）や、レーザダイオード（ＬＤ：Laser Diode）などに応用されている。半導体発光素子において、発光効率を向上することが望まれている。

特開２００９−２００３３７号公報

本発明の実施形態は、高発光効率の半導体発光素子及びその製造方法を提供する。

本発明の実施形態によれば、第１半導体層と、第２半導体層と、発光部と、を含む半導体発光素子が提供される。前記第１半導体層は、第１濃度でｎ形不純物を含む。前記第２半導体層は、ｐ形不純物を含む。前記発光部は、前記第１半導体層と前記第２半導体層との間に設けられる。前記発光部に含まれる複数の障壁層の数は、９であり、前記発光部に含まれる複数の井戸層の数は、８である。前記発光部は、前記複数の障壁層の１つである第１障壁層と、前記第１障壁層と前記第２半導体層との間に設けられ前記第１濃度よりも高い第２濃度でｎ形不純物を含み前記複数の障壁層の別の１つである第２障壁層と、前記第２障壁層と前記第２半導体層との間に設けられ前記複数の障壁層のさらに別の１つである第３障壁層と、前記第１障壁層と前記第２障壁層との間に設けられた第１井戸層と、前記第２障壁層と前記第３障壁層との間に設けられた第２井戸層と、を含む。前記第３障壁層は、前記発光部に含まれる障壁層のうちで前記第２半導体層に最も近い。前記第２障壁層は、前記発光部に含まれる障壁層のうちで前記第２半導体層に２番目に近い。前記第１障壁層における前記ｎ形不純物の濃度は、前記第２濃度よりも低い。前記発光部に含まれる前記複数の障壁層のうちで、前記第２障壁層と前記第１半導体層との間に位置する障壁層における前記ｎ形不純物の濃度は、前記第２濃度よりも低い。前記第２濃度は、５．０×１０ ^１８ 毎立方センチメートルを超え、１．０×１０ ^１９ 毎立方センチメートル以下である。前記第１障壁層と前記第１井戸層との間の境界を含む平面は、前記第１半導体層の（０００１）面を含む平面と交差する。
本発明の実施形態によれば、半導体発光素子の製造方法は、基板の上に、第１濃度でｎ形不純物を含む第１半導体層を形成する工程と、前記第１半導体層の上に、発光部であって、前記発光部に含まれる複数の障壁層の数は、９であり、前記発光部に含まれる複数の井戸層の数は、８であり、前記複数の障壁層の１つである第１障壁層と、前記第１障壁層の上に設けられ前記第１濃度よりも高い第２濃度でｎ形不純物を含み前記複数の障壁層の別の１つである第２障壁層と、前記第２障壁層の上に設けられ前記複数の障壁層のさらに別の１つである第３障壁層と、前記第１障壁層と前記第２障壁層との間に設けられた第１井戸層と、前記第２障壁層と前記第３障壁層との間に設けられた第２井戸層と、を含む発光部を形成する工程と、前記発光部の上に、ｐ形不純物を含む第２半導体層を形成する工程と、を含む。前記第３障壁層は、前記発光部に含まれる障壁層のうちで前記第２半導体層に最も近い。前記第２障壁層は、前記発光部に含まれる障壁層のうちで前記第２半導体層に２番目に最も近い。前記第１障壁層における前記ｎ形不純物の濃度は、前記第２濃度よりも低い。前記発光部に含まれる前記複数の障壁層のうちで、前記第２障壁層と前記第１半導体層との間に位置する障壁層における前記ｎ形不純物の濃度は、前記第２濃度よりも低い。前記第２濃度は、５．０×１０ ^１８ 毎立方センチメートルを超え、１．０×１０ ^１９ 毎立方センチメートル以下である。前記第１障壁層と前記第１井戸層との間の境界を含む平面は、前記第１半導体層の（０００１）面を含む平面と交差する。

図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子を示す模式的断面図である。 半導体発光素子の特性を示すグラフ図である。 半導体発光素子の特性を示すグラフ図である。 図４（ａ）〜図４（ｆ）は、半導体発光素子の特性を示すグラフ図である。 半導体発光素子の特性を示すグラフ図である。 半導体発光素子の特性を示すグラフ図である。 半導体発光素子の特性を示すグラフ図である。 半導体発光素子の特性を示すグラフ図である。 半導体発光素子の特性を示すグラフ図である。 第１の実施形態に係る半導体発光素子の製造方法を示すフローチャート図である。

以下、本発明の実施の形態を図に基づき説明する。

なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。

また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施の形態）
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子を示す模式的断面図である。
図１（ａ）は、第１の実施の形態に係る半導体発光素子の構成を例示する模式的断面図である。
図１（ｂ）は、第１の実施の形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。

図１（ａ）に表したように、本実施の形態に係る半導体発光素子１１０は、第１半導体層１０と、第２半導体層２０と、積層体３０と、発光部４０と、第１電極５０と、第２電極６０と、を含む。積層体３０は、発光部４０と第１半導体層１０との間に設けられる。発光部４０は、第１半導体層１０と第２半導体層２０との間に設けられる。発光部４０は、主面４０ａを有する。第１半導体層１０から第２半導体層２０に向かう方向をＺ軸方向とする。

基板５の上に、バッファ層６が設けられている。バッファ層６の上に、第１半導体層１０、積層体３０、発光部４０、及び第２半導体層２０がＺ軸方向に順に設けられている。このような積層構造は、エピタキシャル成長によって形成される。エピタキシャル成長には、例えば、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）、分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）又はハライド気相成長法（Halide Vapor Phase Epitaxy:ＨＶＰＥ）が用いられる。このような積層構造を形成した後、基板５を除去しても良い。

化合物半導体において、一般的に、結晶構造の面方位は、４指数表記（六方晶指数）で表される。基本ベクトルｃは、（０００１）方向に延びており、この方向の軸は、ｃ軸と呼ばれる。ｃ軸に垂直な面は、ｃ面（極性面）と呼ばれる。ｃ面（極性面）は、（０００１）面とも呼ばれる。このような結晶構造には、ｃ面以外にも結晶面方位が存在する。例えば、ｍ面及びａ面は、ｃ軸方向に平行な非極性面である。ｒ面は、ｃ軸方向に対して傾斜した半極性面である。

ｃ面成長とは、ｃ面に垂直な方向にエピタキシャル成長が生じることを意味する。ｍ面成長、ａ面成長及びｒ面成長とは、それぞれ、ｍ面成長、ａ面成長及びｒ面に垂直な方向にエピタキシャル成長が生じることを意味する。

ｃ面成長によって形成された積層構造を用いて半導体発光素子１１０を形成すると、ｃ面において、Ｇａ原子とＮ原子との位置がｃ軸方向にずれることに起因する自発分極が生じる。発光部４０に含まれるＩｎＧａＮにおいて、歪みによるピエゾ分極が生じる。ピエゾ分極によって、発光部４０におけるキャリアの発光再結合の確率が下がり、内部量子効率が低下する。発光ダイオード等の発光素子において、消費電力の増大、及び、発光効率の低下が引き起こされる。注入キャリア密度が増大すると、ピエゾ電界のスクリーニングが生じるので、発光波長に変化が生じる。

本実施形態において、例えば、非極性面（例えばｍ面またはａ面）、又は、半極性面（例えばｒ面）を成長面として、積層構造が形成される。非極性面又は半極性面を成長面として積層構造を形成すると、発光部４０のＺ軸方向におけるピエゾ分極の影響を低減できる。非極性面又は半極性面を成長面として、ｃ面に対して任意の角度で傾斜した傾斜角で積層構造を形成できる。例えば、発光部４０の主面４０ａは、ｃ面（極性面）から１５度以上１６５度以下で傾斜している。１５度以上の傾斜角において、半極性面の効果が大きくなりピエゾ分極の影響をより低減することができる。

基板５に、例えば、サファイア基板（ｍ面又はｒ面サファイア基板）が用いられる。基板５として、Ｓｉ、ＧａＮ、ＳｉＣ又はＺｎＯを含む基板を用いても良い。

バッファ層６に、例えば、ＡｌＮ層、ＡｌＧａＮ層及びＧａＮ層の少なくともいずれかを含む層が用いられる。

第１半導体層１０は、窒化物半導体を含む。第１半導体層１０は、例えば、ｎ形半導体層である。第１半導体層１０は、例えば、任意の濃度（第１濃度）でｎ形不純物を含む。ｎ形不純物として、例えば、Ｓｉが用いられる。ｎ形不純物として、Ｇｅ又はＳｎを用いても良い。

第１半導体層１０は、第１ｎ側層１１と、第２ｎ側層１２と、を含む。第１ｎ側層１１は、第２ｎ側層１２と積層体３０との間に配置される。例えば、第１ｎ側層１１は、ｎ形ＧａＮコンタクト層である。例えば、第２ｎ側層１２は、アンドープのＧａＮ下地層である。

第１ｎ側層１１は、第１部分１１ａと、第２部分１１ｂと、を含む。第１ｎ側層１１の不純物濃度は、第２ｎ側層１２の不純物濃度よりも高い。

第２半導体層２０は、窒化物半導体を含む。第２半導体層２０は、例えば、ｐ形半導体層である。第２半導体層２０は、例えば、ｐ形不純物を含む。ｐ形不純物として、例えば、Ｍｇが用いられる。ｐ形不純物として、Ｚｎを用いても良い。

第２半導体層２０は、例えば、第１ｐ側層２１と、第２ｐ側層２２と、第３ｐ側層２３と、第４ｐ側層２４と、を含む。第２ｐ側層２２は、第１ｐ側層２１と発光部４０との間に設けられる。第３ｐ側層２３は、第２ｐ側層２２と発光部４０との間に設けられる。第４ｐ側層２４は、第３ｐ側層２３と発光部４０との間に設けられる。

第１ｐ側層２１は、例えば、コンタクト層である。第１ｐ側層２１には、例えば、ｐ形のＧａＮが用いられる。第２ｐ側層２２には、例えば、ｐ形のＧａＮが用いられる。第１ｐ側層２１の不純物濃度は、第２ｐ側層２２の不純物濃度よりも高い。

第３ｐ側層２３には、例えば、ｐ形のＡｌＧａＮが用いられる。第４ｐ側層２４には、例えば、ｐ形のＡｌＧａＮが用いられる。第３ｐ側層２３及び第４ｐ側層２４は、電子のオーバーフローを抑制する層として機能する。

積層体３０は、例えば、超格子層である。例えば、積層体３０は、複数の層を含む。積層体３０として、ＧａＮを含む層と、ＩｎＧａＮを含む層と、がＺ軸方向に沿って交互に積層される。積層体３０は、必要に応じて設けられ、省略しても良い。

発光部４０は、例えば、活性層である。発光部４０は、例えば、多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造を有する。発光部４０は、複数の障壁層４１及び複数の井戸層４２が、交互に繰り返し積層された構造を含んでいる。障壁層４１及び井戸層４２の構成の例については後述する。

第１電極５０には、例えば、Ｔｉ膜／Ｐｔ膜／Ａｕ膜の積層膜が用いられる。Ｔｉ膜の厚さは、例えば、０．０５マイクロメートル（μｍ）程度である。Ｐｔ膜の厚さは、例えば、０．０５μｍ程度である。Ａｕ膜の厚さは、例えば、１．０μｍ程度である。

第１電極５０は、第１半導体層１０と電気的に接続される。例えば、第２半導体層２０、積層体３０及び発光部４０に溝が形成される。溝の底面において、第１電極５０が第１ｎ側層１１と接続される。第２部分１１ｂは、Ｚ軸方向に対して垂直な面内で、第１部分１１ａと並ぶ。第１電極５０は、第１部分１１ａと接続される。発光部４０は、第２部分１１ｂと第２半導体層２０との間に設けられる。

第２電極６０は、第１導電部６１と第２導電部６２とを含む。第２導電部６２は、第１導電部６１と第２半導体層２０との間に設けられる。第１導電部６１は、第２導電部６２と電気的に接続される。第１導電部６１は、第２導電部６２の一部と接触している。第２導電部６２は、第２半導体層２０に接触している。

第１導電部６１には、例えば、Ｎｉ膜／Ａｕ膜の積層膜が用いられる。Ｎｉ膜の厚さは、例えば、０．０５μｍ程度である。Ａｕ膜の厚さは、例えば、１．０μｍ程度である。

第２導電部６２には、例えば、Ｉｎ、Ｓｎ、Ｚｎ及びＴｉから選択される少なくともいずれかの元素を含む酸化物が用いられる。第２導電部６２には、例えば、ＩＴＯ（Indium Tin Oxide）が用いられる。第２導電部６２の厚さは、例えば、０．２μｍ程度である。

第１電極５０と第２電極６０との間に電圧を印加することで、第１半導体層１０及び第２半導体層２０を介して、発光部４０に電流が流れる。発光部４０に電流が流れると、発光部４０から光が放出される。放出される光のピーク波長は、例えば、３７０ナノメートル以上６５０ナノメートル以下である。

発光部４０から放出された光は、第２半導体層２０の側から外部に出射する。第２半導体層２０は、光出射面を有する。第１半導体層１０の側から外部に出射しても良い。
本実施形態に係る半導体発光素子１１０は、例えば、発光ダイオードである。

図１（ｂ）に表したように、発光部４０は、障壁層４１と、障壁層４１と積層された井戸層４２と、を含む。発光部４０において、複数の障壁層４１が設けられ、複数の井戸層４２が設けられる。複数の障壁層４１のそれぞれの間に、井戸層４２のそれぞれが設けられる。

障壁層４１及び井戸層４２は、窒化物半導体を含む。井戸層４２には、Ｉｎを含む窒化物半導体が用いられる。

障壁層４１は、例えば、Ｉｎ_ｂＧａ_１−ｂＮ（０≦ｂ＜１）を含む。障壁層４１の厚さは、例えば、３ナノメートル（ｎｍ）以上２０ｎｍ以下である。井戸層４２は、例えば、Ｉｎ_ｗＧａ_１−ｗＮ（０＜ｗ＜１）を含む。井戸層４２の厚さは、例えば、２ｎｍ以上１０ｎｍ以下である。

井戸層４２のＩｎ組成比ｗは、障壁層４１におけるＩｎ組成比ｂよりも高い。ｂ＜ｗである。障壁層４１のＩｎ組成比ｂは０でも良い。例えば、障壁層４１は、ＧａＮでも良い。井戸層４２のＩｎ組成比ｗは０よりも高く、井戸層４２は、ＩｎＧａＮを含む。

障壁層４１がＩｎを含む場合、障壁層４１におけるＩｎの組成比ｂは、井戸層４２におけるＩｎの組成比ｗよりも低い。井戸層４２におけるバンドギャップエネルギーは、障壁層４１におけるバンドギャップエネルギーよりも小さい。障壁層４１及び井戸層４２は、微量のＡｌ等を含んでも良い。

発光部４０は、例えば、（ｎ＋１）個の障壁層４１と、ｎ個の井戸層４２とを含む。ｎは、２以上の整数である。障壁層ＢＬ（ｎ＋１）は、障壁層ＢＬｎと第２半導体層２０との間に設けられる。井戸層ＷＬｎは、井戸層ＷＬ（ｎ−１）と第２半導体層２０との間に設けられる。障壁層ＢＬ１は、第１半導体層１０と井戸層ＷＬ１との間に設けられる。井戸層ＷＬｎは、障壁層ＢＬｎと障壁層ＢＬ（ｎ＋１）との間に設けられる。障壁層ＢＬ（ｎ＋１）は、井戸層ＷＬｎと第２半導体層２０との間に設けられる。複数の障壁層４１の厚さは、互いに異なっても良い。例えば、障壁層ＢＬ（ｎ＋１）の厚さは、他の障壁層４１の厚さと同じでも良く、異なっても良い。

（ｎ＋１）個の障壁層４１において、障壁層ＢＬ（ｎ＋１）は、例えば、第２半導体層２０に接触している。（ｎ＋１）個の障壁層４１のうちで、障壁層ＢＬ（ｎ＋１）は、第２半導体層２０に最も近い。障壁層ＢＬｎは、第２半導体層２０に２番目に近い。障壁層ＢＬ（ｎ−１）は、第２半導体層２０に３番目に近い。障壁層ＢＬ１は、第２半導体層２０に（ｎ＋１）番目に近い。

障壁層ＢＬ１は、例えば、第１障壁層ＢＬａに対応する。障壁層ＢＬ２〜障壁層ＢＬｎは、例えば、第２障壁層ＢＬｂに対応する。障壁層ＢＬ（ｎ＋１）は、例えば、第３障壁層ＢＬｃに対応する。

ｎ個の井戸層４２のうちの井戸層ＷＬｎは、第２半導体層２０に最も近い。井戸層ＷＬ（ｎ−１）は、第２半導体層２０に２番目に近い。井戸層ＷＬ１は、第２半導体層２０にｎ番目に近い。

井戸層ＷＬ１は、例えば、第１井戸層ＷＬａに対応する。井戸層ＷＬｎは、例えば、第２井戸層ＷＬｂに対応する。

実施形態において、第１障壁層ＢＬａと第１井戸層ＷＬａとの間の境界４３を含む平面は、第１半導体層１０の（０００１）面を含む平面と交差する。境界４３は、例えば、（０００１）面に対して傾斜している。境界４３を含む平面と、（０００１）面と、の間の角度は、例えば、１５度以上１６５度以下である。

境界４３を含む平面と、（０００１）面と、の間の角度は、例えば、Ｘ線回折により知ることができる。この角度は、例えば、ＴＥＭ（透過型電子顕微鏡）像等によって知ることもできる。

発光部４０として（ｎ＋１）個の障壁層４１及びｎ個の井戸層４２を設ける場合、障壁層ＢＬ２〜障壁層ＢＬｎのうちの少なくとも１つの障壁層のｎ形不純物濃度は、第１半導体層１０のｎ形不純物濃度以上である。第２障壁層ＢＬｂは、第１半導体層１０の第１濃度よりも高い第２濃度でｎ形不純物を含む。非極性又は半極性の多重量子井戸構造において、このように濃度を設定すると、第２半導体層２０に最も近い井戸層ＷＬｎに電子が供給される。この井戸層ＷＬｎにおいては、発光への寄与の程度が大きい。これにより、発光効率の高い半導体発光素子が提供される。

以下、上記のような条件を見出す基となった検討結果について説明する。
以下においては、第１半導体層１０、積層体３０、発光部４０及び第２半導体層２０を含む積層構造が、半極性面に基づいてＺ軸方向に積層されている。発光部４０は、障壁層４１と、障壁層４１と積層された井戸層４２と、を含む。以下の例では、障壁層４１の数が９（ｎ＝８）であり、井戸層４２の数が８である。障壁層４１のそれぞれの間に、井戸層４２のそれぞれが設けられる。このような積層構造における特性がシミュレーションにより評価される。

図２は、半導体発光素子の特性を例示するグラフ図である。
図２は、後述する５種類の条件の半導体発光素子の特性のシミュレーション結果を例示している。図２の横軸は、発光部４０に注入される電流密度Ｊ（Ａ／ｃｍ^２）を表している。縦軸は、内部量子効率ＩＱＥを表している。以下の説明において、「Ｓｉをドープしない場合」におけるＳｉの濃度は、１．０×１０^１６／ｃｍ^３である。

図２に例示した条件Ｓ１０においては、複数の障壁層４１の全てにおいて、Ｓｉをドープしない。条件Ｓ２０においては、障壁層ＢＬ２におけるＳｉ濃度が第１半導体層１０におけるＳｉ濃度よりも高い。条件Ｓ３０においては、障壁層ＢＬ８におけるＳｉ濃度が第１半導体層１０におけるＳｉ濃度よりも高い。条件Ｓ４０においては、障壁層ＢＬ２〜障壁層ＢＬ８におけるＳｉ濃度が、第１半導体層１０におけるＳｉ濃度よりも高い。複数の障壁層４１において、特に言及していない障壁層においては、Ｓｉがドープされない。

条件Ｓｃ０においては、ｃ面（極性面）の積層構造において、複数の障壁層４１の全てにＳｉをドープしない。
図２において、内部量子効率ＩＱＥは、条件Ｓｃ０における内部量子効率の最大値を１とした相対値である。

この例では、第１半導体層１０におけるＳｉ濃度は、２．０×１０^１８毎立方センチメートル（／ｃｍ^３）である。第１半導体層１０におけるＳｉ濃度よりも高い場合における障壁層４１におけるＳｉ濃度は、５．０×１０^１８／ｃｍ^３である。複数の障壁層のそれぞれ厚さは、５．０ｎｍである。複数の井戸層のそれぞれ厚さは、３．５ｎｍである。

条件Ｓ１０（複数の障壁層４１の全てにおいてＳｉをドープしない）と比べて、条件Ｓ２０、Ｓ３０、及びＳ４０においては、内部量子効率ＩＱＥが高い。

条件Ｓ３０（第２半導体層２０側に位置する障壁層ＢＬ８のＳｉ濃度が第１半導体層１０におけるＳｉよりも高い）における内部量子効率ＩＱＥは、条件Ｓ２０（第１半導体層１０側に位置する障壁層ＢＬ２のＳｉ濃度が第１半導体層１０におけるＳｉ濃度よりも高い）における内部量子効率ＩＱＥよりも高い。

条件Ｓ３０（障壁層ＢＬ８のＳｉ濃度が高い）における内部量子効率ＩＱＥは、条件Ｓ４０（障壁層ＢＬ２〜障壁層ＢＬ８のＳｉ濃度が高い）における内部量子効率ＩＱＥと同程度である。

図２に示した例おいては、バンドシュミレーションの結果であるため、Ｓｉ濃度を高くすることによる結晶品質の低下は考慮されていない。Ｓｉ濃度が過度に上昇すると結晶欠陥が生じ易い。このことから、条件Ｓ３０（障壁層ＢＬ８のＳｉ濃度が第１半導体層１０におけるＳｉ濃度よりも高い）が、内部量子効率ＩＱＥの上昇に効果的であると考えられる。

図３は、半導体発光素子の特性を例示するグラフ図である。
図３は、図２に例示した条件Ｓ３０（障壁層ＢＬ８のＳｉ濃度が第１半導体層１０におけるＳｉ濃度よりも高い）において、Ｓｉ濃度を変えた場合のシミュレーション結果を示している。横軸は、発光部４０に注入される電流密度Ｊ（Ａ／ｃｍ^２）を表しており、縦軸は、内部量子効率ＩＱＥを表している。

図３に示した条件Ｓ３０は、図２と同様であり、障壁層ＢＬ８におけるＳｉ濃度が５．０×１０^１８／ｃｍ^３である。条件Ｓ３１においては、障壁層ＢＬ８におけるＳｉ濃度が１．０×１０^１９／ｃｍ^３である。図３には、図２に示した条件Ｓ１０及び条件Ｓｃ０の結果も示されている。このときも、Ｓｉをドープしない場合の障壁層４１におけるＳｉ濃度は、１．０×１０^１６／ｃｍ^３である。第１半導体層１０におけるＳｉ濃度は、２．０×１０^１８／ｃｍ^３である。

図２及び図３から、条件Ｓ３０（障壁層ＢＬ８のＳｉ濃度が５．０×１０^１８／ｃｍ^３）が、内部量子効率ＩＱＥの上昇に効果的であると考えられる。図３から分かるように、Ｓｉ濃度が１．０×１０^１９／ｃｍ^３程度になると、内部量子効率ＩＱＥの向上効果は、飽和状態になる。

図４（ａ）〜図４（ｆ）は、半導体発光素子の特性を例示するグラフ図である。
図４（ａ）〜図４（ｃ）は、条件Ｓ１０（複数の障壁層４１のいずれにもＳｉをドープしない）に対応する。図４（ｄ）〜図４（ｆ）は、条件Ｓ３０（障壁層ＢＬ８のＳｉ濃度が第１半導体層１０におけるＳｉ濃度よりも高い）に対応する。条件Ｓ３０においては、障壁層ＢＬ８におけるＳｉ濃度は、５．０×１０^１８／ｃｍ^３である。

これらの図において横軸は、位置ｚである。図４（ａ）及び図４（ｄ）の縦軸は、伝導帯のエネルギーＥｃである。図４（ｂ）及び図４（ｅ）の縦軸は、価電子帯Ｅｖのエネルギーである。図４（ｃ）及び図４（ｆ）は、電子及び正孔のキャリア密度Ｃｃである。実線が電子に対応し、破線が正孔に対応する。これらの図において、電流密度Ｊは、２１（Ａ／ｃｍ^２）である。

図４（ａ）〜図４（ｃ）に表したように、電子が井戸層ＷＬ１に大量に供給されている。正孔が井戸層ＷＬ８に大量に供給されている。電子密度と正孔密度との空間的な重なりが小さい。電子と正孔との分布がマッチしないので、重なり積分が増加する効果が限定的になる。その結果、内部量子効率ＩＱＥが低下する。

図４（ｄ）〜図４（ｆ）に表したように、電子が井戸層ＷＬ８にも十分に供給されている。電子密度と正孔密度との空間的な重なりが大きい。その結果、内部量子効率ＩＱＥが上昇する。

図５は、半導体発光素子の特性を例示するグラフ図である。
図５は、条件Ｓ３０（障壁層ＢＬ８におけるＳｉ濃度が第１半導体層１０におけるＳｉよりも高い）において、複数の障壁層４１のそれぞれの厚さを変えたときの特性のシミュレーション結果を例示している。横軸は、Ｓｉ濃度Ｃｓ（／ｃｍ^３）である。縦軸は、内部量子効率ＩＱＥである。

図５に示した条件Ｓ３２においては、障壁層ＢＬ８におけるＳｉ濃度が第１半導体層１０におけるＳｉよりも高く、複数の障壁層４１のそれぞれの厚さが３．０ｎｍである。条件Ｓ３０においては、障壁層ＢＬ８におけるＳｉ濃度が第１半導体層１０におけるＳｉよりも高く、複数の障壁層４１のそれぞれの厚さが５．０ｎｍである。条件Ｓ３３においては、障壁層ＢＬ８におけるＳｉ濃度が第１半導体層１０におけるＳｉよりも高く、複数の障壁層４１のそれぞれの厚さが７．０ｎｍである。図５には、既に説明した条件Ｓｃ０の特性も例示されている。条件Ｓｃ０においては、複数の障壁層４１のそれぞれの厚さは５．０ｎｍである。図５において、内部量子効率ＩＱＥは、条件Ｓｃ０における内部量子効率の最大値を１としたときの相対値である。

この例において、第１半導体層１０におけるＳｉ濃度Ｃｓは、２．０×１０^１８／ｃｍ^３である。電流密度Ｊは、３０（Ａ／ｃｍ^２）である。複数の井戸層４２のそれぞれの厚さは、３．５ｎｍである。

図５に表したように、条件Ｓ３０及びＳ３２のいずれにおいても、Ｓｉ濃度Ｃｓが高くなると内部量子効率ＩＱＥは高くなる。内部量子効率ＩＱＥの上昇する割合は、複数の障壁層４１のそれぞれの厚さによって異なる。内部量子効率ＩＱＥがピークとなるＳｉ濃度Ｃｓは、障壁層４１の厚さによって異なる。

図６は、半導体発光素子の特性を例示するグラフ図である。
図６は、条件Ｓ３０において、複数の井戸層４２のそれぞれの厚さを変えたときの特性をシミュレーションした結果を例示している。横軸は、Ｓｉ濃度Ｃｓ（／ｃｍ^３）である。縦軸は、内部量子効率ＩＱＥである。

図６に示した条件Ｓ３４においては、障壁層ＢＬ８のＳｉ濃度が第１半導体層１０のＳｉ濃度よりも高く、複数の井戸層４２のそれぞれの厚さが３．５ｎｍである。条件Ｓ３０においては、障壁層ＢＬ８のＳｉ濃度が第１半導体層１０のＳｉ濃度よりも高く、複数の井戸層４２のそれぞれの厚さは５．５ｎｍである。条件Ｓ３５においては、障壁層ＢＬ８のＳｉ濃度が第１半導体層１０のＳｉ濃度よりも高く、複数の井戸層４２のそれぞれの厚さは７．５ｎｍである。図６には、既に説明した条件Ｓｃ０の特性も例示されている。条件Ｓｃ０においては、複数の井戸層４２のそれぞれの厚さは３．５ｎｍである。図６において、内部量子効率ＩＱＥは、条件Ｓｃ０における内部量子効率の最大値を１としたときの相対値である。

この例において、第１半導体層１０におけるＳｉ濃度Ｃｓは、２．０×１０^１８／ｃｍ^３である。電流密度Ｊは、３０（Ａ／ｃｍ^２）である。複数の障壁層４１のそれぞれの厚さは、５．０ｎｍである。

図６に表したように、条件Ｓ３０、Ｓ３４及びＳ３５のいずれにおいても、Ｓｉ濃度Ｃｓが高くなると、内部量子効率ＩＱＥは高くなる。内部量子効率ＩＱＥの上昇する割合は、複数の井戸層４１のそれぞれの厚さによって異なる。

図７は、半導体発光素子の特性を例示するグラフ図である。
図７は、Ｓｉ濃度を第１半導体層１０よりも高くする障壁層の位置を変えたときの特性をシミュレーションした結果を例示している。図７の縦軸は、内部量子効率ＩＱＥである。
図７において、条件ＳＢ８においては、障壁層ＢＬ８において、Ｓｉ濃度が第１半導体層１０よりも高い。条件ＳＢ７−８においては、障壁層ＢＬ７及びＢＬ８においてＳｉ濃度が第１半導体層１０よりも高い。条件ＳＢ６−８においては、障壁層ＢＬ６〜ＢＬ８において、Ｓｉ濃度が第１半導体層１０よりも高い。条件ＳＢ７においては、障壁層ＢＬ７においてＳｉ濃度が第１半導体層１０よりも高い。条件ＳＢ６においては、障壁層ＢＬ６において、Ｓｉ濃度が第１半導体層１０よりも高い。図７には、既に説明した条件Ｓｃ０の特性も例示されている。これらの条件において、Ｓｉ濃度が第１半導体層１０よりも高くされない障壁層４１においては、Ｓｉがドープされない。

既に説明したように、条件Ｓｃ０においては、ｃ面（極性面）の積層構造が適用され、複数の障壁層４１のいずれにもＳｉをドープしない。図７において、内部量子効率ＩＱＥは、条件Ｓｃ０における内部量子効率を１としたときの相対値である。

この例において、第１半導体層１０におけるＳｉ濃度は、２．０×１０^１８／ｃｍ^３である。第１半導体層１０よりもＳｉ濃度を高くする場合において、障壁層４１（例えば、ＢＬ６〜ＢＬ８）のそれぞれのＳｉ濃度は、７．０×１０^１８／ｃｍ^３である。Ｓｉをドープしない場合の障壁層におけるＳｉ濃度は、１．０×１０^１６／ｃｍ^３である。電流密度Ｊは、３０（Ａ／ｃｍ^２）である。

図７からわかるように、条件ＳＢ８、条件ＳＢ７−８、及び、条件ＳＢ６−８において、高い内部量子効率ＩＱＥが得られる。既に説明したように、この例では、障壁層４１の数が９である。従って、複数の障壁層４１のうちで、第２半導体層２０に２番目に近い障壁層ＢＬ８のＳｉ濃度を第１半導体層１０のＳｉ濃度よりも高くすると、内部量子効率ＩＱＥが高くなる。条件ＳＢ８、条件ＳＢ７−８、及び、条件ＳＢ６−８において、内部量子効率ＩＱＥに大きな差は見られない。少なくとも障壁層ＢＬ８におけるＳｉ濃度を第１半導体層１０におけるＳｉ濃度よりも高くすると、内部量子効率ＩＱＥの上昇に効果的であると考えられる。なお、最もｐ側に配置される障壁層におけるＳｉ濃度が高過ぎると、ｐ形半導体層（第２半導体層２０）と、ｎ形半導体層（Ｓｉ濃度が高い障壁層）と、が接する場合があり、効率が低下する場合がある。

図８は、半導体発光素子の特性を例示するグラフ図である。
図８は、条件Ｓ３０（障壁層ＢＬ８におけるＳｉ濃度が第１半導体層１０におけるＳｉ濃度よりも高い）において、積層体３０におけるＳｉ濃度を変えた場合の特性を例示している。横軸は、発光部４０に注入される電流密度Ｊ（Ａ／ｃｍ^２）である。縦軸は、内部量子効率ＩＱＥである。

図８に示した条件Ｓ３６においては、障壁層ＢＬ８におけるＳｉ濃度が第１半導体層１０におけるＳｉ濃度よりも高く、積層体３０におけるＳｉ濃度が第１半導体層１０のＳｉ濃度よりも高い。条件Ｓ３７においては、障壁層ＢＬ８におけるＳｉ濃度が第１半導体層１０におけるＳｉ濃度よりも高く、積層体３０にＳｉをドープしない。条件Ｓ３８においては、障壁層ＢＬ８におけるＳｉ濃度が第１半導体層１０におけるＳｉ濃度よりも高く、積層体３０が設けられない。図８において、内部量子効率ＩＱＥは、条件Ｓｃ０における内部量子効率を１としたときの相対値である。

この例においては、第１半導体層１０におけるＳｉ濃度は、２．０×１０^１８／ｃｍ^３である。障壁層ＢＬ８のＳｉ濃度は、７．０×１０^１８／ｃｍ^３である。条件Ｓ３６において、積層体３０におけるＳｉ濃度は２．０×１０^１８／ｃｍ^３である。条件Ｓ３７において、積層体３０におけるＳｉ濃度は、１．０×１０^１６／ｃｍ^３である。

図８に表したように、条件Ｓ３６〜Ｓ３８において、電流密度Ｊに対する内部量子効率ＩＱＥの変化量に大きな差は見られない。

図９は、半導体発光素子の特性を例示するグラフ図である。
図９は、障壁層ＢＬ２におけるＳｉ濃度を変更したときの特性のシミュレーション結果を例示している。横軸は、発光部４０に注入される電流密度Ｊ（Ａ／ｃｍ^２）である。縦軸は、内部量子効率ＩＱＥである。

図９に示した条件Ｒ２０においては、障壁層４１の数が３であり井戸層４２の数が２であり、障壁層ＢＬ２におけるＳｉ濃度が第１半導体層１０におけるＳｉ濃度よりも高い。条件Ｒ２１においては、障壁層４１の数が３であり井戸層４２の数が２であり、障壁層ＢＬ２にＳｉをドープしない。Ｓｉをドープしない場合のＳｉ濃度は１．０×１０^１６／ｃｍ^３である。

図９には、条件Ｓ３０（障壁層４１の数が９であり、障壁層ＢＬ８におけるＳｉ濃度が第１半導体層１０におけるＳｉ濃度よりも高い）の特性も例示されている。図９において、内部量子効率ＩＱＥは、条件Ｓｃ０における内部量子効率を１としたときの相対値である。

この例において、第１半導体層１０におけるＳｉ濃度は、２．０×１０^１８／ｃｍ^３である。条件Ｒ２０において、障壁層ＢＬ２におけるＳｉ濃度は、７．０×１０^１８／ｃｍ^３である。障壁層ＢＬ８におけるＳｉ濃度は、７．０×１０^１６／ｃｍ^３である。

図９から分かるように、条件Ｒ２０においては、条件Ｒ２１よりも高い内部量子効率ＩＱＥが得られる。障壁層４１の数が３であり井戸層４２の数が２であるときに、障壁層ＢＬ２のＳｉ濃度が第１半導体層１０におけるＳｉ濃度よりも高いと、内部量子効率ＩＱＥが上昇する。このような積層構造においても、障壁層４１にＳｉ濃度を第１半導体層１０のＳｉ濃度よりも高くすることで、内部量子効率ＩＱＥが上昇できる。

本実施形態によれば、例えば、非極性又は半極性の多重量子井戸構造において、高発光効率の半導体発光素子が提供される。

図１０は、第１の実施の形態に係る半導体発光素子の製造方法を例示するフローチャートである。
基板５の上に第１半導体層１０を形成する（ステップＳ１１０）。基板５と第１半導体層１０との間にバッファ層６を形成しても良い。第１半導体層１０は、第１ｎ側層１１と、第２ｎ側層１２との多層構造を有しても良い。

第１半導体層１０の上に、発光層４０を形成する（ステップＳ１２０）。発光層４０は、（ｎ＋１）個の障壁層４１とｎ個の井戸層４２とを含む。ｎは、２以上の整数である。第１半導体層１０と発光部４０との間に積層体３０を形成しても良い。

発光部４０を形成するステップは、障壁層ＢＬ２〜障壁層ＢＬｎの少なくとも１つの障壁層のｎ形不純物濃度が第１半導体層１０のｎ形不純物濃度よりも高くなるように、障壁層４１を形成するステップを含む。例えば、障壁層ＢＬ２〜障壁層ＢＬｎの少なくとも１つの障壁層にＳｉをドープすることで、その障壁層のｎ形不純物濃度を第１半導体層１０のｎ形不純物濃度よりも高くする。すなわち、発光部４０は、第１障壁層と、第１障壁層の上に設けられ第１半導体層１０のｎ形不純濃度（第１濃度）よりも高い第２濃度でｎ形不純物を含む第２障壁層と、第２障壁層の上に設けられた第３障壁層と、第１障壁層と第２障壁層との間に設けられた第１井戸層と、第２障壁層と前記第３障壁層との間に設けられた第２井戸層と、を含む。このような発光部を形成する。

発光部４０の上に、第２半導体層２０を形成する（ステップＳ１３０）。第２半導体層２０の形成の後、第１電極５０及び第２電極６０を形成する。

本実施形態によれば、高発光効率の半導体発光素子及びその製造方法が提供される。

なお、本明細書において「窒化物半導体」とは、Ｂ_αＩｎ_βＡｌ_γＧａ_{１−α−β−γ}Ｎ（０≦α≦１，０≦β≦１，０≦γ≦１，α＋β＋γ≦１）なる化学式において組成比α、β及びγをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むものや、導電形などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる第１半導体層、第２半導体層、発光部、井戸層、障壁層、第１電極及び第２電極などの各要素の具体的な構成の、形状、サイズ、材質、配置関係などに関して当業者が各種の変更を加えたものであっても、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した半導体発光素子及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

５…基板、 ６…バッファ層、 １０…第１半導体層、 １１…第１ｎ側層、 １２…第２ｎ側層、 ２０…第２半導体層、 ２１…第１ｐ側層、 ２２…第２ｐ側層、 ２３…第３ｐ側層、 ２４…第４ｐ側層、 ３０…積層体、 ４０…発光部、 ４１…障壁層、 ４２…井戸層、 ４３…境界、 ５０…第１電極、 ６０…第２電極、 ６１…第１導電部、 ６２…第２導電部、 １１０…半導体発光素子、 ＢＬａ…第１障壁層、 ＢＬｂ…第２障壁層、 ＢＬｃ…第３障壁層、 ＩＱＥ…内部量子効率、 Ｊ…電流密度、 ＷＬａ…第１井戸層、 ＷＬｂ…第２井戸層

Claims (12)

1. 第１濃度でｎ形不純物を含む第１半導体層と、
   ｐ形不純物を含む第２半導体層と、
   前記第１半導体層と前記第２半導体層との間に設けられた発光部であって、
   前記発光部に含まれる複数の障壁層の数は、９であり、前記発光部に含まれる複数の井戸層の数は、８であり、
   前記複数の障壁層の１つである第１障壁層と、
   前記第１障壁層と前記第２半導体層との間に設けられ前記第１濃度よりも高い第２濃度でｎ形不純物を含み前記複数の障壁層の別の１つである第２障壁層と、
   前記第２障壁層と前記第２半導体層との間に設けられ前記複数の障壁層のさらに別の１つである第３障壁層と、
   前記第１障壁層と前記第２障壁層との間に設けられた第１井戸層と、
   前記第２障壁層と前記第３障壁層との間に設けられた第２井戸層と、
   を含む発光部と、
   を備え、
   前記第３障壁層は、前記発光部に含まれる障壁層のうちで前記第２半導体層に最も近く、
   前記第２障壁層は、前記発光部に含まれる障壁層のうちで前記第２半導体層に２番目に近く、
   前記第１障壁層における前記ｎ形不純物の濃度は、前記第２濃度よりも低く、
   前記発光部に含まれる前記複数の障壁層のうちで、前記第２障壁層と前記第１半導体層との間に位置する障壁層における前記ｎ形不純物の濃度は、前記第２濃度よりも低く、
   前記第２濃度は、５．０×１０ ^１８ 毎立方センチメートルを超え、１．０×１０ ^１９ 毎立方センチメートル以下であり、
   前記第１障壁層と前記第１井戸層との間の境界を含む平面は、前記第１半導体層の（０００１）面を含む平面と交差する半導体発光素子。
2. 前記境界と前記（０００１）面との間の角度は、１５度以上１６５度以下である請求項１記載の半導体発光素子。
3. 前記境界は、前記（０００１）面に対して傾斜している請求項１または２に記載の半導体発光素子。
4. 前記第２障壁層の厚さは、３．０ナノメートル以上７．０ナノメートル以下である請求項１〜３のいずれか１つに記載の半導体発光素子。
5. 前記第１障壁層及び前記第３障壁層のそれぞれの厚さは、３．０ナノメートル以上７．０ナノメートル以下である請求項１〜４のいずれか１つに記載の半導体発光素子。
6. 前記第１井戸層及び前記第２井戸層のそれぞれの厚さは、３．５ナノメートル以上７．５ナノメートル以下である請求項１〜５のいずれか１つに記載の半導体発光素子。
7. 基板の上に、第１濃度でｎ形不純物を含む第１半導体層を形成する工程と、
   前記第１半導体層の上に、発光部であって、前記発光部に含まれる複数の障壁層の数は、９であり、前記発光部に含まれる複数の井戸層の数は、８であり、前記複数の障壁層の１つである第１障壁層と、前記第１障壁層の上に設けられ前記第１濃度よりも高い第２濃度でｎ形不純物を含み前記複数の障壁層の別の１つである第２障壁層と、前記第２障壁層の上に設けられ前記複数の障壁層のさらに別の１つである第３障壁層と、前記第１障壁層と前記第２障壁層との間に設けられた第１井戸層と、前記第２障壁層と前記第３障壁層との間に設けられた第２井戸層と、を含む発光部を形成する工程と、
   前記発光部の上に、ｐ形不純物を含む第２半導体層を形成する工程と、
   を備え、
   前記第３障壁層は、前記発光部に含まれる障壁層のうちで前記第２半導体層に最も近く、
   前記第２障壁層は、前記発光部に含まれる障壁層のうちで前記第２半導体層に２番目に近く、
   前記第１障壁層における前記ｎ形不純物の濃度は、前記第２濃度よりも低く、
   前記発光部に含まれる前記複数の障壁層のうちで、前記第２障壁層と前記第１半導体層との間に位置する障壁層における前記ｎ形不純物の濃度は、前記第２濃度よりも低く、
   前記第２濃度は、５．０×１０ ^１８ 毎立方センチメートルを超え、１．０×１０ ^１９ 毎立方センチメートル以下であり、
   前記第１障壁層と前記第１井戸層との間の境界を含む平面は、前記第１半導体層の（０００１）面を含む平面と交差する半導体発光素子の製造方法。
8. 前記境界と前記（０００１）面との間の角度は、１５度以上１６５度以下である請求項７記載の半導体発光素子の製造方法。
9. 前記境界は、前記（０００１）面に対して傾斜している請求項７または８に記載の半導体発光素子の製造方法。
10. 前記第２障壁層の厚さは、３．０ナノメートル以上７．０ナノメートル以下である請求項７〜９のいずれか１つに記載の半導体発光素子の製造方法。
11. 前記第１障壁層及び前記第３障壁層のそれぞれの厚さは、３．０ナノメートル以上７．０ナノメートル以下である請求項７〜１０のいずれか１つに記載の半導体発光素子の製造方法。
12. 前記第１井戸層及び前記第２井戸層のそれぞれの厚さは、３．５ナノメートル以上７．５ナノメートル以下である請求項７〜１１のいずれか１つに記載の半導体発光素子の製造方法。

Images