JP2010062425A - 半導体発光素子及び半導体発光素子の製造方法、ランプ - Google Patents
半導体発光素子及び半導体発光素子の製造方法、ランプ Download PDFInfo
- Publication number
- JP2010062425A JP2010062425A JP2008228133A JP2008228133A JP2010062425A JP 2010062425 A JP2010062425 A JP 2010062425A JP 2008228133 A JP2008228133 A JP 2008228133A JP 2008228133 A JP2008228133 A JP 2008228133A JP 2010062425 A JP2010062425 A JP 2010062425A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- bonding
- light emitting
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Led Devices (AREA)
Abstract
【解決手段】基板101と、積層半導体層20と、積層半導体層20の上面106cに形成された一方の電極111と、積層半導体層20の一部が切り欠けられてなる半導体層露出面104c上に形成された他方の電極108とを具備する半導体発光素子であって、一方の電極111と他方の電極108のいずれか一方または両方が、積層半導体層20の上面106cまたは半導体層露出面104c上に形成されたオーミック接合層9と、オーミック接合層9上に形成された接合層110と、接合層110を覆うように形成されたボンディングパッド電極120とを備える半導体発光素子1とする。
【選択図】図1
Description
(1)基板と、前記基板上に形成された発光層を含む積層半導体層と、前記積層半導体層の上面に形成された一方の電極と、前記積層半導体層の一部が切り欠けられてなる半導体層露出面上に形成された他方の電極とを具備する半導体発光素子であって、前記一方の電極と前記他方の電極のいずれか一方または両方が、前記積層半導体層の上面または前記半導体層露出面上に形成されたオーミック接合層と、前記オーミック接合層上に形成された接合層と、前記接合層を覆うように形成されたボンディングパッド電極とを備えることを特徴とする半導体発光素子。
(4)前記ボンディングパッド電極が、前記接合層を覆うように形成された金属反射層と、前記金属反射層を覆うように形成されたボンディング層とからなり、前記金属反射層が、Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Tiのうちの何れかまたはこれら金属の何れかを含む合金からなるものであることを特徴とする(3)に記載の半導体発光素子。
(7)前記積層半導体層が、前記基板側からn型半導体層、発光層、p型半導体層の順に積層されてなり、前記発光層が多重量子井戸構造であることを特徴とする(1)〜(6)のいずれかに記載の半導体発光素子。
(10)前記一方の電極を製造する工程と前記他方の電極を製造する工程とにおける前記パッド形成工程および前記熱処理工程を同時に行うことを特徴とする(9)に記載の半導体発光素子の製造方法。
(11) (8)に記載のランプが組み込まれている電子機器。
(12) (11)に記載の電子機器が組み込まれている機械装置。
図1〜図4は、本発明の半導体発光素子の一例を示した図であって、図1は半導体発光素子の断面模式図であり、図2は図1に示す半導体発光素子の平面模式図であり、図3は図1に示す半導体発光素子を構成する積層半導体層の拡大断面模式図である。また、図4は、図1に示す半導体発光素子を構成する電極を説明するための図であって、図4(a)はp型電極の拡大断面模式図であり、図4(b)はn型電極の拡大断面模式図である。
本実施形態の半導体発光素子1は、図1に示すように、基板101と、基板101上に形成された積層半導体層20と、積層半導体層20の上面106cに形成されたp型電極111(一方の電極)と、積層半導体層20の一部が切り欠けられてなる露出面104c(半導体層露出面)上に形成されたn型電極108(他方の電極)とを備えている。
基板101としては、III族窒化物半導体結晶が表面にエピタキシャル成長される基板であれば、特に限定されず、各種の基板を選択して用いることができる。例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等からなる基板を用いることができる。上記基板の中でも、特に、c面を主面とするサファイア基板を用いることが好ましい。
なお、上記基板の内、高温でアンモニアに接触することで化学的な変性を引き起こす酸化物基板や金属基板等を用いた場合、アンモニアを使用せずにバッファ層102を成膜することができ好ましい。
本実施形態の半導体発光素子1の積層半導体層20は、III族窒化物半導体からなるものであり、図1に示すように、基板101上に、バッファ層102、下地層103、n型半導体層104、発光層105及びp型半導体層106の各層がこの順で積層されてなるものである。n型半導体層104、発光層105及びp型半導体層106の各層は、図3に示すように、それぞれ複数の半導体層から構成されている。
バッファ層102は、基板101と下地層103との格子定数の違いを緩和し、基板101の(0001)C面上にC軸配向した単結晶層の形成を容易にする働きがある。なお、本発明においては、バッファ層102を形成することが好ましいが、バッファ層102がなくても良い。
バッファ層102の厚みは、例えば、0.01〜0.5μmのものとすることができる。バッファ層102の厚みが0.01μm未満であると、バッファ層102による基板101と下地層103との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層102の厚みが0.5μmを超えると、バッファ層102としての機能には変化が無いのにも関わらず、バッファ層102の成膜処理時間が長くなり、生産性が低下する虞がある。
バッファ層102の上に単結晶の下地層103を積層すると、より一層結晶性の良い下地層103が積層できる。下地層103としては、AlxGayInzN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)が挙げられるが、AlxGa1−xN(0≦x<1)を用いると結晶性の良い下地層103を形成できるため好ましい。
下地層103の膜厚は0.1μm以上が好ましく、より好ましくは0.5μm以上であり、1μm以上が最も好ましい。この膜厚以上にした方が結晶性の良好なAlxGa1−xN層が得られやすい。
下地層103の結晶性を良くするためには、下地層103は不純物をドーピングしない方が望ましい。しかし、p型あるいはn型の導電性が必要な場合は、アクセプター不純物あるいはドナー不純物を添加することが出来る。
図3に示すように、n型半導体層104は、nコンタクト層104aとnクラッド層104bとから構成されるのが好ましい。なお、nコンタクト層104aはnクラッド層104bを兼ねることも可能である。
nコンタクト層104aは、n型電極108を設けるための層である。nコンタクト層104aとしては、AlxGa1−xN層(0≦x<1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。
nコンタクト層104aの膜厚は、0.5〜5μmとされることが好ましく、1〜3μmの範囲に設定することがより好ましい。nコンタクト層104aの膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
nクラッド層104bの膜厚は、特に限定されないが、好ましくは0.005〜0.5μmであり、より好ましくは0.005〜0.1μmである。nクラッド層104bのn型ドープ濃度は1×1017〜1×1020/cm3が好ましく、より好ましくは1×1018〜1×1019/cm3である。ドープ濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
発光層105は、図3に示すように、多重量子井戸構造を有している。図3に示す発光層105の多重量子井戸構造では、Ga1−yInyN(0<y<0.4)を井戸層105bとし、井戸層105bよりバンドギャップエネルギーが大きいAlzGa1−zN(0≦z<0.3)を障壁層105aとしている。井戸層105bおよび障壁層105aには、不純物がドープされていてもよいし、されていなくてもよい。井戸層105bの膜厚は、量子効果の得られる程度の膜厚、例えば1〜10nmとすることができ、発光出力の点で好ましくは2〜6nmとされる。なお、発光層105は、多重量子井戸構造であってもよいが、単一量子井戸構造であってもよい。
図3に示すように、p型半導体層106は、pクラッド層106aとpコンタクト層106bとから構成されている。なお、pコンタクト層106bがpクラッド層106aを兼ねることも可能である。
pクラッド層106aは、発光層105へのキャリアの閉じ込めとキャリアの注入を行なう層である。pクラッド層106aとしては、発光層105のバンドギャップエネルギーより大きくなる組成であり、発光層105へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AlxGa1−xN(0<x≦0.4)のものが挙げられる。pクラッド層106aが、このようなAlGaNからなると、発光層105へのキャリアの閉じ込めの点で好ましい。
また、pクラッド層106aのp型ドープ濃度は、1×1018〜1×1021/cm3が好ましく、より好ましくは1×1019〜1×1020/cm3である。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。
pコンタクト層106bは、p型不純物(ドーパント)を1×1018〜1×1021/cm3の濃度、好ましくは5×1019〜5×1020/cm3の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。p型不純物としては、特に限定されないが、例えば好ましくはMgが挙げられる。
pコンタクト層106bの膜厚は、特に限定されないが、0.01〜0.5μmが好ましく、より好ましくは0.05〜0.2μmである。pコンタクト層106bの膜厚がこの範囲であると、発光出力の点で好ましい。
p型電極111は、図4(a)に示すように、透光性電極109と、オーミック接合層9と、接合層110と、ボンディングパッド電極120とを備えている。図4(a)に示すように、透光性電極109には、底面109bに積層半導体層20の上面106cの露出された穴部109aが設けられている。また、図1および図4(a)に示すように、透光性電極109の上面109cにおける穴部109aの形成されていない領域には、透光性電極109を覆うように保護膜10aが形成されている。言い換えると、穴部109aの形成されている領域は、保護膜10aの一部が開口されてなる開口部10dとされている。そして、開口部10dから露出された積層半導体層20の上面106c(穴部109aの底面109b)上には、オーミック接合層9が形成されており、積層半導体層20の上面106cとオーミック接合されている。また、図4(a)に示すように、オーミック接合層9上には、オーミック接合層9を覆うように接合層110が形成され、接合層110上には、接合層110を覆うようにボンディングパッド電極120が形成されている。
n型電極108は、図1に示すように、n型半導体層104の露出面104cに形成されている。n型半導体層104の露出面104cは、エッチング等の手段によって発光層105およびp半導体層106の一部を切り欠き除去して形成されたものである。図1および図4(b)に示すように、n型半導体層104の露出面104c上には、開口部10dを有する保護膜10aが形成されている。そして、開口部10dから露出されたn型半導体層104の露出面104c上には、オーミック接合層9が形成されており、n型半導体層104とオーミック接合されている。また、図4(b)に示すように、オーミック接合層9上には、オーミック接合層9を覆うように接合層110が形成され、接合層110上には、接合層110を覆うようにボンディングパッド電極120が形成されている。したがって、n型電極108は、透光性電極109が設けられていないこと以外は、p型電極111と同じものとされている。
透光性電極109は、図1に示すように、p型半導体層106の上面106cに設けられており、図4(a)に示すように、底面109bに積層半導体層20の上面106cの露出された穴部109aを有している。透光性電極109の穴部109aの平面形状は、円形状、多角形状など任意の形状とすることができ、特に限定されないが、ボンディング作業のしやすいものとするために、図2に示すように、円形状であることが好ましい。
また、透光性電極109は、図1および図2に示すように、平面視したときに、p型半導体層106の上面106cのほぼ全面を覆うように形成されているが、このような形状に限定されるわけでなく、隙間を開けて格子状や樹形状に形成してもよい。
また、導電性の酸化物としては、ITO(酸化インジウム錫(In2O3−SnO2))、IZO(酸化インジウム亜鉛(In2O3−ZnO))、AZO(酸化アルミニウム亜鉛(ZnO−Al2O3))、GZO(酸化ガリウム亜鉛(ZnO−Ga2O3))、フッ素ドープ酸化錫、酸化チタン等を用いることが好ましい。
透光性電極109が、結晶化されたIZOからなるものである場合、ビックスバイト結晶構造のIn2O3結晶を含むIZOであってもよいし、六方晶構造のIn2O3結晶を含むIZOであってもよい。特に、六方晶構造のIn2O3結晶を含むIZOがよい。結晶化したIZO膜は、アモルファス状態のIZO膜に比べて、p型半導体層106との密着性が良いため、非常に好ましい。
また、IZO膜の膜厚は、低比抵抗、高光透過率を得ることができる35nm〜10000nm(10μm)の範囲であることが好ましい。さらに、生産コストの観点から、IZO膜の膜厚は1000nm(1μm)以下であることが好ましい。
図4(a)に示すように、p型電極111を構成するオーミック接合層9は、積層半導体層20の上面106cに設けられており、p型半導体層106とオーミック接合されている。また、図4(b)に示すように、n型電極108を構成するオーミック接合層9は、n型半導体層104の露出面104c上に設けられており、n型半導体層104とオーミック接合されている。
また、図4(a)に示すように、p型電極111を構成するオーミック接合層9は、積層半導体層20の上面106c上と透光性電極109の穴部109a内と保護膜10aの開口部10dの端部10cとを覆うように連続して形成されている。また、図4(b)に示すように、n型電極108を構成するオーミック接合層9は、n型半導体層104の露出面104c上と保護膜10aの開口部10dの端部10cとを覆うように連続して形成されている。
また、オーミック接合層9の厚みは、保護膜10aの開口部10d内および開口部10dの内壁面上では略均一とされている。そして、オーミック接合層9の厚みは、開口部10dの外側では、外側に向けて膜厚が漸次薄くなっており、オーミック接合層9の外周部には、傾斜面が形成されている。
オーミック接合層9が、結晶化されたIZOからなるものである場合、透光性電極109と同様に、ビックスバイト結晶構造のIn2O3結晶を含むIZOであってもよいし、六方晶構造のIn2O3結晶を含むIZOであってもよい。特に、六方晶構造のIn2O3結晶を含むIZOがよい。結晶化したIZO膜は、アモルファス状態のIZO膜に比べて、接合層110やp型半導体層106との密着性が良いため、非常に好ましい。
接合層110は、オーミック接合層9に対するボンディングパッド電極120の接合強度を高めるために、オーミック接合層9とボンディングパッド電極120との間に積層される。
図4(a)に示すように、p型電極111を構成する接合層110は、オーミック接合層9上と保護膜10aの開口部10dの端部10cとを覆うように凹部状に連続して形成されている。このことにより、オーミック接合層9および保護膜10aと、接合層110との高い接合力が得られるようになっている。また、図4(b)に示すように、n型電極108を構成する接合層110は、オーミック接合層9上と保護膜10aの開口部10dの端部10cとを覆うように凹部状に連続して形成されている。このことにより、オーミック接合層9および保護膜10aと、接合層110との高い接合力が得られるようになっている。
図4(a)および図4(b)に示すように、ボンディングパッド電極120は、金属反射層117とボンディング層119とが、透光性電極109側から順に積層された積層体からなる。なお、ボンディングパッド電極120は、ボンディング層119のみからなる単層構造や金属反射層117のみからなる単層構造であってもよいし、金属反射層117とボンディング層119との間にバリア層を挿入して、三層構造としたものであってもよい。なお、接合層110、金属反射層117、ボンディング層119、バリヤ層を構成する金属元素においては、同一の金属元素を含んでいてもよいし、それぞれ異なる金属元素の組み合わせであってもよい。
図4(a)および図4(b)に示すように、金属反射層117は接合層110を覆うように形成されている。金属反射層117の外周部には、外側に向けて膜厚が漸次薄くなるような傾斜面117cが形成されている。したがって、金属反射層117は、接合層110の傾斜面110cの保護膜10a側の最先端部、すなわち接合層110を平面視したときの輪郭線を形づくる境界部上を完全に覆うように形成されている。つまり、金属反射層117は、平面視したときに接合層110を覆って、更に接合層110の外側にまで張り出すように形成されており、接合層110のいかなる部分も金属反射層117の下から露出しないようにされている。
また、金属反射層117は、最大厚さが20〜3000nmであることが望ましい。金属反射層117の厚みが上記範囲よりも薄いと、充分に反射の効果が得らない場合がある。また、金属反射層117の厚みが上記範囲よりも厚い場合、特に利点は生じず、工程時間の長時間化と材料の無駄を生じるのみである。金属反射層117の厚みは、更に望ましくは、50〜1000nmであり、最も望ましいのは100〜500nmである。
図4(a)および図4(b)に示すように、ボンディング層119は、金属反射層117を覆うように形成されている。また、ボンディング層119の外周部(すなわちボンディングパッド電極120の外周部120d)には、外側に向けて膜厚が漸次薄くなるような傾斜面119cが形成されている。したがって、ボンディング層119は、金属反射層117の傾斜面117cの保護膜10a側の最先端部、すなわち金属反射層117を平面視したときの輪郭線を形づくる境界部上を完全に覆うように形成されている。つまり、ボンディング層119は、平面視したときに金属反射層117を覆って、更に金属反射層117の外側にまで張り出すように形成されており、金属反射層117のいかなる部分もボンディング層119の下から露出しないようにされている。
また、ボンディング層119の最大厚みは、50nm以上2000nm以下の範囲のであることが好ましく、更に望ましくは100nm以上1500nm以下である。ボンディング層119の最大厚みが薄すぎるとボンディングボールとの密着性が不十分となる場合がある。また、ボンディング層119の最大厚みを上記範囲よりも厚くしても特に利点は生ぜず、コスト増大を招くのみである。
バリア層は、金属反射層117とボンディング層119との間に配置され、ボンディングパッド電極120全体の強度を強化するものである。バリア層は、比較的強固な金属材料からなるものとされるか、または、充分に厚い膜厚を有するものとされる。バリア層の材料としては、Ti、CrまたはAlなどを用いることできるが、強度に優れたTiを用いることが望ましい。また、バリア層の最大厚さは20〜3000nmであることが望ましい。バリア層の厚みが薄すぎると充分な強度強化の効果が得られない場合がある。また、バリア層の厚みが厚すぎても特に利点は生ぜず、コスト増大を招くのみである。バリア層の厚みは、更に望ましくは、50〜1000nmであり、最も望ましいのは100〜500nmである。
保護膜10aは、透光性電極109および接合層110を保護するものである。保護膜10aは、図1および図2に示すように、透光性電極109の上面109cにおける穴部109aの形成されていない領域およびn型半導体層104の露出面104c上を覆うように形成されており、p型電極111のオーミック接合層9が形成される領域(穴部109aの形成されている領域)およびn型電極108のオーミック接合層9が形成される領域が開口部10dとされている。
また、本実施形態においては、図4(a)および図4(b)に示すように、接合層110の外縁部、ボンディングパッド電極120を構成する金属反射層117およびボンディング層119の外縁部が、保護膜10a上に接して配置されており、保護膜10aとボンディングパッド電極120とによって、オーミック接合層9に接していない接合層110の外面全面を取り囲んでおり、接合層110と空気または水分との接触が効果的に防止されている。
さらに、保護膜10aは、図1に示すように、発光層105およびp半導体層106の一部を切り欠き除去して形成された側面と、透光性電極109の側面とに連続して形成されている。
保護膜10aの厚みは、20〜500nmとすることが好ましく、50〜300nmとすることがより好ましい。保護膜10aの厚みが上記範囲未満であると、透光性電極109や、n型半導体層104、オーミック接合層9、接合層110を保護する効果が十分に得られない恐れがある。また、保護膜10aの厚みが上記範囲を超えると、透明性が低下して、光の取り出し性に支障を来たす場合がある。また、保護膜10aの厚みが上記範囲を超えると、開口部10dの深さが深くなり、開口部10dの内壁面とオーミック接合層9との密着性に支障を来たす恐れが生じる。
縁部保護膜10bは、接合層110と空気または水分との接触を防止するとともに、半導体発光素子1からのボンディングパッド電極120の剥離を防止してボンディングパッド電極120の接合力を向上させるものである。縁部保護膜10bは、図1および図2に示すように、平面視したときにボンディングパッド電極120の中央部を露出させる領域を除く全域に形成されている。また、縁部保護膜10bは、図2、図4(a)および図4(b)に示すように、平面視したときに、ボンディングパッド電極120の外縁部(輪郭線)と保護膜10aとの継ぎ目となる部分に跨って配置されており、ボンディングパッド電極120の外縁部を覆っている。したがって、本実施形態においては、図4(a)および図4(b)に示すように、ボンディングパッド電極120の外縁部は、保護膜10aと縁部保護膜10bとの間に挟みこまれている。さらに、縁部保護膜10bは、図1に示すように、発光層105およびp半導体層106の一部を切り欠き除去して形成された側面と、透光性電極109の側面とに、保護膜10aを介して連続して形成されている。
次に、本発明の半導体発光素子の製造方法について説明する。本実施形態の半導体発光素子の製造方法は、図1に示す半導体発光素子1の製造方法である。
図1に示す半導体発光素子1を製造するには、まず、基板101上に積層半導体層20を形成する。積層半導体層20は、MOCVD法で形成すると結晶性の良いものが得られるが、スパッタ法によっても条件を最適化することで、MOCVD法よりも優れた結晶性を有するものが得られる。
本実施形態において積層半導体層20を形成するには、まず、サファイア基板等の基板101を用意し、基板101の前処理を施す。基板101の前処理としては、例えば、スパッタ装置のチャンバ内に基板101を配置し、バッファ層102を形成する前にスパッタするなどの方法によって行うことができる。具体的には、チャンバ内において、基板101をArやN2のプラズマ中に曝す事によって上面を洗浄する前処理を行なってもよい。ArガスやN2ガスなどのプラズマを基板101に作用させることで、基板101の上面に付着した有機物や酸化物を除去することができる。
また、スパッタ法によって、柱状結晶(多結晶)有するバッファ層102を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が1%〜50%、望ましくは25%となるようにすることが望ましい。なお、バッファ層102は、上述したスパッタ法だけでなく、MOCVD法で形成することもできる。
次に、発光層105を形成する。発光層105の形成は、スパッタ法、MOCVD法のいずれの方法を用いてもよいが、特にMOCVD法を用いることが好ましい。具体的には、障壁層105aと井戸層105bとを交互に繰り返して積層し、且つ、n型半導体層104側及びp型半導体層106側に障壁層105aが配される順で積層すればよい。
また、p型半導体層106の形成は、スパッタ法、MOCVD法のいずれの方法でもよく、pクラッド層106aとpコンタクト層106bとを順次積層すればよい。
このようにして積層半導体層20の形成を形成した後、n型電極108とp型電極111とを形成する。本実施形態においては、図5〜図8を用い、n型電極108を製造する工程とp型電極111を製造する工程とにおいて、オーミック接合層9、接合層110、ボンディングパッド電極120の各層を同時に形成し、オーミック接合層9と接合層110との密着性を高める熱処理を同時に行う製造方法について説明する。
図8は、n型電極108およびp型電極111を製造する工程を説明するための概略図である。図5は、p型電極を製造する工程を説明するための工程図であり、p型電極111の製造される領域の一部のみを拡大して示した拡大断面図である。また、図6は、n型電極108およびp型電極111を製造する際に形成されるマスクの製造工程を説明するための工程図であり、1つのp型電極111の形成される領域のみを示した拡大断面図である。また、図7は、n型電極を製造する工程を説明するための工程図であり、n型電極の製造される領域の一部のみを拡大して示した拡大断面図である。
次に、図8(b)に示すように、積層半導体層20のp型半導体層106上に透光性電極109を形成する。透光性電極109は、n型電極108を形成する領域であるnコンタクト層104aの露出面104cなど、透光性電極109の形成される領域以外の領域を覆うマスクを形成した後、p型半導体層106上にスパッタ法などの公知の方法を用いて形成し、その後、マスクを除去する方法などにより形成される。なお、透光性電極109は、n型電極108を形成するための積層半導体層20のエッチングの後に形成してもよいが、n型電極108を形成するための積層半導体層20のエッチングの前に形成してもよい。
次に、図6(a)に示すように、レジスト21上方の所定の位置をカバーするようにマスク25を配置し、図6(a)において矢印で示すように、マスク25側からレジスト21側へ所定の強さ及び波長の光を照射する。このことにより、光が照射された部分のレジスト21を光反応させて、可溶部22とする。この光反応は光の強さに応じて進行するので、光照射面側では光反応の進行が早く、透光性電極109側では光反応の進行が遅くなる。そのため、図6(a)に示すように、可溶部22は、断面視したときに、側面が下方に向かうほど内側に後退した逆テーパー形状(逆傾斜形状)となるように形成される。また、マスク25でカバーされた部分のレジスト21は、不溶性のレジスト(不溶部)21として残され、断面視したときに側面が上方に向かうほど内側に後退したテーパー形状(傾斜形状)となるように形成される。
その後、図6(c)に示すように、マスクを用いずに、不溶性のレジスト21および架橋高分子からなる硬化部(マスク)23の表面側に所定の強さ及び波長の光を照射することにより、図6(a)を用いて説明した光反応により可溶部22に変換されなかった不溶性のレジスト21を光反応させて、可溶部22とする。
最後に、所定の現像液を用いて、図6(c)に示す可溶部22を溶解除去することにより、図6(d)に示すように、側面が下方に向かうほど内側に後退した開口部23aを有する逆テーパー形状(逆傾斜形状)の架橋高分子からなるマスク23が得られる。
次に、スパッタ法により、図5(c)に示す積層半導体層20の上面106c(穴部109aの底面109b)上および図7(c)に示すn型半導体層104の露出面104c上に、透光性電極109の穴部109aの内壁109dと保護膜10aの開口部10dの端部10cとを覆うように、透光性電極109を構成する材料と同様の材料を用いて、オーミック接合層9を形成する。
その後、オーミック接合層9と接合層110との密着性を高めるために、80℃〜700℃の温度で熱処理を行う。ここでの熱処理は、アモルファス状態のIZO膜からなる透光性電極109を結晶化させるための熱処理と同様に行うことができる。したがって、例えば、オーミック接合層9がアモルファス状態のIZO膜である場合、ここでの熱処理により、アモルファス状態のIZO膜が六方晶構造のIn2O3結晶を含むIZO膜や、ビックスバイト構造のIn2O3結晶を含むIZO膜とされる。熱処理によりアモルファス状態から上記の結晶を含む構造に転移させることで、アモルファスのIZO膜よりも接合層110との密着性および透光性に優れたオーミック接合層9とすることができる。
ここで、本実施形態においては、ボンディングパッド電極120が、外側に向けて膜厚が漸次薄くなる傾斜面119cが外周部120dに形成されているものであるので、縁部保護膜10bがボンディングパッド電極120の傾斜面119cに容易に均一な厚みで形成されるものとなる。このことにより、ボンディングパッド電極120の外縁部(輪郭線)と保護膜10aとの継ぎ目となる部分上に、縁部保護膜10bの形成されない部分の生じることが防止され、ボンディングパッド電極120の外縁部(輪郭線)と保護膜10aとの継ぎ目となる部分に跨る縁部保護膜10bを、均一な膜厚で容易に密着させて形成できる。
このようにして、図1に示すn型電極108とp型電極111を備える半導体発光素子1が形成される。
しかも、本実施形態の半導体発光素子1によれば、外側に向けて膜厚が漸次薄くなる傾斜面119cを外周部120dに有するボンディングパッド電極120が、接合層110を覆うように形成されているので、ボンディングパッド電極120の外周部120dと、ボンディングパッド電極120の外周部120dの下面(本実施形態においては、保護膜10a))との接触面積が十分に確保されたものとなり、優れた接合性が得られるとともに、ボンディングパッド電極120の外周部120dとその下面との間を介して、外部から接合層110へ空気や水分が侵入することを効果的に防止することができ、より一層優れた耐食性が得られる。
なお、本実施形態の半導体発光素子1の製造方法においては、容易に効率よく製造するために、n型電極108を構成するオーミック接合層9、接合層110、ボンディングパッド電極120と、p型電極111を構成するオーミック接合層9、接合層110、ボンディングパッド電極120とを同時に形成する場合を例に挙げて説明したが、オーミック接合層9、接合層110、ボンディングパッド電極120をn型電極108とp型電極111とにおいてそれぞれ別々に形成してもよいし、n型電極108とp型電極111とを構成するオーミック接合層9、接合層110、ボンディングパッド電極120のうちの一部のみを別々に形成してもよい。
図9は、本発明の半導体発光素子の他の例を示した図であって、半導体発光素子の断面模式図である。図9に示す本実施形態の半導体発光素子1aが、図1に示す半導体発光素子1と異なるところは、保護膜10aおよび縁部保護膜10bが形成されていないことのみであり、それ以外は図1に示す半導体発光素子1と同様とされている。したがって、実施形態1と同じ部材には同じ符号付し、説明を省略する。
また、本実施形態の半導体発光素子1aは、保護膜10aおよび縁部保護膜10bを形成しないことを除き、図1に示す半導体発光素子1と同様にして形成できる。
図10は、本発明の半導体発光素子の他の例を示した図であって、半導体発光素子の断面模式図である。図10に示す本実施形態の半導体発光素子1bが、図1に示す半導体発光素子1と異なるところは、保護膜10aが形成されておらず、平面視したときに、ボンディングパッド電極120の中央部の露出させる領域を除く、透光性電極109の上面109c全面とnコンタクト層104aの露出面104c上の全面に上面保護膜10が設けられているところである。それ以外は図1に示す半導体発光素子1と同様とされている。したがって、実施形態1と同じ部材には同じ符号付し、説明を省略する。
上面保護膜10は、図1に示す半導体発光素子1における保護膜10aと同様の材料からなる同様の厚みを有するものとすることができる。
図11は、n型電極128およびp型電極111bを製造する工程を説明するための工程図であって、p型電極111bの製造される領域の一部のみを拡大して示した拡大断面図である。なお、n型電極128を形成する工程は、透光性電極109を設ける工程を行わないことを除いてp型電極111bを形成する工程と同じであるので、図11においては、n型電極128の製造される領域の図示を省略する。
ここで形成された透光性電極109が、アモルファス状態のIZO膜である場合、図1に示す半導体発光素子1と同様にして熱処理を行なうことにより、アモルファス状態のIZO膜を結晶化させることが好ましい。
次に、図11(c)に示すように、図1に示す半導体発光素子1と同様にして、積層半導体層20の上面106c(穴部109aの底面109b)上およびnコンタクト層104aの露出面104c上に、透光性電極109を構成する材料と同様の材料を用いてオーミック接合層9を形成する。
次に、図1に示す半導体発光素子1と同様にして、オーミック接合層9と接合層110との密着性を向上させるための熱処理を行う。
図12は、本発明のランプの一例を示す断面概略図である。図12に示すように、本実施形態のランプ3は、砲弾型であり、半導体発光素子として図1に示す本発明の半導体発光素子1が実装されたものである。なお、ランプ3は、例えば、半導体発光素子1と蛍光体とを組み合わせてなるものであり、当業者周知の手段によって当業者周知の構成とすることができる。また、半導体発光素子1と蛍光体と組み合わせることによって発光色を変えることができることが知られているが、このような技術を本実施形態のランプにおいても何ら制限されることなく採用することが可能である。
以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。
(実施例1)
p型電極(オーミック接合層、接合層、ボンディングパッド電極(金属反射層、バリア層、ボンディング層)およびn型電極が表1に示す構成である図1〜図3に示す窒化ガリウム系化合物半導体からなる半導体発光素子を次のようにして製造した。
まず、サファイアからなる基板101上に、AlNからなるバッファ層102を介して、厚さ8μmのアンドープGaNからなる下地層103を形成した。次に、厚さ2μmのSiドープn型GaNからなるnコンタクト層104a、厚さ250nmのn型In0.1Ga0.9Nからなるnクラッド層104bを形成した。その後、厚さ16nmのSiドープGaN障壁層および厚さ2.5nmのIn0.2Ga0.8N井戸層を5回積層し、最後に障壁層を設けた多重量子井戸構造の発光層105を形成した。さらに、厚さ10nmのMgドープp型Al0.07Ga0.93Nからなるpクラッド層106a、厚さ150nmのMgドープp型GaNからなるpコンタクト層106bを順に形成した。
なお、積層半導体層20の形成は、MOCVD法により、当該技術分野においてよく知られた通常の条件で行なった。
このようにして積層半導体層20を形成した後、フォトリソグラフィーの手法によってパターニングし、所定の領域の積層半導体層20の一部をエッチングしてnコンタクト層104aの一部を露出させた。
次に、p型GaNコンタクト層106b上に、厚さ250nmのIZOからなる透光性電極109を形成し、透光性電極109上およびnコンタクト層104aの露出面104c上に厚さ100nmのSiO2からなる保護膜10aを形成した。
次に、透光性電極109をドライエッチングすることにより、穴部109aを形成した。その後、窒素雰囲気中、650℃の温度で熱処理を行ない、透光性電極109を構成するアモルファス状態のIZO膜を結晶化させた。
次に、スパッタ法により、透光性電極109の穴部109aの底面109b上またはnコンタクト層104aの露出面104c上と、透光性電極109の穴部109aの内壁109dと保護膜10aの開口部10dの端部10cとを連続して覆うように、膜厚100nmのIZOからなるオーミック接合層9を形成した。次に、オーミック接合層9上と保護膜10aの開口部10dの端部10cとを連続して覆うように、最大膜厚10nmのCrからなる接合層110を形成した。次に、スパッタ法により、接合層110を覆い、外側に向けて膜厚が漸次薄くなる傾斜面117cを外周部に有する最大膜厚100nmのPtからなる金属反射層117を形成した。続いて、スパッタ法により、マスク23の開口部23aの内壁形状に沿って外周部の形状が形成され、金属反射層117を覆い、外側に向けて膜厚が漸次薄くなる傾斜面119cを外周部120dに有する最大膜厚1100nmのAuからなるボンディング層119を形成した。このことにより、金属反射層117とボンディング層119とからなるボンディングパッド電極120を形成した。
その後、レジスト剥離液に浸漬することにより、マスク23を剥離した。
続いて、オーミック接合層9と接合層110との密着性を向上させるために、窒素雰囲気中、360℃の温度で熱処理を行なった。
また、この熱処理工程を入れなくともオーミック接合層9と接合層110との密着性を向上させることもできる。
このようにして、図1〜図3に示すp型電極111を備える実施例1の半導体発光素子1を得た。
p型電極(オーミック接合層、接合層、ボンディングパッド電極(金属反射層、バリア層、ボンディング層)およびn型電極を表1に示す構成のものとしたこと以外は、実施例1の半導体発光素子1と同様である実施例2〜18の半導体発光素子を製造した。
透光性電極109を形成する前に、スパッタ法によりnコンタクト層104aの露出面104cに当該面よりTi/Auからなるn型電極108を形成したことと、p型電極111に(1)開口部を持たない(透光性電極の上面が平坦である)こと、(2)オーミック接合層を有さないこと、(3)接合層110、ボンディングパッド電極120の側面が透光性電極109の上面109cに対してほぼ垂直に形成されており、熱処理温度を275℃としたこと、(4)絶縁保護膜10bが形成されていないこと以外は、実施例1の半導体発光素子1と同様にして比較例1の半導体発光素子を製造した。
実施例1〜18および比較例1の半導体発光素子について、プローブ針による通電で電流印加値20mAにおける順方向電圧を測定した。その結果を表2に示す。
表2に示すように、実施例1〜18の順方向電圧は3.0Vまたは3.1Vであり、比較例1の順方向電圧は3.0Vであった。
表2に示すように、実施例1〜18の発光出力は19.5〜23mWの範囲であり、比較例1の発光出力は、発光出力は21mWを示した。
表2に示すように、実施例1、3、6、10〜18では、100,000チップ中、パッド剥れ(ボンディング不良数)は0であった。また、その他の実施例についてもボンディング不良数は5以下であり、非常に少なかった。これに対し、比較例1では、100,000チップ中、ボンディング不良数は30であった。
実施例1〜18および比較例1の半導体発光素子(チップ)を高温高湿器(いすゞ製作所、μーSERIES)内に入れ、温度85℃、相対湿度85RH%の環境下で100個のチップに対して発光試験(チップへの通電量5mA、2000時間)を行った。その結果を表2に示す。
表2に示すように、実施例7、8、12〜18では、100個の不良数は0であった。また、その他の実施例についても不良数は5以下であり、非常に少なかった。これに対し、比較例1では、100個のチップ中、不良数は20であった。
電流印加値20mA、順方向電圧3.0V、発光出力20mWの発光させた状態で、実施例1〜18および比較例1の半導体発光素子を水槽の水中に沈め、半導体発光素子を水槽の水中に沈めた状態のまま10分間保持した後、水中から引き上げて、再び発光特性を測定した。その結果を表2に示す。
表2に示すように、実施例7、8、12〜18では、100個のチップ中の不良数は0であった。また、その他の実施例についても不良数は10以下であり、非常に少なかった。これに対し、比較例1では、100個のチップ中の不良数は40であった。
Claims (12)
- 基板と、前記基板上に形成された発光層を含む積層半導体層と、前記積層半導体層の上面に形成された一方の電極と、前記積層半導体層の一部が切り欠けられてなる半導体層露出面上に形成された他方の電極とを具備する半導体発光素子であって、
前記一方の電極と前記他方の電極のいずれか一方または両方が、前記積層半導体層の上面または前記半導体層露出面上に形成されたオーミック接合層と、前記オーミック接合層上に形成された接合層と、前記接合層を覆うように形成されたボンディングパッド電極とを備えることを特徴とする半導体発光素子。 - 前記接合層が、Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Niからなる群より選ばれた少なくとも一種の元素からなるものであることを特徴とする請求項1に記載の半導体発光素子。
- 前記ボンディングパッド電極が、Au、Alまたはこれらの金属の何れかを含む合金からなるボンディング層を含むことを特徴とする請求項1または請求項2に記載の半導体発光素子。
- 前記ボンディングパッド電極が、前記接合層を覆うように形成された金属反射層と、前記金属反射層を覆うように形成されたボンディング層とからなり、
前記金属反射層が、Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Tiのうちの何れかまたはこれら金属の何れかを含む合金からなるものであることを特徴とする請求項3に記載の半導体発光素子。 - 前記オーミック接合層が、In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Niのいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透光性の導電性材料から構成されることを特徴とする請求項1〜請求項4のいずれか1項に記載の半導体発光素子。
- 前記積層半導体層が、窒化ガリウム系半導体を主体として構成されていることを特徴とする請求項1〜請求項5のいずれか1項に記載の半導体発光素子。
- 前記積層半導体層が、前記基板側からn型半導体層、発光層、p型半導体層の順に積層されてなり、前記発光層が多重量子井戸構造であることを特徴とする請求項1〜請求項6のいずれか1項に記載の半導体発光素子。
- 請求項1〜7のいずれか1項に記載の半導体発光素子と、前記半導体発光素子が配置されるとともに前記半導体発光素子の一方の電極とワイヤボンディングされる第1フレームと、前記半導体発光素子の他方の電極とワイヤボンディングされる第2フレームと、前記半導体発光素子を取り囲んで形成されるモールドと、を備えたことを特徴とするランプ。
- 基板上に発光層を含む積層半導体層を形成する工程と、前記積層半導体層の上面に一方の電極を形成する工程と、前記積層半導体層の一部を切り欠いて半導体層露出面を形成し、前記半導体層露出面上に他方の電極を形成する工程とを具備する半導体発光素子の製造方法において、
前記一方の電極を製造する工程と前記他方の電極を製造する工程の両方が、
前記積層半導体層の上面または前記半導体層露出面上にオーミック接合層を形成し、前記オーミック接合層上に接合層を形成し、前記接合層を覆うようにボンディングパッド電極を形成するパッド形成工程と、
前記オーミック接合層と前記接合層との密着性を高める熱処理を80℃〜700℃の温度で行う熱処理工程とを含むことを特徴とする半導体発光素子の製造方法。 - 前記一方の電極を製造する工程と前記他方の電極を製造する工程とにおける前記パッド形成工程および前記熱処理工程を同時に行うことを特徴とする請求項9に記載の半導体発光素子の製造方法。
- 請求項8に記載のランプが組み込まれている電子機器。
- 請求項11に記載の電子機器が組み込まれている機械装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008228133A JP2010062425A (ja) | 2008-09-05 | 2008-09-05 | 半導体発光素子及び半導体発光素子の製造方法、ランプ |
| CN200980131958.1A CN102124574B (zh) | 2008-06-16 | 2009-06-16 | 半导体发光元件、其电极及制造方法以及灯 |
| TW098120108A TWI412159B (zh) | 2008-06-16 | 2009-06-16 | 半導體發光元件、其電極以及製造方法、及燈 |
| PCT/JP2009/060926 WO2009154191A1 (ja) | 2008-06-16 | 2009-06-16 | 半導体発光素子、その電極並びに製造方法及びランプ |
| US12/999,530 US8569735B2 (en) | 2008-06-16 | 2009-06-16 | Semiconductor light-emitting element, electrode and manufacturing method for the element, and lamp |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008228133A JP2010062425A (ja) | 2008-09-05 | 2008-09-05 | 半導体発光素子及び半導体発光素子の製造方法、ランプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010062425A true JP2010062425A (ja) | 2010-03-18 |
Family
ID=42188888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008228133A Pending JP2010062425A (ja) | 2008-06-16 | 2008-09-05 | 半導体発光素子及び半導体発光素子の製造方法、ランプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010062425A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011125290A1 (ja) * | 2010-04-02 | 2011-10-13 | パナソニック株式会社 | 窒化物系半導体素子およびその製造方法 |
| JP2012044171A (ja) * | 2010-08-20 | 2012-03-01 | Chi Mei Lighting Technology Corp | 発光ダイオード構造及びその製造方法 |
| US8299490B2 (en) | 2009-04-03 | 2012-10-30 | Panasonic Corporation | Nitride-based semiconductor device having electrode on m-plane |
| JPWO2011162367A1 (ja) * | 2010-06-25 | 2013-08-22 | 豊田合成株式会社 | 半導体発光素子 |
| US9356196B2 (en) | 2014-07-18 | 2016-05-31 | Nichia Corporation | Method of manufacturing light emitting element |
| JP2018085431A (ja) * | 2016-11-24 | 2018-05-31 | 豊田合成株式会社 | 発光素子の製造方法 |
| KR20200104876A (ko) * | 2018-01-26 | 2020-09-04 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004006498A (ja) * | 2002-05-31 | 2004-01-08 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体発光素子 |
| JP2004260178A (ja) * | 2003-02-26 | 2004-09-16 | Osram Opto Semiconductors Gmbh | 光電子半導体チップに用いられる電気的なコンタクトならびに該電気的なコンタクトを製造するための方法 |
| JP2006066903A (ja) * | 2004-07-29 | 2006-03-09 | Showa Denko Kk | 半導体発光素子用正極 |
| JP2006324511A (ja) * | 2005-05-19 | 2006-11-30 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
| JP2008041866A (ja) * | 2006-08-04 | 2008-02-21 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
-
2008
- 2008-09-05 JP JP2008228133A patent/JP2010062425A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004006498A (ja) * | 2002-05-31 | 2004-01-08 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体発光素子 |
| JP2004260178A (ja) * | 2003-02-26 | 2004-09-16 | Osram Opto Semiconductors Gmbh | 光電子半導体チップに用いられる電気的なコンタクトならびに該電気的なコンタクトを製造するための方法 |
| JP2006066903A (ja) * | 2004-07-29 | 2006-03-09 | Showa Denko Kk | 半導体発光素子用正極 |
| JP2006324511A (ja) * | 2005-05-19 | 2006-11-30 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
| JP2008041866A (ja) * | 2006-08-04 | 2008-02-21 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8299490B2 (en) | 2009-04-03 | 2012-10-30 | Panasonic Corporation | Nitride-based semiconductor device having electrode on m-plane |
| US8318594B2 (en) | 2009-04-03 | 2012-11-27 | Panasonic Corporation | Method for fabricating nitride-based semiconductor device having electrode on m-plane |
| WO2011125290A1 (ja) * | 2010-04-02 | 2011-10-13 | パナソニック株式会社 | 窒化物系半導体素子およびその製造方法 |
| US8933543B2 (en) | 2010-04-02 | 2015-01-13 | Panasonic Intellectual Property Management Co., Ltd. | Nitride semiconductor element having m-plane angled semiconductor region and electrode including Mg and Ag |
| CN102598320A (zh) * | 2010-04-02 | 2012-07-18 | 松下电器产业株式会社 | 氮化物类半导体元件及其制造方法 |
| JPWO2011162367A1 (ja) * | 2010-06-25 | 2013-08-22 | 豊田合成株式会社 | 半導体発光素子 |
| US8410505B2 (en) | 2010-08-20 | 2013-04-02 | Chi Mei Lighting Technology Corp. | Light-emitting diode having a reflective layer between a transparent insulating layer and an electrode |
| JP2012044171A (ja) * | 2010-08-20 | 2012-03-01 | Chi Mei Lighting Technology Corp | 発光ダイオード構造及びその製造方法 |
| US9356196B2 (en) | 2014-07-18 | 2016-05-31 | Nichia Corporation | Method of manufacturing light emitting element |
| US9608170B2 (en) | 2014-07-18 | 2017-03-28 | Nichia Corporation | Method of manufacturing light emitting element |
| JP2018085431A (ja) * | 2016-11-24 | 2018-05-31 | 豊田合成株式会社 | 発光素子の製造方法 |
| KR20200104876A (ko) * | 2018-01-26 | 2020-09-04 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
| US11658203B2 (en) | 2018-01-26 | 2023-05-23 | Lg Electronics Inc. | Display apparatus using semiconductor light-emitting device |
| KR102557154B1 (ko) * | 2018-01-26 | 2023-07-19 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010153581A (ja) | 半導体発光素子及び半導体発光素子の製造方法、ランプ | |
| TWI412159B (zh) | 半導體發光元件、其電極以及製造方法、及燈 | |
| JP5526712B2 (ja) | 半導体発光素子 | |
| JP5522032B2 (ja) | 半導体発光素子及びその製造方法 | |
| US8643046B2 (en) | Semiconductor light-emitting element, method for producing the same, lamp, lighting device, electronic equipment, mechanical device and electrode | |
| JP5332882B2 (ja) | 半導体発光素子 | |
| JP5533675B2 (ja) | 半導体発光素子 | |
| JP5276959B2 (ja) | 発光ダイオード及びその製造方法、並びにランプ | |
| JP2010267797A (ja) | 半導体発光素子、ランプ、照明装置、電子機器及び電極 | |
| KR101257572B1 (ko) | 반도체 발광 소자 | |
| JP5178383B2 (ja) | 半導体発光素子及び半導体発光素子の製造方法、ランプ | |
| JP5515431B2 (ja) | 半導体発光素子、その電極並びに製造方法及びランプ | |
| JP2010062425A (ja) | 半導体発光素子及び半導体発光素子の製造方法、ランプ | |
| JP2011066073A (ja) | 半導体発光素子 | |
| JP2011034989A (ja) | 半導体発光素子、その製造方法、ランプ、電子機器及び機械装置 | |
| JP2010287761A (ja) | 半導体発光素子、半導体発光素子の製造方法、半導体発光素子を備えたランプ、照明装置および電子機器 | |
| JP5323468B2 (ja) | 半導体発光素子の製造方法、電極構造の製造方法、半導体発光素子、電極構造 | |
| JP5353809B2 (ja) | 半導体発光素子及び発光装置 | |
| JP2010238802A (ja) | 半導体発光素子、電極構造、半導体発光素子の製造方法、電極構造の製造方法 | |
| JP5573138B2 (ja) | 半導体発光素子の製造方法 | |
| JP2009094108A (ja) | GaN系LED素子の製造方法 | |
| WO2009154191A1 (ja) | 半導体発光素子、その電極並びに製造方法及びランプ | |
| JP2010147097A (ja) | 半導体素子および半導体素子の製造方法 | |
| JP2010141262A (ja) | 半導体発光素子、電極構造、半導体発光素子の製造方法、電極構造の製造方法 | |
| JP2009246275A (ja) | Iii族窒化物半導体発光素子及びランプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131004 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |
