TWI412159B - 半導體發光元件、其電極以及製造方法、及燈 - Google Patents

半導體發光元件、其電極以及製造方法、及燈 Download PDF

Info

Publication number
TWI412159B
TWI412159B TW098120108A TW98120108A TWI412159B TW I412159 B TWI412159 B TW I412159B TW 098120108 A TW098120108 A TW 098120108A TW 98120108 A TW98120108 A TW 98120108A TW I412159 B TWI412159 B TW I412159B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
emitting device
light
semiconductor
Prior art date
Application number
TW098120108A
Other languages
English (en)
Other versions
TW201017930A (en
Inventor
Daisuke Hiraiwa
Takehiko Okabe
Remi Ohba
Munetaka Watanabe
Original Assignee
Toyoda Gosei Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008199802A external-priority patent/JP5178383B2/ja
Priority claimed from JP2008228133A external-priority patent/JP2010062425A/ja
Priority claimed from JP2009133177A external-priority patent/JP5515431B2/ja
Application filed by Toyoda Gosei Kk filed Critical Toyoda Gosei Kk
Publication of TW201017930A publication Critical patent/TW201017930A/zh
Application granted granted Critical
Publication of TWI412159B publication Critical patent/TWI412159B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

半導體發光元件、其電極以及製造方法、及燈
本發明係關於半導體發光元件、其電極以及製造方法、及燈，尤其是，與具備接合性及耐蝕性獲得提高之電極的半導體發光元件、其電極以及製造方法、及燈相關。
近年來，短波長光發光元件用之半導體材料，皆矚目於GaN系化合物半導體。GaN系化合物半導體，係將以藍寶石單晶為首之各種氧化物及III-V族化合物做為基板，以金屬有機化學氣相沈積法(MOCVD法)及分子束磊晶法(MBE法)等之薄膜形成手段而形成於其上。
由GaN系化合物半導體所構成之薄膜，具有朝薄膜之面內方向之電流擴散較小之特性。此外，p型之GaN系化合物半導體，具有電阻率高於n型之GaN系化合物半導體的特性。所以，只要在p型之半導體層之表面，積層由金屬所構成之p型電極，就幾乎不會有朝p型半導體層之面內方向的擴散。
利用此種GaN系化合物半導體之半導體發光元件，形成具有由n型半導體層、發光層、p型半導體層所構成之LED構造的積層半導體層，並於最上部之p型半導體層形成p型電極時，發光層當中，只有位於p型電極之正下方位置的部分會發光。所以，為了將p型電極之正下方之發光取出至半導體發光元件之外部，必須藉由使p型電極具有透光性，而使發光透射p型電極來進行取出。
使p型電極具有透光性的方法，已知可利用具有透光性之ITO等導電性金屬氧化物，或者，利用數10nm程度之金屬薄膜的方法。例如，專利文獻1揭示著使用數10nm程度之金屬薄膜的方法，亦即，於p型半導體層上積積各數10nm程度之Ni與Au做為p型電極後，在氧氣環境下進行加熱來實施合金化處理，同時實施p型半導體層之低電阻化之促進及具有透光性與歐姆性之p型電極的形成。
然而，由ITO等金屬氧化物所構成之透光性電極、及由數10nm程度之金屬薄膜所構成之歐姆電極，因為電極本身之強度較低，而有難以將該等電極本身做為焊墊電極使用的問題。
為了提高電極本身之強度，採用於由ITO等金屬氧化物所構成之透光性電極、及由數10nm程度之金屬薄膜所構成之歐姆電極等之p型電極上，配置具有某種程度厚度之焊接用之墊電極者。
然而，因為此焊墊電極係具有程度厚度之金屬材料，沒有透光性，透射透光性之p型電極之發光會被阻隔，結果，發生部分發光無法被取出至發光元件之外部的問題。
為了消除此問題，例如，專利文獻2揭示著，於p型電極上積層由Ag、Al等之反射膜所構成之焊墊電極的方法。藉此，透射p型電極之發光利用焊墊電極反射至發光元件內，而可從焊墊電極之形成區域以外之部位將此反射光取出至發光元件之外部。
然而，p型電極採用ITO等之金屬氧化物等、焊墊電極採用Ag、Al等之反射膜時，欲對焊墊電極接合焊線等時，焊墊電極無法承受焊線接合時之抗張應力，而可能發生墊電極剝離。
其次，焊墊電極從透光性電極剝離，可能導致製造使用其之燈時的良率降低。
此外，傳統之半導體發光元件的耐蝕性不足，故要求提高耐蝕性。
[專利文獻]
[專利文獻1]日本特許第2803742號公報
[專利文獻2]日本特開2006-66903號公報
有鑑於上述情形，本發明之目的，係在提供具備優良接合性及耐蝕性之電極的半導體發光元件、及其製造方法，以及使用其之耐蝕性優良且良率良好來進行製造之燈。
為了達成上述目的，本發明採用以下之構成。亦即，
(1)具備基板、含有形成於前述基板上之發光層的積層半導體層、前述基層半導體層之上面形成一方電極、切除部分前述積層半導體層而形成於半導體層露出面上之另一方電極的半導體發光元件，其特徵為：前述一方電極或前述另一方電極之至少其中一方，由接合層及以覆蓋前述接合層之方式所形成之焊墊電極所形成，前述焊墊電極之最大厚度大於前述接合層之最大厚度，而且，由1或2以上之層所形成，分別於前述接合層及前述焊墊電極之周邊部，形成膜厚朝周邊側逐漸變薄之傾斜面。
(2)前述接合層係由從由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni所構成之群組所選取之至少一種元素所構成者，最大厚度為10以上、1000以下之範圍的薄膜之(1)所記載之半導體發光元件。
(3)前述焊墊電極係由Au、Al或含有該等金屬之任一之合金所構成之焊接層所構成，前述焊接層之最大厚度為50nm以上、2000nm以下之範圍的薄膜之(1)或(2)所記載之半導體發光元件。
(4)前述焊墊電極係由以覆蓋前述接合層之方式所形成之金屬反射層與以覆蓋前述金屬反射層之方式所形成之焊接層所形成，前述金屬反射層係由Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti中之任一或含有該等金屬之任一之合金所構成者，最大厚度為20nm以上、3000nm以下之範圍的薄膜之(1)～(3)之任一項所記載之半導體發光元件。
(5)前述一方電極與前述積層半導體層上面之間或前述另一方電極與前述半導體層露出面之間形成有透光性電極，前述透光性電極係從由In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni之任一種之導電性氧化物、硫化鋅或硫化鉻之任一種所構成之群組所選出之透光性導電性材料所構成之(1)～(4)之任一項所記載之半導體發光元件。
(6)前述積層半導體層係從前述基板側依序積層著n型半導體層、發光層、p型半導體層，前述發光層為多層量子井構造之(1)～(5)之任一項所記載之半導體發光元件。
(7)前述積層半導體層之構成係以氮化鎵系半導體為主體之(1)～(6)之任一項所記載之半導體發光元件。
(8)具備：(1)～(7)之任一項所記載之半導體發光元件、配置有前述半導體發光元件且絲焊至前述半導體發光元件之一方電極的第1構架、絲焊至前述半導體發光元件之另一方電極的第2構架、以及圍繞前述半導體發光元件而形成之模型；的燈。
(9)具備：基板、含有形成於前述基板上之發光層的積層半導體層、形成於前述積層半導體層之上面的一方電極、以及切除部分前述積層半導體層而形成於半導體層露出面上之另一方電極；之半導體發光元件用之電極，其特徵為：前述一方電極或前述另一方電極之至少其中一方，由接合層及以覆蓋前述接合層之方式所形成之焊墊電極所形成，前述焊墊電極之最大厚度大於前述接合層之最大厚度，而且，由1或2以上之層所形成，分別於前述接合層及前述焊墊電極之周邊部，形成膜厚朝周邊側逐漸變薄之傾斜面；之半導體發光元件電極。
(10)前述接合層係由從由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni所構成之群組所選取之至少一種元素所構成者，最大厚度為10以上、1000以下之範圍的薄膜之(9)所記載之半導體發光元件用之電極。
(11)前述焊墊電極係由Au、Al或含有該等金屬之任一之合金所構成之焊接層所構成，前述焊接層之最大厚度為50nm以上、2000nm以下之範圍的薄膜之(9)或(10)所記載之半導體發光元件用之電極。
(12)前述焊墊電極係由以覆蓋前述接合層之方式所形成之金屬反射層與以覆蓋前述金屬反射層之方式所形成之焊接層所形成，前述金屬反射層係由Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti中之任一或含有該等金屬之任一之合金所構成者，最大厚度為20nm以上、3000nm以下之範圍的薄膜之(9)～(11)之任一項所記載之半導體發光元件用之電極。
(13)前述一方電極與前述積層半導體層上面之間或前述另一方電極與前述半導體層露出面之間形成有透光性電極，前述透光性電極係由從由In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni之任一種之導電性氧化物、硫化鋅或硫化鉻之任一種所構成之群組所選出之透光性導電性材料所構成之(9)～(12)之任一項所記載之半導體發光元件用之電極。
(14)具有：於基板上，形成含有發光層之積層半導體層的工程；切除部分前述積層半導體層而形成半導體層露出面的工程；以及於前述積層半導體層之上面及前述半導體層露出面形成一方電極及另一方電極之電極形成工程；的半導體發光元件之製造方法，其特徵為：前述電極形成工程，於前述積層半導體層之上面或前述半導體層露出面之至少其中一方之面上形成倒錐形遮罩之遮罩形成工程之後，於前述積層半導體層之上面或前述半導體層露出面上形成接合層，其後，以覆蓋前述接合層之方式形成最大厚度大於前述接合層之最大厚度之焊墊電極而形成一方電極或另一方電極的工程。
(15)前述電極形成工程之前，具有於前述積層半導體層之上面或前述半導體層露出面形成透光性電極的工程之(14)所記載之半導體發光元件之製造方法。
(16)前述電極形成工程，於形成前述倒錐形遮罩及前述接合層後，以覆蓋前述接合層之方式形成最大厚度大於前述接合層之最大厚度的金屬反射層，其後，以覆蓋前述金屬反射層之方式形成最大厚度大於前述金屬反射層之最大厚度的焊接層而形成一方電極或另一方電極的工程之(14)或(15)所記載之半導體發光元件之製造方法。
(17)前述電極形成工程之前述接合層、前述金屬反射層及前述焊接層之形成，係利用濺鍍法來實施之(14)～(16)之任一項所記載之半導體發光元件之製造方法。
(18)前述遮罩形成工程之前，具備於前述透光性電極之上面及前述積層半導體層之上面或前述半導體層露出面上形成保護膜的工程之(14)～(17)之任一項所記載之半導體發光元件之製造行法，
(19)具備：基板、含有形成於前述基板上之發光層的積層半導體層、形成於前述積層半導體層之上面的一方電極、以及切除部分前述積層半導體層而形成於半導體層露出面上之另一方電極；的半導體發光元件，其特徵為：前述一方電極或前述另一方電極之至少其中一方，具備：上面具有接合凹部之透光性電極、以覆蓋前述接合凹部之方式形成之接合層、以及以覆蓋前述接合層之方式形成而於周邊部形成膜厚朝外側逐漸變薄之傾斜面之焊墊電極。
(20)前述接合層係由從由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni所構成之群組所選取之至少一種元素所構成者，最大厚度為10以上、400以下之範圍的薄膜之(19)所記載之半導體發光元件。
(21)前述焊墊電極係由Au、Al或含有該等金屬之任一之合金所構成之焊接層之(19)或(20)所記載之半導體發光元件。
(22)前述焊墊電極係由以覆蓋前述接合層之方式所形成之金屬反射層及以覆蓋前述金屬反射層之方式所形成之焊接層所形成，前述金屬反射層係由Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti中之任一或含有該等金屬之任一之合金所構成者之(21)所記載之半導體發光元件。
(23)前述透光性電極係由從由In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni之任一種之導電性氧化物、硫化鋅或硫化鉻之任一種所構成之群組所選出之透光性導電性材料所構成之(19)～(22)之任一項所記載之半導體發光元件。
(24)形成有覆蓋前述焊墊電極之外緣部而使前述焊墊電極上之部分露出之緣部保護膜之(19)～(23)之任一項所記載之半導體發光元件。
(25)以未覆蓋前述透光性電極上面之未形成前述接合凹部之區域的方式來形成透明保護膜，前述接合層之外緣部及前述焊墊電極之外緣部配置於前述透明保護膜上之(19)～(24)之任一項所記載之半導體發光元件。
(26)前述積層半導體層係從前述基板側依序積層著n型半導體層、發光層、p型半導體層，前述發光層係多層量子井構造之(19)～(25)之任一項所記載之半導體發光元件。
(27)前述積層半導體層之構成係以氮化鎵系半導體為主體之(19)～(26)之任一項所記載之半導體發光元件。
(28)其特徵為具備：(19)～(27)之任一項所記載之半導體發光元件、配置有前述半導體發光元件且絲焊至前述半導體發光元件之一方電極的第1構架、絲焊至前述半導體發光元件之另一方電極的第2構架、以及圍繞前述半導體發光元件而形成之模型；的燈。
(29)具備：基板、含有形成於前述基板上之發光層的積層半導體層、形成於前述積層半導體層之上面的一方電極、以及切除部分前述積層半導體層而形成於半導體層露出面上之另一方電極；的半導體發光元件之製造方法，其特徵為具備：用以製造前述一方電極或前述另一方電極之至少其中一方的工程為形成透光性電極的工程、用以於前述透光性電極之上面形成具備剖面積朝向底面逐漸擴大之內壁形狀之開口部之遮罩的工程、以蝕刻從前述開口部露出之前述透光性電極之上面來形成接合凹部的工程、以覆蓋前述接合凹部之方式來形成接合層的程、藉由沿著前述開口部之內壁形狀來形成周邊部之形狀而以覆蓋前述接合層並形成於周邊部具有膜厚朝外側逐漸變薄之傾斜面之焊墊電極的工程、以及除去前述遮罩的工程。
(30)組合著(28)所記載之燈的電子機器。
(31)組合著(30)所記載之電子機器的機械裝置。
(32)具備：基板、含有形成於前述基板上之發光層的積層半導體層、形成於前述積層半導體層之上面的一方電極、以及切除部分前述積層半導體層而形成於半導體層露出面上之另一方電極；的半導體發光元件，其特徵為：前述一方電極與前述另一方電極之任一方或雙方，具備形成於前述積層半導體層之上面或前述半導體層露出面上之歐姆接合層、形成於前述歐姆接合層上之接合層、以及以覆蓋前述接合層之方式所形成之焊墊電極。
(33)前述接合層係從由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni所構成之群組所選取之至少一種元素所構成者之(32)所記載之半導體發光元件。
(34)前述焊墊電極係由Au、Al或含有該等金屬之任一之合金所構成之焊接層之(32)或(33)所記載之半導體發光元件。
(35)前述焊墊電極係由以覆蓋前述接合層之方式所形成之金屬反射層與以覆蓋前述金屬反射層之方式所形成之焊接層所形成，前述金屬反射層係由Ag、Al、Ru、Rh、Rd、Os、Ir、Pt、Ti中之任一或含有該等金屬之任一之合金所構成者之(34)所記載之半導體發光元件。
(36)前述歐姆接合層係由從由含有In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni之任一種之導電性氧化物、硫化鋅或硫化鉻之任一種所構成之群組所選出之透光性導電性材料所構成之(32)～(35)之任一項所記載之半導體發光元件。
(37)前述積層半導體層之構成係以氮化鎵系半導體為主體之(32)～(36)之任一項所記載之半導體發光元件。
(38)前述積層半導體層係從前述基板側依序積層著n型半導體層、發光層、p型半導體層，前述發光層為多層量子井構造之(32)～(37)之任一項所記載之半導體發光元件。
(39)其特徵為具備：(32)～(38)之任一項所記載之半導體發光元件、配置有前述半導體發光元件且絲焊至前述半導體發光元件之一方電極的第1構架、絲焊至前述半導體發光元件之另一方電極的第2構架、以及圍繞著前述半導體發光元件而形成之模型；的燈。
(40)具備：於基板上形成含有發光層之積層半導體層的工程、於前述積層半導體層之上面形成一方電極的工程、以及切除部分前述積層半導體層而形成半導體層露出面且於前述半導體層露出面上形成另一方電極的工程；之半導體發光元件之製造方法，其特徵為，製造前述一方電極之工程與製造前述另一方電極之工程的雙方，含有：於前述積層半導體層之上面或前述半導體層露出面上形成歐姆接合層，於前述歐姆接合層上形成接合層，而以覆蓋前述接合層之方式來形成焊墊電極的墊形成工程；及以80℃～700℃之溫度來實施以提高前述歐姆接合層及前述接合層之密著性之熱處理的熱處理工程。
(41)同時實施製造前述一方電極之工程與製造前述另一方電極之工程之前述墊形成工程與前述熱處理工程之(40)所記載之半導體發光元件之製造方法。
(42)組合著(39)所記載之燈的電子機器。
(43)組合著(42)所記載之電子機器的機械裝置。
依據上述構成，可以提供具備接合性及耐蝕性獲得提高之電極的半導體發光元件、其製造方法及燈。
本發明之半導體發光元件，因為係一方電極係由以覆蓋接合層及接合層之方式所形成之焊墊電極所形成，形成之焊墊電極的最大厚度大於接合層之最大厚度，而且，由1或2以上之層所形成，分別於接合層及焊墊電極之周邊側以周邊側逐漸變薄之方式形成傾斜面的構成，故可防止外部之空氣或水分侵入接合層，可提高接合層之耐蝕性，而延長半導體發光元件的壽命。
本發明之半導體發光元件之構成，因為接合層係由從由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni所構成之群組所選取之至少一種元素所構成者，最大厚度為10以上、1000以下之範圍的薄膜，可以提高透光性電極與焊墊電極之間的接合性，而為不會因為焊線接合時之抗張應力而剝離之電極。
本發明之半導體發光元件之構成，因為係由Au、Al或含有該等金屬之任一之合金所構成之焊接層所構成，前述焊接層之最大厚度為50nm以上、2000nm以下之範圍的薄膜，故可提高絲焊對焊墊電極之接合性，而為不會因為焊線接合時之抗張應力而剝離之電極。
本發明之半導體發光元件之構成，焊墊電極係由以覆蓋接合層之方式所形成之金屬反射層、及以覆蓋金屬反射層之方式所形成之焊接層所形成，而金屬反射層117係由Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti中之任一或含有該等金屬之任一之合金所構成者，最大厚度為20nm以上、3000nm以下之範圍的薄膜，故可提高電極之接合性及耐蝕性，而可提高半導體發光元件之發光特性。
本發明之半導體發光元件用之電極之構成，一方電極或另一方電極之至少其中一方，係由覆蓋接合層及接合層而形成之焊墊電極所形成，焊墊電極之最大厚度大於接合層之最大厚度，而且，由1或2以上之層所形成，分別於接合層及焊墊電極之周邊部形成膜厚朝周邊側逐漸變薄之傾斜面，故為可提高接合性及耐蝕性之電極。本發明之半導體發光元件用之電極，亦可以使用於發光元件以外之用途。
本發明之半導體發光元件之製造方法之構成，因為電極形成工程係於積層半導體層之上面形成倒錐形遮罩後，於積層半導體層之上面上形成接合層，其後，以覆蓋接合層之方式形成最大厚度大於接合層之最大厚度的焊墊電極，而形成一方電極的工程，故可分別於接合層及焊墊電極之周邊側形成周邊側逐漸變薄之傾斜面，可防止外部之空氣或水分侵入接合層，而提高接合層之耐蝕性，來增長半導體發光元件之壽命。
本發明之半導體發光元件，因為一方電極或另一方電極之至少其中一方，具備上面具有接合凹部之透光性電極、以覆蓋前述接合凹部之方式所形成之接合層、及以覆蓋前述接合層之方式形成而於周邊部形成膜厚朝外側逐漸變薄之傾斜面的焊墊電極，故藉由將接合層埋填於透光性電極之接合凹部內來形成，而得到透光性電極與接合層之高接合力，並藉由以覆蓋接合層之方式來形成焊墊電極，而得到焊墊電極與接合層之高接合力，故透光性電極與焊墊電極可得到十分高之接合力，而成為具有優良電極接合性者。
而且，依據本發明之半導體發光元件，因為周邊部具有膜厚朝外側逐漸變薄之傾斜面之焊墊電極係以覆蓋接合層之方式形成，故可確保充份焊墊電極之周邊部與焊墊電極之周邊部之下面的接觸面積，而得到優良接合性，且可有效防止外部之空氣及水分介由焊墊電極之周邊部與其下面之間侵入接合層，而得到優良耐蝕性。
此外，本發明之燈，因為係具備優良接合性及耐蝕性電極者，故可以良好良率製造，而為耐蝕性優良者。
此外，本發明之半導體發光元件之製造方法，因為具備：製造一方電極或另一方電極之至少其中一方的工程係形成透光性電極的工程、於前述透光性電極之上面形成具備剖面積朝向底面逐漸擴大之內壁形狀之開口部之遮罩的工程、藉由蝕刻從前述開口部露出之前述透光性電極之上面來形成接合凹部的工程、以覆蓋前述接合凹部之方式來形成接合層的工程、藉由沿著前述開口部之內壁形狀來形成周邊部之形狀而形成周邊部具有覆蓋前述接合層且膜厚朝外側逐漸變薄之傾斜面之焊墊電極的工程、以及除去前述遮罩的工程，故容易製造具備具有優良接合性及耐蝕性之電極之本發明之半導體發光元件。
本發明之半導體發光元件，因為一方電極與另一方電極之其中一方或雙方，具備：形成於積層半導體層之上面或前述半導體層露出面上之歐姆接合層、形成於前述歐姆接合層上之接合層、以及以覆蓋前述接合層之方式所形成之焊墊電極，一方電極與另一方電極之其中一方或雙方，因為形成於歐姆接合層上之接合層、及以覆蓋接合層所形成之焊墊電極，而使歐姆接合層與焊墊電極得到十分高之接合力，故為具備具有優良接合性之電極者。
此外，本發明之燈，因為具備具備了具有優良接合性之一方電極及另一方電極之本發明之半導體發光元件，故可以防止因為將焊線接合至焊墊電極時之抗張應力而導致焊墊電極從透光性電極之剝離，故可以良好良率進行製造。
此外，本發明之半導體發光元件之製造方法，製造前述一方電極之工程與製造前述另一方電極之工程之雙方，因為含有：於前述積層半導體層之上面或前述半導體層露出面上形成歐姆接合層，於前述歐姆接合層上形成接合層，以覆蓋前述接合層之方式來形成焊墊電極的墊形成工程；及以80℃～700℃之溫度實施以提高前述歐姆接合層及前述接合層之密著性為目的之熱處理的熱處理工程；故可得到歐姆接合層及接合層之密著性優良的半導體發光元件。
此外，本發明之半導體發光元件之製造方法，同時實施製造前述一方電極之工程與製造前述另一方電極之工程的前述墊形成工程及前述熱處理工程，而同時形成一方電極與另一方電極，故相較於分別形成一方電極與另一方電極，容易以更好的效率進行製造。
以下，參照圖示，針對以實施本發明為目的之形態進行詳細說明。此外，以下之說明中，參照圖式所圖示之各部大小、厚度及尺寸等，可能與實際半導體發光元件等之尺寸關係不同。
(實施形態1)
第1圖～第4圖係本發明之實施形態之半導體發光元件的一例圖，第1圖係本發明之實施形態之半導體發光元件的剖面圖解，第2圖係平面圖解，第3圖係用以構成半導體發光元件之積層半導體層的剖面圖解，第4圖係用以構成第1圖所示之半導體發光元件之p型電極的放大剖面圖解。
(半導體發光元件)
如第1圖所示，本發明之實施形態之半導體發光元件1的概略構成，係於基板101上，依序積層緩衝層102、基底層103、及含有發光層105之積層半導體層20，且於積層半導體層20之上面106c積層透光性電極109，於透光性電極109之上面109c之一部分形成一方之(一之導電型之)電極111，此外，於切除部分積層半導體層20所形成之半導體層露出面104c上，形成另一方之(另一之導電型之)電極108。
積層半導體層20之構成，係從基板101側依序積層n型半導體層104、發光層105、p型半導體層106。透光性電極109之上面109c，未形成一之導電型之電極111的部分，以保護膜10進行覆蓋。此外，一之導電型之電極111的構成，係積層著接合層110、及由金屬反射層117與焊接層119所構成之焊墊電極120。
此外，以下，以一方電極111為p型電極、另一方電極108為n型電極來進行說明。
本發明之實施形態之半導體發光元件1的構成，係對p型電極(一之導電型之電極)111與n型電極(另一之導電型之電極)108之間施加電壓而使電流流過，並使發光層105進行發光，而為從形成著具有反射來自發光層105之光之機能的焊接墊電極120(反射性焊接墊電極)側取出之向上安裝型發光元件。
來自發光層105之發光的一部分，透射透光性電極109及接合層110，於接合層110與焊墊電極120之界面，被焊墊電極120反射，而再度被導入積層半導體層20之內部。其次，被再導入積層半導體層20之光，進一步重複透射與反射後，從焊墊電極120之形成區域以外之部位被取出至半導體發光元件1之外部。
(基板)
本發明之實施形態之半導體發光元件1之基板101，若為於表面磊晶生長III族氮化物半導體結晶之基板，並無特別限制，可以選擇使用各種基板。例如，可以使用由藍寶石、SiC、矽、氧化鋅、氧化鎂、氧化錳、氧化鋯、氧化錳鋅鐵、氧化鎂鋁、硼化鋯、氧化鎵、氧化銦、氧化鋰鎵、氧化鋰鋁、氧化釹鎵、氧化鑭鍶鋁鉭、氧化鍶鈦、氧化鈦、鉿、鎢、鉬等所構成之基板。
此外，上述基板之中，尤其是，以使用以c面做為主面之藍寶石基板為佳。使用藍寶石基板時，應於藍寶石之c面上形成緩衝層102。
此外，可以使用上述基板之內於高溫下接觸氨會產生化學變性而為大家所知之氧化物基板或金屬基板等，不使用氨亦可實施緩衝層102之成膜，此外，使用氨之方法，以構成後述之n型半導體層104為目的而實施基底層103之成膜時，因為緩衝層102亦具有覆蓋層之作用，該等方法於防止基板101之化學變質之點十分有效果。
此外，以濺鍍法形成緩衝層102時，因為可以將基板101之溫度抑制於較低，即使使用由具有高溫下會分解之性質之材料所構成之基板101時，亦不會對基板101造成傷害而可對基板上實施各層之成膜。
(積層半導體層)
本發明之實施形態之半導體發光元件1之積層半導體層20，例如，係由III族氮化物半導體所構成之層，如第1圖所示，係依序於基板101上，積層n型半導體層104、發光層105及p型半導體層106之各層而構造。
此外，如第3圖所示，n型半導體層104、發光層105及p型半導體層106之各層，亦可分別由複數之半導體層所構成。此外，積層半導體層20，亦可進一步將基底層103、緩衝層102包含在內。
此外，積層半導體層20，以MOCVD法來形成的話，可以得到結晶性良好者，然而，以濺鍍法，亦可以條件之最佳化，可以形成結晶性比MOCVD法優良之半導體層。以下，依序進行說明。
(緩衝層)
緩衝層(中間層)102，應為多晶體之AlxGa1-x N(0≦x≦1)所構成者，單晶之Alx Ga1-x N(0≦x≦1)更佳。
緩衝層102，如前面所述，可以MOCVD法來形成，然而，亦可以濺鍍法來形成。緩衝層102採用濺鍍法時，因為可以將形成緩衝層102時之基板101之溫度抑制於較低，即使使用由具有高溫下會分解之性質的材料所構成之基板101時，亦不會對基板101造成傷害而對基板101上實施各層之成膜，故較佳。
緩衝層102，如上面所述，例如，可以為由多晶體之Alx Ga1-x N(0≦x≦1所構成之厚度0.01～0.05μm者。緩衝層102之厚度若為0.01μm以下，有時無法利用緩衝層102獲得充份緩和基板101與基底層103之晶格常數之差異的效果。此外，緩衝層102之厚度若超過0.5μm，即使緩衝層102之機能沒有變化，緩衝層102之成膜處理時間會變長，而有生產性降低之虞。
緩衝層102的作用，在於緩和基板101與基底層103之晶格常數之差異，容易於基板101之(0001)C面上形成C軸定向之單晶層。所以，於緩衝層102之上積層單晶之基底層103的話，可以積層結晶性更好之基底層103。此外，本發明時，應以實施緩衝層形成工程為佳，然而，亦可不實施。
緩衝層102，亦可以為具有由III族氮化物半導體所構成之六方晶系之結晶構造者。此外，成為緩衝層102之III族氮化物半導體之結晶，亦可以使用單晶構造者，最好使用單晶構造者。III族氮化物半導體之結晶，藉由控制生長條件，不但上方向，面內方向亦可生長而形成單晶構造。因此，藉由控制緩衝層102之成膜條件，可以成為由單晶構造之III族氮化物半導體之結晶所構成之緩衝層102。於基板101上實施具有此種單晶構造之緩衝層102之成膜時，因為緩衝層102之緩衝機能可有效作用，成膜於其上之III族氮化物半導體，為具有良好定向性及結晶性之結晶膜。
此外，做為緩衝層102之III族氮化物半導體之結晶，藉由控制成膜條件，亦可成為由以六角柱為基本之集合組織所構成之柱狀結晶(多晶體)。此外，由此處之集合組織所構成之柱狀結晶、與鄰接之晶粒之間，形成晶粒界而隔離，其本身為縱剖面形狀為柱狀之結晶。
(基底層)
基底層103如Alx Gay Inz N(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)，然而，若使用Alx Ga1-x N(0≦x≦1)，則可形成結晶性良好之基底層103而較佳。
基底層103之膜厚應為0.1μm以上，更好為0.5μm以上，1μm以上最佳。此膜厚以上時，容易得到結晶性良好之Alx Ga1-x N層。
為了獲得良好之基底層103之結晶性，基底層103最好不要摻雜雜質。然而，需要p型或n型之導電性時，可以添加受體雜質或施體雜質。
(n型半導體層)
如第3圖所示，n型半導體層104，通常應由n接觸層104a與n包覆層104b所構成者為佳。此外，n接觸層104a亦可兼用為n包覆層104b。此外，前述之基底層亦可包含於n型半導體層104。
n接觸層104a係以配設n型電極為目的之層。n接觸層104a應為由Alx Ga1-x N層(0≦x<1、0≦x≦0.5為佳、最好為0≦x≦0.1)所構成者。
此外，n接觸層104a應摻雜n型雜質，n型雜質之含有濃度為1×1017 ～1×1020 /cm3 、最好為1×1018 ～1×1019 /cm3 時，於維持與n型電極之良好歐姆接觸之點上，更佳。n型雜質並無特別限制，例如，可以為Si、Ge及Sn等，最好為Si及Ge。
n接觸層104a之膜厚應為0.5～5μm，設定於1～3μm之範圍更佳。n接觸層104a之膜厚在於上述範圍，可使半導體之結晶性維持良好。
n接觸層104a與發光層105之間，應配設n包覆層104b。n包覆層104b，係用以進行對發光層105之載體之注入與載體之封入的層。n包覆層104b可以由AlGaN、GaN、GaInN等所形成。此外，亦可以為該等構造之異質接面或複數次積層之超晶格構造。以GaInN形成n包覆層104b時，當然應大於發光層105之GaInN之能帶間隙。
n包覆層104b之膜厚，並無特別限制，然而，應為0.005～0.5μm，最好為0.005～0.1μm。n包覆層104b之n型摻雜濃度應為1×1017 ～1×1020 /cm3 ，最好為1×1018 ～1×1019 /cm3 。摻雜濃度在此範圍，於維持良好結晶性及元件之動作電壓降低之點，皆佳。
此外，以含有超晶格構造之層做為n包覆層104b時，省略了詳細圖示，然而，以含有具有100埃以下之膜厚之由III族氮化物半導體所構成之n側第1層、及組成不同於該n側第1層且具有100埃以下之膜厚之由III族氮化物半導體所構成之n側第2層的積層構造為佳。
此外，n包覆層104b，亦可含有交互重複積層著n側第1層及n側第2層之構造。此外，以前述n側第1層或n側第2層之任一接觸活性層(發光層105)之構成為佳。
如上面所述之n側第1層及n側第2層，例如，可以為含有Al之AlGaN 系(有時簡單以AlGaN來進行記載)、含有In之GaInN系(有時簡單以GaInN來進行記載)、GaN之組成。
此外，n側第1層及n側第2層，亦可以為GaInN/GaN之交互構造、AlGaN/GaN之交互構造、GaInN/AlGaN之交互構造、組成不同之GaInN/GaInN之交互構造(本發明之“組成不同”之說明，係指各元素組成比不同，以下相同)、組成不同之AlGaN/AlGaN之交互構造。
本發明中，n側第1層及n側第2層，應為GaInN/GaN之交互構造或組成不同之GaInN/GaInN。
上述n側第1層及n側第2層之超晶格層，應分別為60埃以下，分別為40埃以下更佳，最好分別在10埃～40埃之範圍。形成超晶格層之n側第1層與n側第2層之膜厚最好不要超過100埃，因為容易發生結晶缺陷。
上述n側第1層及n側第2層，亦可以為分別摻雜之構造，此外，亦可以為摻雜構造/未摻雜構造之組合。摻雜之雜質可以採用針對上述材料組成之傳統公知者，並無任何限制。例如，n包覆層，使用GaInN/GaN之交互構造或組成不同之GaInN/GaInN之交互構造者時，雜質以Si為佳。
此外，如上面所述之n側超晶格多層膜，即使與以GaInN、AlGaN、GaN為代表之組成相同，亦可以摻雜之適度ON、OFF來進行製作。
(發光層)
積層於n型半導體層104上之發光層105，例如，為單一量子井構造或多層量子井構造等之發光層105。
如第3圖所示，量子井構造之井層105b，通常使用由Ga1-y Iny N(0<y<0.4)所構成之III族氮化物半導體層。井層105b之膜厚，可以為可得到量子效應程度之膜厚，例如，可以為1～10nm，以發光輸出之點而言，最好為2～6nm。
此外，多層量子井構造之發光層105時，以上述Ga1-y Iny N做為井層105b，以帶隙能量大於井層105b之Alz Ga1-z N(0≦z<0.3)做為障壁層105a。井層105b及障壁層105a，亦可設計成不摻雜雜質。
<p型半導體層>
如第3圖所示，p型半導體層106，通常，係由p包覆層106a及p接觸層106b所構成。此外，p接觸層106b亦可兼用為p包覆層106a。
p包覆層106a，係用以進行對發光層105之載體之封入與載體之注入的層。p包覆層106a，係大於發光層105之帶隙能量的組成，只要為對發光層105之載體之封入者，並無特別限制，然而，最好為Alx Ga1-x N(0<x≦0.4)者。
以對發光層之載體之封入之點而言，p包覆層106a以由此種AlGaN所構成者為佳。p包覆層106a之膜厚，並無特別限制，然而，應為1～400nm，最好為5～100nm。
p包覆層106a之p型摻雜濃度，應為1×1018 ～1×1021 /cm3 ，最好為1×1019 ～1×1020 /cm3 。p型摻雜濃度若在上述範圍，可以得到結晶性不會降低之良好p型結晶。
此外，p包覆層106a，亦可以為複數次積層之超晶格構造。
此外，p包覆層106a為含有超晶格構造之層時，省略了詳細圖示，然而，亦可以為含有具有100埃以下之膜厚之由III族氮化物半導體所構成之p側第1層、及組成不同於該p側第1層且具有100埃以下之膜厚之由III族氮化物半導體所構成之p側第2層的積層構造。此外，亦可含有交互重複積層著p側第1層與p側第2層之構造。
如上面所述之p側第1層及p側第2層，可以為分別不同之組成，例如，可以為AlGaN、GaInN或GaN中之任一組成，此外，亦可以為GaInN/GaN之交互構造、AlGaN/GaN之交互構造、或GaInN/AlGaN之交互構造。
本發明時，以p側第1層及p側第2層為AlGaN/AlGaN或AlGaN/GaN之交互構造為佳。
上述p側第1層及p側第2層之超晶格層，應分別為60埃以下，分別為40埃以下更佳，最好分別為10埃～40埃之範圍。形成超晶格層之p側第1層與p側第2層之膜厚最好不要超過100埃，因為會成生含有眾多結晶缺陷等之層。
上述p側第1層及p側第2層，亦可以為分別摻雜之構造，此外，亦可以為摻雜構造/未摻雜構造之組合。摻雜之雜質可以採用針對上述材料組成之傳統公知者，並無任何限制。例如，p包覆層，使用AlGaN/GaN之交互構造或組成不同之AlGaN/AlGaN之交互構造者時，雜質以Mg為佳。此外，如上面所述之p側超晶格多層膜，即使與以GaInN、AlGaN、GaN為代表之組成相同，亦可以摻雜之適度ON、OFF來進行製作。
p接觸層106b係以設置正極為目的之層。p接觸層106b應為Alx Ga1-x N(0≦x≦0.4)。以良好結晶性之維持及p歐姆電極之良好歐姆接觸之點而言，Al組成應在上述範圍。
以良好之歐姆接觸之維持、龜裂發生之防止、良好結晶性之維持之點而言，應以1×1018 ～1×1021 /cm3 之濃度、最好為5×1019 ～1×1020 /cm3 之濃度含有p型雜質(摻雜物)。p型雜質，並無特別限制，然而，例如，最好為Mg。
p接觸層106b之膜厚，並無特別限制，然而，以0.01～0.5μm為佳，最好為0.05～0.2μm。以發光輸出之點而言，p接觸層106b之膜厚應在此範圍。
(n型電極)
如第1圖所示，於n型半導體層104之露出面104c，形成n型電極108。如此，形成n型電極108時，藉由蝕刻等之手段來切除部分發光層105及p半導體層106而使n型半導體層104之n接觸層露出，因而於此露出面104c上形成n型電極108。
如第2圖所示，以平面觀察時，n型電極108為圓形狀，然而，並未限定為此種形狀，可以為多角形狀等之任意形狀。此外，n型電極108兼做為焊墊，而為可接續焊線之構成。此外，n型電極108之眾所皆知的各種組成及構造，可以該技術分野所熟知之慣用手段來配設。
此外，n型電極108亦與p型電極111相同，亦可以形成具備膜厚朝周邊側逐漸變薄之傾斜面之接合層，而且，以覆蓋其之方式來形成焊墊電極。此外，此時，亦可形成透射性電極及保護膜。藉此，可以防止外部之空氣或水分侵入n型電極108之接合層，提高接合層之耐蝕性，而延長半導體發光元件之壽命。
(透光性電極)
如第1圖所示，於p型半導體層106之上積層透光性電極109。
如第2圖所示，以平面觀察時，透光性電極109，為了形成n型電極108，而以覆蓋利用蝕刻等手段除去部分之p型半導體層106之上面106c之方式形成於幾乎全面，然而，並未限定為此種形狀，亦可形成間隙而為格子狀或樹形狀。此外，透光性電極109之構造，亦可以為含有傳統公知之構造之任何構造者，並無任何限制。
透光性電極109，應為與p型半導體層106之接觸電阻較小者。此外，因為從形成有焊墊電極107之側取出來自發光層105之光，故透光性電極109為光透射性優良者。
此外，為了使電流均一擴散至p型半導體層106之全面，透光性電極109應具有優良導電性。
基於以上之原因，透光性電極109之構成材料應為從由In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni之任一種導電性氧化物、硫化鋅或硫化鉻之任一種所構成之群組所選出之透光性之導電性材料。
此外，導電性氧化物，應為ITO(氧化銦錫(In2 O3 -SnO2 ))、IZO(氧化銦鋅(In2 O3 -ZnO))、AZO(氧化鋁鋅(ZnO-Al2 O3 ))、GZO(氧化鎵鋅(ZnO-Ga2 O3 ))、氟摻雜氧化錫、氧化鈦等。
藉由以該技術分野所熟知之慣用手段配設該等材料，來形成透光性電極109。此外，形成透光性電極109後，有時會實施以合金化或透明化為目的之加溫退火，亦可以不實施。
透光性電極109應使用結晶化之構造者，尤其是，使用具有六方晶構造或方錳鐵礦構造之含有In2 O3 結晶之透光性電極(例如，ITO及IZO等)為佳。
例如，將六方晶構造之含有In2 O3 結晶之IZO做為透光性電極109使用時，可以使用蝕刻性優良之非晶之IZO膜來加工成特定形狀，此外，其後，可以利用熱處理等從非晶狀態轉換成含有該結晶之構造，而加工成透光性優於非晶之IZO膜之電極。
此外，IZO膜，應使用比電阻最低之組成。
例如，IZO中之ZnO濃度應為1～20質量%，5～15質量%之範圍更佳。最好為10質量%。此外，IZO膜之膜厚，應在可得到低比電阻、高光透射率之35nm～10000nm(10μm)之範圍。此外，以生產成本之觀點而言，IZO膜之膜厚應為1000nm(1μm)以下。
IZO膜之濺鍍，應在進行後述之熱處理工程之前實施。因為藉由熱處理，非晶狀態之IZO膜會成為結晶化之IZO膜，相較於非晶狀態之IZO膜，較難蝕刻。相對於此，熱處理前之IZO膜因為係非晶狀態，利用眾所皆知之蝕刻液(ITO-07N蝕刻液(關東化學社製))很容易實施精度良好之蝕刻。
非晶狀態之IZO膜之蝕刻，亦可利用乾蝕刻裝置來實施。此時，蝕刻氣體可以使用Cl2 、SiCl4 、BCl3 等。非晶狀態之IZO膜，例如，實施500℃～1000℃之熱處理，藉由控制條件可以成為六方晶構造之含有In2 O3 結晶的IZO膜、或方錳鐵礦構造之含有In2 O3 結晶之IZO膜。六方晶構造之含有In2 O3 結晶之IZO膜，如前面所述，因為較難蝕刻，應於上述之蝕刻處理後實施熱處理。
IZO膜之熱處理，應在不含有O2 之環境下實施，不含有O2 之環境，例如，N2 環境等之惰性氣體環境、或N2 等之惰性氣體與H2 之混合氣體環境等，應為N2 環境、或N2 與H2 之混合氣體環境。此外，若在N環境、或N2 與H2 之混合氣體環境中實施lZO膜之熱處理，例如，可以使IZO膜結晶化成六方晶構造之含有In2 O3 結晶之膜，而且，可有效降低IZO膜之表面電阻。
此外，lZO膜之熱處理溫度應為500℃～1000℃。以500℃以下之溫度實施熱處理時，IZO膜可能無法充份結晶化，而可能使IZO膜無法有足夠的光透射率。以超過1000℃之溫度實施熱處理時，IZO膜會結晶化，然而，有時IZO膜無法有夠高的光透射率。此外，以超過1000℃之溫度實施熱處理時，可能導致IZO膜下之半導體層的劣化。
使非晶狀態之IZO膜結晶化時，若成膜條件及熱處理條件等不同，則IZO膜中之結晶構造會不同。然而，本發明之實施形態時，以黏著層之黏著性之點而言，透光性電極並未限定材料，然而，應為結晶性材料，尤其是，結晶性IZO時，可以為方錳鐵礦結晶構造之含有In2 O3 結晶之IZO，亦可以為六方晶構造之含有In2 O3 結晶之IZO。尤其是，最好為六方晶構造之含有In2 O3 結晶之IZO。
尤其是，如前面所述，利用熱處理實施結晶化之IZO膜，相較於非晶狀態之IZO膜，因為接合層110及p型半導體層106之密著性較佳，十分有利於本發明之實施形態。
(p型電極)
第4圖係第1圖所示之本發明之實施形態之半導體發光元件1之p型電極111的放大剖面圖。
如第4圖所示，p型電極(一之導電型之電極)111係由透光性電極109、接合層110、及焊墊電極120所形成，係形成於p型半導體層106上之概略構成。
透光性電極109之上面109c為由siO2 所構成之保護膜10所覆蓋，部分保護膜10形成開口而形成開口部10d，部分透光性電極109之上面109c從開口部10d露出。
接合層110，以大致均一膜厚覆蓋於從開口部10d露出之透光性電極109的上面109c，而且，開口部10d之周邊側的膜厚較厚，此外，以覆蓋保護膜10之端部10c的方式形成。此外，於覆蓋保護膜10之端部10c之接合層110的周邊部110d，形成膜厚朝周邊側逐漸變薄之傾斜面110c。
焊墊電極120係由以大於接合層110之最大厚度所形成之金屬反射層117與焊接層119所構成。此外，於焊墊電極120之周邊部120d，形成膜厚朝周邊側逐漸變薄之傾斜面119c。
於金屬反射層117之周邊部，形成膜厚朝前述周邊側逐漸變薄之傾斜面117c。此外，金屬反射層117係以覆蓋接合層110之方式形成。亦即，金屬反射層117係以覆蓋接合層110之傾斜面110c之最前端部來形成，亦即，以完全覆蓋平面觀看接合層110時所形成之輪廓線的境界部上之方式來形成。換言之，以平面觀察時，因為金屬反射層117係覆蓋於接合層110，而且以突出至接合層110之周邊側之方式所形成的構成，可以使接合層110之任何部分皆不會從金屬反射層117之下露出。
此外，於焊接層119之周邊部，形成膜厚朝前述周邊側逐漸變薄之傾斜面119c。此外，焊接層119係以覆蓋金屬反射層117之方式形成。亦即，焊接層119係以完全覆蓋金屬反射層117之傾斜面117c之最前端部的方式來形成，亦即，以完全覆蓋以平面觀看金屬反射層117時所形成之輪廓線的境界部上之方式來形成。換言之，以平面觀察時，因為焊接層119係覆蓋於金屬反射層，而且以突出至金屬反射層117之周邊側之方式所形成的構成，可以使金屬反射層117之任何部分皆不會從焊接層119之下露出。
藉由以上之構成，接合層110，係於周邊部形成膜厚朝周邊側逐漸變薄之傾斜面110c，而且，利用金屬反射層117及焊接層119形成對外部之雙重遮蔽的構成，若未通過保護膜10與焊接層119之接合面及保護膜10與金屬反射層117之接合面，半導體發光元件1之外部之空氣或水分無法侵入接合層110，而大幅降低外部之空氣及水分侵入接合層110之可能性。
藉此，接合層110不會有容易分解之情形，藉由提高接合層110之耐蝕性，可延長半導體發光元件之元件的壽命。
此外，形成接合層110之前，透光性電極109之露出之上面109c，應以濕蝕刻使其成為去除雜質及缺陷之全新面。藉此，可提高透光性電極109之上面109c與接合層110之密著性。
(接合層)
第1圖所示之接合層110，為了提高焊墊電極120對透光性電極109之接合強度，而積層於透光性電極109與焊墊電極120之間。此外，接合層110，為了使透射透光性電極109而照射於焊墊電極120之來自發光層105之光在沒有損失下透射，應具有透光性。
接合層110應由從由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni所構成之群組所選取之至少一種元素所構成者。藉此，可以同時發揮接合強度與透光性。接合層110由從由Cr、Ti、W、Mo、Zr、Hf、Co、Rh、Ir、Ni所構成之群組所選取之至少一種元素所構成者更佳，此外，由從由Cr、Ti、W、Mo、Rh、Co、Ni所構成之群組所選取之至少一種元素所構成者最佳。尤其是，藉由使用Cr、Ti、Mo、Ni、CO等之金屬，可以大幅提高焊墊電極120對透光性電極109之接合強度。
此外，接合層110，最大厚度為10以上、400以下之範圍的薄膜。藉此，可以在不會阻隔來自發光層105之光的情形下有效果地進行透射。此外，最大厚度為10以下時，接合層110之強度降低，因為會導致焊墊電極120對透光性電極109之接合強度的降低而不佳。
(焊墊電極)
如第1圖所示，焊墊電極120，係由依序從透光性電極109側積層之金屬反射層117與焊接層119之積層體所構成。
此外，焊墊電極120，亦可以為只由金屬反射層117所構成之單層構造，亦可以於金屬反射層117與焊接層119之間，插入以強化焊墊電極120全體之強度的勢壘層而為三層構造。
(金屬反射層)
第1圖所示之金屬反射層117，應由高反射率之金屬所構成，最好由Ru、Rh、Pd、Os、Ir、Pt等之白金族金屬、Al、Ag、Ti及含有該等金屬之至少一種之合金所構成。藉此，可以有效地反射來自發光層105之光。
其中，Al、Ag、Pt及含有該等金屬之至少一種之合金，一般做為電極輸出材料使用，以容易取得度、處理容易度等之點而言，十分有利。
此外，金屬反射層117，以具有高反射率之金屬來形成時，最大厚度應為20～3000nm。金屬反射層117若太薄，則無法得到充份之反射效果。若太厚，沒有特別的優點，只會產生工程時間之長時間化與材料之浪費。最好為50～1000nm。
此外，從以良好效率反射來自發光層105之光且提高焊墊電極120之接合強度之點而言，金屬反射層117以密著於接合層110為佳。因此，為了使焊墊電極120得到充份之強度，金屬反射層117應介由接合層110強力地接合於透光性電極109。最低限度，應為以一般方法將金線接續於焊墊之工程無法剝離之程度的強度。尤其是，以光之反射性等之點而言，金屬反射層117應使用Rh、Pd、Ir、Pt及含有該等金屬之至少一種之合金。
此外，焊墊電極120之反射率，會因為構成金屬反射層117之材料而有很大的變化，然而，應為60%以上。此外，80%以上更佳，最好為90%以上。反射率，以分光光度計等很容易即可進行測量。然而，因為焊墊電極120本身的面積較小，而使反射率之測量較為困難。所以，利用以下之方法來進行測量，亦即，於形成焊墊電極時，例如，將玻璃基板之面積較大的「虛擬基板」置入腔室，同時，於虛擬基板上製作相同之焊墊電極來進行測量等之方法。
焊墊電極120，亦可只以上述高反射率之金屬來構成。亦即，焊墊電極120亦可只由金屬反射層117所構成。然而，使用各種材料來製作焊墊電極120之各種構造者係大家所熟知，亦可於該等眾所皆知者之半導體層側(透光性電極側)新增上述金屬反射層，此外，亦可將該等眾所皆知者之半導體層側之最下層置換成上述金屬反射層。
(焊接層)
第1圖所示之焊接層119，應由Au、Al或含有該等金屬之至少一種之合金所構成。因為Au及Al係與一般被常做為焊球使用之金球有良好密著性之金屬，藉由使用Au、Al或含有該等金屬之至少一種之合金，可以成為與焊線有優良密著性者。其中，又以Au為最佳。
此外，焊接層119之最大厚度應在於50nm以上、2000nm以下之範圍，最好為100nm以上、1500nm以下。
太薄時，與焊球之密著性會變差，太厚時，沒有特別的優點，而只會招致成本的增加。
朝向焊墊電極120之光，於焊墊電極120之最下面(透光性電極側之面)的金屬反射層117被反射，部分會漫射而朝橫向或斜向前進，部分則朝焊墊電極120之正下方前進。漫射而朝橫向或斜向前進之光，被從半導體發光元件1之側面取出至外部。另一方面，朝焊墊電極120之正下方之方向前進之光，於半導體發光元件1之下面被進一步漫射或反射，而通過側面或透光性電極109(上面未存在焊墊電極之部分)被取出至外部。
焊墊電極120，若為透光性電極109之上，可以形成於任意部位。例如，可以形成於與n型電極108距離最遠之位置，亦可形成於半導體發光元件1之中心等。然而，最好不要形成於過於接近n型電極108之位置，因為焊接時，線間、球間可能發生短路。
此外，焊墊電極120之電極面積，愈大則焊接作業愈容易，然而，會妨礙發光之取出。例如，覆蓋超過晶片面積之一半的面積時，會妨礙發光之取出，而使輸出明顯降低。相反地，若太小，則焊接作業較為困難，製品之良率會降低。
具體而言，應為比焊球直徑稍大之程度，一般為直徑100μm之圓形的程度。
前述之接合層、金屬反射層、焊接層等之金屬元素，可以為組合同一金屬元素時，亦可以為不同金屬元素之組合的構成。
(勢壘層)
此外，焊墊電極120亦可以為將勢壘層插入金屬反射層117與焊接層119之間的三層構造。
勢壘層，具有強化焊接墊電極120全體之強度的機能，例如，形成於焊墊電極120之金屬反射層之上。因此，必須使用相對強固之金屬材料、或夠厚之膜厚。材料應為Ti、Cr或Al。其中，以材料強度之點而言，最好為Ti。
勢壘層亦可兼做為金屬反射層117。形成具有良好反射率且以足夠之厚度來形成機械強固之金屬材料時，可以不必形成勢壘層。例如，將Al或Pt當做金屬反射層117使用時，勢壘層並非絕對必要。勢壘層之最大厚度應為20～3000nm。勢壘層太薄時，無法得到充份之強度強化效果，太厚時，並無特別優點，只會招致成本的增加。50～1000nm更佳，最好為100～500nm。
後面將針對與前述實施形態1相關之實施形態2至6，另行進行說明。
(實施形態7)
第14圖～第17圖係本發明之實施形態之半導體發光元件的一例圖，第14圖係本發明之實施形態之半導體發光元件的剖面圖解，第15圖係平面圖解，第16圖係用以構成半導體發光元件之積層半導體層的剖面圖解，第17圖係用以構成第14圖所示之半導體發光元件之p型電極的放大剖面圖解。
本實施形態之半導體發光元件1，如第14圖所示，係具備：基板101、形成於基板101上之積層半導體層20、形成於積層半導體層20之上面106c的p型電極111(一方電極)、形成於切除部分積層半導體層20而形成之半導體層露出面104c上的n型電極108(另一方電極)。
如第14圖所示，積層半導體層20，係從基板101側依序積層著n型半導體層104、發光層105、p型半導體層106者。其次，本實施形態之半導體發光元件1時，係以對p型電極111與n型電極108之間施加電壓而使電流流過，而使發光層105進行發光之構成。此外，本實施形態之半導體發光元件1，係從p型電極111之形成側取出光之向上安裝型發光元件。
實施形態7之半導體發光元件，相較於實施形態1之半導體發光元件，基本上，其特徵為將電極設置於積層半導體層20之上面的構成不同。
亦即，實施形態7係提供一種半導體發光元件之構造，其特徵為具備：一方電極或前述另一方電極之至少其中一方之上面具有接合凹部的透光性電極、以覆蓋前述接合凹部之方式所形成之接合層、以及以覆蓋前述接合層之方式形成而於周邊部形成有膜厚朝外側逐漸變薄之傾斜面的焊墊電極。
所以，實施形態7之半導體發光元件時，構成半導體發光元件之基板及具有發光層之積層半導體層的構成，基本上，可以與實施形態1相同之範圍來構成。
以下，針對與前述實施形態1之半導體發光元件之構成不同之特徴進行詳細說明。
(p型電極)
p型電極111，如第17圖所示，係具備：透光性電極109、接合層110、以及焊墊電極120。如第17圖所示，於透光性電極109之上面109c配設有接合凹部109a。此外，如第14圖所示，於透光性電極109之上面109c之未形成接合凹部109a之區域，以覆蓋透光性電極109之方式形成透明保護膜10a。換言之，形成有接合凹部109a之區域，有部分透明保護膜10a會形成開口而成為開口部10d。於從開口部10d露出之接合凹部109a上，以覆蓋接合凹部109a之方式來形成接合層110，於接合層110上，以覆蓋接合層110之方式來形成焊墊電極120。其次，如第17圖所示，接合層110之外緣部及焊墊電極120(金屬反射層117及焊接層119)之外緣部係配置於透明保護膜10a上。此外，焊墊電極120，於周邊部120d具備有膜厚朝外側逐漸變薄之傾斜面119c。其次，本實施形態之半導體發光元件1時，如第17圖所示，焊墊電極120之外緣部為緣部保護膜10b所覆蓋。
「透光性電極」
透光性電極109，如第14圖所示，配設於p型半導體層106之上面106c，如第17圖所示，上面109c具有接合凹部109a。透光性電極109之接合凹部109a之深度，並無特別限制，然而，以透光性電極109之厚度之1/10程度的尺寸為佳。此外，接合凹部109a之平面形狀，可以為圓形狀、多角形狀等任意形狀，並無特別限制，為了焊接作業之方便，如第15圖所示，以圓形狀為佳。
此外，透光性電極109，如第15圖所示，以平面觀察時，係以覆蓋p型半導體層106上面106c之大致全面的方式來形成，並未限制為此種形狀，亦可形成間隙而為格子狀或樹形狀。
此外，透光性電極109之接合凹部109a，亦可形成於透光性電極109上之任何部位。例如，可以形成於距離n型電極108最遠之位置，亦可形成於半導體發光元件1之中心。然而，最好不要形成於過於接近n型電極108之位置，因為對形成於接合凹部109a上之焊墊電極120進行線焊接時，線間、球間可能發生短路。
透光性電極109之材質面之特徴，因為適用實施形態1之半導體發光元件的說明與相同範圍，故省略詳細說明。
「接合層」
接合層110，為了提高焊墊電極120對透光性電極109之接合強度，而積層於透光性電極109與焊墊電極120之間。如第17圖所示，接合層110，係以覆蓋接合凹部109a內及透明保護膜10a之端部10c之方式來連續形成。其次，本實施形態時，藉由將接合層110埋填於透光性電極109之接合凹部109a內及透明保護膜10a之開口部10d內來形成，而得到透光性電極109與接合層110之高接合力。
此外，接合層110之厚度方面，於透光性電極109之接合凹部109a之內壁面上及透明保護膜10a之開口部10d之內壁面上為大致均一。其次，於開口部10d之外側，接合層110之厚度方面，膜厚朝外側逐漸變薄，於接合層110之周邊部110d形成有傾斜面110c。
接合層110應具有透光性。接合層110為具有透光性者時，照射至焊墊電極120之來自發光層105之光可以在不會損失的情形下進行透射。具體而言，接合層110具有透光性時，來自發光層105之部分發光，會透射透光性電極109及接合層110，而於接合層110與焊墊電極120之界面，被焊墊電極120(本實施形態中，為金屬反射層117)進行反射。被焊墊電極120反射之光，再度被導入積層半導體層20之內部，重複透射與反射後，從焊墊電極120之形成區域以外之部位被取出至半導體發光元件1之外部。所以，接合層110為具有透光性者時，可以將發光層105之光有效率地取出至半導體發光元件1之外部。
接合層110，應由從由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni所構成之群組所選取之至少一種元素所構成者。藉由接合層110為上述材料所構成者，可以同時發揮焊接墊電極120對透光性電極109之接合強度與透光性。此外，接合層110，若為由從由Cr、Ti、W、Mo、Zr、Hf、Co、Rh、Ir、Ni所構成之群組所選取之至少一種元素所構成者更佳，最好為由從由Cr、Ti、W、Mo、Rh、Co、Ni所構成之群組所選取之至少一種元素所構成者。尤其是，接合層110之材料使用Cr、Ti、Mo、Ni，Co等之金屬，可以大幅提高焊墊電極120對透光性電極109之接合強度。
此外，接合層110之材料方面，例如，透光性電極109係由IZO或ITO等之金屬氧化物等所構成，焊墊電極120由Ag、Al等所構成時，最好使用對金屬氧化物及Ag、Al可獲得優良接合性之Cr。
此外，接合層110應為最大厚度為10以上、400以下之範圍的薄膜。藉由使接合層110之最大厚度在上述範圍，可以使其成為不會阻隔來自發光層105之光且可有效地透射之具有優良透光性者。此外，上述之最大厚度不應為10以下，因為接合層110之強度會降低，因此，焊墊電極120對透光性電極109之接合強度也會降低。
「焊墊電極」
焊墊電極120，係由依序從透光性電極109側積層金屬反射層117與焊接層119之積層體所構成。此外，亦可以為只由焊墊電極120、及焊接層119所構成之單層構造或只由金屬反射層117所構成之單層構造，亦可以為於金屬反射層117與焊接層119之間插入勢壘層之三層構造者。此外，構成接合層110、金屬反射層117、焊接層119、勢壘層之金屬元素方面，可以含有相同之金屬元素，亦可以為分別不同金屬元素之組合。
本實施形態時，焊墊電極120之反射率，會因為構成金屬反射層117之材料而有很大變化，然而，應為反射率60%以上，反射率80%以上更佳，反射率90%以上最好。反射率，很容易就可利用分光光度計等來進行測量，然而，因為焊墊電極120本身的面積較小，而使反射率之測量較為困難。所以，利用以下之方法來進行測量，亦即，於形成焊墊電極時，例如，將將透明玻璃製之面積較大的「虛擬基板」置入用以形成焊墊電極之腔室內，同時，於虛擬基板上製作相同之焊接墊電極，並測量形成於虛擬基板上之焊墊電極的反射率等之方法。
因為焊墊電極120之面積愈大，焊接作業較容易實施，然而，焊墊電極120之面積愈大，愈會妨礙光之取出。具體而言，例如，焊墊電極120之面積超過透光性電極109上之面積的一半時，因為焊墊電極120會妨礙光之取出，而使輸出明顯降低。相反地，焊墊電極120之面積過小時，難以進行焊接作業，而使製品之良率降低。所以，焊墊電極120之面積大小，應為比焊球直徑稍大之程度，具體而言，上面之直徑為100μm程度，而為愈接近透明保護膜10側直徑愈大之大致圓柱狀之形狀。
(金屬反射層)
金屬反射層117係以覆蓋接合層110之方式來形成。此外，於金屬反射層117之周邊部，形成膜厚朝外側逐漸變薄之傾斜面117c。所以，金屬反射層117係以覆蓋接合層110之傾斜面110c之透明保護膜10a側的最前端部來形成，亦即，以完全覆蓋平面觀看接合層110時所形成之輪廓線的境界部上之方式來形成。換言之，以平面觀察時，因為金屬反射層117係以覆蓋於接合層110且突出至接合層110之外側之方式來形成，可以使接合層110之任何部分皆不會從金屬反射層117之下露出。
第14圖所示之金屬反射層117，係由高反射率之金屬所構成者，應為Ru、Rh、Pd、Os、Ir、Pt等之白金族金屬、Al、Ag、Ti及含有該等金屬之至少一種之合金所構成。藉由以上述材料構成金屬反射層117，來自發光層105之光可有效地反射。上述材料中，以容易取得度、處理容易度等之點而言，以Al、Ag、Pt及含有該等金屬之至少一種之合金為佳。此外，從光之反射性之點而言，金屬反射層117應使用Rh、Pd、Ir、Pt及含有該等金屬之至少一種之合金。
此外，金屬反射層117應以厚度大於接合層110之最大膜厚的方式來形成。藉由使金屬反射層117之最大膜厚大於接合層110，利用金屬反射層117可以確實而完全地覆蓋接合層110。
此外，金屬反射層117之最大厚度應為20～3000nm。金屬反射層117之厚度若小於上述範圍，有時無法得到充份之反射效果。此外，金屬反射層117之厚度若大於上述範圍，沒有特別的優點，只會產生工程時間之長時間化與材料之浪費。故金屬反射層117之厚度應為50～1000nm，最好為100～500nm。
(焊接層)
焊接層119係以覆蓋金屬反射層117之方式來形成。此外，於焊接層119之周邊部(亦即，焊墊電極120之周邊部120d)，形成膜厚朝外側逐漸變薄之傾斜面119c。所以，焊接層119，係以覆蓋金屬反射層117之傾斜面117c之透明保護膜10a側的最前端部來形成，亦即，以完全覆蓋平面觀看金屬反射層117時所形成之輪廓線的境界部上之方式來形成。換言之，以平面觀察時，因為焊接層119係以覆蓋於金屬反射層117且突出至金屬反射層117之外側之方式來形成，可以使金屬反射層117之任何部分皆不會從焊接層119之下露出。
第14圖所示之焊接層119，應由Au、Al或含有該等金屬之至少一種之合金所構成。因為Au及Al係與一般被常做為焊球使用之金球有良好密著性的金屬，藉由使用Au、Al或含有該等金屬之至少一種之合金來做為焊接層119，可以成為與焊線有優良密著性的焊接層119。其中，又以Au為佳。
此外，焊接層119之形成上，最大厚度應大於接合層110及金屬反射層117之厚度。藉由焊接層119之最大膜厚大於接合層110及金屬反射層117，利用焊接層119，可以更確實而完全地覆蓋金屬反射層117。
此外，焊接層119之最大厚度應為50nm以上、2000nm以下之範圍，最好為100nm以上、1500nm以下。焊接層119之最大厚度太薄，有時與焊球之密著性會不足。此外，焊接層119之最大厚度若大於上述範圍，沒有特別的優點，只會招致成本增加。
(勢壘層)
勢壘層，係配置於金屬反射層117與焊接層119之間，係用以強化焊墊電極120全體之強度者。勢壘層為由相對強固之金屬材料所構成者、或具有充份膜厚者。勢壘層之材料，使用Ti、Cr或Al等，然而，以使用強度優良之Ti為佳。此外，勢壘層之最大厚度為20~3000nm。勢壘層之厚度太薄，有時無法得到充份之強度強化效果。此外，勢壘層之厚度太厚，並無特別優點，只會招致成本增加。勢壘層之厚度以50～1000nm為佳，最好為100～500nm。
此外，金屬反射層117為機械強固者時，可以不必形成勢壘層。例如，金屬反射層117為Al或Pt時，不一定需要勢壘層。
「透明保護膜」
透明保護膜10a，係用以保護透光性電極109及接合層110。透明保護膜10a，如第14圖及第15圖所示，以覆蓋透光性電極109上面109c之未形成接合凹部109a之區域的方式來形成，形成有接合凹部109a之區域為開口部10d。本實施形態時，如第17圖所示，接合層110係接觸開口部10d之內壁面而形成，且以接觸透明保護膜10a上之方式來配置接合層110之外緣部，利用透明保護膜10a，防止接合層110接觸透明保護膜10a之部分之空氣或水分的接觸。此外，本實施形態時，如第17圖所示，構成焊墊電極120之金屬反射層117與焊接層119之外緣部，係以接觸透明保護膜10a上來配置，藉由透明保護膜10a與焊墊電極120，未接觸透光性電極109之接合層110之外面全面被包圍，而可有效地防止接合層110與空氣或水分之接觸。
透明保護膜10a，應為由透明、與透光性電極109、接合層110、及焊墊電極120之各層有優良密著性之材料所構成者，具體而言，以由SiO2 所構成者為佳。
透明保護膜10a之厚度應為20～500nm，最好為50～300nm。透明保護膜10a之厚度為上述範圍以下，可能無法得到充份保護透光性電極109及接合層110之效果。此外，透明保護膜10a之厚度超過上述範圍，有時會導致透明性降低，而妨礙光之取出性。此外，透明保護膜10n之厚度超過上述範圍，其配合開口部10d之深度與接合凹部109a之深度的深度會較深，可能妨礙開口部10d之內壁面與接合層110之密著性。
(緣部保護膜)
緣部保護膜10b，係除了防止接合層110與空氣或水分之接觸以外，尚防止焊墊電極120從半導體發光元件1之剝離而用以提高焊墊電極120之接合力者。緣部保護膜10b，如第15圖所示，以平面觀察時，係焊墊電極120之中央部露出之大致環形狀的形狀。此外，緣部保護膜10b，如第15圖及第17圖所示，以平面觀察時，係以跨越焊墊電極120之外緣部(輪廓線)與透明保護膜10a之接縫部分來配置，而覆蓋焊墊電極120之外緣部。所以，本實施形態時，如第17圖所示，焊墊電極120之外緣部係夾於透明保護膜10a與緣部保護膜10b之間。
緣部保護膜10b若以焊墊電極120與透明保護膜10a之境界部分為中心而愈擴大面積來配設緣部保護膜10b，其效果愈大。然而，擴大緣部保護膜10b之面積，從緣部保護膜10b露出之焊墊電極120的面積就變小，可能會妨礙焊接作業的作業性、或使緣部保護膜10b之未形成焊墊電極120之區域的透明度降低下，而妨礙光之取出性。所以，緣部保護膜10b，應為完全覆蓋焊接墊電極120與透明保護膜10a之境界部分，而且，使焊墊電極120之頂部完全露出者。具體而言，緣部保護膜10b，應為以焊墊電極120與緣部保護膜10b之境界部分為中心而為5～10μm之寬度者。
緣部保護膜10b應為透明且由與透明保護膜10a及焊接墊電極120有優良密著性之材料所構成者，最好由與透明保護膜10a相同之材料所形成。具體而言，可以採用由SiO2 所構成者做為透明保護膜10a及緣部保護膜10b。緣部保護膜10b與透明保護膜10a以相同材料形成時，因為緣部保護膜10b與透明保護膜10a係密著性非常良好者，藉由配設緣部保護膜10b，可以進一步提升效果。
(實施形態12)
第26圖～第29圖係本發明之半導體發光元件的一例圖，第26圖係半導體發光元件的剖面圖解，第27圖係第26圖所示之半導體發光元件的平面圖解，第28圖係用以構成第26圖所示之半導體發光元件之積層半導體層的放大剖面圖解。此外，第29圖係以說明構成第26圖所示之半導體發光元件之電極為目的之圖，第29(a)圖係p型電極的放大剖面圖解，第29(b)圖係n型電極的放大剖面圖解。
本實施形態之半導體發光元件1，如第26圖所示，係具備：基板101、形成於基板101上之積層半導體層20、形成於積層半導體層20之上面106c之p型電極111(一方電極)、以及形成切除部分積層半導體層20而成之露出面104c(半導體層露出面)上的n型電極108(另一方電極)。
如第26圖所示，積層半導體層20係依序從基板101側積層著n型半導體層104、發光層105、p型半導體層106者。其次，本實施形態之半導體發光元件1，係對p型電極111與n型電極108之間施加電壓而使電流流過，進而得到來自發光層105之發光的構成。此外，本實施形態之半導體發光元件1，係從p型電極111之形成側取出光之向上安裝型發光元件。
實施形態12之半導體發光元件之特徵，相較於實施形態1之半導體發光元件，基本上，係電極設置於積層半導體層20之上面的構成不同。
亦即，實施形態12，係提供構造特徵為具備：前述一方電極與前述另一方電極之其中一方或雙方接觸前述積層半導體層之上面或前述半導體層露出面上而形成之歐姆接合層、形成於前述歐姆接合層上之接合層、以及以覆蓋前述接合層之方式所形成之焊墊電極；的半導體發光元件。
所以，實施形態12之半導體發光元件時，構成半導體發光元件之基板及發光層積層半導體層的構成，基本上，係與實施形態1及實施形態7相同之範圍的構成。
以下，針對與前述實施形態1及實施形態7之半導體發光元件不同的構成特徴進行詳細說明。
(p型電極)
p型電極111，如第29(a)圖所示，係具備透光性電極109、歐姆接合層9、接合層110、以及焊墊電極120。如第29(a)圖所示，於透光性電極109，配設從底面109b露出積層半導體層20之上面106c的穴部109a。此外，如第26圖及第29(a)圖所示，於透光性電極109之上面109c之未形成穴部109a的區域，以覆蓋透光性電極109之方式形成保護膜10a。換言之，穴部109a之形成區域，係部分保護膜10a形成開口而形成的開口部10d。其次，於從開口部10d露出之積層半導體層20之上面106c(穴部109a之底面109b)上，形成歐姆接合層9，而與積層半導體層20之上面106c進行歐姆接合。此外，如第29(a)圖所示，於歐姆接合層9上，以覆蓋歐姆接合層9之方式來形成接合層101，於接合層110上，以覆蓋接合層110之方式來形成焊墊電極120。
(n型電極)
n型電極108，如第26圖所示，係形成於n型半導體層104之露出面104c。n型半導體層104之露出面104c，係以蝕刻等手段切除除去部分發光層105及p半導體層106而形成者。如第26圖及第29(b)圖所示，於n型半導體層104之露出面104c上，形成具有開口部10d之保護膜10a。其次，於從開口部10d露出之n型半導體層104之露出面104c上，形成歐姆接合層9，與n型半導體層104進行歐姆接合。此外，如第29(b)圖所示，於歐姆接合層9上，以覆蓋歐姆接合層9之方式來形成接合層110，於接合層119上，以覆蓋接合層110之方式來形成焊墊電極120。所以，n型電極108，係除了未配設透光性電極109以外，其餘與p型電極111相同者。
此外，本實施形態時，如第29(a)圖及第29(b)圖所示，於構成p型電極111及n型電極108之歐姆接合層9及接合層110之外緣部及焊墊電極120(金屬反射層117及焊接層119)之外緣部，配置著保護膜10a上。此外，焊墊電極120，於周邊部120d具備膜厚朝外側逐漸變薄之傾斜面119c。此外，本實施形態之半導體發光元件1時，如第29(a)圖及第29(b)圖所示，焊墊電極120之外緣部為緣部保護膜10b所覆蓋。
「透光性電極」
透光性電極109，如第26圖所示，係配設於p型半導體層106之上面106c，如第29(a)圖所示，於底面109b具有積層半導體層20之上面106c露出之穴部109a。透光性電極109之穴部109a之平面形狀，可以為圓形狀、多角形狀等任意形狀，並無特別限制，然而，為了焊接作業的方便，如第27圖所示，以圓形狀為佳。
此外，光性電極109之穴部109a，亦可形成於p型半導體層106之上面106c上的任何部位，係對應歐姆接合層9、接合層110、焊墊電極120之形成位置來進行配設。例如，可以形成於距離n型電極108最遠之位置，亦可以形成於半導體發光元件1之中心。然而，最好不要形成於過於接近n型電極108之位置，在對形成於穴部109a上之焊墊電極120進行線焊接時，線間、球間可能發生短路。
此外，透光性電極109，如第26圖及第27圖所示，以平面觀察時，係以大致覆蓋p型半導體層106之上面106c全面的方式來形成，並未限定為此種形狀，亦可形成間隙而為格子狀或樹形狀。
此外，透光性電極109，應為與p型半導體層106、歐姆接合層9、接合層110之接觸電阻較小者。此外，透光性電極109，為了有效率地從p型電極111之形成側取出來自發光層105之光，應為光透射性優良者。此外，為了使電流均一擴散至p型半導體層106之全面，透光性電極109應具有優良導電性。
基於以上之原因，透光性電極109之構成材料應為從由In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni之任一種導電性氧化物、硫化鋅或硫化鉻之任一種所構成之群組所選出之透光性導電性材料。
此外，導電性氧化物，應使用ITO(氧化銦錫(In2O3 -SnO2 ))、IZO(氧化銦鋅(In2 O3 -ZnO))、AZO(氧化鋁鋅(ZnO-Al2 O3 ))、GZO(氧化鎵鋅(ZnO-Ga2 O3 ))、氟摻雜氧化錫、氧化鈦等。
此外，以透光性之點而言，透光性電極109應使用結晶化之構造者。最好使用具有六方晶構造或方錳鐵礦構造之含有In2 O3 結晶的透光性電極(例如，ITO及IZO等)。
透光性電極109為由結晶化之IZO所構成者時，可以為方錳鐵礦結晶構造之含有In2 O3 結晶之IZO，亦可以為六方晶構造之含有In2 O3 結晶之IZO。尤其是，以六方晶構造之含有In2 O3 結晶之IZO為佳。結晶化之IZO膜，相較於非晶狀態之1ZO膜，因為與p型半導體層106之密著性良好，非常適合。
此外，1ZO膜，應使用比電阻最低之組成。例如，IZO中之ZnO濃度應為1～20質量%，5～15質量%之範圍更佳。最好為10質量%。
此外，IZO膜之膜厚，應在可得到低比電阻、高光透射率之35nm～10000nm(10μm)之範圍。此外，以生產成本之觀點而言，IZO膜之膜厚應為1000nm(1μm)以下。
「歐姆接合層」
如第29(a)圖所示，構成p型電極111之歐姆接合層9，係配設於積層半導體層20之上面106c，而與p型半導體層106進行歐姆接合。此外，如第29(b)圖所示，構成n型電極108之歐姆接合層9，係配設於n型半導體層104之露出面104c上，而與n型半導體層104進行歐姆接合。
此外，如第29(a)圖所示，構成p型電極111之歐姆接合層9，係以覆蓋積層半導體層20之上面106c上與透光性電極109之穴部109a內及保護膜10a之開口部10d之端部10c之方式來連續形成。此外，如第29(b)圖所示，構成n型電極108之歐姆接合層9，係以覆蓋n型半導體層104之露出面104c上與保護膜10a之開口部10d之端部10c之方式來連續形成。
此外，歐姆接合層9之厚度，於保護膜10a之開口部10d內及開口部10d之內壁面上為大致均一。其次，歐姆接合層9之厚度，於開口部10d之外側時，膜厚朝向外側逐漸變薄，而於歐姆接合層9之周邊部形成傾斜面。
歐姆接合層9，應為與p型半導體層106、n型半導體層104、或接合層110之接觸電阻較小者。此外，歐姆接合層9，為了有效率地從p型電極111之形成側取出來自發光層105之光，應為光透射性優良者。基於以上之原因，構成歐姆接合層9之材料，應使用與構成透光性電極109之材料相同者。
此外，以接合層110之黏著性及透光性之點而言，歐姆接合層9應使用結晶化之構造者。尤其是，最好使用具有六方晶構造或方錳鐵礦構造之含有In2 O3 結晶之透光性電極(例如，ITO及IZO等)。
歐姆接合層9由結晶化之IZO所構成者時，與透光性電極109相同，可以為方錳鐵礦結晶構造之含有In2 O3 結晶之IZO，亦可以為六方晶構造之含有In2 O3 結晶之IZO。尤其是，最好為六方晶構造之含有In2 O3 結晶之IZO。結晶化之IZO膜，相較於非晶狀態之IZO膜，因為與接合層110及p型半導體層106之密著性良好，而非常適合。
此外，歐姆接合層9之膜厚，應為可得到不易龜裂之充份強度、低比電阻、高光透射率之2nm～300nm的範圍，最好為50nm～250nm之範圍。
(接合層)
接合層110，為了提高焊墊電極120對歐姆接合層9之接合強度，積層於歐姆接合層9與焊墊電極120之間。
如第29(a)圖所示，構成p型電極111之接合層110，係以覆蓋歐姆接合層9上與保護膜10a之開口部10d之端部10c之方式連續形成為凹部狀。藉此，歐姆接合層9及保護膜10a，可得到與接合層110之高接合力。此外，如第29(b)圖所示，構成n型電極108之接合層110，係以覆蓋歐姆接合層9上與保護膜10a之開口部10d之端部10c之方式連續形成為凹部狀。藉此，歐姆接合層9及保護膜10a，可得到與接合層110之高接合力。
此外，接合層110之厚度，於保護膜10a之開口部10d內及開口部10d之內壁面上為大致均一。其次，於開口部10d之外側，接合層110之厚度係膜厚朝向外側逐漸變薄，於接合層110之周邊部110d形成傾斜面110c。
此外，接合層110，應具有透光性。接合層110為具有透光性者時，p型電極111，照射至焊墊電極120之來自發光層105之光可以在無損失下透射。具體而言，接合層110具有透光性時，來自發光層105之發光之一部分，透射構成p型電極111之歐姆接合層9及接合層110，而於接合層110與焊墊電極120之界面，被焊墊電極120(本實施形態時，係金屬反射層117)反射。被p型電極111之焊墊電極120反射之光，再度被導入至積層半導體層20之內部，重複透射與反射後，從p型電極111之焊墊電極120之形成區域以外的部位被取出至半導體發光元件1之外部。所以，構成p型電極111之接合層110為具有透光性者時，可以更有效率將來自發光層105之光取出至半導體發光元件1之外部。
接合層110應為由從由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni所構成之群組所選取之至少一種元素所構成者。藉由以上述材料所構成接合層110，可同時發揮焊墊電極120對歐姆接合層9之接合強度與透光性。此外，接合層110以由從由Cr、Ti、W、Mo、Zr、Hf、Co、Rh、Ir、Ni所構成之群組所選取之至少一種元素所構成者為佳，最好為由從由Cr、Ti、W、M0，Rh、Co、Ni所構成之群組所選取之至少一種元素所構成者。尤其是，藉由接合層110之材料使用Cr、Ti、Mo、Ni，Co等之金屬，可大幅提高焊墊電極120對歐姆接合層9之接合強度。
此外，接合層110之材料，例如，歐姆接合層9為IZO及ITO等之金屬氧化物等所構成、焊墊電極120為Ag、Al等所構成時，最好使用對金屬氧化物、或Ag、Al可得到優良接合性之Cr。
此外，接合層110，係最大厚度為10以上、400以下之範圍的薄膜。藉由接合層110之最大厚度在上述範圍，可使其成為不會阻隔來自發光層105之光而有效地透射之優良透光性者。此外，上述之最大厚度不應為10以下時，因為與接合層110之強度會降低，因此，焊墊電極120對歐姆接合層9之接合強度會降低。
(焊墊電極)
如第29(a)圖及第29(b)圖所示，焊墊電極120係由從透光性電極109側依序積層著金屬反射層117與焊接層119之積層體所構成。此外，焊墊電極120可以為只由焊接層119所構成之單層構造或只由金屬反射層117所構成之單層構造，亦可以為於金屬反射層117與焊接層119之間插入勢壘層之三層構造者。此外，用以構成接合層110、金屬反射層117、焊接層119、勢壘層之金屬元素，可以含有同一之金屬元素，亦可以為分別不同之金屬元素的組合。
本實施形態時，焊墊電極120之反射率，會因為構成金屬反射層117之材料而有很大的變化，然而，應為反射率60%以上，反射率80%以上更佳，最好為反射率90%以上。反射率，以分光光度計等很容易即可進行測量。然而，因為焊墊電極120本身的面積較小，而使反射率之測量較為困難。所以，利用以下之方法來進行測量，亦即，於形成焊墊電極時，將透明玻璃製之面積較大的「虛擬基板」置入用以形成焊墊電極之腔室內，於形成焊墊電極時，同時，於虛擬基板上製作相同之焊墊電極，針對形成於虛擬基板上之焊墊電極之反射率進行測量等之方法。
焊墊電極120之面積愈大，焊接作業愈容易，然而，n型電極108之焊墊電極120之面積愈大，n型半導體層104之露出面104c之面積也愈大，發光層105之面積就愈小，而較為不好。此外，p型電極111之焊墊電極120之面積過大，會妨礙光之取出。具體而言，例如，焊墊電極120之面積超過透光性電極109上之面積之一半時，因為焊墊電極120會妨礙光之取出，而使輸出明顯降低。相反地，焊墊電極120之面積過小，則難以進行焊接作業，將導致製品之良率降低。所以，構成p型電極111及n型電極108之焊墊電極120的面積，應稍大於焊球之直徑的大小程度，具體而言，應係上面之直徑為100μm程度、愈接近保護膜10a側之直徑愈大之大致圓柱狀之形狀。
(金屬反射層)
如第29(a)圖及第29(b)圖所示，金屬反射層117係以覆蓋接合層110之方式來形成。於金屬反射層117之周邊部，形成膜厚朝外側逐漸變薄之傾斜面117c。所以，金屬反射層117係以全面覆蓋接合層110之傾斜面110c之保護膜10a側之最前端部來形成，亦即，以完全覆蓋平面觀看時接合層110時所形成之輪廓線的境界部上來形成。換言之，以平面觀察時，因為金屬反射層117係覆蓋於接合層110，而且以突出至接合層110之外側之方式來形成，可以使接合層110之任何部分皆不會從金屬反射層117之下露出。
金屬反射層117，係由高反射率之金屬所構成者，最好由Ru、Rh、Pd、Os、Ir、Pt等之白金族金屬、Al、Ag、Ti及含有該等金屬之至少一種之合金所構成。藉由以上述材料構成金屬反射層117，p型電極111可有效地反射來自發光層105之光。上述材料中，以容易取得性、處理容易度等之點而言，使用Al、Ag、Pt及含有該等金屬之至少一種之合金為佳。此外，以光之反射性之點而言，金屬反射層117應使用Rh、Pd、Ir、Pt及含有該等金屬之至少一種之合金。
此外，金屬反射層117應以最大膜厚大於接合層110之方式來形成。金屬反射層117為最大膜厚大於接合層110者時，藉由金屬反射層117，可確實而完全地覆蓋接合層110。
此外，金屬反射層117，最大厚度應為20～3000nm。金屬反射層117之厚度小於上述範圍時，有時無法得到充份之反射效果。此外，金屬反射層117之厚度大於上述範圍時，沒有特別的優點，只會產生工程時間之長時間化與材料之浪費。金屬反射層117之厚度以50～1000nm更佳，最好為100～500nm。
(焊接層)
如第29(a)圖及第29(b)圖所示，焊接層119，係以覆蓋金屬反射層117之方式來形成。此外，於焊接層119之周邊部(亦即，焊墊電極120之周邊部120d)，形成膜厚朝外側逐漸變薄之傾斜面119c。所以，焊接層119係以覆蓋金屬反射層117之傾斜面117c之保護膜10a側之最前端部來形成，亦即，以完全覆蓋平面觀看金屬反射層117時所形成之輪廓線的境界部上之方式來形成。換言之，以平面觀察時，因為焊接層119係以覆蓋金屬反射層117且突出至金屬反射層117之外側之方式來形成，可以使金屬反射層117之任何部分皆不會從焊接層119之下露出。
第26圖所示之焊接層119，應由Au、Al或含有該等金屬之至少一種之合金所構成。因為Au及Al係與一般被常當做焊球使用之金球有良好密著性之金屬，焊接層119藉由使用Au、Al或含有該等金屬之至少一種之合金，可以成為與焊線有優良密著性之焊接層119。其中，又以Au為最佳。
此外，焊接層119之最大厚度的形成上，應大於接合層110及金屬反射層117。焊接層119為最大膜厚大於接合層110及金屬反射層117者時，藉由焊接層119，可以成為可更確實且完全覆蓋接合層110及金屬反射層117者。
此外，焊接層119之最大厚度應在50nm以上、2000nm以下之範圍，最好為100nm以上、1500nm以下。焊接層119之最大厚度太薄，有時與焊球之密著性會不足。此外，焊接層119之最大厚度大於上述範圍，並無特別優點，只會招致成本增加。
<勢壘層>
勢壘層，配置於金屬反射層117與焊接層119之間，係用以強化焊墊電極120全體之強度者。勢壘層，係由相對強固之金屬材料所構成者、或夠厚之膜厚者。勢壘層之材料可以使用Ti、Cr或Al等，然而，以使用強度優良之Ti為佳。此外，勢壘層之最大厚度應為20～3000nm。勢壘層之厚度太薄，有時無法得到充份之強度強化效果。此外，勢壘層之厚度太厚，並無特別優點，只會招致成本增加。勢壘層之厚度以50～1000nm為佳，最好為100～500nm。
此外，金屬反射層117為機械強固者時，可以不必形成勢壘層。例如，金屬反射層117為由Al或Pt所構成者時，不一定需要勢壘層。
「保護膜」
保護膜10a，係用以保護透光性電極109及接合層110者。保護膜10a，如第26圖及第27圖所示，以覆蓋透光性電極109之上面109c之未形成穴部109a之區域及n型半導體層104之露出面104c上之方式來形成，形成p型電極111之歐姆接合層9之區域(穴部109a之形成區域)及形成n型電極108之歐姆接合層9之區域為開口部10d。
本實施形態時，如第29(a)圖及第29(b)圖所示，歐姆接合層9以接觸開口部10d之內壁面之方式來形成，而且，歐姆接合層9之外緣部以接觸保護膜10a上之方式來配置，利用保護膜10a，可以防止歐姆接合層9接觸保護膜10a之部分之空氣或水分的接觸。
此外，本實施形態時，如第29(a)圖及第29(b)圖所示，接合層110之外緣部、構成焊墊電極120之金屬反射層117、及焊接層119之外緣部，係以接觸保護膜10a上之方式來配置，藉由保護膜10a與焊墊電極120，未接觸歐姆接合層9之接合層110之外面全面被包圍，而可有效地防止接合層110與空氣或水分之接觸。
此外，保護膜10a，如第26圖所示，係連續形成於切除部分發光層105及p半導體層106所形成之側面、及透光性電極109之側面。
保護膜10a，應為由透明、與n型半導體層104、透光性電極109、歐姆接合層9、接合層110、以及焊墊電極120之各層有優良密著性之材料所構成者，具體而言，以由SiO2 所構成者為佳。
保護膜10a之厚度應為20～500nm，最好為50～300nm。保護膜10a之厚度為上述範圍以下，可能無法得到充份保護透光性電極109、n型半導體層104、歐姆接合層9、以及接合層110之效果。此外，保護膜10a之厚度超過上述範圍，有時透明性會降低，而妨礙光之取出性。此外，保護膜10a之厚度超過上述範圍，其開口部10d之深度會較深，可能妨礙開口部10d之內壁面與歐姆接合層9之密著性。
「緣部保護膜」
緣部保護膜10b，係除了防止接合層110與空氣或水分之接觸以外，尚防止焊墊電極120從半導體發光元件1之剝離而用以提高焊墊電極120之接合力者。緣部保護膜10b，如第26圖及第27圖所示，以平面觀察時，係形成於焊墊電極120之中央部露出之區域以外的全域。此外，緣部保護膜10b，如第27圖、第29(a)圖、及第29(b)圖所示，以平面觀察時，係以跨越焊墊電極120之外緣部(輪廓線)與保護膜10a之接縫部分來配置，而覆蓋焊墊電極120之外緣部。所以，本實施形態時，如第29(a)圖及第29(b)圖所示，焊墊電極120之外緣部係夾於保護膜10a與緣部保護膜10b之間。此外，緣部保護膜10b，如第26圖所示，係介由保護膜10a連續形成於切除部分發光層105及p半導體層106所形成之側面、及透光性電極109之側面。
緣部保護膜10b若以焊墊電極120與保護膜10a之境界部分為中心而愈擴大面積來配設緣部保護膜10b，其效果愈大。然而，擴大緣部保護膜10b之面積，從緣部保護膜10b露出之焊墊電極120的面積就變小，可能會妨礙焊接作業的作業性、或使緣部保護膜10b之未形成焊墊電極120之區域的透明度降低，而妨礙光之取出性。所以，緣部保護膜10b，應為完全覆蓋焊墊電極120與保護膜10a之境界部分，而且，使焊墊電極120之頂部露出者。具體而言，緣部保護膜10b，應為以焊墊電極120與緣部保護膜10b之境界部分為中心而為2μm以上之寬度者。
緣部保護膜10b應為透明且柚與保護膜10a及焊墊電極120有優良密著性之材料所構成者，最好由與保護膜10a相同之材料所形成。具體而言，可以採用由SiO2 所構成者做為保護膜10a及緣部保護膜10b。緣部保護膜10b與保護膜10a以相同材料形成時，因為緣部保護膜10b與保護膜10a係密著性非常良好者，藉由配設緣部保護膜10b，可以進一步提升效果。 (實施形態1之半導體發光元件之製造方法)
其次，針對本發明之實施形態1之半導體發光元件之製造方法的一例進行說明。
本發明之實施形態1之半導體發光元件之製造方法，具有：於基板上形成含有發光層之積層半導體層的工程、切除部分前述積層半導體層而形成半導體層露出面的工程、以及於前述積層半導體層之上面及前述半導體層露出面形成一方之(一之導電型之)電極及另一方之(另一之導電型之)電極的電極形成工程。
含有發光層之積層半導體層的工程，係由緩衝層形成工程、基底層形成工程、n型半導體層形成工程、發光層形成工程、以及p型半導體層形成工程所構成。此外，以n型電極形成工程來形成n型電極。此外，以p型電極形成工程，利用遮罩形成工程與焊接電極形成工程來形成p型電極。此外，本實施形態1時，於p型半導體層形成工程之後，在p型電極形成工程實施透光性電極形成工程。
<緩衝層形成工程>
首先，準備藍寶石基板等之基板101，實施前處理。前處理，例如，可以以下之方法來實施，亦即，將基板101配置於濺鍍裝置之腔室內，於形成緩衝層102前進行濺鍍等。具體而言，亦可以於腔室內，實施使基板101曝露於Ar或N2 之電漿中來洗淨上面之前處理。藉由使Ar氣體或N2 氣體等之電漿與基板101產生作用，來除去附著於基板101上面之有機物或氧化物。
其次，於基板101之上面，利用濺鍍法，積層緩衝層102。
利用濺鍍法，形成具有單晶構造之緩衝層102時，相對於腔室內之氮原料與惰性氣體之流量之氮流量比，氮原料應為50%～100%，最好為75%。
此外，利用濺鍍形成具有柱狀結晶(多晶體)之緩衝層102時，相對於腔室內之氮原料與惰性氣體之流量之氮流量比，氮原料應為1%～50%，最好為25%。此外，緩衝層102，不但可以使用上述濺鍍法，尚可以使用MOCVD法來形成。
<基底層形成工程>
其次，形成緩衝層後，於形成著緩衝層102之基板101上面，形成單晶之基底層103。基底層103，應以濺鍍法或MOCVD法來實施成膜。使用濺鍍法時，相較於MOCVD法或MBE法等，裝置之構成較為簡便。以濺鍍法實施基底層103之成膜時，利用使氮等之V族原料流過反應器內之活性濺射法來實施成膜之方法。
一般而言，濺鍍法時，標靶材料之純度愈高，則成膜後之薄膜結晶性等之膜質愈良好。以濺鍍法實施基底層103之成膜時，原料之標靶材料使用III族氮化物半導體，亦可實施利用Ar氣體等之惰性氣體之電漿的濺鍍，活性濺射法時，做為標靶材料使用之III族金屬單體及其混合物，相較於III族氮化物半導體，可以高純度化。因此，利用活性濺射法，可以進一步提高成膜之基底層103的結晶性。
基底層103之成膜時之基板101溫度，換言之，基底層103之生長溫度，應為800℃以上，900℃以上之溫度更佳，最好為1000℃以上之溫度。其係因為基底層103成膜時之基板101溫度較高，較容易產生原子之遷移，而較容進行錯位之迴路化。此外，基底層103成膜時之基板101溫度，因為必須為低於結晶之分解溫度的低溫，故應為1200℃以下。基底層103成膜時之基板101溫度若在上述溫度範圍內，可以得到結晶性良好之基底層103。
<n型半導體層形成工程>
形成基底層103後，積層n接觸層104a及n包覆層104b而形成n型半導體層104。n接觸層104a及n包覆層104b，可以濺鍍法來形成，亦可以MOCVD法來形成。
<發光層形成工程>
發光層105之形成，可以利用濺鍍法、MOCVD法之任一種方法，然而，以MOCVD法為佳。具體而言，只要依序交互重複積層障壁層105a與井層105b，而且，於n型半導體層104側及p型半導體層106側配置障壁層105a即可。
<p型半導體層形成工程>
此外，p型半導體層106形成，可以利用濺鍍法、MOCVD法之任一種方法。具體而言，只要依序積層p包覆層106a、p接觸層106b即可。
<n型電極形成工程>
以眾所皆知之光刻手法濺鍍，蝕刻部分特定區域之積層半導體層20而使部分n接觸層104a露出。其次，於n接觸層104a之露出面104c，以濺鍍法等形成n型電極108。
<p型電極形成工程>
p型電極形成工程，係由透光性電極形成工程與電極形成工程所構成。
<透光性電極形成工程>
以遮罩覆蓋n型電極，於未能蝕刻除去之殘留p型半導體層106上，利用濺鍍法等眾所皆知之方法，形成透光性電極109。
此外，亦可以於n型電極形成工程前、形成透光性電極後，在形成透光性電極之狀態下，蝕刻部分特定區域之積層半導體層20而形成n接觸層104a，再形成n型電極108。
<電極形成工程>
第5圖係用以說明電極形成工程之工程剖面圖。
電極形成工程，係於形成接合層後，以覆蓋接合層之方式來形成金屬反射層，再進一步以覆蓋金屬反射層之方式來形成焊接層，而且，以周邊側比中心側薄之方式來傾斜形成接合層、金屬反射層及焊接層之側面的工程。
首先，於透光性電極109之上面109c上，形成由SiO2 所構成之保護膜10後，如第5(a)圖所示，將抗蝕劑21塗佈於保護膜101。
其次，如第5(b)圖所示，除去對應於形成著焊墊電極之部分的抗蝕劑21，來形成由倒錐形之架橋高分子所構成之硬化部(倒錐形遮罩)23。形成倒錐形遮罩23之方法，如使用n型光阻劑之方法或使用影像倒轉型光阻劑之方法等眾所皆知的方法，本實施形態1係針對使用影像倒轉型光阻劑之方法進行說明。
第6圖，係用以說明第5(b)圖所示之倒錐形遮罩形成工程的剖面工程圖。
<遮罩形成工程>
遮罩形成工程，具有：於透光性電極上塗佈不溶性抗蝕劑來形成抗蝕劑部之抗蝕劑塗佈工程、藉由遮蓋部分抗蝕劑部並進行曝光而形成曝光所形成之可溶部與未曝光而殘留之不溶部的部分曝光工程、利用加熱使前述可溶部成為硬化部之硬化工程、進行抗蝕劑部之全面曝光而使前述不溶部成為可溶部之全面曝光工程、以及藉由浸漬於抗蝕劑剝離液來剝離前述可溶部之剝離工程。
<抗蝕劑塗佈工程>
首先，於透光性電極109上之保護膜10上塗佈不溶性抗蝕劑，進行乾燥而成為抗蝕劑部21。影像倒轉型光阻劑，例如，使用AZ5200NJ(製品名稱：AZ Electronic Materials股份有限公司製)等。
<部分曝光工程>
其次，剖面觀看時，如第6(a)圖所示，以覆蓋抗蝕劑部21之上面形成有電極之位置的方式來配置遮罩25，從遮罩25側朝基板1側，如箭頭所示，照射特定強度及波長之光，使被光照射到之部分之抗蝕劑部21產生光反應，而成為可溶性之抗蝕劑部(可溶部)22。
此光反應因為係對應光之強度來進行，光照射面側之光反應的進行較快，透光性電極109側之光反應的進行較慢。所以，可溶性之抗蝕劑部(可溶部)22，剖面觀看時，如第6(a)圖所示，朝向為遮罩25所覆蓋之部分(形成有電極之位置)，以側面愈朝下方愈向內側後退之倒錐形形狀(逆傾斜形狀)來形成。
此外，被遮蓋之部分的抗蝕劑部21，殘留成不溶性之抗蝕劑部(不溶部)21，剖面觀看時，形成為側面愈朝上方愈向內側後退之錐形形狀(傾斜形狀)。
<硬化工程>
其次，例如，藉由使用加熱板或烘箱等進行此基板1之加熱，如第6(b)圖所示，使溶解性之抗蝕劑部22產生熱反應而進行架橋，成為由架橋高分子所構成之硬化部23。
<全面曝光工程>
其次，如第6(c)圖所示，藉由不使用遮罩而對不溶性之抗蝕劑部(不溶部)21及由架橋高分子所構成之硬化部23之表面側照射光，使第6(a)圖中未變換成溶解性抗蝕劑22之不溶性抗蝕劑部(不溶部)21產生光反應，而成為溶解性之抗蝕劑部(可溶部)22。
<剝離工程>
最後，藉由使用特定顯影液，溶解除去溶解性之抗蝕劑部(可溶部)22，如第6(d)圖所示，形成側面愈朝下方愈向內側後退之倒錐形形狀(逆傾斜形狀)，換言之，形成倒錐形之由架橋高分子所構成之硬化部(倒錐形遮罩)23。
再度回到第5圖，如第5(c)圖所示，於透光性電極109之上面109c，從垂直方向實施由SiO2 所構成之保護膜10之RIE(反應性離子蝕刻)，除去對應於形成著焊墊電極之部分的保護膜10，而使透光性電極109之上面109c露出。
RIE(反應性離子蝕刻)，因為係直進性高、捲繞較少之蝕刻方法，從蝕刻方向為陰影之保護膜10幾乎不會被蝕刻除去，而殘留如第5(c)圖所示之保護膜10之端部10c。
其後，應進行透光性電極109露出之上面109c的濕蝕刻。藉此，可以使上面109c成為去除雜質及缺陷之全新面，而提升與接合於上面109c之接合層110的密著性。
其次，利用濺鍍法，於透光性電極109之上面109c及由架橋高分子所構成之硬化部(倒錐形遮罩)23之上，形成接合層110。此時，藉由使用控制濺鍍條件之濺鍍法，可不受濺鍍材料之影響，實施覆蓋性高之接合層110的成膜。藉此，接合層110，均一地形成於透光性電極109之上面109c全面，而且，以只覆蓋保護膜10之端部10c之少許部分的方式形成。
其次，形成金屬反射層117。此時，與接合層110之形成時相同，藉由使用控制濺鍍條件之濺鍍法，可不受濺鍍材料之影響，實施覆蓋性高之金屬反射層117的成膜。此外，藉由膜厚大於接合層110之方式來形成金屬反射層117，金屬反射層117以完全覆蓋接合層110之方式形成。
其次，形成焊接層119。此時，藉由使用控制濺鍍條件之濺鍍法，可不受濺鍍材料之影響，實施覆蓋性高之焊接層119的成膜。此外，焊接層119，因為以遠大於接合層110及金屬反射層117之厚度的方式形成，如第5(d)圖所示，而以完全覆蓋金屬反射層117之方式形成。
最後，藉由浸漬於抗蝕劑剝離液，剝離由架橋高分子所構成之硬化部(倒錐形遮罩)23。藉此，如第5(e)圖所示，形成具有由金屬反射層117與焊接層119所構成之焊墊電極120之p型電極111。
如此，焊接電極形成工程之接合層110、金屬反射層117、及焊接層119之形成，因為係利用濺鍍法來實施之構成，倒錐形遮罩23之從濺鍍方向為陰影部分，可以對應膜厚而形成傾斜角度不同之層。藉此，可於接合層110及焊墊電極120之周邊部，分別形成膜厚朝周邊側逐漸變薄之傾斜面110c、117c、119c。
此外，形成接合層110之前，亦可實施洗淨用以形成接合層110之區域之透光性電極109表面的前處理。洗淨方法，例如，有曝露於電漿等之乾法、及接觸藥液之濕法，以工程簡便之觀點而言，以乾法為佳。
如此，用以製造第1圖~第3圖所示之半導體發光元件1。
本發明之實施形態之半導體發光元件1，因為一方電極111係由以覆蓋接合層110與接合層110方式所形成之焊墊電極120所形成，形成之焊墊電極120的最大厚度，大於接合層110之最大厚度，而且，由1或2以上之層所形成，於接合層110及焊墊電極120之周邊部110d、120d，分別形成膜厚朝周邊側逐漸變薄之傾斜面110c、117c、119c之構成，故可防止外部之空氣或水分侵入接合層110，提高接合層110之耐蝕性，進而延長半導體發光元件之壽命。
本發明之實施形態之半導體發光元件1，因為接合層 110係由從由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni所構成之群組所選取之至少一種元素所構成者，最大厚度為10Å以上、1000Å以下之範圍之薄膜的構成，故可提高透光性電極109與焊墊電極120間之接合性，可為不會因為焊線接合時之抗張應力而剝離電極。
本發明之實施形態之半導體發光元件1，因為係由Au、Al或含有該等金屬之任一之合金所構成之焊接層所構成，前述焊接層之最大厚度為50nm以上、2000nm以下之範圍之薄膜的構成，故可提高對焊墊電極120之絲焊的接合性，而為不會因為焊線接合時之抗張應力而剝離之電極。
本發明之實施形態之半導體發光元件1，因為焊墊電極120係由以覆蓋接合層110之方式所形成之金屬反射層117、及以覆蓋金屬反射層117所形成之焊接層120所形成，金屬反射層117係由Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti中之任一或含有該等金屬之任一之合金所構成者，最大厚度為20nm以上、3000nm以下之範圍之薄膜的構成，故可提高電極之接合性及耐蝕性，進而提升半導體發光元件之發光特性。
本發明之實施形態之半導體發光元件1的構成，因為係於一之導電型之電極111與積層半導體層20之上面106c之間，形成有透光性電極109，透光性電極109係由從由含有In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni之任一種之導電性氧化物、硫化鋅或硫化鉻之任一種所構成之群組所選出之透光性導電性材料所構成，故可提高電極之接合性及耐蝕性，進而提升半導體發光元件之發光特性。
本發明之實施形態之半導體發光元件1之構成，因為積層半導體層20係依序從基板101側積層著n型半導體層104、發光層105、p型半導體層106，前述發光層105為多層量子井構造，故可提高電極之接合性及耐蝕性，進而提升半導體發光元件之發光特性。
本發明之實施形態之半導體發光元件1之構成，因為積層半導體層20係以氮化鎵系半導體為主體來構成，故可提高電極之接合性及耐蝕性，進而提升半導體發光元件之發光特性。
本發明之實施形態之半導體發光元件1用電極之構成，因為一方電極111或另一方電極108之至少其中一方，由接合層110與以覆蓋接合層110之方式所形成之焊墊電極120所形成，所形成之焊墊電極120的最大厚度大於接合層110之最大厚度，而且，由1或2以上之層所形成，於接合層110及焊墊電極120之周邊部110d、120d，分別形成有膜厚朝周邊側逐漸變薄之傾斜面110c、117c、119c，故為可提高接合性及耐蝕性之電極。
本發明之實施形態之半導體發光元件1用之電極的構成，因為接合層110係由從由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni所構成之群組所選取之至少一種元素所構成者，最大厚度為10以上、1000以下之範圍的薄膜，故為接合性及耐蝕性獲得提高之電極。
本發明之實施形態之半導體發光元件1用之電極的構成，因為焊墊電極120係由Au、Al或含有該等金屬之任一之合金所構成之焊接層119所構成，焊接層119之最大厚度為50nm以上、2000nm以下之範圍的薄膜，故為金線之焊接性及耐蝕性獲得提高之電極。
本發明之實施形態之半導體發光元件1用之電極的構成，因為焊墊電極120係由以覆蓋接合層110之方式所形成之金屬反射層117、及以覆蓋金屬反射層117之方式所形成之焊接層119所形成，金屬反射層117係由Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti中之任一或含有該等金屬之任一之合金所構成者，最大厚度為20nm以上、3000nm以下之範圍的薄膜，故為光之取出效率獲得提高之電極。
本發明之實施形態之半導體發光元件1用電極的構成，因為係於一方電極111與積層半導體層20之上面106c之間或另一方電極108與半導體層露出面104c之間形成有透光性電極109，透光性電極109係由從由In，Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni之任一種之導電性氧化物、硫化鋅或硫化鉻之任一種所構成之群組所選出之透光性導電性材料所構成，故為接合性及耐蝕性獲得提高之電極。
本發明之實施形態之半導體發光元件之製造方法的構成，因為電極形成工程，係於積層半導體層20之上面106c形成倒錐形遮罩23後，於積層半導體層20之上面106c上形成接合層110，其後，以覆蓋接合層110之方式形成最大厚度大於接合層110之最大厚度的焊墊電極120，而形成一方電極111之工程，故可以於接合層110及焊墊電極120之周邊部110d、120d，分別形成周邊側逐漸變薄之傾斜面110c、117c、119c，可防止外部之空氣或水分侵入接合層110，提高接合層110之耐蝕性，進而延長半導體發光元件之壽命。
本發明之實施形態之半導體發光元件之製造方法的構成，因為於前述電極形成工程之前，具有於積層半導體層20之上面106c或半導體層露出面104c形成透光性電極109的工程，故可提高電極之接合性及耐蝕性，進而提升半導體發光元件之發光特性。
本發明之實施形態之半導體發光元件之製造方法的構成，因為電極形成工程，係於形成倒錐形遮罩23及接合層110後，以覆蓋接合層110之方式形成最大厚度大於接合層110之最大厚度的金屬反射層117，其後，以覆蓋金屬反射層117之方式形成最大厚度大於金屬反射層117之最大厚度的焊接層120，而形成一方電極111之工程，故可於接合層110及焊墊電極120之周邊部110d、120d，分別形成周邊側逐漸變薄之傾斜面110c、117c、119c，可防止外部之空氣或水分侵入接合層110，提高接合層110之耐蝕性，進而延長半導體發光元件之壽命。
本發明之實施形態之半導體發光元件之製造方法的構成，焊接電極形成工程之接合層110、金屬反射層117、及焊接層119之形成，係利用濺鍍法來實施，可以於倒錐形遮罩23之濺鍍方向的陰影部分，形成對應膜厚之傾斜角度不同之層。藉此，可於接合層110及焊墊電極120之周邊部110d、120d，分別形成周邊側逐漸變薄之傾斜面110c、117c、119c，防止外部之空氣或水分侵入接合層110，提高接合層110之耐蝕性，進而延長半導體發光元件之壽命。
本發明之實施形態之半導體發光元件之製造方法的構成，因為於遮罩形成工程之前，具備於透光性電極109之上面109c形成保護膜10的工程，故可保護透光性電極109之上面。
(實施形態2)
第7圖係本發明之實施形態之半導體發光元件之其他例的剖面圖解。
如第7圖所示，本發明之實施形態之半導體發光元件2的構成，係於形成於n型半導體層104上之保護膜10所形成之開口的露出面104c上，形成有其他接合層130，以覆蓋其他接合層130之方式來形成n型電極108，其餘為與實施形態1相同。此外，與實施形態1相同之構件賦予相同符號。
於接合層130之周邊部130d，形成膜厚朝周邊側逐漸變薄之傾斜面130c。
所形成之兼做為焊墊電極之n型電極108的最大厚度，大於接合層130之最大厚度，而且，以1層來形成。於兼做為焊墊電極之n型電極108之周邊部108d，形成膜厚朝周邊側逐漸變薄之傾斜面108c。藉此，可以防止外部之空氣或水分侵入接合層130，而提高接合層130之耐蝕性，進而延長半導體發光元件之壽命。
如上所述，亦可以於n型電極108與n型半導體層104之間，形成n型電極用之接合層130。
接合層130應由與p型電極111之接合層110相同之材料所構成，此外，最大厚度亦為相同之範圍，亦即，10以上、1000以下之範圍。藉此，可以大幅提高n型電極108對n型半導體層104之接合強度。
此外，接合層130，亦可採用由上述透光性導電性材料所構成之層、及由從由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni所構成之群組所選取之至少一種元素所構成之金屬膜之積層構造。此時，只要於n型半導體層104上，依序積層由透光性之導電性材料所構成之層、Cr等之金屬膜即可。
此外，形成接合層130時，n型電極108應使用與焊墊電極120相同構成之電極。亦即，焊墊電極120為金屬反射層117與焊接層119之二層構造時，n型電極108應為至少含有由Ag、Al、Pt族元素中之任一或含有該等金屬之任一之合金所構成之金屬反射層、及焊接層之積層構造。
此時，於n型電極108與n型半導體層104之間形成接合層130時，只要在形成p型電極111之透光性電極109之後，形成p型電極111之接合層110，同時，形成n型電極108用之接合層130，其後，形成p型電極111之焊墊電極120，同時，形成n型電極108即可。
此外，n型電極108，亦可以為由依序從n型半導體層104側積層著金屬反射層、勢壘層、以及焊接層之積層體所構成之三層構造。
此外，n型電極108，亦可以只由兼做為金屬反射層之焊接層所構成之單層構造。
本發明之實施形態之半導體發光元件的構成，因為另一方電極108係由接合層130、與以覆蓋接合層130之方式所形成之兼做為另一方電極的焊墊電極108所形成，所形成之焊墊電極108的最大厚度大於接合層110之最大厚度，而且，由1層所構成，於接合層130及焊墊電極108之周邊部130d、108d，分別形成膜厚朝周邊側逐漸變薄之傾斜面130c、108c，可防止外部之空氣或水分侵入接合層130，而提高接合層130之耐蝕性，進而延長半導體發光元件之壽命。
(實施形態3)
第8圖係本發明之實施形態之半導體發光元件之另一其他例的剖面圖解，係p型電極的放大剖面圖。
如第8圖所示，本發明之實施形態之半導體發光元件的構成，省略了圖示，除了於p型電極112之透光性電極109上未形成保護膜以外，其餘與實施形態1相同。此外，與實施形態1相同之構件賦予相同符號。
如此，即使未配設保護膜時，也以覆蓋接合層110之方式來形成金屬反射層117，並以覆蓋金屬反射層117之方式來形成焊接層119。此外，於接合層110、金屬反射層117、及焊接層119之周邊部110d、120d，形成膜厚朝周邊側逐漸變薄之傾斜面110c、117c、及119c，只要外部之空氣或水分未通過透光性電極109與焊接層119之接合面、及透光性電極109與金屬反射層117之接合面，即無法侵入接合層110，外部之空氣或水分難以侵入接合層110。藉此，接合層110不易被分解，而可延長半導體發光元件之元件壽命。
本發明之實施形態之半導體發光元件1的構成，因為焊墊電極120係由以覆蓋接合層110之方式所形成之金屬反射層117、及以覆蓋金屬反射層117之方式所形成之焊接層119所形成，接合層110、金屬反射層117、及焊接層119之周邊部110d、120d，分別為膜厚朝周邊側逐漸變薄之傾斜面110c、117c、及119c，故可防止外部之空氣或水分侵入接合層110，提高半導體發光元件之耐蝕性，進而延長元件壽命。
(實施形態4：燈)
第9圖係本發明之實施形態之燈之一例的剖面概略圖。此外，以下之說明所參照之圖式所圖示之各部之大小、厚度、及尺寸等，與實際之半導體發光元件等的尺寸關係不同。
如第9圖所示，本發明之實施形態之燈3係砲彈型，使用本發明之實施形態之半導體發光元件1。
此外，本發明之實施形態之燈3，例如，係半導體發光元件1與螢光體之組合者，係利用相關業者皆知之手段可得到之相關業者皆知的構成。此外，利用半導體發光元件1與螢光體之組合，可以改變發光色係大家所皆知的事，此種技術被採用於本發明之實施形態之燈時，並無任何限制。
如第9圖所示，半導體發光元件1之p型電極111之焊墊電極120係以導線33接合厔構架31，半導體發光元件1之n型電極108(焊墊)則以導線34接合至另一方之構架32來進行安裝。此外，半導體發光元件1之週邊，以由透明樹脂所構成之模型35進行密封。
本發明之實施形態之燈3的構成，因為具備前面所記載之半導體發光元件1、配置著半導體發光元件1且絲焊至半導體發光元件1之一之導電型之電極(p型電極)111之焊墊電極120的第1構架31、絲焊至半導體發光元件1之另一之導電型之電極(n型電極)108的第2構架32、以及包圍半導體發光元件1來形成之模型35，故為具備優良發光特性，而且，可防止外部之空氣或水分侵入接合層110，提高接合層110之耐蝕性，而延長半導體發光元件之元件壽命。
本發明之實施形態之燈3可以使用於一般用途之砲彈型、行動電話之背光用途之側視型、顯示器所使用之俯視型等各種用途。
(實施形態5)
第10圖係本發明之實施形態之半導體發光元件之另一其他例的剖面圖解，係p型電極的放大剖面圖。
如第10圖所示，本發明之實施形態之半導體發光元件的構成，除了以完全覆蓋p型電極111之周邊部，亦即，以完全覆蓋平面觀看p型電極111時所形成之輪廓線之境界部上來形成其他保護膜11之外，其餘與實施形態1相同。此外，與實施形態1相同之構件賦予相同符號。
如第10圖所示，p型電極111係由透光性電極109、接合層110、與焊墊電極120所形成，係形成於p型半導體層106之概略構成。
透光性電極109之上面109c覆蓋著由SiO2 所構成之保護膜10，保護膜10之一部分形成開口而形成開口部10d，透光性電極109之上面109c之一部分從開口部10d露出。
接合層110，以大致均一膜厚覆蓋從開口部10d露出之透光性電極109之上面109c，而且，開口部10d之周邊側之膜厚較厚，此外，以覆蓋保護膜10之端部10c之方式來形成。此外，於覆蓋保護膜10之端部10c之接合層110之周邊部110d，形成膜厚朝周邊側逐漸變薄之傾斜面110c。
焊墊電極120，係由形成厚度大於接合層110之最大厚度之金屬反射層117與焊接層119所構成。此外，於焊墊電極120之周邊部12Od，形成膜厚朝周邊側逐漸變薄之傾斜面119c。
於金屬反射層117之周邊部，形成有膜厚朝前述周邊側逐漸變薄之傾斜面117c。此外，金屬反射層117係以覆蓋接合層110之方式來形成。亦即，金屬反射層117，係以完全覆蓋接合層110之傾斜面110c之最前端部，亦即，以完全覆蓋平面觀看接合層110時所形成之輪廓線之境界部上之方式來形成。換言之，以平面觀察時，金屬反射層117之構成，因為係以覆蓋接合層110且突出至接合層110之周邊側之方式來形成，故接合層110之任何部分皆不會從金屬反射層117之下露出。
此外，焊接層119之周邊部，形成有膜厚朝前述周邊側逐漸變薄之傾斜面119c。此外，焊接層119係以覆蓋金屬反射層117之方式來形成。亦即，焊接層119，以完全覆蓋金屬反射層117之傾斜面117c之最前端部，亦即，以完全覆蓋平面觀看金屬反射層117時所形成之輪廓線之境界部上之方式來形成。換言之，以平面觀察時，焊接層119之構成，因為係以覆蓋金屬反射層117且突出至金屬反射層117之周邊側之方式來形成，故金屬反射層117之任何部分皆不會從焊接層119之下露出。
另一保護膜11，係以覆蓋平面觀看焊墊電極120之p型電極111時所形成之輪廓線之境界部之方式來形成。亦即，另一保護膜11，係積層於保護膜10上，其端部11c完全覆蓋焊接層119之傾斜面(錐形面)119c而登上傾斜面119c上，此外，以覆蓋部分焊接層119之上面119d之方式來形成。
因為焊接層119與保護膜10之境界為另一保護膜11所覆蓋，故可防止水分從焊接層119與保護膜10之境界浸入，所以，外部之空氣或水分不易侵入接合層110。所以，接合層110不易被分解，而可進一步延長半導體發光元件之元件壽命。
此外，另一保護膜11，亦可以完全覆蓋平面觀看焊墊電極120時所形成之輪廓線之境界部上之方式來形成，亦可以幾乎完全覆蓋p型電極111整體，而只配設部分用以進行接觸之露出區域之方式來形成。
另一保護膜11之材料，只要為可保護接合層110不受外部空氣或水分之影響的材料即可。例如，另一保護膜11之材料可以使用SiO2 。藉此，可以形成高密著性之另一保護膜11，而使另一保護膜11不易被剝離。藉此，可強固地固定p型電極111。
保護膜11之材料應使用與保護膜10相同之材料。例如，保護膜10之材料使用SiO2 時，保護膜11之材料亦應使用SiO2 。藉此，可提高另一保護膜11與保護膜10間之密著性，另一保護膜11與保護膜10不易被剝離。藉此，可強固地固定p型電極111。
(實施形態6)
第11圖係本發明之實施形態之半導體發光元件之另一其他例的剖面圖解，係p型電極的放大剖面圖。
如第11圖所示，本發明之實施形態之半導體發光元件的構成，除了以完全覆蓋平面觀看焊墊電極120時所形成之輪廓線之境界部上之方式來形成另一保護膜11以外，其餘與實施形態3相同。此外，與實施形態3相同之構件賦予相同符號。
如第11圖所示，p型電極112之概略構成，係由透光性電極109、接合層110、與焊墊電極120所形成，而形成於p型半導體層106上。
以對應P型電極112之位置與大小所形成之接合層110，以大致均一膜厚覆蓋透光性電極109之上面109c，且於接合層110之周邊部110，形成膜厚朝周邊側逐漸變薄之傾斜面110c。
焊墊電極120，係由形成厚度大於接合層110之最大厚度之金屬反射層117與焊接層119所構成。此外，於焊墊電極120之周邊部120d，形成有膜厚朝周邊側逐漸變薄之傾斜面119c。
於金屬反射層117之周邊部，形成有膜厚朝前述周邊側逐漸變薄之傾斜面117c。此外，金屬反射層117以覆蓋接合層110之方式來形成。亦即，金屬反射層117係以完全覆蓋接合層110之傾斜面110c之最前端部之方式來形成，亦即，以完全覆蓋平面觀看接合層110時所形成之輪廓線之境界部上之方式來形成。換言之，以平面觀察時，金屬反射層117之構成，因為係以覆蓋於接合層110且突出至接合層110之周邊側之方式來形成，故接合層110之任何部分皆不會從金屬反射層117之下露出。
此外，於焊接層119之周邊部，形成有膜厚朝前述周邊側逐漸變薄之傾斜面119c。此外，焊接層119係以覆蓋金屬反射層117之方式來形成。亦即，以完全覆蓋焊接層119、金屬反射層117之傾斜面117c之最前端部之方式來形成，亦即，以完全覆蓋平面觀看金屬反射層117時所形成之輪廓線之境界部上之方式來形成。換言之，以平面觀察時，焊接層119之構成，因為係以覆蓋於金屬反射層117且突出金屬反射層117之周邊側之方式來形成，故金屬反射層117之任何部分皆不會從焊接層119之下露出。此外，以平面觀看焊接層119時所形成之輪廓線之境界部，係以平面觀看p型電極111時所形成之輪廓線之境界部。
另一保護膜11，係以覆蓋平面觀看焊墊電極120時所形成之輪廓線之境界部之方式來形成。亦即，另一保護膜11，係積層於透光性電極109上，其端部11c完全覆蓋焊接層119之傾斜面(錐形面)119c而登上傾斜面119c上，以覆蓋部分焊接層119之上面119d之方式來形成。
因為焊接層119與透光性電極109之境界為另一保護膜11所覆蓋，故可防止水分從焊接層119與透光性電極109之境界浸入，所以，外部之空氣或水分不易侵入接合層110。所以，接合層110不易被分解，而可進一步延長半導體發光元件之元件壽命。
此外，另一保護膜11，亦可以完全覆蓋平面觀看焊墊電極120時所形成之輪廓線之境界部上之方式來形成，亦可以幾乎完全覆蓋p型電極112整體，而只配設部分用以進行接觸之露出區域之方式來形成。
另一保護膜11之材料，只要為可保護接合層110不受外部空氣或水分之影響的材料即可。例如，另一保護膜11之材料可以使用SiO2 。藉此，可以形成高密著性之另一保護膜11，而使另一保護膜11不易被剝離。藉此，可強固地固定p型電極112。
(實施形態7之半導體發光元件之製造方法)
其次，針對本發明之半導體發光元件之製造方法進行說明。本實施形態7之半導體發光元件之製造方法，係第14圖所示之半導體發光元件1之製造方法。
製造第14圖所示之半導體發光元件1時，首先，於基板101上形成積層半導體層20。積層半導體層20若以MOCVD法來形成，可以得到結晶性良好者，以濺鍍法來形成時，利用條件最佳化，可以得到結晶性優於MOCVD者。
以下，包含緩衝層形成工程、基底層形成工程、n型半導體層形成工程、發光層形成工程、以及p型半導體層形成工程在內之「積層半導體層之形成」，係依據前述實施形態1之半導體發光元件之製造方法來實施。其次，如上所述，實施積層半導體層20之形成後，形成n型電極108與p型電極111。
<n型電極形成工程>
首先，以眾所皆知之光刻手法濺鍍，蝕刻部分特定區域之積層半導體層20而使部分n接觸層104a露出。其次，以濺鍍法等，於n接觸層104a之露出面104c形成n型電極108。
<p型電極形成工程>
其次，參照第18圖，針對製造p型電極111之工程進行說明。第18圖係以說明用以製造p型電極之工程為目的的工程圖，係只放大圖示部分製造著p型電極111之區域的放大剖面圖。
如第18(a)圖所示，製造本實施形態之p型電極111時，首先，於p型半導體層106上形成透光性電極109。透光性電極109，係形成覆蓋於形成著n型電極108之n接觸層104a之露出面104c等之形成著透光性電極109之區域以外之區域的遮罩後，以濺鍍法等眾所皆知之方法形成於p型半導體層106上，其後，再以除去遮罩之方法等來形成。此外，透光性電極109，可以在形成n型電極108後才形成，然而，亦可在以形成n型電極108為目的之積層半導體層20之蝕刻前來形成。
其次，如第18(a)圖所示，於透光性電極109之上面109c，形成透明保護膜10a，於透明保護膜10a上塗佈抗蝕劑21並進行乾燥。
其次，藉由除去對應於形成著焊墊電極120之部分的抗蝕劑21，於形成有透明保護膜10a之透光性電極109之上面109c，形成具備剖面積朝向底面逐漸擴大之內壁形狀之開口部23a之第18(b)圖所示的倒錐形遮罩23。形成倒錐形之遮罩23的方法，有使用n型光阻劑之方法及使用影像倒轉型光阻劑之方法等。本實施形態，參照第19圖，針對使用影像倒轉型光阻劑來形成第18(b)圖所示之遮罩的方法進行說明。第19圖係以說明第18(b)圖所示之遮罩之製造工程為目的的工程圖，係只圖示形成1個p型電極111之區域的放大剖面圖。
本實施形態時，抗蝕劑21係使用影像倒轉型光阻劑之不溶性抗蝕劑。影像倒轉型光阻劑，例如，係使用AZ5200NJ(製品名稱：AZ ELECTRONIC MATERIALS股份有限公司製)等。
其次，如第19(a)圖所示，以覆蓋抗蝕劑21上方之特定位置之方式來配置遮罩25，如第19(a)圖之箭頭所示，從遮罩25側對抗蝕劑21側照射特定強度及波長之光。藉此，被光照射之部分之抗蝕劑21產生光反應而成為可溶部22。此光反應因為係對應光之強度來進行，光照射面側之光反應的進行較快，透光性電極109側之光反應的進行較慢。所以，如第19(a)圖所示，可溶部22，剖面觀看時，形成為側面愈朝下方愈向內側後退之倒錐形形狀(逆傾斜形狀)。此外，被遮罩25遮蓋之部分之抗蝕劑21，殘留成不溶性之抗蝕劑(不溶部)21，剖面觀看時，形成為以側面愈朝上方愈向內側後退之錐形形狀(傾斜形狀)。
其次，藉由使用加熱板或烘箱等之加熱裝置進行加熱，如第19(b)圖所示，使可溶部22產生熱反應，而成為由架橋高分子所構成之硬化部(遮罩)23。其後，如第19(c)圖所示，藉由未使用遮罩而對不溶性之抗蝕劑21及架橋高分子所構成之硬化部(遮罩)23之表面側照射特定強度及波長之光，使未被利用第19(a)圖進行說明之光反應變換成可溶部22之不溶性抗蝕劑23產生光反應，而成為可溶部22。
最後，藉由使用特定顯影液溶解除去第19(c)圖所示之可溶部22，如第19(d)圖所示，可得到具有側面愈向下方愈向內側後退之開口部23a之由倒錐形形狀(逆傾斜形狀)之架橋高分子所構成的遮罩23。
接著，從透光性電極109之上面109c之垂直方向實施RIE(反應性離子蝕刻)來除去從第18(b)圖所示之遮罩23之開口部23a露出之透明保護膜10a，如第18(c)圖所示，形成開口部10d，透光性電極109之上面109c從開口部10d露出。RIE(反應性離子蝕刻)，因為係直進性高、捲繞較少之蝕刻方法，從蝕刻方向(第18圖之上方)觀看時之成為遮罩23之陰的影區域之透明保護膜10a，幾乎未被蝕刻除去，如第18(c)圖所示，殘留著透明保護膜10a之端部10c。
其次，如第18(c)圖所示，藉由蝕刻從遮罩23之開口部23a露出之透光性電極109，而於透光性電極109之上面109c形成接合凹部109a。藉由形成接合凹部109a，從透光性電極109露出之接合凹部109a之內面，相較於透光性電極109之上面109c，與接合層110之密著性較為優良。
此處，被蝕刻之透光性電極109，例如，為非晶狀態之IZO膜時，蝕刻性優良，容易形成特定形狀之接合凹部109a。非晶狀態之IZO膜，利用眾所皆知之蝕刻液(例如，ITO-07N蝕刻液(關東化學社製))，則容易進行精度良好之蝕刻。此外，非晶狀態之IZO膜之蝕刻，亦可利用乾蝕刻裝置來實施。此時之蝕刻氣體可以使用Cl2 、SiCl4 、BCl3 等。
此外，非晶狀態之IZO膜，應利用熱處理之實施，使其成為六方晶構造之含有In2 O3 結晶之IZO膜、或方錳鐵礦構造之含有In2 O3 結晶之IZO膜。藉由利用熱處理等使非晶狀態轉換成含有上述結晶之構造，而成為接合層110之密著性及透光性皆優於非晶之IZO膜之透光性電極109。然而，六方晶構造之含有In2 O3 結晶之IZO膜，因為係較難蝕刻者，故於上述蝕刻處理後，應實施熱處理。
實施非晶狀態之IZO膜之結晶化時，不同之成膜條件及熱處理條件等會導致IZO膜中之結晶構造不同。以IZO膜結晶化為目的之熱處理，應在未含O2 之環境下實施，未含O2 之環境，例如，N2 環境等之惰性氣體環境、或N2 等之惰性氣體與H2 之混合氣體環境等，以N2 環境、或N2 與H2 之混合氣體環境為佳。此外，若在N2 環境、或N2 與H2 之混合氣體環境中實施IZO膜之熱處理，例如，可以使IZO膜結晶化成六方晶構造之含有In2 O3 結晶之膜，而且，可有效降低IZO膜之表面電阻。
此外，以使IZO膜結晶化為目的之熱處理溫度，以500℃～1000℃為佳。以500℃以下之溫度實施熱處理時，可能有無法使IZO膜充份結晶化的情形，而有IZO膜之光透射率不夠高的問題。此外，以超過1000℃之溫度實施熱處理時，IZO膜雖然會結晶化，然而，可能有IZO膜之光透射率不夠高的問題。以超過1000℃之溫度實施熱處理時，可能導致位於IZO膜之下之半導體層的劣化。
其次，如第18(d)圖所示，利用濺鍍法，以覆蓋透光性電極109之接合凹部109a之方式來形成接合層110。此時，藉由控制濺鍍條件之濺鍍法，可以提高接合層110之覆蓋性。藉此，接合層110係以覆蓋透光性電極109之接合凹部109a之全面、及透明保護膜10a之開口部104d之內壁面上之全面、以及透明保護膜10a之端部10c之一部分之方式來形成，於接合層110之周邊部110d，形成有膜厚朝外側逐漸變薄之傾斜面110c。
此外，形成接合層110前，亦可實施洗淨形成有接合層110之透光性電極109之接合凹部109a之表面的前處理。此處之洗淨方法，例如，利用曝露於電漿等之乾法的方法、或利用接觸藥液之濕法的方法等，以工程便利之觀點而言，應使用使用乾法的方法。
其次，以濺鍍法來形成金屬反射層117。此時，與形成接合層110時相同，藉由採用控制濺鍍條件之濺鍍法，可以提高金屬反射層117之覆蓋性，而形成覆蓋接合層110且周邊部具有膜厚朝外側逐漸變薄之傾斜面117c的金屬反射層117。
其次，利用濺鍍法形成焊接層119。此時，藉由採用控制濺鍍條件之濺鍍法，可以提高焊接層119之覆蓋性，而形成沿著遮罩23之開口部23a之內壁形狀形成周邊部形狀，覆蓋金屬反射層117且於周邊部120d具有膜厚朝外側逐漸變薄之傾斜面119c的焊接層119(焊墊電極120)。
其後，藉由浸漬於抗蝕劑剝離液，剝離由架橋高分子所構成之遮罩23。藉此，如第18(e)圖所示，形成由金屬反射層117與焊接層119所構成之焊墊電極120。
本實施形態時，因為係形成具備剖面積朝向底面逐漸擴大之內壁形狀之開口部23a的遮罩23，並以覆蓋性高之濺鍍法來形成接合層110、金屬反射層117、及焊接層119，從濺鍍方向觀看時，遮罩23之陰影區域，形成對應用以構成接合層110、金屬反射層117、及焊接層119之各層膜厚之傾斜角度不同之層。藉此，於接合層110、金屬反射層117、及焊接層119之周邊部，分別形成膜厚朝外側逐漸變薄之傾斜面110c、117c、119c。
其次，利用傳統之眾所皆知的方法，形成平面觀察時為焊墊電極120之中央部露出之大致環形狀之形狀，以跨越焊墊電極120之外緣部(輪廓線)與透明保護膜10a之接縫部分而覆蓋焊墊電極120之外緣部的緣部保護膜10b。
本實施形態時，因為焊墊電極120係於周邊部120d形成有膜厚朝外側逐漸變薄之傾斜面119c者，故緣部保護膜10b為容易以均一厚度形成於焊墊電極120之傾斜面119c者。藉此，防止於焊墊電極120之外緣部(輪廓線)與透明保護膜10a之接縫部分上，發生未形成緣部保護膜10b之部分，而形成跨越焊墊電極120之外緣部(輪廓線)與透明保護膜10a之接縫部分且以均一膜厚容易密著於緣部保護膜10b。
如此，形成具備如第14圖～第16圖所示之p型電極111的半導體發光元件1。
本實施形態之半導體發光元件1時，因為p型電極111具備有：上面109c具有接合凹部109a之透光性電極109、以覆蓋接合凹部109a之方式所形成之接合層110、以及以覆蓋接合層110之方式來形成且於周邊部120d形成有膜厚朝外側逐漸變薄之傾斜面119c之焊墊電極120，藉由接合層110可得到透光性電極109與焊墊電極120之夠高的接合力，而使p型電極111成為有優良接合性者。
而且，依據本實施形態之半導體發光元件1，周邊部120d具有膜厚朝外側逐漸變薄之傾斜面119c之焊墊電極120，因為以覆蓋接合層110之方式來形成，可有效地防止外部之空氣及水分侵入接合層110，而到優良耐蝕性者。
此處，以具備第25圖所示之p型電極之半導體發光元件為例，來說明本實施形態之半導體發光元件1的效果。此外，第25圖中，只圖示半導體發光元件所具備之p型電極，而省略了基板及積層半導體層之圖示。第25圖所示之p型電極201，與本實施形態之半導體發光元件1不同，未形成緣部保護膜10b，且於透光性電極109之上面109c未形成接合凹部109a，構成接合層210、焊墊電極220之金屬反射層217及焊接層219之側面係以大致垂直於透光性電極109之上面109c之方式來形成。
第25圖所示之p型電極201時，外部之空氣或水分容易從透明保護膜10a與金屬反射層217之間侵入而到達接合層210。空氣或水分到達接合層210，會有接合層210劣化而縮短半導體發光元件之元件壽命的問題。尤其是，接合層221為由Cr所構成者時，因為到達接合層210之空氣或水分，容易使Cr產生氧化及羥基化反應，而使接合層210分解消失，故此問題特別顯著。此外，Cr之氧化或羥基化反應，會對具備第25圖所示之p型電極201的半導體發光元件施加偏壓而產生加速，很簡單即會導致接合層210的分解消失。
相對於此，本實施形態之半導體發光元件1時，因為具備覆蓋接合層110且於周邊部120d形成有膜厚朝外側逐漸變薄之傾斜面119c的焊墊電極120，接合層110之任何部分皆不會從焊墊電極120之下露出。所以，依據本實施形態之半導體發光元件1，半導體發光元件1可有效地防止外部之空氣或水分侵入接合層110，即使接合層110為由Cr所構成者時，亦可得到優良耐蝕性，並利用接合層110得到與透光性電極109與焊墊電極120之優良接合性。
此外，本實施形態之半導體發光元件1時，接合層110為由從由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni所構成之群組所選取之至少一種元素所構成，且最大厚度為10以上、400以下之範圍的薄膜時，可以進一步提高透光性電極109與焊墊電極120之間的接合性。
此外，本實施形態之半導體發光元件1時，因為形成有以覆蓋透光性電極109之上面109c未形成接合凹部109a之區域之方式來形成透明保護膜10a，而將接合層110之外緣部及焊墊電極120之外緣部，配置於透明保護膜10a上，故可得到更優良之耐蝕性及接合性。
此外，本實施形態之半導體發光元件1時，焊墊電極120為由金屬反射層117與焊接層119所構成者，接合層110之任何部分皆不會從金屬反射層117之下露出，而且，金屬反射層117之任何部分皆不會從焊接層119之下露出，利用金屬反射層117及焊接層119來實現接合層110之雙重覆蓋。此外，本實施形態之半導體發光元件1時，焊墊電極120之外緣部配置於透明保護膜10a上。所以，本實施形態之半導體發光元件1時，只要外部之空氣或水分未通過透明保護膜10a與焊接層119之接合面、及透明保護膜10a與金屬反射層117之接合面，就無法侵入半導體發光元件1之接合層110。所以，可更有效地防止外部之空氣或水分侵入半導體發光元件1之接合層110。
此外，本實施形態之半導體發光元件1時，因為形成有覆蓋焊墊電極120之外緣部且使焊墊電極120上之一部分露出之緣部保護膜10b，故可得到更優良之耐蝕性及接合性。
此外，本實施形態之半導體發光元件1之製造方法，因為用以製造p型電極111之工程具備：形成透光性電極109的工程、於形成著透明保護膜10a之透光性電極109之上面具備具有剖面積朝向底面逐漸擴大之內壁形狀之開口部23a之遮罩23的工程、藉由蝕刻從開口部23a露出之透光性電極109之上面109c來形成接合凹部109a的工程、以覆蓋接合凹部109a來形成接合層110的工程、藉由形成沿著開口部23a之內壁形狀之周邊部120d的形狀而形成覆蓋於接合層110且於周邊部120d具有膜厚朝外側逐漸變薄之傾斜面119c之焊墊電極120的工程、以及除去遮罩23之工程，很容易製造具備具有優良接合性及耐蝕性之p型電極111之本實施形態之半導體發光元件1。
此外，本實施形態之半導體發光元件1之製造方法，因為具備：藉由蝕刻從開口部23a露出之透光性電極109之上面109c來形成接合凹部109a的工程、及以覆蓋接合凹部109a之方式來形成接合層110的工程，藉由形成接合凹部109a，來形成接觸從透光性電極109露出之接合凹部109a之內面的接合層110。因為藉由形成接合凹部109a，使從透光性電極109露出之接合凹部109a之內面之與接合層110之密著性優於透光性電極109之上面109c，依據本實施形態之製造方法，相較於在透光性電極109之上面109c形成接合層110時，可得到與接合層110之密著性優良的p型電極111。
(實施形態8：半導體發光元件)
第20圖係本發明之半導體發光元件的其他例圖，係半導體發光元件的剖面圖解。第20圖所示之本實施形態之半導體發光元件2，與第14圖所示之半導體發光元件1不同者，只有n型電極108，除了n型電極108以外，其餘與第14圖所示之半導體發光元件1相同。所以，與實施形態7相同之構件賦予相同符號並省略說明。
第20圖所示之本實施形態之半導體發光元件2時，除了n型電極108為焊墊電極120只由焊接層119所構成之單層構造以外，形成與p型電極111相同之電極。所以，構成本實施形態之半導體發光元件2之n型電極108，除了未形成金屬反射層117以外，其餘與p型電極111相同。
第20圖所示之本實施形態之半導體發光元件2時，與第14圖所示之半導體發光元件1相同，係p型電極111具有優良接合性者。
此外，第20圖所示之本實施形態之半導體發光元件2時，因為n型電極108具備：上面109c具有接合凹部109a之透光性電極109、以覆蓋接合凹部109a之方式所形成之接合層110、以及以覆蓋接合層110之方式來形成且於周邊部120d形成有膜厚朝外側逐漸變薄之傾斜面119c的焊墊電極120，藉由接合層110，得到與透光性電極109與焊墊電極120之夠高的接合力，而為n型電極108之接合性優良者。
此外，第20圖所示之本實施形態之半導體發光元件2時，構成p型電極111及n型電極108之焊墊電極120，係於周邊部120d具有膜厚朝外側逐漸變薄之傾斜面119c者，且以覆蓋接合層110之方式來形成，故可有效地防止外部之空氣及水分侵入接合層110，而為可得到優良之耐蝕性者。
此外，本實施形態之半導體發光元件2之製造方法，因為製造p型電極111及n型電極108的工程，具備：形成透光性電極109的工程、於形成著透明保護膜10a之透光性電極109之上面109c形成具備具有剖面積朝向底面逐漸擴大之內壁形狀之開口部23a之遮罩23的工程、藉由蝕刻從開口部23a露出之透光性電極109之上面109c來形成接合凹部109a的工程、以覆蓋接合凹部109a之方式來形成接合層110的工程、藉由形成沿著開口部23a之內壁形狀所形成之周邊部120d之形狀而以覆蓋接合層110且周邊部120d具有膜厚朝外側逐漸變薄之傾斜面119c之焊墊電極120的工程、以及除去遮罩23之工程，故可製造具備著具有優良接合性及耐蝕性之p型電極111及n型電極108的本實施形態之半導體發光元件2。
(實施形態9：半導體發光元件)
第21圖係本發明之半導體發光元件的其他例圖，係構成半導體發光元件之p型電極的放大剖面圖解。第21圖所示之本實施形態之半導體發光元件，與第14圖所示之半導體發光元件1不同之處，只有未形成透明保護膜10a及緣部保護膜10b，此外，與第14圖所示之半導體發光元件1相同。所以，與實施形態7相同之構件賦予相同符號並省略說明
此外，構成本實施形態之半導體發光元件之p型電極112，除了未形成透明保護膜10a及緣部保護膜10b以外，可以與第14圖所示之p型電極111相同之方式來形成。
如第21圖所示之本實施形態之半導體發光元件，即使未配設透明保護膜10a及緣部保護膜10b時，因為p型電極112具備：上面109c具有接合凹部109a之透光性電極109、以覆蓋接合凹部109a之方式來形成之接合層110、以覆蓋接合層110之方式形成且於周邊部120d形成有膜厚朝外側逐漸變薄之傾斜面119c之焊墊電極120，藉由接合層110，可以得到與透光性電極109與焊墊電極120之夠高的接合力，而為p型電極112之接合性優良者。
而且，第21圖所示之半導體發光元件時，於周邊部120d具有膜厚朝外側逐漸變薄之傾斜面119c之焊墊電極120，因為係以覆蓋接合層110之方式來形成，故可有效地防止外部之空氣及水分侵入接合層110，而成為優良耐蝕性者。
(實施形態10：半導體發光元件)
第22圖係本發明之半導體發光元件的其他例圖，係半導體發光元件的剖面圖解。第22圖所示之本實施形態之半導體發光元件1a，與第14圖所示之半導體發光元件1不同之處，係未形成透明保護膜10a，而且，以平面觀察時，除了焊墊電極120之中央部露出之區域以外，於透光性電極109之上面109c全面配設有上面保護膜10。其餘與第14圖所示之半導體發光元件1相同。所以，與實施形態7相同之構件賦予相同符號並省略說明。
上面保護膜10，可以為由與第14圖所示之半導體發光元件1之透明保護膜10a相同材料所構成之有相同厚度者。
製造第22圖所示之半導體發光元件1a時，首先，與第14圖所示之半導體發光元件1相同，於形成積層半導體層20後，形成n型電極108。
其後，如下所示，製造p型電極111a。第23圖係以說明製造p型電極之工程為目的的工程圖，係只部分放大圖示用以製造p型電極111a之區域的放大剖面圖。
如第23(a)圖所示，製造本實施形態之p型電極111a時，首先，與第14圖所示之半導體發光元件1相同，於p型半導體層106上形成透光性電極109。
其次，如第23(a)圖所示，於透明保護膜10a上塗佈抗蝕劑21並進行乾燥，與第14圖所示之半導體發光元件1相同，於透光性電極109之上面109c，形成具備剖面積朝向底面逐漸擴大之內壁形狀之開口部23a之第23(b)圖所示之倒錐形遮罩23。
接著，藉由與第14圖所示之半導體發光元件1相同之對從第23(b)圖所示之遮罩23之開口部23a露出之透光性電極109進行蝕刻，而如第23(c)圖所示，於透光性電極109之上面109c形成接合凹部109a。
其次，如第23(d)圖所示，與第14圖所示之半導體發光元件1相同，形成接合層110、金屬反射層117、以及焊接層119。其後，與第14圖所示之半導體發光元件1相同，剝離遮罩23。藉此，如第23(e)圖所示，形成由金屬反射層117與焊接層119所構成之焊墊電極120。本實施形態時，亦與第14圖所示之半導體發光元件1相同，於接合層110、金屬反射層117、以及焊接層119之周邊部，分別形成著膜厚朝外側逐漸變薄之傾斜面110c、117c、119c。
其次，利用傳統之眾所皆知的方法，於以平面觀察時之焊墊電極120之中央部露出之區域以外之透光性電極109之上面109c全面，形成上面保護膜10。如此，形成具備第22圖所示之p型電極111的半導體發光元件1a。
本實施形態之半導體發光元件1a時，亦與第14圖所示之半導體發光元件1相同，可得到具有優良接合性及耐蝕性者。
此外，本實施形態之半導體發光元件1a時，因為於以平面觀察時之焊墊電極120之中央部露出之區域以外之透光性電極109之上面109c全面，配設著上面保護膜10，故可得到更優良之耐蝕性及接合性。
(實施形態11：燈)
第24圖係本發明之燈之一例的剖面概略圖。如第24圖所示，本實施形態之燈3係砲彈型，半導體發光元件則安裝著第14圖所示之本發明之半導體發光元件1。此外，燈3，例如，係由半導體發光元件1與螢光體組合而成，而為可利用相關業者皆知之手段可得到之相關業者皆知之構成。此外，利用半導體發光元件1與螢光體之組合，可以改變發光色係大家所皆知的事，此種技術被採用於本實施形態之燈時，並無任何限制。
本實施形態之燈3，如第24圖所示，具備：以導線33接合至半導體發光元件1之p型電極111之焊墊電極120的構架31、以導線34接合至半導體發光元件1之n型電極108(焊墊)的另一方之構架32、以及以包圍半導體發光元件1週邊之方式來形成之由透明樹脂所構成的模型35。
本實施形態之燈3，半導體發光元件因為係使用具備著具有優良接合性及耐蝕性之p型電極之第14圖所示之本發明之半導體發光元件1者，故為p型電極之接合性優良、可以佳良率製造、且耐蝕性優良者。
本實施形態之燈3可以使用於一般用途之砲彈型、行動電話之背光用途之側視型、顯示器所使用之俯視型等各種用途。
此外，以本發明之半導體發光元件所製作之燈3，因為具有前述優良效果，組合著利用此技術所製作之燈的背光、行動電話、顯示器、各種面板類、電腦、遊戲機、照明等之電子機器、以及組合著其電子機器之汽車等之機械裝置類，可以提供製品之使用上的高信賴度。尤其是，背光、行動電話、顯示器、遊戲機、照明等之電池驅動機器類時，可以提供具有優良耐蝕性、高信賴度之發光元件的製品，。
(實施形態12之半導體發光元件之製造方法)
其次，針對本發明之半導體發光元件之製造方法進行說明。本實施形態12之半導體發光元件之製造方法，係第26圖所示之半導體發光元件1之製造方法。
製造第26圖所示之半導體發光元件1時，首先，於基板101上形成積層半導體層20。積層半導體層20若以MOCVD法來形成，可以得到結晶性良好者，利用濺鍍法，只要條件最佳化，即可得到結晶性優於MOCVD法者。以下，包含緩衝層形成工程、基底層形成工程、n型半導體層形成工程、發光層形成工程、以及p型半導體層形成工程在內之「積層半導體層之形成」，依依據前述實施形態1之半導體發光元件之製造方法來實施。其次，如上所述，實施積層半導體層20之形成後，形成n型電極108與p型電極111。
本實施形態，係參照第30圖～第33圖，針對於製造n型電極108之工程與製造p型電極111之工程時，同時形成歐姆接合層9、接合層110、焊墊電極120之各層，並同時實施以提高與歐姆接合層9與接合層110之密著性為目的之熱處理的製造方法來進行說明。
第33圖係以說明製造n型電極108及p型電極111之工程為目的之概略圖。第30圖係以說明製造p型電極之工程為目的之工程圖，係只放示圖示部分製造p型電極111之區域的放大剖面圖。此外，第31圖係以說明製造n型電極108及p型電極111時所形成之遮罩之製造工程為目的之工程圖，係只圖示形成著1個p型電極111之區域的放大剖面圖。此外，第32圖係以說明製造n型電極之工程為目的之工程圖，只放大圖示部分製造n型電極之區域的放大剖面圖。
首先，以眾所皆知之光刻手法濺鍍第33(a)圖所示之積層半導體層20，蝕刻特定區域之積層半導體層20之一部分而使n接觸層104a之一部分露出。
其次，如第33(b)圖所示，於積層半導體層20之p型半導體層106上，形成透光性電極109。透光性電極109，係以覆蓋形成有n型電極108之區域之n接觸層104a之露出面104c等之形成有透光性電極109之區域以外之區域的方式形成遮罩後，而以濺鍍法等眾所皆知之方法形成於p型半導體層106上，其後，再以除去遮罩之方法等來形成。此外，透光性電極109，亦可以於以形成n型電極108為目的之積層半導體層20之蝕刻後，再形成，亦可以於以形成n型電極108為目的之積層半導體層20之蝕刻前進行形成。
其次，於第30(a)圖所示之透光性電極109之上面109c形成保護膜10a，同時，於第32(a)圖所示之n型半導體層104之露出面104c上形成保護膜10a。
接著，從垂直於透光性電極109之上面109c及n型半導體層104之露出面104c之方向，實施RIE(反應性離子蝕刻)來除去保護膜10a，如第30(a)圖及第32(a)圖所示，形成開口部10d，使透光性電極109之上面109c及n型半導體層104之露出面104c從開口部10d露出。因為R1E(反應性離子蝕刻)係直進性高、捲繞較少之蝕刻方法，故如第30(a)圖及第32(a)圖所示，保護膜10a之端部10c殘留成大致直角形狀。
其次，藉由對從保護膜10a之開口部10d露出之透光性電極109進行蝕刻，如第30(a)圖及第33(a)圖所示，於透光性電極109形成穴部109a。藉由形成穴部109a，從透光性電極109露出之穴部109a之內壁109d，相較於透光性電極109之上面109c，與歐姆接合層9之密著性較優。此處，被蝕刻之透光性電極109，例如，為非晶狀態之IZO膜時，蝕刻性優良，而容易形成特定形狀之穴部109a。非晶狀態之IZO膜，使用眾所皆知之蝕刻液(例如，ITO-07N蝕刻液(關東化學社製))，很容易即可進精度良好之蝕刻。此外，非晶狀態之IZO膜之蝕刻，亦可以利用乾蝕刻裝置來實施。此時之蝕刻氣體，可以使用Cl2 、SiCl4 、BCl3 等。
此處，透光性電極109，例如，為非晶狀態之IZO膜時，可以實施熱處理，來使非晶狀態之IZO膜成為六方晶構造之含有In2 O3 結晶之IZO膜、或方錳鐵礦構造之含有In2 O3 結晶之IZO膜。藉由以熱處理使非晶狀態轉換成含有上述結晶之構造，可以使其成為與歐姆接合層9及接合層110之密著性及透光性優於非晶之IZO膜之透光性電極109。然而，因為六方晶構造之含有In2 O3 結晶之IZO膜係難以進行蝕刻者，故應於上述蝕刻處理後後，再實施熱處理。
使非晶狀態之IZO膜進行結晶化時，成膜條件及熱處理條件等若不同，則IZO膜中之結晶構造亦不同。以使IZO膜結晶化為目的之熱處理，應於未含O2 之環境下實施，未含O2 之環境，例如，N2 環境等之惰性氣體環境、或N2 等之惰性氣體與H2 之混合氣體環境等，以N2 環境、或N2 與H2 之混合氣體環境為佳。此外，IZO膜之熱處理若於N2 環境、或N2 與H2 之混合氣體環境中實施，例如，可以使IZO膜結晶化成六方晶構造之含有In2 O3 結晶之膜，且可有效降低IZO膜之表面電阻。
此外，以使IZO膜結晶化為目的之熱處理溫度，應為250℃～1000℃，最好為500℃～700℃。以250℃以下之溫度實施熱處理時，IZO膜可能無法充份結晶化，有時IZO膜之光透射率會不夠高。此外，以超過1000℃之溫度實施熱處理時，IZO膜會結晶化，然而，有時IZO膜之光透射率會不夠高。此外，以超過1000℃之溫度實施熱處理時，IZO膜下之半導體層可能會劣化。
此外，以使構成透光性電極109之IZO膜結晶化為目的之熱處理，亦可以於透光性電極109形成穴部109a後，立即實施，亦可以於歐姆接合層9上形成接合層110後再實施。於形成接合層110後，實施以使構成透光性電極109之IZO膜結晶化為目的之熱處理時，因為可同時實施以使IZO膜結晶化為目的之熱處理、以提高與歐姆接合層9及接合層110之密著性為目的之熱處理，故可減少熱處理之次數，而簡化製造工程。
其後，於保護膜10a上塗佈抗蝕劑並進行乾燥，藉由除去對應形成焊墊電極120之部分的抗蝕劑，而於第30(b)圖所示之形成著保護膜10a之透光性電極109之上面109c、及第32(b)圖所示之形成著保護膜10a之n型半導體層104之露出面104c上，形成具備剖面積朝底面逐漸擴大之內壁形狀之開口部23a的倒錐形遮罩23(參照第33(c)圖)。此外，如第30(b)圖及第33(c)圖所示，形成於透光性電極109上之遮罩23之開口部23a，係形成於透光性電極109之穴部109a露出之位置。
第30(b)圖、第32(b)圖、及第33(c)圖所示之形成倒錐形遮罩23之方法，可以為使用n型光阻劑之方法或使用影像倒轉型光阻劑之方法等。本實施形態時，參照第31圖，係針對使用影像倒轉型光阻劑來形成第30(b)圖及第32(b)圖所示之遮罩的方法進行說明。
本實施形態時，第31(a)圖所示之抗蝕劑21，係使用影像倒轉型光阻劑之不溶性抗蝕劑。影像倒轉型光阻劑，例如，可以使用AZ5200NJ(製品名稱：AZ Electronic Materials股份有限公司製)等。
其次，如第31(a)圖所示，以覆蓋抗蝕劑21上方之特定位置之方式配置遮罩25，如第31(a)圖之箭頭所示，從遮罩25側朝抗蝕劑21側照射特定強度及波長之光。藉此，被光照射到之部分之抗蝕劑21產生光反應，而成為可溶部22。此光反應，因係對應光之強度而進行，故光照射面側之光反應的進行較快，透光性電極109側之光反應的進行較慢。所以，如第31(a)圖所示，可溶部22，剖面觀看時，係形成為側面愈朝下方愈向內側後退之倒錐形形狀(逆傾斜形狀)。此外，遮罩25所覆蓋之部分的抗蝕劑21，殘留成不溶性抗蝕劑(不溶部)21，剖面觀看時，係形成為側面愈朝上方愈向內側後退之錐形形狀(傾斜形狀)。
其次，藉由使用加熱板或烘箱等之加熱裝置進行加熱，如第31(b)圖所示，使可溶部22產生熱反應，而成為由架橋高分子所構成之硬化部(遮罩)23。
其後，如第31(c)圖所示，藉由不使用遮罩而對不溶性之抗蝕劑21及由架橋高分子所構成之硬化部(遮罩)23之表面側照射特定強度及波長之光，使第31(a)圖所說明之光反應未變換成可溶部22之不溶性抗蝕劑21產生光反應，而成為可溶部22。
最後，藉由使用特定顯影液溶解除去第31(c)圖所示之可溶部22，如第31(d)圖所示，得到由具有側面愈朝下方愈向內側後退之開口部23a之倒錐形形狀(逆傾斜形狀)之架橋高分子所構成的遮罩23。
「墊形成工程」
其次，利用濺鍍法，於第30(c)圖所示之積層半導體層20之上面106c(穴部109a之底面109b)上、及第32(c)圖所示之n型半導體層104之露出面104c上，以覆蓋透光性電極109之穴部109a之內壁109d及保護膜10a之開口部10d之端部10c之方式，使用與構成透光性電極109之材料相同之材料，形成歐姆接合層9。
其次，如第30(d)圖及第32(d)圖所示，以濺鍍法，以覆蓋歐姆接合層9上、與保護膜10a之開口部10d之端部10c之方式來形成接合層110。此時，藉由使用控制濺鍍條件之濺鍍法，可提高接合層110之覆蓋性。藉此，接合層110，係以覆蓋歐姆接合層9上之全面、及保護膜10a之端部10c之一部分的方式來形成，於接合層110之周邊部110d，形成著膜厚朝外側逐漸變薄之傾斜面110c。
此外，亦可以於形成接合層110前，實施洗淨形成有接合層110之歐姆接合層9上、及保護膜10a之開口部10d之端部10c之表面的前處理。
此處之洗淨方法，例如，曝露於電漿等之乾法的方法、或接觸藥液之濕法的方法等，以工程便利之觀點而言，應使用乾法的方法。
其次，以濺鍍法，形成金屬反射層117。此時，與形成接合層110時相同，利用控制濺鍍條件之濺鍍法。藉此，可提高金屬反射層117之覆蓋性，而以覆蓋接合層110且於周邊部具有膜厚朝外側逐漸變薄之傾斜面117c之方式來形成金屬反射層117。
其次，以濺鍍法，形成焊接層119。此時，使用控制濺鍍條件之濺鍍法。藉此，可提高焊接層119之覆蓋性，形成沿著遮罩23之開口部23a之內壁形狀之周邊部形狀，並以覆蓋金屬反射層117來形成於周邊部120d具有膜厚朝外側逐漸變薄之傾斜面119c之焊接層119(焊墊電極120)(參照第33(d)圖)。
其後，藉由浸漬於抗蝕劑剝離液，剝離由架橋高分子所構成之遮罩23。藉此，如第30(e)圖及第32(e)圖所示，形成由金屬反射層117與焊接層119所構成之焊墊電極120。
本實施形態時，因為形成具備剖面積朝向底面逐漸擴大之內壁形狀之開口部23a的遮罩23，並以覆蓋性高之濺鍍法形成接合層110、金屬反射層117、及焊接層119，故從濺鍍方向觀看之遮罩23之陰影區域，會形成對應構成接合層110、金屬反射層117、及焊接層119之各層之膜厚而形成傾斜角度不同之層。藉此，於接合層110、金屬反射層117、及焊接層119之周邊部，分別形成膜厚朝外側逐漸變薄之傾斜面110c、117c、119c。
「熱處理工程」
其後，為了提高與歐姆接合層9及接合層110之密著性，應以80℃～700℃之溫度進行熱處理。此處之熱處理，可以與以使由非晶狀態之IZO膜所構成之透光性電極109之結晶化為目的之熱處理相同之方式來實施。所以，例如，歐姆接合層9為非晶狀態之IZO膜時，利用此處之熱處理，可以使非晶狀態之IZO膜成為六方晶構造之含有In2 O3 結晶之IZO膜、或方錳鐵礦構造之含有In2 O3 結晶之IZO膜。利用熱處理而使非晶狀態轉換成含有上述結晶之構造，可使其成為與接合層110之密著性及透光性優於非晶之IZO膜之歐姆接合層9。
其次，利用傳統之眾所皆知的方法，形成平面觀察時為焊墊電極120之中央部露出之大致環形狀之形狀，以跨越焊墊電極120之外緣部(輪廓線)與保護膜10a之接縫部分而覆蓋焊墊電極120之外緣部的緣部保護膜10b(參照第33(d)圖)。本實施形態時，緣部保護膜10b係形成於平面觀察時之焊墊電極120之中央部露出之區域以外之全域。
此處，本實施形態時，因為焊墊電極120係周邊部120d形成著膜厚朝外側逐漸變薄之傾斜面119c者，容易於焊墊電極120之傾斜面119c以均一厚度形成緣部保護膜10b。藉此，防止焊墊電極120之外緣部(輪廓線)與保護膜10a之接縫部分上發生未形成緣部保護膜10b之部分，而可以均一膜厚且容易密著之方式形成跨越焊墊電極120之外緣部(輪廓線)與保護膜10a之接縫部分的緣部保護膜10b。
如此，形成具備第26圖所示之n型電極108與p型電極111之半導體發光元件1。
本實施形態之半導體發光元件1時，n型電極108及p型電極111係具備：形成於積層半導體層20之上面106c或n接觸層104a之露出面104c上之歐姆接合層9、形成於歐姆接合層9上之接合層110、以及以覆蓋接合層110之方式所形成之焊墊電極120者，故n型電極108與p型電極111之雙方，利用接合層110與焊墊電極120，可得到與歐姆接合層9及焊墊電極120之夠高的接合力，因而為具備著具有優良接合性之n型電極108及p型電極111者。
此外，依據本實施形態之半導體發光元件1，因為於周邊部120d具有膜厚朝外側逐漸變薄之傾斜面119c之焊墊電極120，係以覆蓋接合層110之方式來形成，故接合層110之任何部分皆不會從焊墊電極120之下露出。所以，依據本實施形態之半導體發光元件1，可有效地防止外部之空氣或水分侵入半導體發光元件1之接合層110，得到優良之耐蝕性，且利用接合層110得到與積層半導體層20、透光性電極109、以及焊墊電極120之優良接合性。
此外，本實施形態之半導體發光元件1時，係以覆蓋形成p型電極111之歐姆接合層9之區域、及形成n型電極108之歐姆接合層9之區域以外之區域之方式來形成保護膜10a，而使接合層110之外緣部及焊墊電極120之外緣部，配置於保護膜10a上，進而得到更優良之耐蝕性及接合性。
此外，本實施形態之半導體發光元件1時，焊墊電極120係由金屬反射層117與焊接層119所構成者，接合層110之任何部分皆不會從金屬反射層117之下露出，而且，金屬反射層117之任何部分皆不會從焊接層119之下露出，接合層110獲得金屬反射層117及焊接層119之雙重覆蓋。此外，本實施形態之半導體發光元件1時，焊墊電極120之外緣部係配置於保護膜10a上。藉此，本實施形態之半導體發光元件1時，只要外部之空氣或水分未通過保護膜10a與焊接層119之接合面、及保護膜10a與金屬反射層117之接合面，則無法侵入半導體發光元件1之接合層110。所以，本實施形態時，可有效地防止外部之空氣或水分侵入半導體發光元件1之接合層110，而有效地防止導致接合層110劣化之接合性及耐蝕性的劣化。
此外，本實施形態之半導體發光元件1時，因為係形成覆蓋焊墊電極120之外緣部而使焊墊電極120上之一部分露出之緣部保護膜10b，故可得更優良之耐蝕性及接合性。而且，依據本實施形態之半導體發光元件1，於周邊部120d具有膜厚朝外側逐漸變薄之傾斜面119c之焊墊電極120，係以覆蓋接合層110之方式來形成，故可充份確保焊墊電極120之周邊部120d、及焊墊電極120之周邊部120下面(本實施形態時，保護膜10a))之接觸面積，而得到優良接合性，而且，可有效地防止外部之空氣及水分介由焊墊電極120之周邊部120d與其下面之間而侵入接合層110，得到更優良之耐蝕性。
此外，本實施形態之半導體發光元件1時，除了n型電極108未配設透光性電極109以外，其餘與n型電極108及p型電極111相同，故可同時形成n型電極108與p型電極111，而為容易製造之生產性優良者。
例如，本實施形態之半導體發光元件1，n型電極為形成於n接觸層104a之露出面104c上之由Ti/Au等之金屬所構成者時，不會同時形成n型電極與p型電極111。
相對於此，本實施形態之半導體發光元件1時，未於n型電極108配設透光性電極109以外，n型電極108與p型電極111之接合與覆蓋其之焊墊電極為相同時，很容易實現n型電極108與p型電極111之雙方之製造條件的最佳化。所以，本實施形態之半導體發光元件1時，藉由實現n型電極108及p型電極111之製造條件的最佳化，而為具備與歐姆接合層9及接合層110之密著性優良之n型電極108及p型電極111者。
此外，本實施形態之半導體發光元件1之製造方法時，製造n型電極108之工程與製造p型電極111之工程之雙方，因為具備實施用以提高歐姆接合層9與接合層110之密著性之250℃~700℃之熱處理的工程，故得到與歐姆接合層9之密著性優良之接合層110。
此外，本實施形態之半導體發光元件1之製造方法時，製造n型電極108之工程與製造p型電極111之工程之雙方，因為具備：於積層半導體層20之上面106c或n接觸層104a之露出面104c上形成歐姆接合層9的工程、於歐姆接合層9上形成接合層110的工程、以覆蓋接合層110之方式來形成焊墊電極120的工程、以及以250℃~700℃之溫度實施以提高與歐姆接合層9與接合層110之密著性為目的之熱處理的工程，製造n型電極108之工程與製造p型電極111之工程時，可以使用與歐姆接合層9、接合層110、焊墊電極120所使用之材料相同的材料，相較於n型電極108及p型電極111所使用之材料完全不同時，比較容易製造。
此外，本實施形態之半導體發光元件1之製造方法時，製造n型電極108之工程與製造p型電極111之工程，因為同時實施墊形成工程及熱處理工程，與分別實施該等工程時相比，製造更為容易也更有效率，而具有優良生產性。
此外，本實施形態之半導體發光元件1之製造方法時，為了更容易、更有效率地製造，而以同時形成：用以構成n型電極108之歐姆接合層9、接合層110、焊墊電極120；及用以構成p型電極111之歐姆接合層9、接合層110、焊墊電極120；為例來進行說明，然而，歐姆接合層9、接合層110、焊墊電極120亦可分別形成於n型電極108與p型電極111，亦可分別只形成用以構成n型電極108與p型電極111之歐姆接合層9、接合層110、焊墊電極120當中之一部分。
此外，本實施形態之半導體發光元件1之製造方法時，因為具備：於從保護膜10a之開口部10d露出之透光性電極109之上面109c利用蝕刻來形成穴部109a的工程、及於穴部109a之內壁109d上形成歐姆接合層9的工程，而以接觸利用形成穴部109a而從透光性電極109露出之穴部109a之內壁109d之方式來形成歐姆接合層9。藉由形成穴部109a而從透光性電極109露出之穴部109a之內壁109d，相較於透光性電極109之上面109c，因為與歐姆接合層9之密著性更為優良，故依據本實施形態之製造方法，與於透光性電極109之上面109c形成歐姆接合層9時相比，可以得到歐姆接合層9之密著性優良的p型電極111。
(實施形態13：半導體發光元件)
第34圖，係本發明之半導體發光元件的其他例圖，係半導體發光元件的剖面圖解。第34圖所示之本實施形態之半導體發光元件1a，與第26圖所示之半導體發光元件1不同之處，只有未形成保護膜10a及緣部保護膜10b，其餘與第26圖所示之半導體發光元件1相同。所以，與實施形態12相同之構件賦予相同符號並省略說明。
此外，本實施形態之半導體發光元件1a，除了未形成保護膜10a及緣部保護膜10b以外，其餘可以與第26圖所示之半導體發光元件1相同之方式來形成。
第34圖所示之本實施形態之半導體發光元件1a時，亦因為n型電極118及p型電極111a係具備：形成於積層半導體層20之上面106c或n接觸層104a之露出面104c上的歐姆接合層9、形成於歐姆接合層上之接合層110、以及以覆蓋接合層110之方式所形成之焊墊電極120，故n型電極118與p型電極111a之雙方，利用接合層110與焊墊電極120，可以得到與歐姆接合層9及焊墊電極120之夠高的接合力。
此外，第34圖所示之本實施形態之半導體發光元件1a之製造方法時，亦因為製造n型電極118之工程與製造p型電極111a之工程之雙方，具備實施以提高與歐姆接合層9及接合層110之密著性為目的之250℃～700℃之熱處理的工程，故得到與歐姆接合層9之密著性優良之接合層110，進而得到與歐姆接合層9及焊墊電極120之接合性優良之半導體發光元件1a。
此外，第34圖所示之本實施形態之半導體發光元件1a時，亦與第26圖所示之半導體發光元件1相同，除了未於n型電極118配設透光性電極109以外，n型電極118與p型電極111a為相同者，因為可以同時形成n型電極118與p型電極111a，而為製造容易且效率良好之具有優良生產性者。此外，第34圖所示之本實施形態之半導體發光元件1a時，亦可以在最佳條件下製造n型電極118與p型電極111a之雙方。
(實施形態14：半導體發光元件)
第35圖係本發明之半導體發光元件的其他例圖，係半導體發光元件的剖面圖解。第35圖所示之本實施形態之半導體發光元件1b，與第26圖所示之半導體發光元件1不同之處，係未形成保護膜10a，平面觀察時，除了焊墊電極120之中央部露出之區域以外，於透光性電極109之上面109c全面與n接觸層104a之露出面104c上之全面配設有上面保護膜10。其餘與第26圖所示之半導體發光元件1相同。所以，與實施形態12相同之構件賦予相同符號並省略說明。
上面保護膜10，可以為由與第26圖所示之半導體發光元件1之保護膜10a相同之材料所構成而為相同厚度者。
製造第35圖所示之半導體發光元件1b時，首先，與第26圖所示之半導體發光元件1相同，形成積層半導體層20後，如下面所述，製造n型電極128與p型電極111b。本實施形態時，參照第36圖，針對同時實施製造n型電極108之工程與製造p型電極111之工程的製造方法進行說明。
第36圖，係以說明用以製造n型電極128及p型電極111b之工程為目的的工程圖，係只部分放大製造p型電極111b之區域的放大剖面圖。此外，形成n型電極128的工程，除了未實施用以配設透光性電極109之工程以外，其餘與製造p型電極111b的工程相同，故第36圖中，省略了製造著n型電極128之區域的圖示。
首先，與第26圖所示之半導體發光元件1相同，藉由使積層半導體層20之n接觸層104a之一部分露出，與第26圖所示之半導體發光元件1相同，於積層半導體層20之p型半導體層106上，形成透光性電極109。
接著，與第26圖所示之半導體發光元件1相同，藉由蝕刻透光性電極109，如第36(a)圖所示，於透光性電極109，形成穴部109a。
此處所形成之透光性電極109，為非晶狀態之IZO膜時，應藉由實施與第26圖所示之半導體發光元件1相同之熱處理，使非晶狀態之IZO膜結晶化。
其次，將抗蝕劑21塗佈於透光性電極109之上面109c，同時，將抗蝕劑21塗佈於n接觸層104a之露出面104c上，並進行抗蝕劑21之乾燥，與第26圖所示之半導體發光元件1相同，藉由除去對應於形成焊墊電極120之部分的抗蝕劑21，如第36(b)圖所示，於透光性電極109之上面109c及n接觸層104a之露出面104c上，形成具備著具有剖面積朝底面逐漸擴大之內壁形狀之開口部23a的倒錐形遮罩23。此外，如第36(b)圖所示，形成於透光性電極109上之遮罩23之開口部23a，係形成於透光性電極109之穴部109a露出的位置。
「墊形成工程」
其次，如第36(c)圖所示，與第26圖所示之半導體發光元件1相同，於積層半導體層20之上面106c(穴部109a之底面109b)上、及n接觸層104a之露出面104c上，以與構成透光性電極109之材料相同之材料來形成歐姆接合層9。
其次，如第36(d)圖所示，與第26圖所示之半導體發光元件1相同，依序形成接合層110、金屬反射層117、以及焊接層119。其後，與第26圖所示之半導體發光元件1相同，剝離遮罩23。藉此，如第36(e)圖所示，形成由金屬反射層117及焊接層119所構成之焊墊電極120。本實施形態時，亦與第26圖所示之半導體發光元件1相同，於接合層110、金屬反射層117、及焊接層119之周邊部，分別形成著膜厚朝外側逐漸變薄之傾斜面110c、117c、119c。
「熱處理工程」
其次，與第26圖所示之半導體發光元件1相同，實施以提高與歐姆接合層9及接合層110之密著性為目的的熱處理。
其次，利用傳統之眾所皆知的方法，以平面觀察時，除了焊墊電極120之中央部露出之區域以外，於透光性電極109之上面109c全面、及n接觸層104a之露出面104c上之全面，形成上面保護膜10。如此，形成具備第35圖所示之n型電極128及p型電極111b的半導體發光元件1b。
第35圖所示之本實施形態之半導體發光元件1a時，n型電極128及p型電極111b，亦具備：形成於積層半導體層20之上面106c或n接觸層20之上面104a之露出面104c上的歐姆接合層9、形成於歐姆接合層9上之接合層110、以及以覆蓋接合層110之方式所形成之焊墊電極120，故n型電極128與p型電極111b之雙方，藉由接合層110與焊墊電極120，可以得到夠高之與歐姆接合層9及焊墊電極120的接合力。
此外，第35圖所示之本實施形態之半導體發光元件1b之製造方法時，製造n型電極128之工程與製造p型電極111b之工程之雙方，因為具備實施以提高與歐姆接合層9及接合層110之密著性為目的之250℃～700℃之熱處理的工程，故可得到與歐姆接合層9之密著性優良的接合層110，而得到與歐姆接合層9及焊墊電極120之接合性優良的半導體發光元件1b。
此外，本實施形態之半導體發光元件1b時，與第26圖所示之半導體發光元件1相同，除了未於n型電極128配設透光性電極109以外，其餘與n型電極128及p型電極111b相同，故可同時形成n型電極128與p型電極111b，而為製造容易且效率良好之生產性優良者。此外，第35圖所示之本實施形態之半導體發光元件1b時，亦可以最佳條件來製造n型電極128與p型電極111b之雙方。
(實施形態15：燈)
第37圖係本發明之燈之一例的剖面概略圖。如第37圖所示，本實施形態之燈3，係砲彈型，安裝著第26圖所示之本發明之半導體發光元件1的半導體發光元件。此外，燈3，例如，係由半導體發光元件1與螢光體組合而成，係利用相關業者眾所皆知之手段的相關業者眾所皆知之構成，此外，藉由半導體發光元件1與螢光體之組合，可以改變發光色，將此種技術應用於本實施形態之燈時，並無任何限制。
本實施形態之燈3，如第37圖所示，具備：以導線33接合至半導體發光元件1之p型電極111之焊墊電極120的構架31、以導線34接合至半導體發光元件1之n型電極108之焊墊電極120的另一方構架32、以及包圍半導體發光元件1之週邊而形成之由透明樹脂所構成的模型35。
此外，本實施形態之燈3，因為半導體發光元件係具備著具備具優良接合性及耐蝕性之n型電極108及p型電極111的本發明之半導體發光元件，故耐蝕性優良，而可以良好良率來進行製造。
本實施形態之燈3，可以使用於一般用途之砲彈型、行動電話之背光用途之側視型、使用於顯示器之俯視型等各種用途。
此外，利用本發明之半導體發光元件所製作之燈3，因為具有前述優良效果，故組合著利用此技術所製作之燈的背光、行動電話、顯示器、各種面板類、電腦、遊戲機、照明等之電子機器、及組合著其電子機器之汽車等之機械裝置類，可以提供製品使用上之高信賴度。尤其是，背光、行動電話、顯示器、遊戲機、照明等之電池驅動機器類時，可提供具備優良耐蝕性、高信賴度之發光元件的製品。
以下，係以實施例為基本來具體說明本發明。然而，本發明並未受限於該等實施例。
[實施例] (實施形態1至實施形態6之實施例) (實施例1) <半導體發光元件之製作>
由氮化鎵系化合物半導體所構成之半導體發光元件(以下，實施例1之半導體發光元件)係以下述方式製造。
首先，於由藍寶石所構成之基板上，介由由AlN所構成之緩衝層，形成厚度8μm之由無摻雜GaN所構成之基底層。其次，於形成厚度2μm之si摻雜n型GaN接觸層、及厚度250nm之n型In0.1 Ga0,9 N包覆層後，實施5次厚度16nm之Si摻雜GaN障壁層及厚度2.5nm之In0.2 Ga0.8 N井層的積層，最後，形成配設有障壁層之多層量子井構造的發光層。此外，依序形成厚度10nm之Mg摻雜p型Al0.07 Ga0.93 N包覆層、厚度150nm之Mg摻雜p型GaN接觸層。
此外，氮化鎵系化合物半導體層之積層，係利用MOCVD法，以該技術分野所熟知之通常條件來實施。
其次，於p型GaN接觸層上，形成厚度200nm之由ITO所構成之透光性電極後，形成由SiO2 所構成之保護膜。
此外，依據實施形態1所示之遮罩形成工程，形成倒錐形遮罩。抗蝕劑係使用AZ5200NJ(製品名稱：AZ ELECTRONIC MATERIALS股份有限公司製)。
具備該倒錐形遮罩之狀態下，蝕刻由SiO2 所構成之保護膜，使透光性電極之上面之一部分與n型接觸層露出後，以濺鍍法，形成20之由Cr所構成的接合層。此外，於接合層之上，形成200nm之由Rh所構成之金屬反射層、80nm之由Ti所構成之勢壘層、200nm之由Au所構成之焊接層的3層構造之焊墊電極。其後，以抗蝕劑剝離液，除去倒錐形遮罩。n側電極為與前述p側電極相同之電極積層構造。
<半導體發光元件之評估>
針對實施例1之半導體發光元件，測量正向電壓，以探針進行通電，電流施加值20mA時之正向電壓為3.0V。其後，安裝於TO-18罐包裝，以測試器計測發光輸出，施加電流20mA時之發光輸出為19.5mW。此外，其發光面之發光分佈確認只有正極下之全面會發光。
此外，本實施例所製作之焊墊電極之反射率，460nm之波長區域時為70%。此值，係於形成焊墊電極時，利用置入同一腔室之玻璃製虛擬基板，以分光光度計進行測量。
此外，針對100,000晶片實施焊接測試(焊接不良數)，出現墊剝離者，1晶片都沒有。
<高溫高濕度試驗>
以常法，實施晶片之高溫高濕度試驗。試驗方法，係將晶片置於高溫高濕器(Isuzu seisakusho Co.,Ltd.、μ-SERIES)內，於溫度85℃、相対濕度85RH%之環境下，分別進行100個之晶片數的發光試驗(對晶片之通電量為5mA、2000小時)，不良數為0個。
<耐蝕性試驗>
電流施加值20mA、正向電壓3.0V、發光輸出19.5mW之發光狀態下，將實施例1之半導體發光元件沉入水槽之水中。於該狀態保持10分鐘後，從水中取出，再度測量發光特性。發光特性與沉入水中前大致相同。
(實施例2～20)
以表1所示之材料及厚度形成p型電極，其餘與實施例1相同，製造實施例2～20之半導體發光元件。
實施與實施例1相同之評估，得到表2所示之評估結果。
(比較例1)
第12圖係比較例1之半導體發光元件之p型電極的放大剖面圖。如第12圖所示，該半導體發光元件之p型電極201，係由：由ITO所構成之透光性電極109、及由Cr所構成之接合層210、以及焊墊電極120；所構成。
透光性電極109之上面109c為由SiO2 所構成之保護膜10所覆蓋，於保護膜10之一部分形成開口而露出之透光性電極109之上面109c，形成著均一厚度之接合層210。接合層210之上，形成有由Al所構成之金屬反射層217，金屬反射層217之上，依序形成有由Ti所構成之勢壘層、由Au所構成之焊接層219。此外，接合層210、金屬反射層217、勢壘層(省略圖示)、以及焊接層219之各層側面，以分別大致垂直於透光性電極109之上面109c之方式來形成。
比較例1之半導體發光元件，係以下述方式來形成。
首先，與實施例1相同，利用MOCVD法，以該技術分野時所熟知之通常條件，實施氮化鎵系化合物半導體層之積層。
其次，於p型GaN接觸層上，形成厚度200nm之由ITO所構成之透光性電極109。
其次，如第13(a)圖所示，於透光性電極109之上面109c上，形成由SiO2 所構成之保護膜10後，將抗蝕劑塗佈於保護膜10上並進行乾燥，形成抗蝕劑部21。
其次，如第13(b)圖所示，利用通常之光刻法，對對應於形成焊墊電極之部分的抗蝕劑部21進行曝光使其成為可溶性之抗蝕劑後，以特定顯影液將其除去，而形成具有垂直於保護膜10之上面之端面的抗蝕劑部21。
其次，如第13(c)圖所示，將殘留之抗蝕劑部21當做遮罩，實施保護膜10之蝕刻，除去對應於形成焊墊電極之部分的保護膜10，使透光性電極109之上面109c與n型接觸層露出。
其次，利用濺鍍法，以覆蓋露出之透光性電極109之上面109c及抗蝕劑21之上面21a之方式，形成20之由Cr所構成之接合層210。此外，以覆蓋接合層210之方式，形成200nm之由Al所構成之金屬反射層217。此外，如第13(d)圖所示，以覆蓋金屬反射層217之方式，形成80nm之由Ti所構成之勢壘層(省略圖示)，以覆蓋前述勢壘層之方式，形成200nm之由Au所構成之焊接層219。
最後，藉由以抗蝕劑剝離液剝離抗蝕劑部21，如第13(e)圖所示，形成接合層210上積層著由金屬反射層217、勢壘層、及焊接層219所構成之3層構造的焊墊電極220之p型電極201。
藉由此工程，形成第12圖所示之構造之p型電極201。此外，n側電極係與前述p側電極相同之電極積層構造。
<半導體發光元件之評估>
針對比較例1之半導體發光元件，測量正向電壓，以探針進行通電，電流施加值20mA時之正向電壓為3.0V。其後，安裝於TO-18罐包裝，以測試器計測發光輸出，施加電流20mA時之發光輸出為20mW。此外，其發光面之發光分佈確認正極下之全面會發光。如此，發光特性與實施例1相同。
此外，比較例1之焊墊電極之反射率，460nm之波長區域時為90%。此值，係於形成焊墊電極時，利用置入同一腔室之玻璃製虛擬基板，以分光光度計進行測量。
此外，針對100,000晶片實施焊接測試(焊接不良數)，出現墊剝離者，為50晶片。
<高溫高濕度試驗>
與實施例1相同，實施晶片之高溫高濕度試驗。於溫度85℃、相対濕度85RH%之環境下，分別進行100個之晶片數之發光試驗(對晶片之通電量為5mA、2000小時)，不良數為65個。
<耐蝕性試驗>
與實施例1相同，實施耐蝕性試驗。電流施加值20mA、正向電壓3.0V、發光輸出20mW之發光狀態下，將比較例1之半導體發光元件沉入水槽之水中。於該狀態保持數秒即不再發光。
(比較例2及比較例3)
以表1所示之材料及厚度形成p型電極，其餘與比較例1相同，製造比較例2及比較例3之半導體發光元件。
實施與比較例1相同之評估，到表2所示之評估結果。
(實施形態7至實施形態11之實施例) (實施例21)
第14圖～第16圖所示之由氮化鎵系化合物半導體所構成之半導體發光元件係以下述方式製造。
「積層半導體層之形成」
首先，於由藍寶石所構成之基板101上，介由由AlN所構成之緩衝層102，形成厚度8μm之由無摻雜GaN所構成之基底層103。其次，形成厚度2μm之由Si摻雜n型GaN所構成之n接觸層104a、及厚度250nm之由n型In0.1 Ga0.9 N所構成之n包覆層104b。其後，實施5次厚度16nm之Si摻雜GaN障壁層及厚度2.5nm之In0.2 Ga0.8 N井層的積層，最後，形成配設有障壁層之多層量子井構造的發光層105。此外，依序形成厚度10nm之由Mg摻雜p型Al0.07 Ga0.93 N所構成之p包覆層106a、厚度150nm之由Mg摻雜p型GaN所構成之p接觸層106b。此外，積層半導體層20之形成，係利用MOCVD法，以該技術分野所熟知之通常條件來實施。
「電極之形成」
如此，形成積層半導體層20後，以光刻手法實施濺鍍，蝕刻特定區域之積層半導體層20之一部分而使n接觸層104a之一部分露出。其次，利用濺鍍法，於n接觸層104a之露出面104c，依序形成由Ti/Pt/Au所構成之n型電極108。
其後，如下面所述，形成p型電極111。首先，於p型GaN接觸層106b上，形成厚度250nm之由IZO所構成之形成透光性電極109，於透光性電極109上，形成厚度100nm之由SiO2 所構成之透明保護膜10a。
其次，影像倒轉型光阻劑，係使用AZ5200NJ(製品名稱：AZ ELECTRONIC MATERIALS股份有限公司製)，於形成著透明保護膜10a之透光性電極109之上面，形成具備著剖面積朝向底面逐漸擴大之內壁形狀之開口部23a的倒錐形遮罩23。
接著，從垂直於透光性電極109之上面109c之方向，利用RIE(反應性離子蝕刻)除去從遮罩23之開口部23a露出之透明保護膜10a，而形成開口部10d，透光性電極109之上面109c從開口部10d露出。
其次，對從遮罩23之開口部23a露出之透光性電極109進行乾蝕刻，而於透光性電極109之上面109c，形成深度10nm之接合凹部109a。
其次，利用濺鍍法，以覆蓋透光性電極109之接合凹部109a之方式，形成最大膜厚10之由Cr所構成之接合層110。其次，利用濺鍍法，以覆蓋接合層110之方式，形成周邊部具有膜厚朝外側逐漸變薄之傾斜面117c之最大膜厚100nm之由Pt所構成之金屬反射層117。接著，利用濺鍍法，形成周邊部為沿著遮罩23之開口部23a之內壁形狀之形狀且覆蓋於金屬反射層而於周邊部120d具有膜厚朝外側逐漸變薄之傾斜面119c之最大膜厚100nm之由Au所構成的焊接層119。藉此，形成由金屬反射層117及焊接層119所構成之焊墊電極120。
其後，浸漬於抗蝕劑剝離液，剝離遮罩23。其次，形成平面觀察時為焊墊電極120之中央部露出之大致環形狀之形狀，以跨越焊墊電極120之外緣部(輪廓線)與透明保護膜10a之接縫部分而覆蓋焊墊電極120之外緣部之寬度5μm、最大厚度100nm之由SiO2 所構成的緣部保護膜10b。如此，得到具備著第14圖～第16圖所示之p型電極111之實施例21的半導體發光元件1。
(比較例4)
除了未形成緣部保護膜10b、透光性電極109之上面109c未形成接合凹部109a、以及構成接合層210及焊墊電極220之金屬反射層217及焊接層219之側面以大致垂直於透光性電極109之上面109c之方式來形成以外，其餘與實施例21之半導體發光元件1相同，製造第25圖所示之半導體發光元件。
<半導體發光元件之評估>
針對實施例21及比較例4之半導體發光元件，測量正向電壓。結果，實施例21及比較例4，以探針進行通電，電流施加值20mA時之正向電壓皆為3.0V。
其後，將實施例21及比較例4之半導體發光元件安裝於T0-18罐包裝，以測試器計測發光輸出。結果，實施例21及比較例4，發光面之發光分佈皆確認正極下之全面會發光。
此外，測量實施例21及比較例4所製作之焊墊電極之反射率，460nm之波長區域為80%。反射率之測量，係針對與形成焊墊電極時形成於被置入腔室之玻璃製虛擬基板之焊墊電極相同之薄膜，以分光光度計進行測量。
此外，針對實施例21及比較例4之半導體發光元件(晶片)，實施焊接測試。結果，實施例21時，100,000晶片中，出現墊剝離(焊接不良)者，1晶片都沒有。相對於此，比較例4時，100,000晶片中，出現墊剝離(焊接不良)者，為3晶片。
<晶片之高溫高濕度試驗>
將實施例21及比較例4之半導體發光元件(晶片)置入高溫高濕器(Isuzu Seisakusho Co.,Ltd.、μ-SERIES)內，於溫度85℃、相対濕度85RH%之環境下，針對100個晶片實施發光試驗(對晶片之通電量為5mA、2000小時)。結果，實施例21之不良數為0個，比較例4之不良數為20個。
<耐蝕性試驗>
電流施加值20mA、正向電壓3.0V、發光輸出20mW之發光狀態下，將實施例21及比較例4之半導體發光元件沉入水槽之水中。
實施例21時，半導體發光元件沉入水槽之水中的狀態下保持10分鐘後，從水中取出，再度進行發光特性之測量。結果，實施例21時，沉入水中前與沉入水中後之發光特性，幾乎沒有改變。
相對於此，比較例4時，將半導體發光元件沉入水槽之水中之狀態下，只保持數秒即不再發光。
(實施例22～41)
除了以表3所示之材料及厚度來形成p型電極以外，其餘與實施例21相同，製造實施例22～410半導體發光元件。實施與實施例21相同之評估，得到表4所示之評估結果。
(比較例5～7)
除了以表3所示之材料及厚度來形成p型電極以外，其餘與比較例4相同，製造比較例5～7之半導體發光元件。
實施與比較例4相同之評估，得到表4所示之評估結果。
(實施形態12至實施形態14之實施例) (實施例42)
p型電極(歐姆接合層、接合層、焊墊電極(金屬反射層、勢壘層、焊接層)及n型電極為表5所示之構成之第26圖～第28圖所示之由氮化鎵系化合物半導體所構成之半導體發光元件，以下述方式來製造。
「積層半導體層之形成」
首先，於由藍寶石所構成之基板101上，介由由AlN所構成之緩衝層102，形成厚度8μm之由無摻雜GaN所構成之基底層103。其次，形成厚度2μm之由Si摻雜n型GaN所構成之接觸層104a、及厚度250nm之由n型In0.1 Ga0.9 N所構成之包覆層104b。其後，實施5次厚度16nm之Si摻雜GaN障壁層及厚度2.5nm之In0.2 Ga0.8 N井層的積層，最後，形成配設有障壁層之多層量子井構造的發光層105。此外，依序形成厚度10nm之由Mg摻雜p型Al0.07 Ga0.93 N所構成之p包覆層106a、及厚度150nm之由Mg摻雜p型GaN所構成之p接觸層106b。此外，積層半導體層20之形成，係利用MOCVD法，以該技術分野所熟知之通常條件來實施。
「電極之形成」
如此，形成積層半導體層20後，以光刻手法實施濺鍍，蝕刻特定區域之積層半導體層20之一部分而使n接觸層104a之一部分露出。
其次，於p型GaN接觸層106b上，形成厚度250nm之由IZO所構成之透光性電極109，於透光性電極109上及n接觸層104a之露出面104c上，形成厚度100nm之由SiO2 所構成之保護膜10a。
接著，從垂直於透光性電極109之上面109c之方向，利用RIE(反應性離子蝕刻)除去保護膜10a而形成開口部10d，透光性電極109之上面109c及n接觸層104a之露出面104c從開口部10d露出。
其次，以乾蝕刻透光性電極109，來形成穴部109a。其後，於氮環境中，以650℃之溫度實施熱處理，使構成透光性電極109之非晶狀態之IZO膜結晶化。
其次，影像倒轉型光阻劑係使用AZ5200NJ(製品名稱：AZ ELECTRONIC MATERIALS股份有限公司製)，於形成著保護膜10a之透光性電極109之上面及n接觸層104a之露出面104c上，形成具備著剖面積朝向底面逐漸擴大之內壁形狀之開口部23a的倒錐形遮罩23。此時，形成於透光性電極109上之遮罩23之開口部23，係形成於透光性電極109之穴部109a從開口部23露出之位置。
「墊形成工程」
其次，利用濺鍍法，以連續覆蓋透光性電極109之穴部109a之底面109b上或n接觸層104a之露出面104c上、及透光性電極109之穴部109a之內壁109d與保護膜10a之開口部10d之端部10c之方式，形成膜厚100nm之由IZO所構成之歐姆接合層9。其次，以連續覆蓋歐姆接合層9上與保護膜10a之開口部10d之端部10c之方式，形成最大膜厚10nm之由Cr所構成之接合層110。其次，利用濺鍍法，以覆蓋接合層110且周邊部具有膜厚朝外側逐漸變薄之傾斜面117c之方式，形成最大膜厚100nm之由Pt所構成之金屬反射層117。接著，利用濺鍍法，形成周邊部為沿著遮罩23之開口部23a之內壁形狀之形狀且覆蓋於金屬反射層117而於周邊部120d具有膜厚朝外側逐漸變薄之傾斜面119c之最大膜厚上100nm之由Au所構成之焊接層119。藉此，形成由金屬反射層117與焊接層119所構成之焊墊電極120。
其後，浸漬於抗蝕劑剝離液，剝離遮罩23。
「熱處理工程」
接著，以提高與歐姆接合層9及接合層110之密著性為目的，於氮環境中，以360℃之溫度實施熱處理。
此外，未插入此熱處理工程，亦可提高與歐姆接合層9及接合層110之密著性。
其次，於平面觀察時焊墊電極120之中央部露出之區域以外之全域，形成最大厚度250nm之由SiO2 所構成之緣部保護膜10b。
如此，得到具備著第26圖～第28圖所示之p型電極111之實施例42之本導體發光元件1。
(實施例43～59)
除了p型電極(歐姆接合層、接合層、焊墊電極(金屬反射層、勢壘層、焊接層))及n型電極為表5所示之構成者以外，其餘與實施例42之半導體發光元件1相同，製造實施例43～59之半導體發光元件。
(比較例8)
除了：於形成透光性電極109前，利用濺鍍法，於n接觸層104a之露出面104c形成由Ti/Au所構成之n型電極108；p型電極111，(1)不具有開口部(透光性電極之上面為平坦)、(2)沒有歐姆接合層、(3)接合層110、焊墊電極120之側面以大致垂直於透光性電極109之上面109c之方式來形成，熱處理溫度為275℃、(4)未形成絶緣保護膜10b；以外，與實施例42之半導體發光元件1相同，製造比較例8之半導體發光元件。
<半導體發光元件之評估>
針對實施例42～59及比較例8之半導體發光元件，以探針進行通電，測量電流施加值20mA時之正向電壓。結果如表6所示。
如表6所示，實施例42～59之正向電壓為3.0V或3.1V，比較例8之正向電壓為3.0V。
其後，將實施例42～59及比較例8之半導體發光元件安裝於TO-18罐包裝，以測試器實施發光輸出之計測，結果如表6所示。
如表6所示，實施例42～59發光輸出在於19.5～23mW之範圍，比較例8之發光輸出，發光輸出為21mW。
此外，測量實施例42～59及比較例8所製作之焊墊電極之反射率，針對與形成焊墊電極時形成於被置入腔室之玻璃製虛擬基板之焊墊電極相同之薄膜，以分光光度計測量460nm之波長區域。結果，如表6所示。
此外，針對實施例42～59及比較例8之半導體發光元件(晶片)，實施焊接測試。結果如表2所示。
如表6所示，實施例42、44、47、51～59時，100,000晶片中，墊剝離(焊接不良數)為0。此外，其他實施例之焊接不良數也在5以下，非常稀少。相對於此，比較例8時，100,000晶片中，焊接不良數為30。
(晶片之高溫高濕度試驗)
將實施例42～59及比較例8之半導體發光元件(晶片)置入高溫高濕器(Isuzu Seisakusho Co.,Ltd.、μ-SERIES)內，於溫度85℃、相対濕度85RH%之環境下，針對100個晶片進行發光試驗(對晶片之通電量為5MA、2000小時)。結果如表6所示。
如表6所示，實施例48、49、53～59時，100個中，不良數為0。此外，其他實施例時，不良數也在5以下，非常稀少。相對於此，比較例8時，100個晶片中，不良數為20。
(耐蝕性試驗)
在電流施加值20mA、正向電壓3.0V、發光輸出20mW之發光狀態下，將實施例42～59及比較例8之半導體發光元件沉入水槽之水中，在半導體發光元件沉入水槽之水中的狀態下保持10分鐘後，從水中取出，再度進行發光特性之測量。結果如表6所示。
如表6所示，實施例48、49、53～59，100個晶片中，不良數為0。此外，其他實施例時，不良數也在10以下，非常稀少。相對於此，比較例8時，100個晶片中之不良數為40。
(實施例60)
以與日本特開2007-194401號公報所記載相同之方法，製作配載著實施例1～59所製造之半導體發光元件的燈(封裝)。此外，製作組合著該燈之背光來做為電子機器及機械裝置之一例。
本發明係關於半導體發光元件、其電極以及製造方法、及燈，尤其是，可利用於具備著接合性及耐蝕性獲得提高之電極之半導體發光元件、其電極以及製造方法、及燈的製造‧利用產業。
1、2、1a、1b．．．半導體發光元件
3．．．燈
9．．．歐姆接合層
10、10a．．．保護膜(透明保護膜)
10b．．．緣部保護膜
10c．．．端部
10d．．．開口部
11．．．保護膜
20．．．積層半導體層
21．．．不溶性抗蝕劑部(抗蝕劑部)
22．．．可溶性抗蝕劑部(可溶部)
23．．．由架橋高分子所構成之硬化部(遮罩)
23a．．．開口部
25．．．遮罩
31、32．．．構架
33、34．．．焊線(導線)
35．．．模型
101．．．基板
102．．．緩衝層
103．．．基底層
104．．．n型半導體層
104a．．．n接觸層
104b．．．n包覆層
104c．．．露出面(半導體層露出面)
105．．．發光層
105a．．．障壁層
105b．．．井層
106p．．．型半導體層
106a．．．p包覆層
106b．．．p接觸層
106c．．．上面
108、118、128．．．n型電極(另一方電極)
108．．．傾斜面
108d．．．周邊部
109．．．透光性電極
109a．．．接合凹部(穴部)
109b．．．底面
109c．．．上面
109d．．．內壁
110．．．接合層
110c．．．傾斜面
110d．．．周邊部
111、111a、111b、112．．．p型電極(一方電極)
117．．．金屬反射層
117c．．．傾斜面
119．．．焊接層
119c．．．傾斜面
120．．．焊墊電極
120d．．．周邊部
130．．．接合層
130c．．．傾斜面
130d．．．周邊部
201．．．p型電極
217．．．金屬反射層
219．．．焊接層
220．．．焊墊電極
第1圖係本發明之半導體發光元件之一例的剖面圖解。
第2圖係本發明之半導體發光元件之一例的平面圖解。
第3圖係本發明之半導體發光元件之積層半導體層之一例的剖面圖解。
第4圖係本發明之半導體發光元件之p型電極之放大剖面圖的一例。
第5圖係本發明之半導體發光元件之p型電極之工程剖面圖的一例。
第6圖係本發明之半導體發光元件之p型電極之遮罩形成工程剖面圖的一例。
第7圖係本發明之半導體發光元件之剖面圖解的一例。
第8圖係本發明之半導體發光元件之p型電極之放大剖面圖的一例。
第9圖係本發明之燈之剖面圖解的一例。
第10圖係本發明之半導體發光元件之p型電極之放大剖面圖的一例。
第11圖係本發明之半導體發光元件之p型電極之放大剖面圖的一例。
第12圖係比較例之半導體發光元件的剖面圖解。
第13圖係比較例之半導體發光元件之p型電極的工程剖面圖。
第14圖係本發明之半導體發光元件的一例圖，係半導體發光元件的剖面圖解。
第15圖係第14圖所示之半導體發光元件的平面圖解。
第16圖係用以構成第14圖所示之半導體發光元件之積層半導體層的放大剖面圖解。
第17圖係用以構成第14圖所示之半導體發光元件之p型電極的放大剖面圖解。
第18圖係以說明製造p型電極之工程為目的之工程圖的一例，係只放大部分p型電極製造區域的放大剖面圖。
第19圖係以說明第18(b)圖所示之遮罩之製造工程為目的之工程圖的一例，係只圖示形成1個p型電極之區域的放大剖面圖。
第20圖係本發明之半導體發光元件的其他例圖，係半導體發光元件的剖面圖解。
第21圖係本發明之半導體發光元件的其他例圖，係用以構成半導體發光元件之p型電極的放大剖面圖解。
第22圖係本發明之半導體發光元件的其他例圖，係半導體發光元件的剖面圖解。
第23圖係以說明製造p型電極之工程為目的之工程圖，係只放大部分p型電極製造區域的放大剖面圖。
第24圖係本發明之燈之一例的剖面概略圖。
第25圖係以說明本發明之半導體發光元件之效果為目的之圖，係p型電極的放大剖面圖解。
第26圖係本發明之半導體發光元件的一例圖，係半導體發光元件的剖面圖解。
第27圖係第26圖所示之半導體發光元件的平面圖解。
第28圖係用以構成第26圖所示之半導體發光元件之積層半導體層的放大剖面圖解。
第29圖係以說明用以構成第26圖所示之半導體發光元件之電極為目的之圖，第29(a)圖係p型電極的放大剖面圖解，第29(b)圖係n型電極的放大剖面圖解。
第30圖係以說明製造p型電極之工程為目的之工程圖，係只放大圖示部分p型電極111製造區域的放大剖面圖。
第31圖係以說明製造n型電極及p型電極時所形成之遮罩之製造工程為目的之工程圖，係只圖示形成1個p型電極之區域的放大剖面圖。
第32圖係以說明製造n型電極之工程為目的之工程圖，係只放大圖示部分n型電極製造區域的放大剖面圖。
第33圖係以說明製造n型電極108及p型電極111之工程為目的之概略圖。
第34圖係本發明之半導體發光元件的其他例圖，係半導體發光元件的剖面圖解。
第35圖係本發明之半導體發光元件的其他例圖，係半導體發光元件的剖面圖解。
第36圖係以說明製造n型電極128及p型電極111b之工程為目的之工程圖，係只放大圖示部分p型電極111b之製造區域的放大剖面圖。
第37圖係本發明之燈之一例的剖面概略圖。
10．．．保護膜(透明保護膜)
10c．．．端部
10d．．．開口部
109．．．透光性電極
109c．．．上面
110．．．接合層
110c．．．傾斜面
110d．．．周邊部
111．．．p型電極(一方電極)
117．．．金屬反射層
117c．．．傾斜面
119．．．焊接層
119c．．．傾斜面
120．．．焊墊電極
120d．．．周邊部

Claims (33)

  1. 一種半導體發光元件，具備基板、含有形成於前述基板上之發光層的積層半導體層、形成於前述積層半導體層之上面的一方電極、以及切除部分前述積層半導體層而形成於半導體層露出面上之另一方電極的半導體發光元件，其特徵為：前述一方電極或前述另一方電極之至少其中一方，由接合層及以覆蓋前述接合層之方式所形成之焊墊電極所形成，前述焊墊電極之最大厚度大於前述接合層之最大厚度，而且，由1或2以上之層所形成，分別於前述接合層及前述焊墊電極之周邊部，形成膜厚朝周邊側逐漸變薄之傾斜面。
  2. 如申請專利範圍第1項所記載之半導體發光元件，其中前述一方電極與前述積層半導體層上面之間或前述另一方電極與前述半導體層露出面之間形成有透光性電極。
  3. 如申請專利範圍第2項所記載之半導體發光元件，其中前述透光電極之上面更具有接合凹部，前述接合層以覆蓋前述接合凹部之方式形成。
  4. 如申請專利範圍第1項所記載之半導體發光元件，其中更具有形成於前述積層半導體層之上面或前述半導體層露出面上之歐姆接合層，前述接合層形成於前述歐姆接 合層上。
  5. 如申請專利範圍第1至4之任一項所記載之半導體發光元件，其中前述接合層係由從由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni所構成之群組所選取之至少一種元素所構成者。
  6. 如申請專利範圍第5項所記載之半導體發光元件，其中係前述接合層之最大厚度為10Å以上、1000Å以下之範圍的薄膜。
  7. 如申請專利範圍第6項所記載之半導體發光元件，其中前述接合層之最大厚度為10Å以上、400Å以下之範圍的薄膜。
  8. 如申請專利範圍第1至4之任一項所記載之半導體發光元件，其中焊墊電極係由Au、Al或含有該等金屬之任一之合金所構成之焊接層所構成。
  9. 如申請專利範圍第8項所記載之半導體發光元件，其中前述焊墊電極層之最大厚度為50nm以上、2000nm以下之範圍的薄膜。
  10. 如申請專利範圍第1至4之任一項所記載之半導體發光元件，其中 焊墊電極係由以覆蓋前述接合層之方式所形成之金屬反射層與以覆蓋前述金屬反射層之方式所形成之焊接層所形成，前述金屬反射層係由Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti中之任一或含有該等金屬之任一之合金所構成者。
  11. 如申請專利範圍第10項所記載之半導體發光元件，其中前述金屬反射層之最大厚度為20nm以上、3000nm以下之範圍的薄膜。
  12. 如申請專利範圍第2或3項所記載之半導體發光元件，其中前述透光性電極係由從由含有In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni之任一種之導電性氧化物、硫化鋅或硫化鉻之任一種所構成之群組所選出之透光性導電性材料所構成。
  13. 如申請專利範圍第4項所記載之半導體發光元件，其中前述歐姆接合層係由從由含有In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni之任一種之導電性氧化物、硫化鋅或硫化鉻之任一種所構成之群組所選出之透光性導電性材料所構成。
  14. 如申請專利範圍第5項所記載之半導體發光元件，其中形成有覆蓋前述焊墊電極之外緣部而使前述焊墊電極 上之一部分露出之緣部保護膜。
  15. 如申請專利範圍第5項所記載之半導體發光元件，其中以覆蓋前述透光性電極上面之未形成前述接合凹部之區域的方式形成有透明保護膜，前述接合層之外緣部及前述焊墊電極之外緣部配置於前述透明保護膜上。
  16. 如申請專利範圍第1至4之任一項所記載之半導體發光元件，其中前述積層半導體層係從前述基板側依序積層著n型半導體層、發光層、p型半導體層，前述發光層係多層量子井構造。
  17. 如申請專利範圍第1至4之任一項所記載之半導體發光元件，其中前述積層半導體層之構成係以氮化鎵系半導體為主體。
  18. 一種燈，其特徵為具備：如申請專利範圍第1至17之任一項所記載之半導體發光元件、配置有前述半導體發光元件且絲焊至前述半導體發光元件之一方電極的第1構架、絲焊至前述半導體發光元件之另一方電極的第2構架、以及圍繞前述半導體發光元件而形成之模型。
  19. 一種半導體發光元件用之電極，具備基板、含有形成於前述基板上之發光層的積層半導體層、形成於前述 積層半導體層之上面的一方電極、以及切除部分前述積層半導體層而形成於半導體層露出面上之另一方電極的半導體發光元件用之電極，其特徵為：前述一方電極或前述另一方電極之至少其中一方，由接合層及以覆蓋前述接合層之方式所形成之焊墊電極所形成，前述焊墊電極之最大厚度大於前述接合層之最大厚度，而且，由1或2以上之層所形成，分別於前述接合層及前述焊墊電極之周邊部，形成膜厚朝周邊側逐漸變薄之傾斜面。
  20. 如申請專利範圍第19項所記載之半導體發光元件用之電極，其中前述接合層係由從由Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni所構成之群組所選取之至少一種元素所構成者，最大厚度為10Å以上、1000Å以下之範圍的薄膜。
  21. 如申請專利範圍第19或20項所記載之半導體發光元件用之電極，其中前述焊墊電極係由Au、Al或含有該等金屬之任一之合金所構成之焊接層所構成，前述焊接層之最大厚度為50nm以上、2000nm以下之範圍的薄膜。
  22. 如申請專利範圍第19或20項所記載之半導體發光元件用之電極，其中前述焊墊電極係由以覆蓋前述接合層之方式所形成之金屬反射層及以覆蓋前述金屬反射層之方式所形成之焊接 層所形成，前述金屬反射層係由Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti中之任一或含有該等金屬之任一之合金所構成者，最大厚度為20nm以上、3000nm以下之範圍的薄膜。
  23. 如申請專利範圍第19或20項所記載之半導體發光元件用之電極，其中前述一方電極與前述積層半導體層上面之間或前述另一方電極與前述半導體層露出面之間形成有透光性電極，前述透光性電極係由從由In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni之任一種之導電性氧化物、硫化鋅或硫化鉻之任一種所構成之群組所選出之透光性導電性材料所構成。
  24. 一種半導體發光元件之製造方法，係具有：於基板上，形成含有發光層之積層半導體層的工程；切除部分前述積層半導體層而形成半導體層露出面的工程；以及於前述積層半導體層之上面及前述半導體層露出面形成一方電極及另一方電極之電極形成工程的半導體發光元件之製造方法，其特徵為：前述電極形成工程，於前述積層半導體層之上面或前述半導體層露出面之至少其中一方之面上形成倒錐形遮罩之遮罩形成工程之後，於前述積層半導體層之上面或前述半導體層露出面上，於外周部、朝向外周側、形成有膜厚漸次變薄之傾斜面之接合層，其後，使覆蓋前述接合層， 相較前述接合層之最大厚度，最大厚度為厚且於外周部、朝向外周側、形成有膜厚漸次變薄之傾斜面之焊墊電極，而形成一方電極或另一方電極的工程。
  25. 如申請專利範圍第24項所記載之半導體發光元件之製造方法，其中前述電極形成工程之前，具有於前述積層半導體層之上面或前述半導體層露出面形成透光性電極的工程。
  26. 如申請專利範圍第24或25項所記載之半導體發光元件之製造方法，其中前述電極形成工程，於形成前述倒錐形遮罩及前述接合層後，以覆蓋前述接合層之方式形成最大厚度大於前述接合層之最大厚度的金屬反射層，其後，以覆蓋前述金屬反射層之方式形成最大厚度大於前述金屬反射層之最大厚度的焊接層而形成一方電極或另一方電極的工程。
  27. 如申請專利範圍第24或25項所記載之半導體發光元件之製造方法，其中前述電極形成工程之前述接合層、前述金屬反射層及前述焊接層之形成，係利用濺鍍法來實施。
  28. 如申請專利範圍第24或25項所記載之半導體發光元件之製造方法，其中前述遮罩形成工程之前，具備於前述透光性電極之上面及前述積層半導體層之上面或前述半導體層露出面上形成保護膜的工程。
  29. 一種半導體發光元件之製造方法，係具備： 基板、含有形成於前述基板上之發光層的積層半導體層、形成於前述積層半導體層之上面的一方電極、以及切除部分前述積層半導體層而形成於半導體層露出面上之另一方電極的半導體發光元件之製造方法，其特徵為具備：用以製造前述一方電極或前述另一方電極之至少其中一方之工程為形成透光性電極的工程；於前述透光性電極之上面，形成具備剖面積朝向底面逐漸擴大之具有內壁形狀之開口部之遮罩的工程；以蝕刻從前述開口部露出之前述透光性電極之上面來形成接合凹部的工程；以覆蓋前述接合凹部之方式來形成接合層的工程；藉由沿著前述開口部之內壁形狀來形成周邊部之形狀，而形成覆蓋前述接合層，於周邊部具有膜厚朝外側逐漸變薄之傾斜面之焊墊電極的工程；以及除去前述遮罩的工程。
  30. 如申請專利範圍第24項之半導體發光元件之製造方法，係具備：於基板上形成含有發光層之積層半導體層的工程、於前述積層半導體層之上面形成一方電極的工程、切除部分前述積層半導體層而形成半導體層露出面，於前述半導體層露出面上形成另一方電極的工程；之半導體發光元件之製造方法，其特徵為含有： 製造前述一方電極之工程與製造前述另一方電極之工程的雙方，於前述積層半導體層之上面或前述半導體層露出面上形成歐姆接合層，於前述歐姆接合層上形成接合層，而以覆蓋前述接合層之方式來形成焊墊電極的墊形成工程；及以80℃~700℃之溫度實施以提高前述歐姆接合層及前述接合層之密著性為目的之熱處理的熱處理工程。
  31. 如申請專利範圍第30項所記載之半導體發光元件之製造方法，其中同時實施製造前述一方電極之工程與製造前述另一方電極之工程的前述墊形成工程及前述熱處理工程。
  32. 一種電子機器，其特徵為：組合著申請專利範圍第18項所記載之燈。
  33. 一種機械裝置，其特徵為組合著：申請專利範圍第32項所記載之電子機器。
TW098120108A 2008-06-16 2009-06-16 半導體發光元件、其電極以及製造方法、及燈 TWI412159B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008157248 2008-06-16
JP2008199802A JP5178383B2 (ja) 2008-08-01 2008-08-01 半導体発光素子及び半導体発光素子の製造方法、ランプ
JP2008228133A JP2010062425A (ja) 2008-09-05 2008-09-05 半導体発光素子及び半導体発光素子の製造方法、ランプ
JP2009133177A JP5515431B2 (ja) 2008-06-16 2009-06-02 半導体発光素子、その電極並びに製造方法及びランプ

Publications (2)

Publication Number Publication Date
TW201017930A TW201017930A (en) 2010-05-01
TWI412159B true TWI412159B (zh) 2013-10-11

Family

ID=43878607

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098120108A TWI412159B (zh) 2008-06-16 2009-06-16 半導體發光元件、其電極以及製造方法、及燈

Country Status (3)

Country Link
US (1) US8569735B2 (zh)
CN (1) CN102124574B (zh)
TW (1) TWI412159B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8716723B2 (en) 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
US9293656B2 (en) 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
WO2010113237A1 (ja) 2009-04-03 2010-10-07 パナソニック株式会社 窒化物系半導体素子およびその製造方法
US9318874B2 (en) 2009-06-03 2016-04-19 Nichia Corporation Semiconductor device and method of manufacturing semiconductor device
JP5776021B2 (ja) 2010-04-02 2015-09-09 パナソニックＩｐマネジメント株式会社 窒化物系半導体素子及び光源
TW201210074A (en) 2010-08-20 2012-03-01 Chi Mei Lighting Tech Corp Light-emitting diode structure and method for manufacturing the same
KR101259482B1 (ko) * 2010-09-24 2013-05-06 서울옵토디바이스주식회사 고효율 발광다이오드
JP5780242B2 (ja) * 2010-12-08 2015-09-16 日亜化学工業株式会社 窒化物系半導体発光素子
KR101179606B1 (ko) * 2011-03-03 2012-09-05 주식회사 세미콘라이트 반도체 발광소자
WO2012159615A2 (de) * 2011-05-25 2012-11-29 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip
JP5949294B2 (ja) * 2011-08-31 2016-07-06 日亜化学工業株式会社 半導体発光素子
JP6011108B2 (ja) * 2011-09-27 2016-10-19 日亜化学工業株式会社 半導体素子
US20140225062A1 (en) * 2011-10-05 2014-08-14 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor light emitting element
JP5639626B2 (ja) 2012-01-13 2014-12-10 シャープ株式会社 半導体発光素子及び電極成膜方法
JP5857786B2 (ja) * 2012-02-21 2016-02-10 日亜化学工業株式会社 半導体発光素子の製造方法
TWI572054B (zh) 2012-03-16 2017-02-21 晶元光電股份有限公司 高亮度發光二極體結構與其製造方法
KR101913387B1 (ko) * 2012-03-23 2018-10-30 삼성전자주식회사 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법
JP5768759B2 (ja) * 2012-04-27 2015-08-26 豊田合成株式会社 半導体発光素子
JP5888132B2 (ja) * 2012-06-08 2016-03-16 豊田合成株式会社 発光装置の製造方法
JP5915504B2 (ja) * 2012-11-06 2016-05-11 日亜化学工業株式会社 半導体発光素子
KR102070088B1 (ko) * 2013-06-17 2020-01-29 삼성전자주식회사 반도체 발광소자
JP2016528728A (ja) * 2013-07-18 2016-09-15 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 高反射フリップチップｌｅｄダイ
JP6136701B2 (ja) * 2013-07-24 2017-05-31 日亜化学工業株式会社 発光装置
JP6154470B2 (ja) * 2013-08-28 2017-06-28 シャープ株式会社 エレクトロルミネッセンス装置、及びその製造方法
DE102014107555A1 (de) * 2014-05-28 2015-12-03 Osram Opto Semiconductors Gmbh Elektrische Kontaktstruktur für ein Halbleiterbauelement und Halbleiterbauelement
DE102014112750A1 (de) * 2014-09-04 2016-03-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
CN107210344B (zh) * 2014-11-18 2020-05-15 首尔半导体株式会社 发光装置及包括该发光装置的车辆用照明灯
TWI548123B (zh) 2014-12-03 2016-09-01 隆達電子股份有限公司 發光二極體結構
JP6217711B2 (ja) * 2015-08-21 2017-10-25 日亜化学工業株式会社 発光装置の製造方法
JP6607771B2 (ja) 2015-12-03 2019-11-20 ローム株式会社 半導体装置
TWI688121B (zh) * 2018-08-24 2020-03-11 隆達電子股份有限公司 發光二極體結構
US20220123177A1 (en) * 2019-01-22 2022-04-21 Dowa Electronics Materials Co., Ltd. Method of producing reflective electrode for deep ultraviolet light-emitting element, method of producing deep ultraviolet light-emitting element, and deep ultraviolet light-emitting element
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
JP6837593B1 (ja) * 2020-08-07 2021-03-03 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030222270A1 (en) * 2002-05-31 2003-12-04 Toshiya Uemura Group III nitride compound semiconductor light-emitting element
TWI243488B (en) * 2003-02-26 2005-11-11 Osram Opto Semiconductors Gmbh Electrical contact-area for optoelectronic semiconductor-chip and its production method
TW200618353A (en) * 2004-09-14 2006-06-01 Showa Denko Kk N-type group Ⅲ nitride semiconductor stacked layer structure
TWI275190B (en) * 2004-07-29 2007-03-01 Showa Denko Kk Positive electrode for semiconductor light-emitting device
JP2008041866A (ja) * 2006-08-04 2008-02-21 Nichia Chem Ind Ltd 窒化物半導体素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04111422A (ja) 1990-08-31 1992-04-13 Fujitsu Ltd 半導体装置の製造方法
JP2803742B2 (ja) 1993-04-28 1998-09-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子及びその電極形成方法
EP1450415A3 (en) 1993-04-28 2005-05-04 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device
JP3710573B2 (ja) 1996-09-30 2005-10-26 シャープ株式会社 窒化ガリウム系化合物半導体発光素子の電極構造
JP3625377B2 (ja) 1998-05-25 2005-03-02 ローム株式会社 半導体発光素子
JP3449535B2 (ja) * 1999-04-22 2003-09-22 ソニー株式会社 半導体素子の製造方法
JP4889193B2 (ja) 2003-07-23 2012-03-07 日亜化学工業株式会社 窒化物半導体発光素子
JP4438422B2 (ja) 2004-01-20 2010-03-24 日亜化学工業株式会社 半導体発光素子
JP2006066903A (ja) 2004-07-29 2006-03-09 Showa Denko Kk 半導体発光素子用正極
JP4254681B2 (ja) 2004-09-30 2009-04-15 豊田合成株式会社 電極形成方法
JP5138873B2 (ja) 2005-05-19 2013-02-06 日亜化学工業株式会社 窒化物半導体素子
EP1897151A4 (en) * 2005-06-22 2010-03-10 Seoul Opto Device Co Ltd ILLUMINATING ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
JP2007194401A (ja) 2006-01-19 2007-08-02 Showa Denko Kk 化合物半導体発光素子を用いたｌｅｄパッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030222270A1 (en) * 2002-05-31 2003-12-04 Toshiya Uemura Group III nitride compound semiconductor light-emitting element
TWI243488B (en) * 2003-02-26 2005-11-11 Osram Opto Semiconductors Gmbh Electrical contact-area for optoelectronic semiconductor-chip and its production method
TWI275190B (en) * 2004-07-29 2007-03-01 Showa Denko Kk Positive electrode for semiconductor light-emitting device
TW200618353A (en) * 2004-09-14 2006-06-01 Showa Denko Kk N-type group Ⅲ nitride semiconductor stacked layer structure
JP2008041866A (ja) * 2006-08-04 2008-02-21 Nichia Chem Ind Ltd 窒化物半導体素子

Also Published As

Publication number Publication date
CN102124574A (zh) 2011-07-13
US8569735B2 (en) 2013-10-29
CN102124574B (zh) 2013-07-17
TW201017930A (en) 2010-05-01
US20110089401A1 (en) 2011-04-21

Similar Documents

Publication Publication Date Title
TWI412159B (zh) 半導體發光元件、其電極以及製造方法、及燈
TWI453955B (zh) 半導體發光元件及半導體發光元件之製造方法、燈
TWI429107B (zh) 半導體發光元件、其製造方法、燈、照明裝置、電子機器及機械裝置
JP5522032B2 (ja) 半導体発光素子及びその製造方法
JP5857786B2 (ja) 半導体発光素子の製造方法
KR100895452B1 (ko) 반도체 발광소자용 양전극
JP5526712B2 (ja) 半導体発光素子
TWI528588B (zh) 半導體發光元件及半導體發光裝置
KR101449030B1 (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
TWI359509B (en) Semiconductor light emitting element, process for
JP5276959B2 (ja) 発光ダイオード及びその製造方法、並びにランプ
JP2008288548A (ja) 半導体発光素子
TWI580074B (zh) Semiconductor light emitting element
JP2010267797A (ja) 半導体発光素子、ランプ、照明装置、電子機器及び電極
JP5178383B2 (ja) 半導体発光素子及び半導体発光素子の製造方法、ランプ
JP2011034989A (ja) 半導体発光素子、その製造方法、ランプ、電子機器及び機械装置
JP2010062425A (ja) 半導体発光素子及び半導体発光素子の製造方法、ランプ
JP5515431B2 (ja) 半導体発光素子、その電極並びに製造方法及びランプ
JP5323468B2 (ja) 半導体発光素子の製造方法、電極構造の製造方法、半導体発光素子、電極構造
JP2007115941A (ja) 窒化ガリウム系化合物半導体及び発光素子
WO2009154191A1 (ja) 半導体発光素子、その電極並びに製造方法及びランプ
JP2010147097A (ja) 半導体素子および半導体素子の製造方法
JP2011086855A (ja) 半導体発光素子の製造方法