TWI453955B - 半導體發光元件及半導體發光元件之製造方法、燈 - Google Patents

半導體發光元件及半導體發光元件之製造方法、燈 Download PDF

Info

Publication number
TWI453955B
TWI453955B TW098143668A TW98143668A TWI453955B TW I453955 B TWI453955 B TW I453955B TW 098143668 A TW098143668 A TW 098143668A TW 98143668 A TW98143668 A TW 98143668A TW I453955 B TWI453955 B TW I453955B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
emitting device
light
semiconductor
Prior art date
Application number
TW098143668A
Other languages
English (en)
Other versions
TW201034250A (en
Inventor
Takehiko Okabe
Daisuke Hiraiwa
Remi Ohba
Original Assignee
Toyoda Gosei Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Kk filed Critical Toyoda Gosei Kk
Publication of TW201034250A publication Critical patent/TW201034250A/zh
Application granted granted Critical
Publication of TWI453955B publication Critical patent/TWI453955B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

半導體發光元件及半導體發光元件之製造方法、燈
本發明乃有關半導體發光元件及半導體發光元件之製造方法、燈者，尤其是有關電極之接合性優異之同時，光取出性優異之半導體發光元件及該製造方法、具備此之燈者。
本發明乃根據2008年12月25日，在日本申請之日本特願2008-329977號，主張優先權，在此沿用該內容。
近年以來，做為短波長發光元件用之半導體材料，集中矚目於GaN系化合物半導體。一般而言，GaN系化合物半導體乃於藍寶石單結晶或種種之氧化物、III-V族化合物等所成之基板上，使用有機金屬氣相化學反應法(MOCVD法)或分子線磊晶法(MBE法)等之薄膜形成手段加以形成。
GaN系化合物半導體所成薄膜乃有向薄膜之面內方向電流擴散為小之特性。更且，p型之GaN系化合物半導體乃具有較n型之GaN系化合物半導體，阻抗率為高之特性。為此，於p型之GaN系化合物半導體之表面，僅層積金屬所成之p型電極時，幾乎無向p型半導體層之面內方向之電流的擴展。因此，例如做為使用GaN系化合物半導體之半導體發光元件，形成具有n型半導體層、發光層、p型半導體層所成LED構造之層積半導體層，於最上部之p型半導體層上，形成p型電極之時，發光層之中，只有配置在位於p型電極正下方之部分的發光層會發光。
就將在p型電極正下方所產生之發光，取出至半導體發光元件之外部之方法而言，可列舉有做為p型電極使用透明者，使在p型電極正下方所產生之光，透過p型電極，向半導體發光元件之外部，將光取出之方法。做為透明之p型電極，有使用ITO等之金屬氧化物之方法，或使用數10nm程度之金屬薄膜之方法。
例如，專利文獻1中，揭示有使用數10nm程度之金屬薄膜之方法。但是，ITO等之金屬氧化物所成透明電極，或數10nm程度之金屬薄膜所成導電電極乃有電極本身強度為低之問題。
又，為提升電極本身之強度，則有在於ITO等之金屬氧化物所成透明電極，或數10nm程度之金屬薄膜所成p型電極上，配置具有某種程度之厚度的金屬材料所成銲墊電極之例子。但是，銲墊電極由於非為透明，會遮蓋光線之故，會有無法向半導體發光元件之外部取出光線之問題。
為解決此問題，例如於專利文獻2中，揭示有將Ag、Al等之反射膜所成銲墊電極，層積於p型電極上之方法。經由使銲墊電極由反射膜構成，可使透過p型電極之光，藉由銲墊電極向發光元件內反射，將銲墊電極之形成範圍以外處所之光線，向外部取出。
先前技術文獻 [專利文獻]
[專利文獻1]日本特許2803742號公報
[專利文獻2]日本特開2006-66903號公報
但是，於ITO等之金屬氧化物所成透明電極上，設置Ag、Al等之反射膜所成之銲墊電極之時，會有在於銲墊電極，由於打線接合之伸張應力，從透明電極銲墊電極會有剝落之情形。然後，由於從透明電極銲墊電極被剝離，會有製造使用此之燈時之產率下降的問題。
本發明乃有鑑於上述情事，提供電極之接合性優異之半導體發光元件，及該製造方法，以及使用此之光取出性優異，可產率佳被製造之燈為目的者。
為達成上述目的，本發明乃採用以下之構成。
(1)具備基板、和形成於前述基板上，包含發光層之層積半導體層，和形成於前述層積半導體之上面的第1之電極，和形成於前述層積半導體之一部分欠缺所成露出面上的第2之電極之半導體發光元件中，前述第1之電極乃具備：具有前述層積半導體層之上面被露出之孔部的透明電極、和形成於前述孔部之底面上及內壁上的接合層、和被覆前述接合層而形成之銲墊電極的半導體發光元件。
(2)前述層積半導體層與前述接合層之接合阻抗率乃較前述透明電極與前述接合層之接合阻抗率為大之記載於(1)之半導體發光元件。
(3)前述接合層乃由選自Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni所成群之至少一種元素所成，最大厚度為10以上400以下之範圍的薄膜之記載於(1)或(2)之半導體發光元件。
(4)前述銲墊電極乃包含Au、Al或含有此等之金屬之任一者之合金所成銲接層的記載於(1)～(3)之任一者之半導體發光元件。
(5)前述銲墊電極乃由被覆前述接合層而形成之金屬反射層、和被覆前述金屬反射層而形成之銲接層所成，前述金屬反射層乃由選自Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti所成群之任一者或包含此等金屬之任一者之合金所成記載於(4)之半導體發光元件。
(6)前述透明電極乃由包含選自In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni所成群之任一種的導電性之氧化物，硫化鋅或硫化鉻所成透明導電性材料所構成之記載於(1)～(5)之任一之半導體發光元件。
(7)前述層積半導體層，乃令氮化鎵系半導體為主體加以構成之記載於(1)～(6)之任一之半導體發光元件。
(8)前述層積半導體層，乃從前述基板側，依n型半導體層、發光層、p型半導體層之順序加以層積而成，前述發光層乃多重量子井構造之記載於(1)～(7)之任一之半導體發光元件。
(9)具備記載於(1)～(8)之任一項之半導體發光元件、和配置前述半導體發光元件之同時，與前述半導體發光元件之第1之電極打線之第1框體、與前述半導體發光元件之第2之電極打線之第2框體、和包圍前述半導體發光元件而形成之鑄型的燈。
(10)具備基板、和包含形成於前述基板上之發光層之層積半導體層、和形成於前述層積半導體之上面的第1之電極、和形成於前述層積半導體之一部分欠缺所成露出面上的第2之電極之半導體發光元件之製造方法中，具備：製造前述第1之電極之工程乃於前述層積半導體層之上面，形成透明電極之工程、和於前述透明電極，形成露出前述層積半導體層上面之孔部的工程，和於前述孔部之底面上及內壁上，形成接合層的工程、和被覆前述接合層，形成銲墊電極之工程的半導體發光元件之製造方法。
(11)組裝記載於(9)之燈之電子機器。
(12)組裝記載於(11)之電子機器的機械裝置。
本發明之半導體發光元件中，經由使在透明電極之孔部內，埋入接合層而加以形成，可在透明電極及層積半導體層與接合層間，得到高接合力。又，經由使銲墊電極被覆接合層而形成，可在接合層與銲墊電極間得到高的接合力。因此，在透明電極及層積半導體層與接合層間，可得充分之接合力，而獲得具備具有優異接合性之第1之電極的半導體發光元件。
又，本發明之燈乃具備具有優異接合性之電極的本發明之半導體發光元件之故，可產率佳地被加以製造。
又，本發明之半導體發光元件之製造方法中，製造第1之電極之工程具備於層積半導體層之上面，形成透明電極的工程、和於前述透明電極，形成露出前述層積半導體層之上面的孔部的工程、和於前述孔部之底面上及內壁上，形成接合層的工程、和被覆前述接合層，而形成銲墊電極的工程之故，可容易製造負有接合性優異之第1之電極的本發明之半導體發光元件。
以下，將本發明使用圖面加以詳細說明。然而，於以下之說明中，於所參照之圖面中，圖示之各部之大小或厚度或尺寸等乃有與實際之半導體發光元件等之尺寸關係不同的情形。
(實施形態1：半導體發光元件)
圖1～圖4乃顯示本發明之半導體發光元件之一例圖，圖1乃半導體發光元件之剖面模式圖，圖2乃圖1所示之半導體發光元件之平面模式圖，圖3乃模成圖1所示半導體發光元件之層積半導體層之擴大剖面圖，圖4乃構成圖1所示半導體發光元件之p型電極之擴大剖面圖。
本實施形態之半導體發光元件1乃如圖1所示具備基板101、和形成於前述基板101上之層積半導體層20、和形成於層積半導體層20之上面106c的p型電極111(第1之電極)、和形成於層積半導體層20之一部分欠缺所成露出面104c上的n型電極08(第2之電極)。
如圖1所示，層積半導體層20乃由基板101側，依n型半導體層104、發光層105、p型半導體層106之順序加以層積者。然後，本實施形態之半導體發光元件1中，於p型電極111與n型電極108間，施加電壓使電流通過，由發光層105得到發光而構成者。又，本實施形態之半導體發光元件1乃從p型電極111之形成側，取出光線的面上設置(face up mount)型之發光元件。
＜基板＞
做為基板101，只要是可將III族氮化物導體結晶，磊晶成長於表面之基板，則無需特別加以限定，選擇各種之基板加以使用。例如可使用藍寶石、SiC、矽、氧化鋅、氧化鎂、氧化錳、氧化鋯、氧化錳鋅鐵、氧化鎂鋁、硼化鋯、氧化鎵、氧化銦、氧化鋰鎵、氧化鋰鋁、氧化釹鎵、氧化鑭鍶鋁鉭、氧化鍶鈦、氧化鈦、鉿、鎢、鉬等之所成基板。上述基板中，尤其使用令c面為主面之藍寶石基板為佳。
然而，在使用上述基板內，在高溫下，接觸氨之時會引起化學性之變性之氧化物基板或金屬基板等之時，可不使用氨，成膜緩衝層102之故，較佳。
＜層積半導體層＞
本實施形態之半導體發光元件1之層積半導體層20乃由III族氮化物半導體所成，如圖1所示，於基板101上，緩衝層102、基底層103、n型半導體層104、發光層105、p型半導體層105之各層，乃依此順序加以層積者。n型半導體層104、發光層105及p型半導體層106之各層乃如圖3所示，由各複數之半導體層所構成。
＜緩衝層＞
緩衝層102乃有緩和基板101與基底層103之晶格常數之不同，於基板101之(0001)c面上，容量形成c軸配向之單結晶的功能。然而，於本發明中，雖形成緩衝層102為佳，但無緩衝層102亦可。
此緩衝層102之厚度乃例如可為0.01~0.5μm。緩衝層102之厚度不足0.01μm時，會有無法獲得充分緩和在於緩衝層102之基板101與基底層103之晶格常數之不同的效果。又，緩衝層102厚度超過0.5μm時，做為緩衝層102之功能並無變化之下，緩衝層102之成膜處理時間會變長，會有生產性下降之疑慮。
緩衝層102乃由III族氮化物半導體所成，由多結晶之Alx Ga1-x N(0≦x≦1)或單結晶之Alx Ga1-x N(0≦x≦1)所成為佳。成為緩衝層102之III氮化物半導體之結晶乃可具有多結晶構造，亦可具有單結晶構造。III族氮化物化合物之結晶乃經由控制成膜等之條件，不但是上方向，可成膜於面內方向，而形成單結晶構造。為此，經由控制緩衝層102之成膜條件，可成為單結晶構造之III族氮化物半導體之結晶所成緩衝層102。將具有如此單結晶構造之緩衝層102，成膜於基板101上之時，緩衝層102之緩衝機能會有效作用之故，成膜於其上之III族氮化物半導體乃成為具有良好之配向性及結晶性之結晶膜。
又，緩衝層102乃具有III族氮化物半導體所成六方晶系之結晶構造亦可。又，成為緩衝層102之III族氮化物半導體之結晶乃經由控制成膜條件，可成為六角柱為基本之集合組織所成柱狀結晶。然而，在此之集合組織所成柱狀結晶，乃指在於鄰接之結晶粒間，形成結晶粒場而隔開，其本身乃就縱剖面而言成為柱狀之結晶。
又，緩衝層102乃雖可以MOCVD法加以形成，亦可經由濺鍍法加以形成。使緩衝層102經由濺鍍法加以形成之時，可抑制壓低緩衝層102之形成時之基板101之溫度之故，即使用具有在高溫下會分解之性質之材料所成基板101之時，可不給予基板101損傷地，進行對於基板101上之各層之成膜。
＜基底層＞
於緩衝層102上，層積單結晶之基底層103時，可層積更為結晶性優異之基底層103。做為基底層103，雖可列舉Alx Gay Inz N(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)，但使用Alx Ga1-x N(0≦x<1)時，可形成結晶性佳之基底層103之故為佳。
基底層103之膜厚乃以0.1μm以上為佳，更佳為0.5μm以上，1μm以上為最佳。如此膜厚以上之時，易得到結晶性良好之Alx Ga1-x N層。
為使基底層103之結晶性變佳，基底層103以摻雜不純物者為佳。但是，需要p型或n型之導電性時，可添加施體不純物或受體不純物。
＜n型半導體層＞
如圖3所示，n型半導體層104乃由n連接層104a與n包覆層104b所構成者為佳。然而，n連接層104a乃可兼做n包覆層104b。
n連接層104a乃為設n型電極108之層。做為n型連接層104a，乃由Alx Ga1-x N層(0≦x<1，較佳為0≦x≦0.5，更佳為0≦x≦0.1)構成者為佳。
又，於n型連接層104a中，摻雜n型不純物為佳，當n型不純物以1×1017 ～1×1020 /cm3 ，更佳為1×1018 ～1×1019 /cm3 之濃度而含有之時，在於與n型電極108之良好電性接觸之維持上較為有利。做為n型不純物雖未特別加以限定，例如可列舉Si、Ge及Sn等，較佳可列舉Si及Ge。
又，n連接層104a之膜厚乃0.5~5μm為佳，設定於1~3μm者更佳。n連接層104a之膜厚在上述範圍時，半導體之結晶可被良好維持。
n包覆層104b乃進行發光層105之載子之植入與載子之封閉的層。n包覆層104b乃可以AlGaN、GaN、GaInN等加以形成。又，可為此等之構造之異質接合或複數次層積之超晶格構造。令此n包覆層104b以GaInN形成之時，必然是以較發光層105之GaInN之能帶隙為大者為佳。
n型包覆層104b之膜厚雖未特別加以限定，但較佳為0.005~0.5μm，更佳者為0.005~0.1μm。n型包覆層104b之n型摻雜濃度為1×1017 ～1×1020 /cm3 為佳，更佳者為1×1018 ～1×1019 /cm3 。摻雜濃度為此範圍時，在良好之結晶性之維持及發光元件之動作電壓之減低之方面上為較佳者。
然而，n包覆層104b包含超晶格構造之層時，包含層積具有100以下膜厚之III族氮化物半導體所成n側第1層、和與該n側第1層組成不同的同時，具有100以下膜厚之III族氮化物半導體所成n側第2層的構造亦可。又，n包覆層104b乃包含交互重覆層積n側第1層與n側第2層之構造亦可。又，較佳乃使前述n側第1層或n側第2層之任一者，接觸活性層(發光層105)而構成。
n側第1層及n側第2層乃例如可為包含Al之AlGaN系(有單純以AlGaN記載之情形)，包含In之GaInN系(有單純以GaInN記載之情形)，GaN之組成。又，n側第1層及n側第2層可為GaInN/GaN之交互構造，AlGaN/GaN之交互構造，GaInN/AlGaN之交互構造，組成不同之GaInN/GaInN之交互構造(在此「組成不同」之說明乃指各元素組成比不同，以下亦相同)，組成不同之AlGaN/AlGaN之交互構造。
n側第1層及n側第2層之超晶格層乃各別以60以下為佳，更佳乃各別為40以下，最佳乃各別為10～40之範圍。當形成超格子層之n側第1層與n側第2層之膜厚超過100時，結晶缺陷易於進入，並不喜好。
又，n側第1層及n側第2層乃各別可為摻雜之構造，亦可為摻雜構造/未摻雜構造的組合。做為摻離不純物，對於上述材料組成而言，可無任何限制適用以往公知者。例如，做為n包覆層104b，使用GaInN/GaN之交互構造或組成不同之GaInN/GaInN之交互構造之時，做為不純物，Si為適切者。然而，構成上述超晶格構造之n側第1層及n側第2層乃組成為相同材料，經由適切施以ON、OFF摻離，而加以製作亦可。
＜發光層＞
發光層105乃如圖3所示，具有多重量子井構造。圖3所示發光層105之多重量子井構造中，令Ga1-y Iny N(0<y<0.4)為井層105b，令較井層105b能量間隙大之Alz Ga1-z N(0≦z<0.3)為障壁層105a。井層105b及障壁層105a中，可為摻雜不純物者，亦可為不摻雜者。井層105b之膜厚乃可得到量子效果程度之膜厚，例如可為1～10nm，以發光輸出之觀點來看，較佳為2～6nm。然而，發光層105乃可為多重量子井構造，亦可為單一量子井構造。
＜p型半導體層＞
如圖3所示，p型半導體層106乃由p包覆層106a與p連接層106b所構成。然而，p連接層106b乃可兼做p包覆層106a。
p包覆層106a乃進行發光層105之載子之封閉與載子之植入的層。做為p包覆層106a，為較發光層105之能量間隙為大之組成，只要可封閉朝向發光層105之載子者，不特別加以限定，但較佳者可列舉為Alx Ga1-x N(0<x≦0.4)。p包覆層16a乃由如此AlGaN所成之時，在於發光層105之載子之封閉的層面上是為較佳者。
p包覆層106a之膜厚雖未特別加以限定，但為較佳為1~400nm，更佳者為5~100nm。
又，p包覆層106a之p型摻雜濃度為1×1018 ～1×1021 /cm3 為佳，更佳者為1×1019 ～1×1020 /cm3 。p型摻雜濃度為上述範圍時，結晶性不會下降，可得良好之p型結晶。
又，p包覆層106a可為包含超晶格構造之層，使n包覆層106a成為包含超晶格構造之層時，可包含層積具有100以下膜厚之III族氮化物半導體所成p側第1層、和與該p側第1層組成不同的同時，具有100以下膜厚之III族氮化物半導體所成p側第2層的構造亦可，亦可包含交互重覆層積p側第1層與p側第2層之構造。
p側第1層及p側第2層可為各別不同之組成，例如AlGaN、GaInN或GaN之任一之組成，或GaInN/GaN之交互構造、AlGaN/GaN之交互構造、或GaInN/AlGaN之交互構造亦可。
本發明中，p側第1層及p側第2層乃以AlGaN/AlGaN或AlGaN/GaN之交互構造為佳。
上述p側第1層及p側第2層之超晶格層乃各別以60以下為佳，更佳乃各別為40以下，最佳乃各別為10～40之範圍。當形成超格子層之p側第1層與p側第2層之膜厚超過100時，會成為包含結晶缺陷為多之層之故，並不喜好。
上述p側第1層及p側第2層乃各別可為摻雜之構造，亦可為摻雜構造/未摻雜構造的組合。做為摻離不純物，對於上述材料組成而言，可無任何限制適用以往公知者。例如，做為p包覆層，使用AlGaN/GaN之交互構造或組成不同之AlGaN/AlGaN之交互構造者之時，做為不純物，Mg為適切者。然而，構成上述超晶格構造之p側第1層及p側第2層乃組成為相同材料，經由適切施以ON、OFF摻離，而加以製作亦可。
p連接層106b乃為設置正極之p型電極111之層。p連接層106b乃由Alx Ga1-x N(0≦x≦0.4)所成為佳。Al組成在上述範圍之時，在於良好結晶性之維持及與p型電極111之良好之電性接觸之層面上為較佳。
p連接層106b乃在p型不純物(摻雜劑)以1×1018 ～1×1021 /cm3 之濃度，更佳為5×1019 ～5×1020 /cm3 之濃度而含有之時，在於良好電性接觸之維持、龜裂產生之防止、良好結晶性之維持上為較佳。做為p型不純物雖未特別加以限定，例如較佳可列舉Mg。
p連接層106b之膜厚雖未特別加以限定，但較佳為0.01~0.5μm，更佳者為0.05~0.2μm。p連接層106b之膜厚在此範圍時，在發光輸出的觀點上為較佳。
＜p型電極＞
p型電極111乃如圖4所示，具備透明電極109、和接合層110、和銲墊電極120。
如圖4所示，於透明電極109中，設置層積半導體層20之上面106c被露出之孔部109a。又，如圖1所示，透明電極109上面109c之孔部109a之未形成之範圍，則使被覆透明電極109而形成透明保護膜10a。換言之，形成孔部109a之範圍乃成為透明保護膜10a之一部分被開口之開口部10d。
然後，由開口部10d露出之孔部109a之底面109d上及內壁109d上，使被覆孔部109a及開口部10d而形成接合層110。
又，本實施形態之半導體發光元件1中，層積半導體層20與接合層110之接合阻抗率則較透明電極109與接合層110之接合阻抗率為大。由此，有透明電極109與接合層110電性接觸，接合層110與層積半導體層20之上面106c未電性接觸之情形。此時，於本實施形態之半導體發光元件1中，在位於透明電極109之孔部109a之內壁109d之附近的發光層105，供給有充分量之電流，在位於孔部109a之內壁109d之附近的發光層105中，可得強發光，從孔部109a之內壁109d朝向之外側呈放射狀形成從發光層105之發光變弱的發光分布。又，本實施形態之半導體發光元件1中，平面視之，供給至位於透明電極109之孔部109a之內側的發光層105的電流量會變得很少，因此，由平面視之，來自從位於透明電極109之孔部109a之內側的發光層105的發光會有變小之情形。
又，於接合層110上，使被覆接合層，而形成銲墊電極120。圖4所示，接合層110之外緣部及銲墊電極120(金屬反射層117及銲接層19)之外緣部乃配置於透明保護膜10a上。又，銲墊電極120乃將朝向外側膜厚漸薄之傾斜面119c，備於外周部120d。又，於本實施形態之半導體發光元件1中，如圖4所示，銲墊電極120之外緣部則被覆於緣部保護膜10b。
『透明電極』
透明電極109乃如圖1所示，設於p型半導體層106之上面106c，如圖4所示，具有層積半導體層20之上面106c被露出之孔部109a。透明電極109之孔部109a之平面形狀可為圓形狀、多角形狀等之任意形狀，雖未特別加以限定，為了使易於打線作業，如圖2所示，以圓形狀者為佳。
又，透明電極109乃如圖2所示，由平面視之時，雖被覆p型半導體層106上面106c之幾近全面而形成，但非僅限定於此，開出間隙形成呈格子狀或樹形狀亦可。
又，透明電極109之孔部109a乃可形成於p型半導體層106之上面106c上之任何地方。例如，可形成於離n型電極108最遠之位置，或形成於半導體發光元件1之中心。但，太接近形成於n型電極108之位置時，在形成於孔部109a上之銲墊電極120，進行打線之時，銲線間、銲球間會產生短路之故，並不喜好。
透明電極109乃與p型半導體層106之接觸阻抗為小者為佳。又，透明電極109乃為將從發光層105之光線，向p型電極111之形成側有效率地取出，以光透過性優異者為佳。更且，透明電極109乃為在p型半導體層106之整面，均勻擴散電流之故，具有優異之導電性者為佳。
由以上所述，做為構成透明電極109之材料乃使用由包含選自In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni所成群之任一種的導電性之氧化物，硫化鋅或硫化鉻所成透明導電性材料者為佳。
又，做為導電性氧化物，使用ITO(氮化銦錫(In2 O3 -SnO2 ))、IZO(氧化銦鋅(In2 O3 -ZnO))、AZO(氧化鋁鋅(ZnO-Al2 O3 ))、GZO(氧化鎵鋅(ZnO-Ga2 O3 ))、氟摻雜氧化錫、氧化鈦等為佳。
透明電極109使用結晶化之構造者，乃在與接合層110之黏著性或透光性之觀點上為佳。尤其，喜好使用包含具有六方晶構造或方鐵錳礦構造之In2 O3 結晶的透明電極(例如ITO或IZO等)。
透明電極109乃由結晶化之IZO所成之時，可為包含方鐵錳礦結晶構造之In2 O3 結晶的IZO，亦可為包含六方晶構造之In2 O3 結晶的IZO。尤其，包含六方晶構造之In2 O3 結晶之IZO為佳。結晶化之IZO膜乃較非晶質狀態之IZO膜而言，與接合層110或與p型半導體層106之緊密性為佳之故，極佳。
又，做為IZO膜，使用比阻抗最低之組成者為佳。例如，IZO中之ZnO濃度乃以1～20%質量%為佳，尤以5～15質量%之範圍為更佳。特別是10質量%為極佳。
又，IZO膜之膜厚乃以可得低比阻抗、高光透過率之35nm～10000nm(10μm)之範圍為佳。更且，從生產成本之觀點視之，IZO膜之膜厚以1000nm(1μm)以下者為佳。
「接合層」
接合層110乃為提高對於層積半導體層20及透明電極109之銲墊電極120之接合強度，層積於層積半導體層20及透明電極109與銲墊電極120之間。
如圖4所示，接合層110乃於透明電極109之孔部109a內及透明保護膜10a之開口部10d內，使之呈埋入而形成者。本實施形態中，接合層110則經由被覆孔部109a之底面109b(層積半導體層20之上面106c)上及內壁109d上與透明保護膜10a之端部10c而連續形成，而得到層積半導體層20及透明電極109與接合層110之高接合力。
又，接合層110之厚度乃在孔部109a內及透明保護膜10a之開口部10d內壁面上，則呈略均勻者。然後，開口部10d之外側中，接合層110之厚度乃朝向外側，膜厚為漸漸變薄，於接合層110之外周部110d，形成傾斜面110c。
又，接合層110乃具有透光性為佳。接合層110具有透光性之時，照射於銲墊電極120之自發光層105之光線則不會損失地被透過。更詳細而言，接合層110具有透光性之時，自發光層105之發光的一部分則透過透明電極109及接合層110，於接合層110與銲墊電極120之界面，經由銲墊電極120(本實施形態中，是為金屬反射層117)加以反射。經由銲墊電極120所反射之光則再度，導入至層積半導體層20之內部，重球透過與反射之後，從銲墊電極120之形成範圍以外之處所，向半導體發光元件1之外部取出。因此，接合層110為具有透光性之情形時，更可使從發光層105之光線，有效率取出至半導體發光元件1之外部。
接合層110乃由與層積半導體層20之接合阻抗率，較與透明電極109之接合阻抗率為大的材料所成。具體而言，接合層110乃由選自Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni所成群之至少一種元素所成為佳。例如，使透明電極109由IZO所形成，使層積半導體層20之上面106c成為由p-GaN(Mg摻雜)所成P連接層106b，使接合層110經由上述材料所形成，成為接合層110與層積半導體層20之接合阻抗率較接合層110與透明電極109之接合阻抗率為大者，而且，成為對於層積半導體層20及透明電極109而言之銲墊電極120之接合強度及透光性為優異者。
又，接合層110乃更甚者乃由選自、Cr、Ti、W、Mo、Zr、Hf、Co、Rh、Ir、Ni所成群之至少一種元素所成，而由選自Cr、Ti、W、Mo、Rh、Co、Ni所成群之至少一種元素所成則更佳。尤其，做為接合層110之材料，經由使用Cr、Ti、Mo、Ni、Co等之金屬，更可提高對於層積半導體層20及透明電極109而言之銲墊電極120之接合強度。
又，做為接合層110之材料，例如透明電極109乃由IZO或ITO等之金屬氧化物等所成，銲墊電極120在由Ag、Al等所成之時，對於金屬氧化物而言，或對於Ag、Al而言，使用可得優異接合性之Cr者為極佳。
又，接合層110乃最大厚度為10以上400以下之範圍的薄膜為佳。經由使接合層110之最大厚度成為上述範圍，可成為在不遮掩來自發光層105之光線下，而具有有效透過之優異透光性者。然而，上述最大厚度不足10時，接合層110之強度會下降，由此，對於層積半導體層20及透明電極109而言之銲墊電極120之接合強度會下降之故，並不喜好。
「銲墊電極」
銲墊電極120乃由使金屬反射層117與銲接層119，由透明電極109側順序加以層積之層積體所成。然而，銲墊電極120乃可為僅由銲接層119所成單層構造或僅金屬反射層所成單層構造，於金屬反射層117與銲接層119間，插入阻障層，成為三層構造者亦可。然而，構成接合層110、金屬反射層117、銲接層119、阻障層之金屬元素中，可包含同一之金屬元素，亦可為各別不同之金屬元素之組合。
於本實施形態中，銲墊電極120之反射率乃經由構成金屬反射層117之材料而大為不同，期望有反射率60%以上，更期望有反射率80%以上，而反射率90%以上為更佳。反射率乃可以分光光度訊較為容易地加以測定。但是，銲墊電極120本身由於面積為小之故，難以測定反射率。因此，例如使用在於形成銲墊電極之處理室內，置入透明製之面積為大之「虛擬基板」，形成銲墊電極之同時，於虛擬基板同樣作成銲墊電極，測定形成之銲墊電極之反射率等之方法加以測定。
銲墊電極120之面積則愈中愈容易進行打線作業之故，較佳。但是，銲墊電極120之面積為大時，平面視之，與銲墊電極120重合之發光層105，其從銲墊電極120供給之電流量只有少許，因此發光層105之發光量亦為少量。因此，銲墊電極120之面積為大時，會有從發光層105之發光量不充分之疑慮。具體而言，例如銲墊電極120之面積超過透明電極109上之面積之一半時，在平面視之，與銲墊電極120重合之發光層105之發光量為少之故，輸出明顯會下降。相反，銲墊電極120之面積過小之時，難以進行打線作業，製品之產率會下降。因此，銲墊電極120之面積乃以較銲球之直徑略大程度之大小為佳，具體而言，以上面之直徑為100μm，愈接近透明保護膜10a側，直徑愈大之圓柱狀之形狀為佳。
＜金屬反射層＞
金屬反射層117乃被覆接合層110而形成。金屬反射層117之外周部中，形成朝向外側膜厚漸薄之傾斜面117c。因此，金屬反射層117乃完全被覆接合層110之傾斜面110c之透明保護膜10a之側之最前端部而形成，即完全被覆使接合層110以平面視之時之形塑輪廓線之邊界部上而加以形成。換言之，金屬反射層117乃在平面視之時，被覆接合層110，更且展開至接合層10之外側地加以形成，使接合層110之任何部分，不會從金屬反射層117下被露出。
圖1所示金屬反射層117乃由反射率高之金屬所成，以Ru、Rh、Pd、Os、Ir、Pt等之白金族金屬、Al、Ag、Ti及含此等金屬之至少一種之合金加以構成者為佳。經由將金屬反射層117從上述材料所形成時，可使來自發光層105之光線，有奕率地加以反射。上述材料中，Al、Ag、Pt及含此等金屬之至少一種之合金乃在易於到手，處理容易等之觀點上，是為優異者。又，Rh、Pd、Ir、Pt及包含此等金屬之至少一種之合金乃在光之反射性之觀點上，適於做為金屬反射層117而使用。
又，金屬反射層117乃較接合層110最大膜厚為厚地加以形成者為佳。經由使金屬反射層117較接合層110之最大膜厚為厚，可經由金屬反射層117，可更確實且完全被覆接合層110。
又，金屬反射層117之最大厚度為20~3000nm為佳。金屬反射層117之厚度較上述範圍為薄時，會有無法充分得反射之效果的情形。又，金屬反射層117之厚度較上述範圍為厚之時，不會特別產生優點，僅會產生工程時間之長時間化與材料之浪費。金屬反射層117之厚度，更期望為50～1000nm，最期望為100～500nm。
＜銲接層＞
銲接層119乃被覆金屬反射層117而形成。又，銲接層119之外周部中(即銲墊電極120之外周部120d)，形成朝向外側膜厚漸薄之傾斜面119c。因此，銲接層119乃完全被覆金屬反射層117之傾斜面117c之透明保護膜10a之側之最前端部而形成，即完全被覆使金屬反射層117以平面視之時之形塑輪廓線之邊界部上而加以形成。即，銲接層119乃在平面視之時，被覆金屬反射層117，更且展開至金屬反射層117之外側地加以形成，使金屬反射層117之任何部分，不會從銲接層119下被露出。
圖1所示銲接層119乃由Au、Al或包含此等金屬之至少一種之合金所成者為佳。Au及Al乃與做為銲球多被使用之金球的緊密性為佳之金屬之故，做為銲接層119，經由使用Au、Al或包含此等之金屬之至少一種之合金，可成為在打線時之緊密性優異之銲接層119。其中，尤其是期望是為Au。
又，銲接層119之最大厚度乃與接合層110及金屬反射層117比較，較為厚地加以形成者為佳。經由使銲接層119較接合層110及金屬反射層117之最大膜厚為厚，可經由銲接層119，可更確實且完全被覆金屬反射層117。
又，銲接層119之最大厚度乃以50nm以上2000nm以下之範圍為佳，更期望為100nm以上1500nm以下。當銲接層119之最大厚度過薄之時，會有與銲球緊密性不充分之情形。又，使銲接層119之最大厚度較上述範圍更厚之時，亦不會產生特別之優點，而只會招致成本之增大。
＜阻障層＞
阻障層乃配置於金屬反射層117與銲接層119之間，強化銲墊電極120之整體強度。阻障層乃由較強固之金屬材料所形成，或具有充分厚度之膜厚者。做為阻障層之材料，可使用Ti、Cr或Al等，但以使用強度優異之Ti為期望者。又，阻障層之最大厚度為20~3000nm為期望者。阻障層之厚度過薄時，會有無法充分得到強度強化之效果的情形。又，使阻障層之厚度過厚之時，亦不會產生特別之優點，而只會招致成本之增大。阻障層之厚度，更期望為50～1000nm，最期望為100～500nm。
然而，金屬反射層117為機械性強固之情形時，則無需特別形成阻障層。例如，金屬反射層117由Al或Pt時，則無需特別需要阻障層。
「透明保護膜」
透明保護膜10a乃保護透明電極109及接合層110者。透明保護膜10a乃如圖1及圖2所示，被覆透明電極109之上面109c之孔部109a之未形成之範圍而形成，孔部109a形成之範圍則成為開口部10d。本實施形態中，如圖4所示，接合層110接觸於開口部10d之內壁面而形成之同時，接合層110之外緣部則接觸透明保護膜10a上而配置，經由透明保護膜10a，防止接觸於接合層110之透明保護膜10a之部分之空氣或水分之接觸。
又，本實施形態中，如圖4所示，構成銲墊電極120之金屬反射層117及銲接層119之外緣部，則接觸透明保護膜10a上而配置，經由透明保護膜10a與銲墊電極120，包圍未接觸於層積半導體層20及透明電極109之接合層110之外面全面，有效防止接合層110與空氣或水分之接觸。
透明保護膜10a乃由是為透明，與透明電極109、接合層110、銲墊電極120之各層的緊密性優異之材料所形成者為佳，具體而言由SiO2 形成者為佳。
透明保護膜10a之厚度乃20～500nm為佳，更佳為50～300nm。透明保護膜10a之厚度未滿上述範圍時，有無法得充分保護透明電極109及接合層110之效果的疑慮。又，透明保護膜10a之厚度超過上述範圍時，透明性會下降，有導致光取出性之障礙之情形。又，透明保護膜10a之厚度超過上述範圍時，開口部10a之深度與孔部109a之深度合計之深度會變深，而有在於孔部109a或開口部10d之內壁面與接合層110之緊密性產生障礙之疑慮。
「緣部保護膜」
緣部保護膜10b乃防止接合層110與空氣或水分之接觸的同時，可防止來自半導體發光元件1之銲墊電極120之剝離，提升銲墊電極120之接合力。緣部保護膜10b乃如圖1及圖2所示，平面視之時，成為露出銲墊電極120之中央部之略甜甜圈狀之形成。又，緣部保護膜10b乃如圖2及圖4所示，平面視之時，跨過銲墊電極120之外緣部(輪廓線)與透明保護膜10a之成為接縫部分而加以配置，被覆銲墊電極120之陫緣部。因此，於本實施形態中，如圖4所示，銲墊電極120之外緣部則挾於透明保護膜10a與緣部保護膜10b之間。
緣部保護膜10b乃愈是令銲墊電極120與透明保護膜10a之臨界部分為中心1，使面積變廣，設置緣部保護膜10b所產生之效果則愈大。但是，使緣部保護膜10b之面積變大之時，從緣部保護膜10b露出之銲墊電極120之面積會變小，會有在打線作業之作業性產生障礙，或緣部保護膜10b使銲墊電極120未形成之範圍之透明度下降，造成光取出性之障礙的疑慮。因此，緣部保護膜10b乃完全被覆銲墊電極120與透明保護膜10a之臨界部分，且完全露出銲墊電極120之頂部者為佳。具體而言，緣部保護膜10b乃令銲墊電極120與透明保護膜10a之臨界部分為中心，具有5～10μm之寬度者為佳。
緣部保護膜10b乃由是為透明，與透明保護膜10a及銲墊電極120之緊密性優異之材料所形成者為佳，以與透明保護膜10a相同之材料形成者為更佳。具體而言，可使透明保護膜10a及緣部保護膜10b由SiO2 所形成。緣部保護膜10b與透明保護膜10a以相同材料形成之時，緣部保護膜10b與透明保護膜10a之緊密性會變得非常良好之故，設置緣部保護膜10b所造成之效果則更為明顯。
＜n型電極＞
n型電極108乃如圖1所示，形成於n型半導體層104之露出面104c。n型半導體層104之露出面104c乃經由蝕刻等之手段，切除發光層105及p半導體層106之一部分而形成者。
n型電極108乃如圖2所示，由平面視之時，雖呈圓形狀，但非限定於如此之形狀，可為多角形等之任意形狀。又，n型電極乃兼做為銲墊，成為可連接打線之構成。然而，做為n型電極108，可將公知之各種組成或構造，以在此技術領域下眾所周知之慣用手段加以設置。
(半導體發光元件之製造方法)
接著，對於本發明之半導體發光元件之製造方法加以說明。本實施形態之半導體發光元件之製造方法乃圖1所示半導體發光元件1之製造方法者。
為製造圖1所示之半導體發光元件1，首先，於基板101上，形成層積半導體層20。層積半導體層20由MOCVD法形成時，可得良好結晶性者，但經由濺鍍法，最佳化條件下，亦可得具有較MOCVD法優異之結晶性者。
『層積半導體層之形成』
於本實施形態中，形成層積半導體層20時，首先準備藍寶石基板等之基板101，施以基板101之前處理。做為基板101之前處理，例如於濺鍍裝置之處理室內配置基板101，於形成緩衝層102前，經由濺鍍等之方法加以進行。具體而言，於處理室內，經由將基板101曝露於Ar或N2 之電漿中，進行洗淨上面之前處理亦可。將Ar氣體或N2 氣體等之電漿，經由作用於基板101，可除去附著於基板101上面之有機物或氧化物。
接著，於基板101之上面，經由濺鍍法，層積緩衝層102。經由濺鍍法，形成具有單結晶構造之緩衝層102時，使處理室內之氮原料與對於非活性氣體之流量之氮流量之比，成為氮原料50%～100%，期望值為75%者。
又，經由濺鍍法，形成具有柱狀結晶(多結晶)之緩衝層102時，使處理室內之氮原料與對於非活性氣體之流量之氮流量之比，成為氮原料1%～50%，期望值為25%者。又，緩衝層102乃不僅是上述濺鍍法，亦以MOCVD法加以形成。
形成緩衝層102後，於緩衝層102被形成之基板上面，形成單結晶之基底層103。基底層103乃期望為使用濺鍍法而而成膜者。使用濺鍍法時，相較MOCVD法或MBE法等之時，可使裝置簡便地加以構成。令基底層103以濺鍍法成膜之時，以經由使氮等之V族原料流通於反應器內之反應濺鍍法而成膜之方法為佳。
基底層103形成後，層積n連接層104a及n包覆層104b，而形成n型半導體層104。n連接層104及n包覆層104b可以濺鍍法加以形成，亦可以MOCVD法加以形成。
接著，形成發光層105。發光層105之形成雖可使用濺鍍法、MOCVD法之任一方法，但尤以使用MOCVD法為佳。具體而言，交互重覆層積障壁層105a與井層105b，且於n型半導體層104側及p型半導體層106側，配置障壁層105a之順序，加以層積即可。
又，p型半導體層106之形成可為濺鍍法、MOCVD法之任一方法，順序層積p包覆層106a與p連接層106b即可。
「電極之形成」
如此，形成層積半導體層20之形成之後，形成n型電極108與p型電極111。
＜n型電極形成工程＞
首先，經由公知之微縮術之手法加以圖案化，蝕刻特定範圍之層積半導體層20之一部分，露出n連接層104a之一部分。接著，經由濺鍍法等，於n連接層104a之露出面104c，形成n型電極108。
＜p型電極形成工程＞
接著，使用圖5A～圖5E，對於製造p型電極111之工程加以說明。圖5A～圖5E乃為說明製造p型電極之工程的工程圖，僅擴大顯示p型電極111所製造之範圍之一部分的擴大剖面圖。
如圖5A所示，為製造本實施形之p型電極111時，首先，於層積半導體層20之p型半導體層106上，形成透明電極109。透明電極109乃形成n型電極108所形成之n連接層104a之露出面104c等，被覆透明電極109所形成之範圍以外之掩膜後，於p型半導體層106上，使用濺鍍法等之公知方法加以形成，之後，經由除去掩膜之方法而形成。然而，透明電極109乃於形成n型電極108之後加以形成亦可，但形成於為形成n型電極108之層積半導體層20之蝕刻前亦可。
接著，如圖5所示，於透明電極109之上面109c，形成透明保護膜10a，於透明保護膜10a上，塗佈光阻劑21而加以乾燥。
接著，經由除去對應於形成銲墊電極120之部分的部分之光阻劑21，於透明保護膜10之被形成之透明電極109之上面109c，朝向底面，形成具備具有剖面積漸漸變寬之內壁形狀的開口部23a的圖5B所示逆推拔型之掩膜23。做為形成逆推拔型之掩膜23之方法，可列舉使用n型光阻劑之方法，或使用圖像反轉型光阻劑之方法等。本實施形態中，使用圖6A～圖6D，說明使用圖像反轉型光阻劑，形成圖5B所示之掩膜的方法。圖6A～圖6D乃對於圖5B所示之掩膜之製造工程加以說明之工程圖，僅顯示1個p型電極11之形成範圍的擴大剖面圖。
本實施形態中，做為光阻劑21，使用圖像反轉型光阻劑之不溶性之光阻劑。做為圖像反轉型光阻劑，例如使用AZ5200N J(製品名：AZ Electronic Materials股份有限公司製)等。
接著，如圖6A所示，覆蓋光阻劑21上方之特定位置而配置掩膜25，於圖6A中，如箭頭所示，從掩膜25側至光阻劑21側照射特定強度及波長之光。由此，使照射光之部分之光阻劑21被光反應，成為可溶部22。此光反應乃對應於光之強度進行之故，於光照射面側，光反應之進行為快，於透明電極109側，光反應之進行則變慢。為此，如圖6A所示，可溶部22乃由剖面視之時，成為側面愈向下方愈向內側後退之逆推拔形狀(逆傾斜形狀)地而被形成。又，以掩膜25所覆蓋之部分之光阻劑21乃殘留成不溶性之光阻劑(不溶部)21，由剖面視之時，成為側面愈向上方愈向內側後退之推拔形狀(傾斜形狀)地而被形成。
接著，使用加熱板或烤箱等之加熱裝置，經由加熱，如圖6所示，使可溶部22熱反應，成為交聯高分子所成之硬化部(掩膜)23。
之後，如圖6C所示，不使用掩膜，於不溶性之光阻劑21及交聯高分子所成硬化部(掩膜)23之表面側，經由照射特定強度之光，藉由使用圖6A所說明之光反應，光反應未變換成可溶部2之不溶性之光阻劑21，而成為可溶部22。
最後，使用特定之顯像液，經由溶解除去圖6C所示可溶部22，如圖6D所示，得具有側面愈向下方愈向內側後退之開口部23之逆推拔形狀(逆傾斜形狀)之交聯高分子所成之掩膜23。
接著，使從圖5B所示之掩膜23之開口部23露出之透明保護膜10A，於透明電極109之上面109c，經由從垂直方向之RIE(反應性離子蝕刻)加以除去，如圖5C所示，形成開口部10d，從開口部10d露出透明電極109之上面109c。RIE(反應性離子蝕刻)乃直進性為高，回繞為少之蝕刻方法之故，由蝕刻方向(圖5A～圖5D為上方)視之，成為掩膜23之影子範圍之透明保護膜10a幾乎未蝕刻去除，如圖5C所示，殘留透明保護膜10a之端部10c。
接著，如圖5C所示，經由蝕刻從透明保護膜10a之開口部10d露出之透明電極109，於透明電極109形成孔部109a。經由形成孔部109a，從透明電極109顯現之孔部109a之內壁109d乃與透明電極109之上面109c比較，在與接合層110之緊密性上為優異的。
在此蝕刻之透明電極109為例如非晶質狀態之IZO膜之時，可形成蝕刻性優異，容易成特定形狀之孔部109a。非晶與狀態之IZO膜乃使用周知之蝕刻液(例如ITO-07N蝕刻液(關東化學公司製)，可容易精度佳地進行蝕刻。又，非晶質狀態之IZO膜之蝕刻乃，可使用乾蝕刻裝置加以進行。此時之蝕刻氣體，可使用Cl2 、SiCl4 、BCl3 等。
又，非晶質狀態之IZO膜乃經由進行熱處理，成為包含六方晶構造之In2 O3 結晶的IZO膜，或包含方鐵錳礦結晶構造之In2 O3 結晶的IZO膜者為佳。經由熱處理等，由非晶質狀態轉移至包含上述結晶之構造，可成為較非晶質之IZO膜與接合層110之緊密性及透光性更優異之透明電極109。但是，包含六方晶構造之In2 O3 結晶的IZO膜由於難以蝕刻之故，則於上述之蝕刻處理後，進行熱處理者為佳。
結晶化非晶質狀態之IZO膜之時，成膜條件或熱處理條件等不同之時，IZO膜中之結晶構造則會不同。為結晶化IZO膜之熱處理，則期望在不含O2 之環境下進行。做為不含O2 之環境，可列舉N2 環境等之非活性氣體環境，或N2 等之非活性氣體與H2 等之混合氣體環境等，以N2 環境，或N2 與H2 之混合氣體環境為期望者。然而，使IZO膜之熱處理在N2 環境，或N2 與H2 之混合氣體環境中進行時，例如伴隨使IZO膜結晶化成為六方晶構造之In2 O3 結晶之膜，可有效減少IZO膜之薄片阻抗。
又，為結晶化IZO膜之熱處理溫度乃500℃～1000℃為佳。在不足500℃之溫度下進行熱處理之時，會產生IZO有無法充分結晶化之疑慮，有無法得IZO膜之光透過率充分為高之情形。在超過1000℃之溫度下進行熱處理之時，IZO膜雖會結晶化，但有無法得IZO膜之光透過率充分為高之情形。又，在超過1000℃之溫度下進行熱處理之時，有劣化IZO膜下之半導體層的疑虞。
接著，如圖5D所示，經由蝕刻，被覆孔部109a之底面109b及內壁109d上，而形成接合層110。此時，經由使用控制濺鍍條件之濺鍍法，可提高接合層110之有效範圍性。由此，接合層110乃被覆孔部109a之底面109b上及內壁109d上之整面、和透明保護膜10a之開口部10d之內壁面上之整面、和透明保護膜10a之端部10c之一部分而形成，於接合層110之外周部110d，形成向外側膜厚漸漸變薄之傾斜面110c。
然而，形成接合層110之前，施以洗淨接合層110之形成之孔部109a之底面109b(層積半導體層20之上面106c)或內壁109d之表面的前處理亦可。做為在此之洗淨方法，可列舉曝露於電漿等之乾製程之方法，或接觸藥液之濕製程所成之方法等，由工程之簡便性視之，使用乾製程所成之方法為期望者。
接著，經由濺鍍法，形成金屬反射層117。此時，與接合層110之形成之時相同，使用控制濺鍍條件之濺鍍法。由此，可提高金屬反射層117之有效範圍，被覆接合層110，形成於外周部具有朝向外側，膜厚為漸漸變薄之傾斜面117c的金屬反射層117。
接著，經由濺鍍法，形成銲接層119。此時，使用控制濺鍍條件之濺鍍法。由此，可提高銲接層119之有效範圍，沿掩膜23之開口部23a之內壁形狀，形成外周部之形狀，被覆金屬反射層117，形成於外周部20d具有朝向外側，膜厚為漸漸變薄之傾斜面119c的銲接層119(銲墊電極120)。
之後，經由浸漬於光阻劑剝離液，剝離交聯高分子所成掩膜23。由此，如圖5E，形成金屬反射層117與銲接層119所成之銲墊電極120。
於本實施形態中，形成具備朝向底面，具有剖面積漸漸變寬之內壁形狀之開口部23a之掩膜23，令接合層110、金屬反射層117及銲接層119經由有效範圍高之濺鍍法而形成之故，由濺鍍方向所視成為掩膜23之影子之範圍中，對應構成金屬反射層117及銲接層119之各層膜厚，形成傾斜角不同之層。由此，於接合層110、金屬反射層117及銲接層119之外周部，各別形成朝向外側，膜厚為漸漸變薄之傾斜面110c、117c、119c。
接著，使用以往所公知之方法，於平面視之時，為露出銲墊電極120之中央部之略甜甜圈狀之形狀，跨過銲墊電極120之外緣部(輪廓線)與與透明保護膜10a接縫之部分，被覆銲墊電極120之外緣部，形成緣部保護膜10b。
在此，於本實施形態中，於銲墊電極120中，朝向外側膜厚漸漸變薄之傾斜面119c形成於外周部120d之故，緣部保護膜10b可容易以均勻之厚度形成於銲墊電極120之傾斜面119c。由此，於銲墊電極120之外緣部(輪廓線)和與透明保護膜10a之接縫部分上，防止產生緣部保護膜10b之未形成之部分，可使跨過銲墊電極120之外緣部(輪廓線)和與透明保護膜10a之接縫部分的緣部保護膜10b，以均勻厚度容易地緊密形成。
如此，具備圖1～圖3所示p型電極111之半導體發光元件1則被形成。
本實施形態之半導體發光元件1中，p型電極具備具有露出層積半導體層20之上面106c之孔部109a的透明電極109、和形成於孔部109之底面109b上及內壁109d上的接合層110、和被覆接合層110而形成之銲墊電極120，層積半導體層20與接合層10之接合阻抗率較透明電極109與接合層110之接合阻抗率為大之故，自銲墊電極20之電流則藉由接合層110，主要從透明電極109之孔部109a之內壁109d擴散至透明電極109之面內方向，而供給至層積半導體層20之上面，供給至層積半導體層20之電流中，藉由透明電極109而供給之量則較從接觸於層積半導體層20之接合層110直接供給之量為多。
因此，本實施形態之半導體發光元件1中，平面視之，供給至位於透明電極109之孔部109a之內側的發光層105的電流量會變得很少，由平面視之，來自從位於透明電極109之孔部109a之內側的發光層105的發光亦變得很小。結果，被覆形成於透明電極109之孔部109a之底面109b上及內壁109d上的接合層110的銲墊電極120，即使為無透光性會遮掩光線之物，發光層105所發光之光線中，被銲墊電極120遮蔽，無法向半導體發光元件1之外部取出之光線的比率會非常少，因此光取出效率為高，在光取出性為優異者。
而且，本實施形態之半導體發光元件1中，於透明電極109之孔部109a之底面109b(層積半導體層20之上面106c)上及內壁109d上，形成接合層110，被覆接合層110，形成銲墊電極120之故，經由接合層110，可得透明電極109及層積半導體層120與銲墊電極120之充分高的接合力，具備具有優異接合性之p型電極111。
更且，根據本實施形態之半導體發光元件1時，使朝向外側，膜厚為漸漸變薄之傾斜面119c擁有於外周部120d之銲墊電極120，被覆接合層110而形成之故，可有效防止對於接合層110之從外部之空氣或水分之入侵，可得優異之耐蝕性。
在此，將本實施形態之半導體發光元件1之效果，例如列舉具備圖11所示p型電極之半導體發光元件為例加以說明。然而，圖11中，僅顯示備於半導體發光元件之p型電極，省略基板及層積半導體層之圖示。圖11所示p型電極中，與本實施形態之半導體發光元件1不同，未形成緣部保護膜10b，於透明電極109未形成孔部109a，構成接合層210、銲墊電極220之金屬反射層217及銲接層219之側面，則對於透明電極109之上面109c而言，幾近形成呈垂直。
圖11所示p型電極201中，外部之空氣或水分則容易從透明保護膜10a與金屬反射層217間入侵，到達至接合層210。空氣或水分到達接合層210時，接合層210則劣化，產生半導體發光元件之元件壽命變短的問題。尤其，接合層210由Cr所成之時，經由到達接合層210之空氣或水分，Cr容易被氧化或氫氧化反應，使接合層210分解消失，使此問題變得明顯。更且，Cr之氧化或氫氧化反應乃於具備圖11所示之p型電極201之半導體發光元件，經由施加偏壓而加速，會有簡單分解消失接合層210之疑慮。
對此，本實施形態之半導體發光元件1中，具備被覆接合層110而形成，朝向外側膜厚漸漸變薄之傾斜面119c被形成於外周部20d之銲墊電極120之故，接合層110之任何部分，不會從銲墊電極120之下而露出。因此，根據本實施形態之半導體發光元件1時，有效防止使半導體發光元件1之外部空氣或水分入侵至接合層110，即使接合層110由Cr所形成之時，仍可得優異之耐蝕性、和接合層110所成層積半導體層20及透明電極109與銲墊電極120之優異接合性。
又，本實施形態之半導體發光元件1中，使接合層110成為由選自Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni所成群之至少一種元素所成，最大厚度為10以上400以下之範圍的薄膜時，可使層積半導體層20及透明電極109與銲墊電極120間之接合性，更為提升。
更且，於本實施形態之半導體發光元件1中，被覆透明電極109之上面109c之孔部109a之未形成之範圍，而形成透明保護膜10a，接合層110之外緣部及銲墊電極120之外緣部乃配置於透明保護膜10a上之故，可更進一步得優異之耐蝕性及接合性。
又，本實施形態之半導體發光元件1中，銲墊電極120乃由金屬反射層117與銲接層119所成，接合層110之任何部分不由金屬反射層117之下露出的同時，金屬反射層17之任何部分亦不會從銲接層110之下露出，經由金屬反射層117及銲接層119雙重被覆接合層110。更且，於本實施形態之半導體發光元件1中，銲墊電極120之外緣部則配置於透明保護膜10a上。因此，本實施形態之半導體發光元件1中，不通過透明保護膜10a與銲接層119之接合面、和透明保護膜10a與金屬反射層117之接合面的話，半導體發光元件1之外部之空氣或水分則不能入侵至接合層110。因此，於本實施形態中，可更有效防止使半導體發光元件1之外部空氣或水分入侵至接合層110。
又，本實施形態之半導體發光元件1中，被覆銲墊電極120之外緣部，形成露出銲墊電極120上之一部分之緣部保護膜10b之故，可得更為優異之耐蝕性及接合性。
而且，根據本實施形態之半導體發光元件1時，使朝向外側，膜厚為漸漸變薄之傾斜面119c擁有於外周部120d之銲墊電極120，被覆接合層110而形成之故，可充分確保銲墊電極120之外周部120d、和銲墊電極120之外周部120d之下面(於本實施形態中為透明保護膜10a)之接觸面積，可得優異接合性的同時，藉由銲墊電極120之外周部120d與其下面之間，可有效防止空氣或水分從外部入侵至接合層110，可得優異之耐蝕性。
又，本實施形態之半導體發光元件1之製造方法，乃製造p型電極111之工程，具備於層積半導體層20之上面106c，形成透明電極109之工程、和於透明電極109，於底面109a形成層積半導體層20之上面106c之露出的孔部109a之工程、和於孔部109a之底面109b及內壁109d上，形成層積半導體層20之接合阻抗率較與透明電極109之接合阻抗率為大之材料所成之接合層110的工程、和被覆接合層110，形成銲墊電極120之工程之故，使p型電極在接合性上優異的同時，可容易製造光取出性優異之本實施形態之半導體發光元件1。
又，本實施形態之半導體發光元件1之製造方法乃具備經由蝕刻從透明保護膜10a之開口部10d露出之透明電極109之上面109c，形成孔部109a之工程、和於孔部109a之底面109b及內壁109d上，形成接合層110之工程之故，經由形成孔部109a，接觸自透明電極109顯現之孔部109a之內壁109d，而形成接合層110。經由形成孔部109a，從透明電極109顯現之孔部109a之內壁109d乃與透明電極109之上面109c比較，在與接合層110之緊密性上為優異之故，根據本實施形態之製造方法之時，與於透明電極109上面109c，形成接合層110之時比較，可得在於接合層110之緊密性優異之p型電極111。
(實施形態2：半導體發光元件)
圖7乃顯示本發明之半導體發光元件之其他例圖，為構成半導體發光元件之p型電極之擴大剖面模式圖。圖7所示本實施形態之半導體發光元件與圖1所示半導體發光元件1不同之處，僅為未形成透明保護膜10a及緣部保護膜10b之處，除此之外，與圖1所示之半導體發光元件1相同。因此，與實施形態1相同之構件附上相同之符號，省略說明。
又，構成本實施形態之半導體發光元件之p型電極112乃除了未形成透明保護膜10a及緣部保護膜10b之外，與圖1所示p型電極111同樣地加以形成。
如圖7所示本實施形態之半導體發光元件，在未設置透明保護膜10a及緣部保護膜10b之時，p型電極112具備於底面109b，具有層積半導體層20之上面106c之露出之孔部109a的透明電極109、和形成於孔部109之底面109b上及內壁109d上的接合層110、和被覆接合層110而形成之銲墊電極120，層積半導體層20與接合層110之接合阻抗率較透明電極109與接合層110之接合阻抗率為大之故，自銲墊電極120之電流則藉由接合層110，主要從透明電極109之孔部109a之內壁109d擴散至透明電極109之面內方向，而供給至層積半導體層20之上面，供給至層積半導體層20之電流中，藉由透明電極109而供給之量則較從接觸於層積半導體層20之接合層110直接供給之量為多。
因此，本實施形態之半導體發光元件中，銲墊電極120即使為無透光性會遮掩光線之物，發光層105所發光之光線中，被銲墊電極120遮蔽，無法向半導體發光元件1之外部取出之光線的比率會非常少，因此光取出效率為高，在光取出性亦為優異者。
更且，本實施形態之半導體發光元件中，經由接合層110，可得透明電極109及層積半導體層20與銲墊電極120充分為高之接合力，而成為具備優異接合性之p型電極111。
更且，於本實施形態之半導體發光元件中，使朝向外側，膜厚為漸漸變薄之傾斜面119c擁有於外周部120d之銲墊電極120，被覆接合層110而形成之故，可有效防止對於接合層110之從外部之空氣或水分之入侵，可得優異之耐蝕性。
(實施形態3：半導體發光元件)
圖8乃顯示本發明之半導體發光元件之其他例圖，為半導體發光元件之剖面模式圖。圖8所示本實施形態之半導體發光元件與圖1所示半導體發光元件1不同之處，除了未形成透明保護膜10a，於平面視之，銲墊電極120之中央部被露出之範圍之外，還有於透明電極109之上面109c整面，設置上面保護膜10。除此之外，與圖1所示半導體發光元件1相同。因此，與實施形態1相同之構件附上相同之符號，省略說明。
上面保護膜10乃由與圖1所示之半導體發光元件1之透明保護膜10a同樣之材料所成，具有相同之厚度者。
為製造圖8所示之半導體發光元件1a，首先，與圖1所示之半導體發光元件1同樣，形成層積半導體層20之後，形成n極電極108。
之後，如以下所示，製造p型電極111a。圖9A～圖9E乃為說明製造p型電極之工程的工程圖，僅擴大顯示p型電極111a所製造之範圍之一部分的擴大剖面圖。
如圖9A所示，為製造本實施形之p型電極111a時，首先，與圖1所示之半導體發光元件1同樣地，於p型半導體層106上，形成透明電極109。
接著，如圖9A所示，於透明保護膜10a上，塗佈乾燥光阻劑21，與圖1所示半導體發光元件1同樣，於透明電極109之上面109c，形成具備具有朝向底面，剖面積漸漸變寬之內壁形狀的開口部23a的圖9B所示逆推拔型之掩膜23。
接著，經由將從如圖9B所示掩膜23之開口部23a露出之透明電極109，與圖1所示半導體發光元件1相同進行蝕刻，如圖9C所示，於透明電極109形成孔部109a。
接著，如圖9D所示，與圖1所示半導體發光元件1相同，形成接合層110、金屬反射層117、銲接層119。之後，與如圖1所示之半導體發光元件1相同，剝離掩膜23。由此，如圖9E，形成金屬反射層117與銲接層119所成之銲墊電極120。本實施形態中，如圖1所示之半導體發光元件1相同，各別於接合層110、金屬反射層117及銲接層119之外周部，形成朝向外側，膜厚為漸漸變薄之傾斜面110c、117c、119c。
接著，使用以往公知之方法，除了於平面視之時，露出銲墊電極120之中央部的範圍外，於透明電極109之上面109c整面，形成上面保護膜10。如此，具備圖8所示p型電極111a之半導體發光元件1則被形成。
本實施形態之半導體發光元件1a中，與圖1所示之半導體發光元件1相同，光取出效率為高，光取出性優異，接合性及耐蝕性亦優異。
又，本實施形態之半導體發光元件1a中，除了於平面視之時，露出銲墊電極120之中央部的範圍外，於透明電極109之上面109c整面，設置上面保護膜10之故，可得非常優異之耐蝕性及接合性。
(實施形態4：燈)
圖10乃顯示本發明之燈之一例的剖面概略圖。如圖10所示，本實施形態之燈3乃砲彈型，做為半導體發光元件，安裝圖1所示之本發明之半導體發光元件1者。然而，燈3乃組合半導體發光元件1與螢光體者，可藉由該業者周知之手段，成為該業者所周知之構成。又，經由半導體發光元件1與螢光體之組合，改變發光色之技術乃為人所知，如此技術在本實施形態之燈中，亦可不受任何限制加以採用。
本實施形態之燈3乃如圖10所示，具備於半導體發光元件1之p型電極111之銲墊電極120，以導線33加以接合之框體31、和於半導體發光元件1之n極電極108(銲墊)，以導線34加以接合之另一方之框體32、和包圍半導體發光元件1之周邊所形成之透明之樹脂所成鑄模35。
又，本實施形態之燈3乃做為半導體發光元件，具備具有優異之接合性及耐蝕性的電極，具備光取出性優異之圖1所示之半導體發光元件1之故，成為耐蝕性優異、發光效率高、產率佳而被製造的優異者。
本實施形態之燈3，可使用於一般用途之砲彈型、使用於手機之背光用途之側觀景型，使用於顯示器頂顯示型等之任何用途之中。
又，由本發明之半導體發光元件所製造之燈3有如前述之優異效果之故，組裝有經由此技術所製作之燈的背光、手機、顯示器、各種面板；電腦、遊戲機、照明等之電子機器，或組裝此電子機器之汽車等之機械裝置類乃可賦予做為製品之使用上之高可靠性。尤其，於背光、手機、顯示器、遊戲機、照明車零件等之電池驅動機器類中，可提供具備高可靠性之發光元件之製品之故，因而為佳。
[實施例]
以下，將本發明根據實施例，具體加以說明。但是本發明非限定於此實施例者。
(實施例1)＜半導體發光元件之製作＞
將p型電極111(透明電極109、接合層110、銲墊電極120(金屬反射層117、阻障層、銲接層119))及n型電極108示於表1及表2之構成之圖1～圖3所示氮化鎵系化合物半導體所成半導體發光元件，如以下被加以製造。
『層積半導體層之形成』
首先，於藍寶石所成基板101上，藉由AlN所成緩衝層102，形成厚度8μm之非摻雜GaN所成基底層103。接著，形成厚度2μm之Si摻雜n型GaN所成n連接層104a、厚度250nm之n型In0.1 Ga0.9 N所成n包覆層104b。之後，層積5次厚度16nm之Si摻雜GaN障壁層及厚度2.5nm之In0.2 Ga0.8 N井層，最後形成設置障壁層之多重量子井構造之發光層105。更且，順序形成厚度10nm之Mg摻雜p型Al0.07 Ga0.93 N所成p包覆層106a、厚度150nm之Mg摻雜p型GaN所成p連接層106b。
然而，層積半導體層20之形成乃經由MOCVD法，於該技術範圍所周知之通常條件下加以進行。
「電極之形成」
如此，形成層積半導體層20之後，經由微縮術之手法加以圖案化，蝕刻特定範圍之層積半導體層20之一部分，露出n連接層104a之一部分。接著，經由濺鍍法，於n連接層104a之露出面104c，順序形成Ti/Pt/Au所成n型電極108。
之後，如以下所示，形成p型電極111。首先，於p型GaN連接層106b上，形成厚度250nm之IZO所成透明電極109，於透明電極109上，形成厚度100nm之SiO2 所成透明保護膜10a。
接著，做為圖案反轉型光阻劑使用AZ5200NJ(製品名：AZ Electronic Materials股份有限公司製)，於透明保護膜10a之被形成之透明電極109之上面109c，朝向底面，形成具備具有剖面積漸漸變寬之內壁形狀的開口部23a的逆推拔型之掩膜23。
接著，使從掩膜23之開口部23露出之透明保護膜10a，於透明電極109之上面109c，經由從垂直方向之RIE(反應性離子蝕刻)加以除去，形成開口部10d，從開口部10d露出透明電極109之上面109c。
接著，將從掩膜23之開口部23a露出之透明電極109，經由乾蝕刻，形成孔部109a。之後，氮環境中，以650℃之溫度進行熱處理，結晶化非晶質狀態之IZO膜。
接著，經由蝕刻，被覆透明電極109之孔部109a之底面109b及內壁109d上，而形成最大膜厚10nm之Cr所成之接合層110。接著，經由濺鍍法，被覆接合層110，形成具有朝向外側，膜厚為漸漸變薄之傾斜面117c於外周部之最大膜厚100nm之Pt所成金屬反射層117。接著，經由濺鍍法，沿掩膜23之開口部23a之內壁形狀，形成外周部之形狀，被覆金屬反射層117，形成具有朝向外側，膜厚為漸漸變薄之傾斜面119c於外周部20d的最大膜厚1100nm之Au所成銲接層119。由此，形成金屬反射層117與銲接層119所成之銲墊電極120。
之後，經由浸漬於光阻劑剝離液，剝離掩膜23。接著，於平面視之時，為露出銲墊電極120之中央部之略甜甜圈狀之形狀，跨過銲墊電極120之外緣部(輪廓線)和與透明保護膜10a接縫之部分，被覆銲墊電極120之外緣部，形成寬度5μm，最大厚度250nm之SiO2 所成緣部保護膜10b。如此，得圖1～圖3所示p型電極111之實施例1之半導體發光元件1。
(實施例2～18)
除了成為p型電極(透明電極、接合層、銲墊電極(金屬反射層、阻障層、銲接層))及n型電極示於表1及表2之構成者以外，製造與實施例1之半導體發光元件1相同之實施例2～18之半導體發光元件。
(比較例1)
除了未形成緣部保護膜10b、於透明電極109未形成孔部109a、和構成接合層210、銲墊電極220之金屬反射層217及銲接層219之側面，對於透明電極109之上面109c而言幾近形成呈垂直之外，製造與實施例1之半導體發光元件1相同之圖11所示之半導體發光元件。
(半導體發光元件之評估)
對於實施例1～18及比較例1之半導體發光元件，以探針之通電，測定電流施加值20mA之順方向電壓。將結果示於表3。
如表3所示，實施例1～18之順方向電壓為3.0V或3.1V，比較例1之順方向電壓為3.0V。
之後，將實施例1～18及比較例1之半導體發光元件，安裝於TO-18罐封裝，經由測定器，測定電流施加值20mA之發光輸出。將結果示於表3。
如表3所示，實施例1～18之發光輸出為19.5~23mW，比較例1之發光輸出為21mW。
又，調查實施例1～18及比較例1之發光面之發光分布。結果，實施例1～18中，均勻地被發光。對此，比較例中，僅在配置位於發光層中p型電極之周邊的部分的發光層有所發光。
更且，測定實施例1～18及比較例1中所製作之銲墊電極之反射率。反射率之測定乃於形成銲墊電極之時，對於與置入於形成在處理室之玻璃製之虛擬基板的銲墊電極相同之薄膜，使用分光光度計，以460nm之波長範圍加以測定。將結果示於表3。
又，對於實施例1～18及比較例1之半導體發光元件(晶片)，進行銲接測試。將結果示於表3。
如表3所示，實施例1，3，6，10～18中，100000晶片中，銲墊剝離(銲接不良數)者為0。又，其他之實施例中，銲接不良數為5以下，極為稀少。相較之下，比較例1中，100000晶片中，銲接不良數為50。
＜晶片之高溫高濕度試驗＞
將實施例1～18及比較例1之半導體發光元件(晶片)，置入高溫高濕器(ISUZU製作所，μ-SERIES)內，在溫度85℃，相對濕度85RH%之環境下，對於100個晶片，進行發光試驗(晶片之通電量5mA，2000小時)。將結果示於表3。
如表3所示，實施例3，6，11～18中，不良數為0。又，其他之實施例中，不良數為10以下，極為稀少。相較之下，比較例1中，不良數為65。
＜耐蝕性試驗＞
在以電流施加值20mA，順方向電壓3.0~3.1V發光之狀態下，將實施例1～18及比較例1之半導體發光元件，沈浸於水槽水中。
實施例1～18中，將半導體發光元件沈浸於水槽水中之狀態下保持10分鐘之後，由水中拉起，再測定發光特性。結果，於實施例1～18中，沈浸於水中之前與沈浸於水中之後，發光特性幾乎未有改變，為良好者。
對此，比較例1中，將半導體發光元件僅沈浸於水槽水中之狀態保持數秒鐘而已就不會發光(不良)。
 [產業上之可利用性]
本發明乃有關半導體發光元件以及該製造方法及燈者，尤其在利用、製造具備提升接合性及耐蝕性之電極之半導體發光元件以及該製造方法及燈中，可被加以利用者。
1、1a．．．半導體發光元件
3．．．燈
10a．．．透明保護膜
10b．．．緣部保護膜
10c．．．端部
10d．．．開口部
20．．．層積半導體層
21．．．光阻劑
22．．．可溶部
23、25．．．掩膜
23a．．．開口部
31、32．．．框體
33、34．．．導線
35．．．鑄模
101．．．基板
102．．．緩衝層
103．．．基底層
104．．．n型半導體層
104a．．．n連接層
104b．．．n型包覆層
104c．．．露出面
105．．．發光層
105a．．．障壁層
105b．．．井層
106．．．p型半導體層
106a．．．p包覆層
106b．．．p連接層
106c．．．上面
108．．．n型電極(第2之電極)
109．．．透明電極
109a．．．孔部
109b．．．底面
109c．．．上面
109d．．．內壁
110．．．接合層
110c．．．傾斜面
110d．．．外周部
111、112．．．p型電極(第1之電極)
117．．．金屬反射層
117c．．．傾斜面
119．．．銲接層
119c．．．傾斜面
120．．．銲墊電極
120d．．．外周部
[圖1]圖1乃顯示本發明之半導體發光元件之一例圖，為半導體發光元件之剖面模式圖。
[圖2]圖2乃圖1所示半導體發光元件之平面模式圖。
[圖3]圖3乃構成圖1所示半導體發光元件之層積半導體之擴大剖面模式圖。
[圖4]圖4乃構成圖1所示半導體發光元件之p型電極之擴大剖面模式圖。
[圖5A]圖5A乃為說明製造p型電極之工程的工程圖，僅擴大顯示p型電極所製造之範圍之一部分的擴大剖面圖。
[圖5B]圖5B乃為說明製造p型電極之工程的工程圖，僅擴大顯示p型電極所製造之範圍之一部分的擴大剖面圖。
[圖5C]圖5C乃為說明製造p型電極之工程的工程圖，僅擴大顯示p型電極所製造之範圍之一部分的擴大剖面圖。
[圖5D]圖5D乃為說明製造p型電極之工程的工程圖，僅擴大顯示p型電極所製造之範圍之一部分的擴大剖面圖。
[圖5E]圖5E乃為說明製造p型電極之工程的工程圖，僅擴大顯示p型電極所製造之範圍之一部分的擴大剖面圖。
[圖6A]圖6A乃對於圖5B所示之掩膜之製造工程加以說明之工程圖，僅顯示1個p型電極之形成範圍的擴大剖面圖。
[圖6B]圖6B乃對於圖5B所示之掩膜之製造工程加以說明之工程圖，僅顯示1個p型電極之形成範圍的擴大剖面圖。
[圖6C]圖6C乃對於圖5B所示之掩膜之製造工程加以說明之工程圖，僅顯示1個p型電極之形成範圍的擴大剖面圖。
[圖6D]圖6D乃對於圖5B所示之掩膜之製造工程加以說明之工程圖，僅顯示1個p型電極之形成範圍的擴大剖面圖。
[圖7]圖7乃顯示本發明之半導體發光元件之其他例圖，為構成半導體發光元件之p型電極之擴大剖面模式圖。
[圖8]圖8乃顯示本發明之半導體發光元件之其他例圖，為半導體發光元件之剖面模式圖。
[圖9A]圖9A乃為說明製造p型電極之工程的工程圖，僅擴大顯示p型電極所製造之範圍之一部分的擴大剖面圖。
[圖9B]圖9B乃為說明製造p型電極之工程的工程圖，僅擴大顯示p型電極所製造之範圍之一部分的擴大剖面圖。
[圖9C]圖9C乃為說明製造p型電極之工程的工程圖，僅擴大顯示p型電極所製造之範圍之一部分的擴大剖面圖。
[圖9D]圖9D乃為說明製造p型電極之工程的工程圖，僅擴大顯示p型電極所製造之範圍之一部分的擴大剖面圖。
[圖9E]圖9E乃為說明製造p型電極之工程的工程圖，僅擴大顯示p型電極所製造之範圍之一部分的擴大剖面圖。
[圖10]圖10乃顯示本發明之燈之一例的剖面概略圖。
[圖11]圖11乃為說明本發明之半導體發光元件之效果例圖，為p型電極之擴大剖面模式圖。
1．．．半導體發光元件
10a．．．透明保護膜
10b．．．緣部保護膜
20．．．層積半導體層
101．．．基板
102．．．緩衝層
103．．．基底層
104．．．n型半導體層
104c．．．露出面
105．．．發光層
106．．．p型半導體層
106a．．．p包覆層
106c．．．上面
108．．．n型電極(第2之電極)
109．．．透明電極
109c．．．上面
110．．．接合層
111．．．p型電極(第1之電極)
117．．．金屬反射層
119．．．銲接層
120．．．銲墊電極

Claims (13)

  1. 一種半導體發光元件，具備：基板、和形成於前述基板上，包含發光層之層積半導體層、和形成於前述層積半導體之上面的第1之電極，和形成於前述層積半導體之一部分欠缺所成露出面上的第2之電極之半導體發光元件，其特徵乃前述第1之電極乃具備：具有前述層積半導體層之上面被露出之孔部的透明電極、和形成於前述孔部之底面上及內壁上的接合層、和被覆前述接合層而形成之銲墊電極、和被覆前述銲墊電極之外緣部而形成之緣部保護層。
  2. 如申請專利範圍第1項之半導體發光元件，其中，前述層積半導體層與前述接合層之接合阻抗率乃較前述透明電極與前述接合層之接合阻抗率為大。
  3. 如申請專利範圍第1項之半導體發光元件，其中，前述接合層乃由選自Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni所成群之至少一種元素所成，最大厚度為10Å以上400Å以下之範圍的薄膜。
  4. 如申請專利範圍第1項之半導體發光元件，其中，前述銲墊電極乃包含Au、Al或含有此等之金屬之任一者之合金所成銲接層。
  5. 如申請專利範圍第4項之半導體發光元件，其中，前述銲墊電極乃由被覆前述接合層而形成之金屬反射層、和被覆前述金屬反射層而形成之銲接層所成， 前述金屬反射層乃由選自Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti所成群之任一者或包含此等金屬之任一者之合金所成。
  6. 如申請專利範圍第1項之半導體發光元件，其中，前述透明電極乃由包含選自In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Ni所成群之任一種的導電性之氧化物，硫化鋅或硫化鉻所成透明導電性材料所構成。
  7. 如申請專利範圍第1項之半導體發光元件，其中，前述層積半導體層，乃令氮化鎵系半導體為主體加以構成。
  8. 如申請專利範圍第1項之半導體發光元件，其中，前述層積半導體層，乃從前述基板側，依n型半導體層、發光層、p型半導體層之順序加以層積而成，前述發光層乃多重量子井構造。
  9. 一種燈，其特徵乃具備：如申請專利範圍第1項至第8項之任一項之半導體發光元件、和配置前述半導體發光元件之同時，與前述半導體發光元件之第1之電極打線之第1框體、與前述半導體發光元件之第2之電極打線之第2框體、和包圍前述半導體發光元件而形成之鑄型者。
  10. 一種半導體發光元件之製造方法，具備：基板、和包含形成於前述基板上之發光層之層積半導體層、和形成於前述層積半導體之上面的第1之電極、和形成於前述層積半導體之一部分欠缺所成露出面上的第2之電極之半 導體發光元件之製造方法，其特徵乃具備：製造前述第1之電極之工程乃於前述層積半導體層之上面，形成透明電極之工程、和於前述透明電極，形成露出前述層積半導體層上面之孔部的工程，和於前述孔部之底面上及內壁上，形成接合層的工程、和被覆前述接合層，形成銲墊電極之工程。
  11. 一種電子機器，其特徵乃組裝有如申請專利範圍第9項之燈。
  12. 一種機械裝置，其特徵乃組裝有如申請專利範圍第11項之電子機器。
  13. 如申請專利範圍第1項之半導體發光元件，其中，係前述銲墊電極係被覆前述接合層形成，且具有朝向外側，膜厚漸趨為薄之傾斜部。
TW098143668A 2008-12-25 2009-12-18 半導體發光元件及半導體發光元件之製造方法、燈 TWI453955B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008329977A JP2010153581A (ja) 2008-12-25 2008-12-25 半導体発光素子及び半導体発光素子の製造方法、ランプ

Publications (2)

Publication Number Publication Date
TW201034250A TW201034250A (en) 2010-09-16
TWI453955B true TWI453955B (zh) 2014-09-21

Family

ID=42287196

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098143668A TWI453955B (zh) 2008-12-25 2009-12-18 半導體發光元件及半導體發光元件之製造方法、燈

Country Status (4)

Country Link
US (1) US8969905B2 (zh)
JP (1) JP2010153581A (zh)
TW (1) TWI453955B (zh)
WO (1) WO2010073539A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5652373B2 (ja) * 2011-03-24 2015-01-14 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5961359B2 (ja) * 2011-09-20 2016-08-02 昭和電工株式会社 発光ダイオード及びその製造方法
JP5806608B2 (ja) * 2011-12-12 2015-11-10 株式会社東芝 半導体発光装置
JP5768759B2 (ja) * 2012-04-27 2015-08-26 豊田合成株式会社 半導体発光素子
JP6111818B2 (ja) * 2013-04-24 2017-04-12 三菱電機株式会社 半導体素子、半導体素子の製造方法
USD718259S1 (en) * 2013-08-13 2014-11-25 Epistar Corporation Light-emitting diode device
USD719112S1 (en) * 2013-11-22 2014-12-09 Epistar Corporation Light-emitting diode device
KR102224061B1 (ko) * 2014-04-15 2021-03-09 엘지이노텍 주식회사 발광소자
JP2015220404A (ja) * 2014-05-20 2015-12-07 豊田合成株式会社 発光素子
JP6256235B2 (ja) 2014-07-18 2018-01-10 日亜化学工業株式会社 半導体発光素子の製造方法
JP6627727B2 (ja) * 2016-11-24 2020-01-08 豊田合成株式会社 発光素子の製造方法
JP7011163B2 (ja) 2018-02-22 2022-02-10 日亜化学工業株式会社 半導体素子の製造方法
TWI661574B (zh) * 2018-06-06 2019-06-01 友達光電股份有限公司 微型發光二極體顯示器、微型發光二極體元件及其製作方法
KR102097092B1 (ko) * 2018-07-17 2020-04-06 제트카베 그룹 게엠베하 반도체 발광 소자를 이용한 차량용 램프
CN113990994B (zh) * 2021-09-08 2023-11-14 华灿光电（浙江）有限公司 高稳定发光二极管芯片及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011857A (ja) * 2003-06-17 2005-01-13 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2006173506A (ja) * 2004-12-20 2006-06-29 Matsushita Electric Ind Co Ltd 半導体発光素子および半導体発光素子の製造方法
JP2008218440A (ja) * 2007-02-09 2008-09-18 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子および発光装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2803742B2 (ja) 1993-04-28 1998-09-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子及びその電極形成方法
JP3916011B2 (ja) 1997-02-21 2007-05-16 シャープ株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP3342336B2 (ja) * 1997-02-25 2002-11-05 三洋電機株式会社 半導体発光素子
JP2003101071A (ja) * 2001-09-25 2003-04-04 Hitachi Cable Ltd 半導体発光素子
JP4123360B2 (ja) * 2002-12-05 2008-07-23 日立電線株式会社 半導体発光素子及びその製造方法
JP4889193B2 (ja) 2003-07-23 2012-03-07 日亜化学工業株式会社 窒化物半導体発光素子
KR101127314B1 (ko) * 2003-11-19 2012-03-29 니치아 카가쿠 고교 가부시키가이샤 반도체소자
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
JP2006013034A (ja) * 2004-06-24 2006-01-12 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及び半導体発光素子の製造方法
JP2006066903A (ja) 2004-07-29 2006-03-09 Showa Denko Kk 半導体発光素子用正極
US7679097B2 (en) * 2004-10-21 2010-03-16 Nichia Corporation Semiconductor light emitting device and method for manufacturing the same
WO2007004701A1 (en) * 2005-07-04 2007-01-11 Showa Denko K.K. Gallium nitride-based compound semiconductor lihgt-emitting device
KR100708936B1 (ko) * 2005-10-17 2007-04-17 삼성전기주식회사 플립칩용 질화물계 반도체 발광소자
JP2007220972A (ja) * 2006-02-17 2007-08-30 Showa Denko Kk 半導体発光素子及びその製造方法、並びにランプ
JP2008034822A (ja) 2006-06-28 2008-02-14 Nichia Chem Ind Ltd 半導体発光素子
JP5092419B2 (ja) 2007-01-24 2012-12-05 三菱化学株式会社 ＧａＮ系発光ダイオード素子
JP5130730B2 (ja) 2007-02-01 2013-01-30 日亜化学工業株式会社 半導体発光素子
TWI373153B (en) * 2008-09-22 2012-09-21 Ind Tech Res Inst Light emitting diode, and package structure and manufacturing method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011857A (ja) * 2003-06-17 2005-01-13 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2006173506A (ja) * 2004-12-20 2006-06-29 Matsushita Electric Ind Co Ltd 半導体発光素子および半導体発光素子の製造方法
JP2008218440A (ja) * 2007-02-09 2008-09-18 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子および発光装置

Also Published As

Publication number Publication date
US8969905B2 (en) 2015-03-03
US20110255294A1 (en) 2011-10-20
JP2010153581A (ja) 2010-07-08
TW201034250A (en) 2010-09-16
WO2010073539A1 (ja) 2010-07-01

Similar Documents

Publication Publication Date Title
TWI453955B (zh) 半導體發光元件及半導體發光元件之製造方法、燈
TWI412159B (zh) 半導體發光元件、其電極以及製造方法、及燈
TWI429107B (zh) 半導體發光元件、其製造方法、燈、照明裝置、電子機器及機械裝置
JP5522032B2 (ja) 半導体発光素子及びその製造方法
CN100590898C (zh) 用于半导体发光器件的正电极
US8748903B2 (en) Semiconductor light emitting element and method for manufacturing semiconductor light emitting element
TWI528588B (zh) 半導體發光元件及半導體發光裝置
TWI359509B (en) Semiconductor light emitting element, process for
TWI392113B (zh) 化合物半導體發光元件及其製法
JP2010267797A (ja) 半導体発光素子、ランプ、照明装置、電子機器及び電極
TWI580074B (zh) Semiconductor light emitting element
JP2000294837A (ja) 窒化ガリウム系化合物半導体発光素子
US20100084682A1 (en) Ohmic electrode and method thereof, semiconductor light emitting element having this
JP5178383B2 (ja) 半導体発光素子及び半導体発光素子の製造方法、ランプ
JP2011034989A (ja) 半導体発光素子、その製造方法、ランプ、電子機器及び機械装置
JP2010062425A (ja) 半導体発光素子及び半導体発光素子の製造方法、ランプ
JP5515431B2 (ja) 半導体発光素子、その電極並びに製造方法及びランプ
JP5323468B2 (ja) 半導体発光素子の製造方法、電極構造の製造方法、半導体発光素子、電極構造
JP2010238802A (ja) 半導体発光素子、電極構造、半導体発光素子の製造方法、電極構造の製造方法
WO2009154191A1 (ja) 半導体発光素子、その電極並びに製造方法及びランプ
JP2011086855A (ja) 半導体発光素子の製造方法