JP5888132B2 - 発光装置の製造方法 - Google Patents
発光装置の製造方法 Download PDFInfo
- Publication number
- JP5888132B2 JP5888132B2 JP2012130846A JP2012130846A JP5888132B2 JP 5888132 B2 JP5888132 B2 JP 5888132B2 JP 2012130846 A JP2012130846 A JP 2012130846A JP 2012130846 A JP2012130846 A JP 2012130846A JP 5888132 B2 JP5888132 B2 JP 5888132B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- bonding
- electrode
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05681—Tantalum [Ta] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48655—Nickel (Ni) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/48681—Tantalum (Ta) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83862—Heat curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
- H01L2224/85013—Plasma cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
- H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Description
特許文献1には、積層半導体層上に設けられる電極の最上層をAuで構成した半導体発光素子が記載されている。
しかしながら、発光装置を製造する際に、半導体発光素子の電極にワイヤが接着されなかったり電極に接着したワイヤが剥がれたりして、電極とワイヤとの接続不良が発生することがあった。
特に、シリコン樹脂を含む接着剤を用いて半導体発光素子をフレーム等にダイボンドする場合、電極とワイヤとの接続不良が発生しやすい。
一方、例えばシリコン樹脂を含まないエポキシ樹脂をダイボンド用接着剤として用いれば、電極とワイヤとの接続不良は発生しにくい。しかし、エポキシ樹脂は波長が500nm以下の短波長の光に対して劣化しやすく、発光波長が短波長の半導体発光素子をダイボンドするための接着剤としては不適である。これにより、発光波長が500nm以下である半導体発光素子に用いるダイボンド用接着剤としては、光による劣化を抑制する観点からシリコン樹脂を含む接着剤が好ましい。
[1]通電により発光する発光層を含む半導体層と、Auを含む金属材料で構成され当該半導体層上に設けられる金属層とNiまたはTaを含む材料で構成され当該金属層を被覆する被覆層とを有する電極とを備え、当該被覆層の厚さが100nmよりも小さく設定され且つ当該被覆層が外部に露出する露出面が形成された半導体発光素子を、当該露出面とは反対側の面が接着対象部材に対向するように、シリコン樹脂を含む接着剤を介して当該接着対象部材に搭載した後、当該接着剤を加熱して、当該半導体発光素子を当該接着対象部材に接着するダイボンド工程と、
前記接着対象部材に接着された前記半導体発光素子の前記電極に対して、前記露出面にワイヤを接続するワイヤボンド工程と
を含み、
前記ワイヤボンド工程では、前記半導体発光素子の前記金属層に対して、前記被覆層を破って前記ワイヤを接続することを特徴とする発光装置の製造方法。
[2]前記ダイボンド工程では、前記電極における前記被覆層の膜構造が島状構造である前記半導体発光素子を、前記接着対象部材に接着することを特徴とする[1]記載の発光装置の製造方法。
[3]前記ワイヤボンド工程では、前記電極に対して、Auを含む金属材料で構成される前記ワイヤを接続することを特徴とする[1]または[2]記載の発光装置の製造方法。
[4]前記ダイボンド工程を実行した後、前記ワイヤボンド工程を実行する前に、前記接着対象部材に接着された前記半導体発光素子における前記電極の前記露出面を洗浄する洗浄工程を更に含むことを特徴とする[1]〜[3]記載の発光装置の製造方法。
[5]前記洗浄工程は、前記露出面におけるNiまたはTaを低減させる工程を含むことを特徴とする[4]記載の発光装置の製造方法。
[6]前記洗浄工程では、プラズマ洗浄により前記露出面におけるNiまたはTaを低減させることを特徴とする[5]記載の発光装置の製造方法。
前記素子形成工程にて形成された前記半導体発光素子を、前記被覆層が露出するように、シリコン樹脂を含む接着剤を介して接着対象部材に搭載した後、当該接着剤を加熱して、当該半導体発光素子を当該接着対象部材に接着するダイボンド工程と、
前記接着対象部材に接着された前記半導体発光素子の前記被覆層を破って、ワイヤと前記金属層とを接続するワイヤボンド工程と
を含む発光装置の製造方法。
[8]前記素子形成工程は、前記半導体層が露出するように前記金属層を当該半導体層における一部の領域に積層し、当該金属層を覆うように前記被覆層を積層した後、当該被覆層の一部が露出するように、当該半導体層上および当該被覆層上に、当該半導体層を外部から保護する保護層を積層する工程を含むことを特徴とする[7]記載の発光装置の製造方法。
(半導体発光素子)
図1は、本実施の形態が適用される半導体発光素子1の断面模式図の一例である。
本実施の形態の半導体発光素子1は、基板110と、基板110上に積層される中間層120と、中間層120上に積層される下地層130とを備える。また、半導体発光素子1は、下地層130上に積層されるn型半導体層140と、n型半導体層140上に積層される発光層150と、発光層150上に積層されるp型半導体層160とをさらに備える。なお、以下の説明においては、必要に応じて、これら中間層120、下地層130、n型半導体層140、発光層150およびp型半導体層160を、まとめて積層半導体層100と呼ぶ。
なお、本実施の形態の半導体発光素子1は、発光層150から出力された光をp電極300およびn電極400が形成される側から取り出す、フェイスアップ型の半導体発光素子である。
<基板>
基板110としては、特に限定されず、各種の基板を選択して用いることができる。例えば、サファイア、SiC、シリコン、酸化亜鉛等からなる基板を用いることができる。
また、上記基板の中でも、特に、C面を主面とするサファイア基板を用いることが好ましい。C面を主面とするサファイア基板は、発光層150から出力される光に対する透過性が高く、また、C面を主面とするサファイア基板を基板110として用いることにより、積層半導体層100の結晶性を良好にすることができる。なお、基板110としてC面を主面とするサファイア基板を用いる場合は、サファイアのC面上に中間層120(バッファ層)を形成するとよい。
さらに、半導体発光素子1の光取り出し効率を向上させるために、基板110として、基板表面に凹凸加工を施したものを用いることがより好ましい。
半導体層の一例としての積層半導体層100は、例えば、III族窒化物半導体からなる層であって、図1に示すように、基板110上に、中間層120、下地層130、n型半導体層140、発光層150およびp型半導体層160の各層がこの順で積層されて構成されている。ここで、n型半導体層140は、電子をキャリアとするものである。これに対し、p型半導体層160は、正孔をキャリアとするものである。
なお、積層半導体層100は、MOCVD法で形成すると結晶性の良いものが得られるが、スパッタ法によっても条件を最適化することで、MOCVD法よりも優れた結晶性を有する半導体層を形成できる。
以下、積層半導体層100を構成する各層について順次説明する。なお、以下の説明では、AlGaN、GaInN等について、各元素の組成比を省略した形で記述する場合がある。
中間層120は、基板110と下地層130との格子定数の違いを緩和し、特にC面を主面とするサファイアで基板110を構成した場合には、基板110のC面上にc軸配向した単結晶層の形成を容易にする働きがある。したがって、中間層120の上に単結晶の下地層130を積層すると、より一層結晶性の良い下地層130が積層できる。なお、本発明においては、中間層120の形成を行うことが好ましいが、必ずしも行わなくても良い。
中間層120は、例えば、多結晶のAlxGa1-xN(0≦x≦1)からなる厚さ0.01μm〜0.5μmのものとすることができる。中間層120の厚みが0.01μm未満であると、中間層120により基板110と下地層130との格子定数の違いを緩和する効果が十分に得られない場合がある。また、中間層120の厚みが0.5μmを超えると、中間層120としての機能には変化が無いのにも関わらず、中間層120の成膜処理時間が長くなり、生産性が低下するおそれがある。
下地層130としては、AlxGayInzN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)を用いることができるが、AlxGa1-xN(0≦x<1)を用いると結晶性の良い下地層130を形成できるため好ましい。
下地層130の厚さは0.1μm以上が好ましく、より好ましくは0.5μm以上であり、1μm以上が最も好ましい。この厚さ以上にした方が、結晶性の良好な下地層130を得やすい。
下地層130の結晶性を良くするためには、下地層130には不純物をドーピングしない方が望ましい。しかし、下地層130にp型あるいはn型の導電性が必要な場合は、アクセプター不純物あるいはドナー不純物を添加することができる。
n型半導体層140は、nコンタクト層(図示せず)とnクラッド層(図示せず)とから構成されるのが好ましい。なお、nコンタクト層はnクラッド層を兼ねることも可能である。また、前述の下地層130をn型半導体層140に含めてもよい。
nコンタクト層としては、AlxGa1−xN層(0≦x<1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。
また、nコンタクト層にはn型不純物がドープされていることが好ましい。n型不純物を1×1017/cm3〜1×1020/cm3、好ましくは1×1018/cm3〜1×1019/cm3の濃度で含有すると、n電極400との良好なオーミック接触を維持できる点で好ましい。n型不純物としては、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeが挙げられる。
nクラッド層はAlGaN、GaN、GaInNなどで形成することが可能である。また、これらの構造のヘテロ接合や、これらの構造を複数回積層した超格子構造としてもよい。nクラッド層をGaInNで形成する場合には、発光層150のバンドギャップをGaInNのバンドギャップよりも大きくすることが望ましい。
nクラッド層の厚さは、特に限定されないが、好ましくは0.005μm〜0.5μmであり、より好ましくは0.005μm〜0.1μmである。
また、nクラッド層は、n側第1層とn側第2層とが交互に繰返し積層された構造を含んだものであってもよく、この場合には、GaInNとGaNとの交互構造又は組成比の異なるGaInN同士の交互構造であることが好ましい。
n型半導体層140の上に積層される発光層150としては、単一量子井戸構造あるいは多重量子井戸構造などを採用することができる。
量子井戸構造の井戸層としては、Ga1−yInyN(0<y<0.4)からなるIII族窒化物半導体層が通常用いられる。また、多重量子井戸構造の発光層150を用いる場合は、上記Ga1−yInyNを井戸層とし、井戸層よりバンドギャップエネルギーが大きいAlzGa1−zN(0≦z<0.3)を障壁層とする。井戸層および障壁層には、設計により不純物をドープしてもしなくてもよい。
p型半導体層160は、pクラッド層(図示せず)とpコンタクト層(図示せず)とから構成されるのが好ましい。なお、pコンタクト層はpクラッド層を兼ねることも可能である。
pクラッド層は、発光層150へのキャリアの閉じ込めとキャリアの注入とを行なう層である。
pクラッド層としては、発光層150のバンドギャップエネルギーより大きくなる組成であり、発光層150へのキャリアの閉じ込めができるものであれば特に限定されないが、例えばAlxGa1-xN(0<x≦0.4)を用いることができる。pクラッド層が、このようなAlGaNからなると、発光層150へのキャリアの閉じ込めの点で好ましい。
また、pクラッド層は、上述したnクラッド層と同様に超格子構造としてもよく、この場合には、組成比が異なるAlGaNと他のAlGaNとの交互構造または組成が異なるAlGaNとGaNとの交互構造であることが好ましい。
pクラッド層の厚さは、特に限定されないが、好ましくは1nm〜400nmであり、より好ましくは5nm〜100nmである。
pコンタクト層は、AlxGa1-xN(0≦x≦0.4)であることが好ましい。Al組成が上記範囲であると、良好な結晶性の維持およびp電極300との良好なオーミック接触の維持が可能となる点で好ましい。
pコンタクト層のp型不純物濃度は、1×1018/cm3〜1×1021/cm3が好ましく、より好ましくは5×1019/cm3〜5×1020/cm3である。p型不純物濃度が上記範囲であると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持が可能となる点で好ましい。p型不純物としては、特に限定されないが、例えば、好ましくはMgが挙げられる。
図1に示すように、p型半導体層160の上には透明導電層170が積層されている。
半導体発光素子1を平面視したときに、透明導電層170は、n電極400を形成するためにエッチング等の手段によって一部が除去されたp型半導体層160の上面のほぼ全面を覆うように形成されている。しかし、このような形状に限定されるわけでなく、透明導電層170を、隙間を開けた格子状や樹形状に形成してもよい。なお、透明導電層170の構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
例えば、六方晶構造のIn2O3結晶を含むIZOを透明導電層170として使用する場合、エッチング性に優れたアモルファスのIZO膜を用いて特定形状に加工することができ、さらにその後、熱処理等によりアモルファス状態から結晶を含む構造に転移させることで、アモルファスのIZO膜よりも透光性の優れた電極に加工することができる。透明導電層170の厚さは、特に制限されないが、例えば10〜500nmの範囲であればよい。
保護層180は、半導体発光素子1の内部への水分等の進入を抑制するために設けられている。また、本実施の形態では、発光層150からの光を、保護層180を介して取り出すことから、保護層180は発光層150から出射される光に対する透過性に優れたものであることが望ましい。そこで、本実施の形態では、保護層180をSiO2で構成している。ただし、保護層180を構成する材料についてはこれに限られるものではなく、SiO2に代えて、TiO2、Si3N4、SiO2−Al2O3、Al2O3、AlN等を用いることができる。
次に、p電極300の構成について詳細に説明する。p電極300は、上述したように、p側接合層310、p側バリア層320、p側ボンディング層330、p側被覆層340、およびp側密着層350を備えている。このp電極300は、所謂ボンディングパッドを兼ねており、外部に露出するp側露出面341を介してp側ボンディングワイヤ51が接続されるようになっている(後述する図2参照)。
p側接合層310は、透明導電層170に対するp側バリア層320の接合強度を高め、且つ、透明導電層170とp側バリア層320とのオーミックコンタクトを確保するために、透明導電層170とp側バリア層320との間に設けられる。
p側バリア層320は、p側接合層310を形成する元素のマイグレーションを抑制する作用、および、p側ボンディング層330を形成する元素(この例では後述するAu)のマイグレーションを抑制する作用を有する。さらに、p側バリア層320は、p電極300全体の強度を強化する役割を有している。このため、比較的強固な金属材料を使用することが好ましく、例えばAg、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti、W、Mo、Ni、Co、Zr、Hf、Ta、Nbのうちの何れかまたはこれら金属の何れかを含む合金からなるものから選ぶことができる。なかでも、Al、Ag、Ptおよびこれらの金属の少なくとも一種を含む合金は、電極用の材料として一般的であり、入手のし易さ、取り扱いの容易さなどの点から優れており、特にPtがよい。
また、図1に示すように、p側バリア層320は、周辺部が中央部より薄くなっており、当該中央部の厚さは、20nm〜500nmの範囲より選択することが望ましい。p側バリア層320が20nmよりも薄いとマイグレーション抑制の効果が得にくくなる。一方、p側バリア層320を500nmより厚くしても特に利点は生じず、工程時間の長時間化と材料の無駄を生じるのみである。更に望ましいp側バリア層320の厚さは、50nm〜200nmである。
金属層の一例としてのp側ボンディング層330は、p側ボンディングワイヤ51と電気的に接続されることでp電極300に給電を行うために設けられる。p側ボンディング層330は、p側被覆層340に接する最表層がAuまたはAuを含む合金から構成される。特に、p側ボンディング層330の最表層は、Au単体から成ることが好ましい。p側ボンディングワイヤ51としては、電気伝導性、延性および耐食性等に優れたAuが用いられることが多い。したがって、Auから成るp側ボンディングワイヤ51との密着性がよいAu単体をp側ボンディング層330の最表層として用いることで、p側ボンディング層330とボンディングワイヤとの密着性をより優れたものとすることができる。
なお、p側ボンディング層330においてp側被覆層340に接する最表層がAuまたはAuを含む合金であれば、p側ボンディング層330は金属の多層構造を有するものであってもよいし、Auの単層構造を有するものであっても良い。なお、この例では、p側ボンディング層330としてAuの単層構造からなる膜を用いている。
なお、p側ボンディング層330はスパッタや蒸着等によって形成することができる。
被覆層の一例としてのp側被覆層340は、後述するダイボンド工程においてp側ボンディング層330に接着剤60(図2参照)から飛散した低分子シロキサンが付着するのを抑制するために設けられる層である。p側被覆層340は、Ni、Taのうちのいずれかまたはこれらの金属のいずれかを含む合金、もしくはこれらの金属のいずれかを含む酸化物からなるものから選ぶことができる。この例では、p側被覆層340としてNiを用いている。なお、Auからなるp側ボンディング層330上にNiを積層した場合、AuとNiとが合金化する場合がある。このようなAu−Ni合金をp側被覆層340としてもよい。同様に、Auからなるp側ボンディング層330上にTaを積層した場合、AuとTaとが合金化する場合がある。このようなAu−Ta合金をp側被覆層340としてもよい。
また、p側被覆層340の膜構造は、p側ボンディング層330を連続的に覆う連続膜であっても、p側ボンディング層330上にNi、Ta等が島状に点在する島状構造であってもよい。スパッタ法によりp側被覆層340を形成する場合には、例えばスパッタガス圧を高圧とすることにより、p側被覆層340の膜構造を制御し、島状構造とすることができる。
p側被覆層340の厚さが1nmよりも薄いと、p側被覆層340によるp側ボンディング層330の被覆率が著しく低下し、低分子シロキサンがp側ボンディング層330に付着するのを十分に抑制できない場合がある。また、p側被覆層340の厚さが50nmよりも厚いと、p電極300にp側ボンディングワイヤ51(図2参照)を接続する際に、p側ボンディングワイヤ51の先端がp側被覆層340を突き破ってp側ボンディング層330に達することができず、p側ボンディングワイヤ51とp電極300との接着が不十分になる場合がある。さらに、p側被覆層340の厚さが50nmよりも厚い場合には、たとえp側ボンディングワイヤ51とp側ボンディング層330とを接続することができた場合であっても、p側ボンディングワイヤ51とp側ボンディング層330との間の接続強度の低下をまねくおそれがある。
なお、p側被覆層340が島状構造の場合には、p側被覆層340の間からp側ボンディング層330の一部が露出することになるが、p側ボンディング層330上にp側被覆層340を形成しない場合に比べ、接着剤60から飛散した低分子シロキサンのp側ボンディング層330への付着量を低減することができる。
この場合、p側ボンディング層330に接着剤60から飛散した低分子シロキサンが付着するのを抑制するために、露出するp側ボンディング層330の面積が、飛散する低分子シロキサンの投影面積よりも小さくなるようにすることが好ましい。
また、p側被覆層340はNi、Ta等が粗に積層されたスポンジ状であってもよい。
p側密着層350は、保護層180に対するp側被覆層340を介したp側ボンディング層330の接合強度を高めるために設けられる層である。
p側密着層350の厚さは、5nm〜50nmの範囲から選択することが好ましい。p側密着層350の厚さが5nm未満の場合には、p側被覆層340を介したp側ボンディング層330と保護層180との密着性が低下する。また、p側密着層350の厚さが50nmよりも厚い場合には、p側密着層350の積層やp側露出面341を形成するためのエッチングにかかる作業時間が長くなり、半導体発光素子1の製造コストが上昇するおそれがある。
本実施の形態のように、p側ボンディング層330がAuまたはAuを含む合金で構成されるとともに、保護層180がSiO2で構成される場合において、両者の間に形成されるp側密着層350は、例えば、Ta、Ti、Pt、Mo、Ni、Wで構成される。
上述したように、本実施の形態のp側被覆層340は、Ni、Ta等の材料から構成される。したがって、例えばp側ボンディング層330がAuまたはAuを含む合金で構成されるとともに、保護層180がSiO2で構成される場合には、p側ボンディング層330上にp側被覆層340を設けることで、p側密着層350を設けない場合であっても、保護層180とp側ボンディング層330との接合強度を高めることが可能になる。
また、p側被覆層340がp側密着層350を兼ねることで、p側密着層350を形成する工程を省略することが可能になり、p電極300を形成する工程を簡略化することが可能になる。
続いて、n電極400の構成について説明する。n電極400は、上述したように、n側接合層410、n側バリア層420、金属層の他の一例としてのn側ボンディング層430、被覆層の他の一例としてのn側被覆層440およびn側密着層450を備えている。このn電極400は、所謂ボンディングパッドを兼ねており、外部に露出するn側露出面441を介してボンディングワイヤが接続されるようになっている。
なお、上述したp電極300と同様に、n側密着層450は必ずしも設ける必要はなく、n側被覆層440がn側密着層450を兼ねてもよい。
さらに、本実施の形態では、p電極300とn電極400とを同じ構成としたが、p電極300がp側ボンディング層330およびp側被覆層340を有し、n電極400がn側ボンディング層430およびn側被覆層440を有していれば、p電極300の構成とn電極400の構成とが異なっていても良い。
続いて、上述した半導体発光素子1を備える発光装置5の構造について説明する。図2は、本実施の形態が適用される発光装置5の断面模式図の一例である。
図2に示すように、本実施の形態の発光装置5は、所謂砲弾型の発光装置である。発光装置5は、半導体発光素子1が接着剤60を介して搭載されるとともに、半導体発光素子1のp電極300にp側ボンディングワイヤ51を介して接続されたp側フレーム53と、半導体発光素子1のn電極400にn側ボンディングワイヤ52を介して接続されたn側フレーム54と、半導体発光素子1の周辺を取り囲んで形成された透明な樹脂からなるモールド55とを備えている。
なお、本実施の形態では、p側ボンディングワイヤ51およびn側ボンディングワイヤ52として、Auワイヤを用いている。
また、本実施の形態では、接着剤60として熱硬化性のシリコン系樹脂を用いており、発光装置5において接着剤60は硬化した状態となっている。
図3に示すように、p側ボンディングワイヤ51の先端側に設けられたAuからなるボンディングボール510が、p電極300におけるp側被覆層340を破り、p側ボンディング層330と直接接続されている。すなわち、p側ボンディングワイヤ51におけるボンディングボール510とp側ボンディング層330との間には、Au−Au接合が形成されている。なお、図示は省略するが、n電極400においても、n側ボンディングワイヤ52の先端側に設けられたボンディングボールが、n側被覆層440を破り、n側ボンディング層430と直接接続されている。
次に、図1に示す半導体発光素子1の製造方法の一例について説明する。図4は、半導体発光素子1の製造方法の一例を示すフローチャートである。
図4に示すように、本実施の形態における半導体発光素子1の製造方法は、基板110の上に、発光層150を含む積層半導体層100を積層するとともに、積層半導体層100の一部を切り欠いて半導体層露出面140aを形成する積層半導体層形成工程(ステップ101)と、積層半導体層100上に透明導電層170を形成する透明導電層形成工程(ステップ102)と、透明導電層170上にp電極300を形成するとともに半導体層露出面140a上にn電極400を形成する電極形成工程(ステップ103)と、保護層180を形成する保護層形成工程(ステップ104)とを有している。
なお、以下の説明においては、p側接合層310およびn側接合層410を単に接合層と称し、p側バリア層320およびn側バリア層420を単にバリア層と称し、p側ボンディング層330およびn側ボンディング層430を単にボンディング層と称し、p側被覆層340およびn側被覆層440を単に被覆層と称し、p側密着層350およびn側密着層450を単に密着層と称することがある。
ステップ101の積層半導体層形成工程について説明する。
積層半導体層形成工程では、まず、サファイア基板等の基板110を用意し、前処理を施す。前処理としては、例えば、スパッタ装置のチャンバ内に基板110を配置し、基板110の表面をスパッタするなどの方法によって行うことができる。前処理に引き続いて、基板110上にスパッタ法にて中間層120を形成する。
なお、中間層120は、上述したスパッタ法だけでなく、MOCVD法で形成することもできる。
次に、ステップ102の透明導電層形成工程について説明する。
透明導電層形成工程では、マスク等で半導体層露出面140aをカバーして、エッチング除去せずに残したp型半導体層160上に、スパッタ法などの公知の方法を用いて透明導電層170を形成させる。なお、p型半導体層160上に先に透明導電層170を形成した後、所定の領域から透明導電層170の一部と共に積層半導体層100の一部もエッチングで除去し、半導体層露出面140aを形成するようにしてもかまわない。
続いて、ステップ103の電極形成工程について説明する。本実施の形態では、p電極300の形成とn電極400の形成とを同時に行っている。
電極形成工程は、ステップ103aの接合層形成工程と、ステップ103bのバリア層形成工程と、ステップ103cのボンディング層形成工程と、ステップ103dの被覆層形成工程と、ステップ103eの密着層形成工程とからなる。
接合層形成工程では、まず、透明導電層170においてp電極300を形成する領域に対応する部位、および、半導体層露出面140aにおいてn電極400を形成する領域に対応する部位に開口部を設けたマスクを形成する。
続いて、スパッタ法により、開口部から露出した透明導電層170上にp側接合層310を形成し、半導体層露出面140a上にn側接合層410を形成する。このとき、スパッタ条件を制御したスパッタ法を用いることにより、スパッタ材料によらず、カバレッジ性を高くしてp側接合層310およびn側接合層410を成膜することができる。本実施の形態では、スパッタターゲットとしてTaターゲットを用い、Arガス雰囲気下においてスパッタを行っている。
続いて、スパッタ法により、p側接合層310上にp側バリア層320を形成するとともに、n側接合層410上にn側バリア層420を形成する。このとき、スパッタ条件を制御したスパッタ法を用いることにより、スパッタ材料によらず、カバレッジ性を高くして、p側バリア層320およびn側バリア層420を成膜することができる。本実施の形態では、スパッタターゲットとしてPtターゲットを用い、Arガス雰囲気下においてスパッタを行っている。
続いて、スパッタ法により、p側バリア層320上にp側ボンディング層330を形成するとともに、n側バリア層420上にn側ボンディング層430を形成する。このとき、スパッタ条件を制御したスパッタ法を用いることにより、カバレッジ性を高くして、p側ボンディング層330およびn側ボンディング層430を成膜することができる。本実施の形態では、スパッタターゲットとしてAuターゲットを用い、Arガス雰囲気下においてスパッタを行っている。
続いて、スパッタ法を用いて、p側ボンディング層330上にp側被覆層340を形成するとともに、n側ボンディング層430上にn側被覆層440を形成する。本実施の形態では、スパッタターゲットとしてNiを用い、Arガス雰囲気下においてスパッタを行っている。例えば、通常用いられるDCマグネトロンスパッタ法により遷移金属等をスパッタする場合、スパッタ雰囲気を放電下限から1Pa程度の低圧のArガス雰囲気とすると、形成される膜構造は連続膜となる傾向がある。一方、スパッタ雰囲気を放電下限から数Paを超える例えば10Pa程度の高圧のArガス雰囲気とすると、形成される膜構造は島状構造となる傾向がある。
ここで、p側被覆層340は、後述するワイヤボンド工程(図5参照)においてp側ボンディング層330に対してp側ボンディングワイヤ51を接続しやすくするために、Niの密度が低くなるように積層することが好ましい。同様に、n側被覆層440についても、Niの密度が低くなるように積層することが好ましい。スパッタガス圧を高く調整しp側被覆層340およびn側被覆層440の膜構造を島状構造とした場合、p側被覆層340およびn側被覆層440においてNiの密度を低下させることができ、好ましい。
続いて、スパッタ法などの公知の方法を用いて、p側被覆層340上にp側密着層350を形成するとともに、n側被覆層440上にn側密着層450を形成する。スパッタ法によってp側密着層350およびn側密着層450を形成する場合には、スパッタターゲットとしてTaターゲットを用い、Arガス雰囲気下においてスパッタを行うようにすればよい。
なお、上述したようにp側被覆層340がp側密着層350を兼ね、n側被覆層440がn側密着層450を兼ねる場合には、密着層形成工程を省略することができる。
続いてステップ104の保護層形成工程について説明する。
保護層形成工程では、透明導電層170の形成部、p電極300およびn電極400、および半導体層露出面140aに、SiO2からなる保護層180をスパッタ法により形成する。
続いて、マスクによってp側露出面341およびn側露出面441の形成対象部位以外をカバーして、これらの部位の保護層180および密着層(p側密着層350、n側密着層450)をエッチングし、p側被覆層340の一部およびn側被覆層440の一部をそれぞれ露出させ、p側露出面341およびn側露出面441を形成する。これにより、p側露出面341を除くp側被覆層340がp側密着層350および保護層180で覆われ、p側密着層350の中央部にp側露出面341が露出した状態になるとともに、n側露出面441を除くn側被覆層440がn側密着層450および保護層180で覆われ、n側密着層450の中央部にn側露出面441が露出した状態となる。
なお、上述したように本実施の形態では、p側被覆層340とp側密着層350とを異なる材料で構成し、n側被覆層440とn側密着層450とを異なる材料で構成している。これにより、エッチングの条件を調整することで、保護層180、p側密着層350およびn側密着層450が除去された状態でエッチングを停止させることが可能になり、p側被覆層340のp側露出面341およびn側被覆層440のn側露出面441が露出した状態を容易に得ることができる。
そして、このようにして得られた半導体発光素子1を、例えば窒素などの還元雰囲気下において、150℃以上600℃以下、より好ましくは200℃以上500℃以下でアニール処理する。この熱アニール工程は、p側接合層310を介した透明導電層170とp側バリア層320との密着性、および、n側接合層410を介した半導体層露出面140aとn側バリア層420との密着性を高めるために行われる。
なお、熱アニール工程は、密着層形成工程を実行した後、保護層形成工程を実行する前に行ってもよい。
以上により、半導体発光素子1が得られる。
次に、図2に示す発光装置5の製造方法の一例について説明する。図5は、発光装置5の製造方法の一例を示すフローチャートである。
図5に示すように、本実施の形態における発光装置5の製造方法は、フレーム(本実施の形態ではp側フレーム53)に対して、上述した方法で製造した半導体発光素子1を接着するダイボンド工程(ステップ201)と、フレームに対して接着された半導体発光素子1におけるp電極300のp側露出面341およびn電極400のn側露出面441を、プラズマ洗浄等により洗浄する洗浄工程(ステップ202)と、半導体発光素子1のp電極300にp側ボンディングワイヤ51を接続するとともにn電極400にn側ボンディングワイヤ52を接続するワイヤボンド工程(ステップ203)と、半導体発光素子1、p側ボンディングワイヤ51、n側ボンディングワイヤ52、p側フレーム53およびn側フレーム54の一部を透明な樹脂で覆う樹脂成型工程(ステップ204)とを有している。
なお、ステップ202の洗浄工程は必ずしも行う必要はなく、ステップ201のダイボンド工程の後、ステップ202の洗浄工程を行わずにステップ203のワイヤボンド工程を実行してもよい。
<ダイボンド工程>
ステップ201のダイボンド工程は、フレーム(p側フレーム53)に接着剤60を塗布する接着剤塗布工程(ステップ201a)と、フレームに塗布された接着剤60上に半導体発光素子1を設置する素子設置工程(ステップ201b)と、接着剤60を加熱して硬化させる加熱工程(ステップ201c)とを有している。
接着剤塗布工程では、p側フレーム53における半導体発光素子1の接着部位に、硬化前の接着剤60を塗布する。
上述したように、本実施の形態では、接着剤60として熱硬化性のシリコン系樹脂を用いており、シリコン系樹脂には、成分として低分子シロキサンが含まれている。
なお、接着剤60には、必要に応じて粘度調整のための溶剤や添加物、粉末状の金属等を含有させてもよい。また、接着剤60の形状としては、液状やペースト状等の各種の形状を適宜選択することができる。
また、p側フレーム53に塗布する接着剤60の量としては、素子設置工程にて半導体発光素子1を接着剤60上に設置した場合に、接着剤60の広がった面積が、半導体発光素子1における接着剤60と対向する部分の面積と同等程度になるように調整することが好ましい。塗布する接着剤60の量が少なすぎると、p側フレーム53に対して半導体発光素子1が接着しない場合がある。また、塗布する接着剤60の量が多すぎると、接着剤60の上に搭載した半導体発光素子1が傾いたり、移動したりするおそれがある。
続いて、素子設置工程では、接着剤塗布工程でp側フレーム53に塗布された接着剤60上に、半導体発光素子1を設置する。
この際、半導体発光素子1の基板110における積層半導体層100が積層される面とは反対側の面が、接着剤60に対向するように、半導体発光素子1を配置する。これにより、半導体発光素子1が接着剤60上に設置された状態では、p電極300におけるp側被覆層340のp側露出面341およびn電極400におけるn側被覆層440のn側露出面441が、上部に向けて露出する。
加熱工程では、接着剤60を加熱することで、接着剤60として用いた熱硬化性のシリコン系樹脂を硬化させ、半導体発光素子1をp側フレーム53に対して接着させる。加熱温度は、接着剤60として用いるシリコン系樹脂の種類等によって異なるが、例えば150〜170℃である。また、接着剤60を加熱する時間や雰囲気等については、接着剤60として用いるシリコン系樹脂の種類等によって、適宜選択することができる。
したがって、加熱工程において接着剤60を加熱すると、接着剤60に含まれる低分子シロキサンは雰囲気中に飛散する。そして、飛散した低分子シロキサンは、半導体発光素子1のp電極300およびn電極400の表面に降り積もり、p電極300およびn電極400の表面を覆う場合があった。
すなわち、半導体発光素子1のp電極300またはn電極400において、AuまたはAuを含む金属からなるボンディング層(p側ボンディング層330、n側ボンディング層430)が露出している場合には、接着剤60から飛散した低分子シロキサンが、ボンディング層を構成するAuに付着してボンディング層の露出面を覆いやすい。
そして、上述したように、本実施の形態の被覆層を構成するNi、Ta等は、低分子シロキサンとの親和力が低く、低分子シロキサンが付着しにくい。
以上のように、本実施の形態では、接着剤60から飛散した低分子シロキサンが、p電極300およびn電極400に対して付着するのを抑制することが可能になる。
続いて、ステップ202の洗浄工程について説明する。
洗浄工程は、例えばプラズマ洗浄により、p側露出面341およびn側露出面441を洗浄する工程である。
プラズマ洗浄は、例えば、p側フレーム53に接着された半導体発光素子1を真空状態にされたチャンバ内に配置し、チャンバ内で、p電極300のp側露出面341およびn電極400のn側露出面441をAr等のプラズマに曝すことによって行う。これにより、p側露出面341およびn側露出面441を介してp側被覆層340およびn側被覆層440の露出面が削られる。
そして、p側被覆層340およびn側被覆層440の露出面が削られることにより、p側被覆層340およびn側被覆層440の露出面に付着した低分子シロキサン等の汚れが取り除かれるとともに、p側被覆層340およびn側被覆層440における露出面形成領域の厚みが薄くなる。これにより、後述のワイヤボンド工程において、被覆層を介してボンディング層(p側ボンディング層330、n側ボンディング層430)にボンディングワイヤを接続する際に、ボンディングワイヤが被覆層を破ってボンディング層に接続しやすくなり、ボンディング層とボンディングワイヤとの密着性を良好にすることが可能になる。
p側ボンディング層330およびn側ボンディング層430の一部を外部に露出させることで、後述のワイヤボンド工程において、ボンディングワイヤをボンディング層(p側ボンディング層330、n側ボンディング層430)に対して直接接続することが可能になる。これにより、ボンディング層とボンディングワイヤとの密着性をより良好にすることができる。
なお、洗浄工程は、上述のプラズマ洗浄を実行する前後に、他の前処理工程や後処理工程を含んでもよい。
例えば、p側露出面341およびn側露出面441以外の部分をマスクによってカバーした後、p側露出面341およびn側露出面441を、反応性プラズマや湿式法によりエッチングしてもよい。
続いて、ステップ203のワイヤボンド工程について説明する。ワイヤボンド工程では、p側フレーム53にダイボンドされた半導体発光素子1のp電極300にp側ボンディングワイヤ51を接続するとともに、n電極400にn側ボンディングワイヤ52を接続する。
なお、本実施の形態のp側ボンディングワイヤ51およびn側ボンディングワイヤ52としては、延性および耐食性等に優れたAuが使用される。また、本実施の形態で使用されるp側ボンディングワイヤ51およびn側ボンディングワイヤ52の直径は、10〜30μm程度である。
その後、p側ボンディングワイヤ51の他端側を、p側フレーム53に接続する。
また、p電極300の表面に付着した低分子シロキサンの量が少量の場合には、p電極300表面における低分子シロキサンが付着していない部分を介して、p側ボンディングワイヤ51とp側ボンディング層330とを接続することは可能である。しかし、このような場合には、p側ボンディングワイヤ51とp側ボンディング層330との間に低分子シロキサンを挟み込んだまま、p側ボンディングワイヤ51とp側ボンディング層330とが接続されるおそれがある。この場合には、p側ボンディングワイヤ51とp電極300との密着力が弱くなるおそれがある。そして、このように接続された半導体発光素子1が搭載された発光装置5を長時間使用した場合には、p電極300からp側ボンディングワイヤ51が剥がれ、発光装置5が発光しなくなる場合がある。
したがって、ワイヤボンド工程において、p電極300にp側ボンディングワイヤ51を接続させる際に、p側ボンディング層330とp側ボンディングワイヤ51との電気的、機械的な接続が、低分子シロキサンによって妨げられるのを抑制することが可能になる。
本実施の形態では、n電極400においてもp電極300と同様に、低分子シロキサンが付着しにくいn側被覆層440を、n側ボンディング層430を覆うように設けた。これにより、n電極400の表面には、ダイボンド工程によって接着剤60から飛散した低分子シロキサンが付着しにくくなっている。
したがって、ワイヤボンド工程において、n電極400にn側ボンディングワイヤ52を接続させる際に、n側ボンディング層430とn側ボンディングワイヤ52との電気的、機械的接続が、低分子シロキサンによって妨げられるのを抑制することが可能になる。
続いて、ステップ204の樹脂成形工程では、半導体発光素子1、半導体発光素子1に接続されるp側ボンディングワイヤ51およびn側ボンディングワイヤ52、半導体発光素子1が搭載されるとともにp側ボンディングワイヤ51が接続されるp側フレーム53の一部、n側ボンディングワイヤ52が接続されるn側フレーム54の一部を透明な樹脂で覆い、モールド55を形成する。
以上の工程により、図2に示す発光装置5が得られる。
実施の形態1では、発光装置5として、フレーム(p側フレーム53)に半導体発光素子1が配置された、所謂砲弾型の装置を挙げて説明した。しかし、本発明が適用される発光装置の形態はこれに限られない。続いて、本発明の実施の形態2について説明する。なお、実施の形態1と同様の構成については同じ符号を用い、詳細な説明は省略する。
図6は、本実施の形態が適用される発光装置7を示した模式図である。図6(a)は発光装置7の上面模式図を示し、図6(b)は図6(a)のVIB−VIB断面図を示している。
図6に示すように、発光装置7は所謂表面実装型の発光装置である。
発光装置7は、上部に凹部が形成されたハウジング71と、ハウジング71と一体化して設けられたp側リードフレーム73a、73b、73cおよびn側リードフレーム74とを有している。また、発光装置7は、p側リードフレーム73a、73b、73c上にそれぞれ実装された半導体発光素子1a、1b、1cを有している。さらに、発光装置7は、半導体発光素子1a、1b、1cを覆うように設けられた封止樹脂75を有している。
なお、図示は省略するが、半導体発光素子1a、1b、1cは、p電極300およびn電極400をそれぞれ有しており、p電極300およびn電極400は、それぞれ実施の形態1で説明したp電極300およびn電極400と同様の構造を有している。
続いて、本実施の形態の発光装置5の製造方法について説明する。
本実施の形態の発光装置の製造方法は、実施の形態1と同様に、リードフレーム(p側リードフレーム73a、73b、73c)に対して、半導体発光素子1a、1b、1cをそれぞれ接着するダイボンド工程と、半導体発光素子1a、1b、1cそれぞれのp電極300にp側ボンディングワイヤ51a、51b、51cをそれぞれ接続するとともに、それぞれのn電極400にn側ボンディングワイヤ52a、52b、52cをそれぞれ接続するワイヤボンド工程と、半導体発光素子1a、1b、1cを透明な樹脂で覆う樹脂成形構成とを有している。
ダイボンド工程では、まず、p側リードフレーム73a、73b、73cおよびn側リードフレーム74が一体的に形成されたハウジング71を用意する。そして、このp側リードフレーム73aにおける半導体発光素子1aの接着部位、p側リードフレーム73bにおける半導体発光素子1bの接着部位およびp側リードフレーム73cにおける半導体発光素子1cの接着部位に、それぞれ硬化前の接着剤60を塗布する。
次に、p側リードフレーム73aに塗布された接着剤60上に、半導体発光素子1aを設置する。同様に、p側リードフレーム73bに塗布された接着剤60上に半導体発光素子1bを設置するとともに、p側リードフレーム73cに塗布された接着剤60上に半導体発光素子1cを設置する。
続いて、洗浄工程では、必要に応じて、半導体発光素子1a、1b、1cそれぞれのp電極300およびn電極400に対して、p側露出面341およびn側露出面441にプラズマ洗浄を施す。これにより、半導体発光素子1a、1b、1cそれぞれにおけるp側被覆層340およびn側被覆層440の露出面が削られ、p側被覆層340およびn側被覆層440の露出面に付着した低分子シロキサン等の汚れが取り除かれるとともに、p側被覆層340およびn側被覆層440露出面形成領域の厚みが薄くなる。この結果、ワイヤボンド工程において、ボンディングワイヤが被覆層(p側被覆層340、n側被覆層440)を破ってボンディング層(p側ボンディング層330、n側ボンディング層430)に接続しやすくなり、ボンディング層とボンディングワイヤとの密着性が良好になる。
次に、ワイヤボンド工程では、p側リードフレーム73aにダイボンドされた半導体発光素子1aのp電極300にp側ボンディングワイヤ51aを接続するとともに、n電極400にn側ボンディングワイヤ52aを接続する。同様に、p側リードフレーム73bにダイボンドされた半導体発光素子1bのp電極300にp側ボンディングワイヤ51bを接続するとともに、n電極400にn側ボンディングワイヤ52bを接続する。さらに、p側リードフレーム73cにダイボンドされた半導体発光素子1aのp電極300にp側ボンディングワイヤ51cを接続するとともに、n電極400にn側ボンディングワイヤ52cを接続する。
したがって、ワイヤボンド工程において、半導体発光素子1a、1b、1cのp電極300にp側ボンディングワイヤ51a、51b、51cをそれぞれ接続させる際に、それぞれのp電極300におけるp側ボンディング層330とp側ボンディングワイヤ51a、51b、51cとの電気的、機械的な接続が、低分子シロキサンによって妨げられるのを抑制することが可能になる。
同様に、半導体発光素子1a、1b、1cのn電極400にn側ボンディングワイヤ52a、52b、52cをそれぞれ接続させる際に、それぞれのn電極400におけるn側ボンディング層430とn側ボンディングワイヤ52a、52b、52cとの電気的、機械的接続が、低分子シロキサンによって妨げられるのを抑制することが可能になる。
続いて、樹脂成形工程では、ハウジング71に形成された凹部に透明な封止樹脂75を充填することにより、半導体発光素子1a、1b、1c、p側ボンディングワイヤ51a、51b、51cおよびn側ボンディングワイヤ52a、52b、52cを封止樹脂75で覆う。
以上の工程により、図6に示す発光装置7が得られる。
この場合、少なくとも光取り出し面側に形成されるp電極300が、p側被覆層340を含む上記構造を有していれば良い。これにより、p電極300の露出面に接着剤60から飛散した低分子シロキサンが付着するのを抑制することが可能になる。
またこの場合、n電極400が接着剤60を介してフレームに接着され、フレームから接着剤60を介してn電極400に電力が供給されることになる。したがって、半導体発光素子1をフレームに接着する接着剤60としては、シリコン系樹脂に金属粉等を混ぜることで導電性をもたせたものを用いることが好ましい。
本発明者は、p電極300におけるp側被覆層340およびn電極400におけるn側被覆層440の構成を異ならせて半導体発光素子1の製造を行い、この半導体発光素子1をダイボンドおよびワイヤボンドして半導体発光素子1の評価を行った。なお、以下の実施例および比較例では、本発明の効果を明確にするために、半導体発光素子1のダイボンドを、通常よりも低分子シロキサン濃度が高くなる条件下にて行った。
そして、半導体発光素子1がダイボンドされたリードフレームを取り出し、それぞれの半導体発光素子1におけるp電極300およびn電極400に対して、目視検査およびワイヤボンド検査を行った。
なお、この例では、接着剤60として、信越化学製ダイボンド剤KER−3000−M2を用いた。
表1には、100個の半導体発光素子1に対して目視検査を行った際の、不良発生率(%)を示している。
この例では、p電極300およびn電極400に対して、荷重、熱および超音波を印加しながらボンディングワイヤの接続を行い、p電極300もしくはn電極400にボンディングワイヤが接続しなかった半導体発光素子1、または、p電極300もしくはn電極400に対するボンディングワイヤの接着強度が規定値を下回る半導体発光素子1を不良とした。なお、ボンディングワイヤとしては、Auワイヤを用いた。
表1には、目視検査にてシロキサンの付着痕が観察されなかった半導体発光素子1に対してワイヤボンド検査を行った際の、不良発生率(%)を示している。
また、実施例7〜12および比較例3では、被覆層の材質をTaとするとともに、被覆層の厚さを異ならせた。
なお、比較例1では被覆層を形成していない(被覆層の厚さ:0nm)。
まず、目視検査の評価結果について説明する。表1に示すように、実施例1〜12では、目視検査における不良発生率が60%以下であり、比較例1では、目視検査における不良発生率が85%であった。すなわち、実施例1〜12では、比較例1と比較して、目視検査における不良発生率が低かった。これにより、p電極300およびn電極400に、NiまたはTaを含む被覆層(p側被覆層340、n側被覆層440)を設けることで、p電極300およびn電極400に被覆層を形成しない場合と比較して、p電極300のp側露出面341およびn電極400のn側露出面441に対する低分子シロキサンの付着が抑制されることが確認できた。
実施例1、2、7〜9では、実施例3〜6および実施例10〜12と比較して被覆層の厚さが薄いため、被覆層の一部においてボンディング層に対する被覆率が著しく低下しボンディング層の一部が外部に露出することがある。そして、露出したボンディング層には低分子シロキサンが付着しやすいため、実施例1、2、7〜9では、実施例3〜6および実施例10〜12と比較して目視検査における不良発生率が高くなったものと考えられる。
なお、比較例2および比較例3では、目視検査における不良発生率がともに0%であり、p電極300のp側露出面341およびn電極400のn側露出面441に対する低分子シロキサンの付着が抑制されることが確認された。
これにより、p電極300およびn電極400に厚さが1〜50nmの被覆層を設けることで、シリコン樹脂系の接着剤60を用いてリードフレームにダイボンドした後の半導体発光素子1において、p電極300およびn電極400とボンディングワイヤとの接続不良の発生が抑制されることが確認された。
これは、被覆層の厚さがこの範囲であると、ボンディングワイヤを電極に対して接続する場合に、ボンディングワイヤが被覆層を破ってボンディング層に到達しやすくなり、ボンディングワイヤとボンディング層とが直接接続しやすくなるためだと考えられる。
また、比較例2および比較例3では、被覆層の厚さが100nmであり、実施例1〜12と比較して被覆層の厚さが厚い。したがって、比較例2および比較例3では、実施例1〜12と比較して、ボンディングワイヤを接続する際にボンディングワイヤが被覆層を破ることが困難であり、これにより、ボンディングワイヤがボンディング層に対して直接接続することが妨げられたため、ワイヤボンド検査における不良発生率が高くなったと考えられる。
また、特に被覆層の厚さが5nm〜20nmである場合に、p電極300およびn電極400に対する低分子シロキサンの付着がより抑制され、p電極300およびn電極400とボンディングワイヤとの接続不良の発生がより抑制されることが確認された。
Claims (8)
- 通電により発光する発光層を含む半導体層と、Auを含む金属材料で構成され当該半導体層上に設けられる金属層とNiまたはTaを含む材料で構成され当該金属層を被覆する被覆層とを有する電極とを備え、当該被覆層の厚さが100nmよりも小さく設定され且つ当該被覆層が外部に露出する露出面が形成された半導体発光素子を、当該露出面とは反対側の面が接着対象部材に対向するように、シリコン樹脂を含む接着剤を介して当該接着対象部材に搭載した後、当該接着剤を加熱して、当該半導体発光素子を当該接着対象部材に接着するダイボンド工程と、
前記接着対象部材に接着された前記半導体発光素子の前記電極に対して、前記露出面にワイヤを接続するワイヤボンド工程と
を含み、
前記ワイヤボンド工程では、前記半導体発光素子の前記金属層に対して、前記被覆層を破って前記ワイヤを接続することを特徴とする発光装置の製造方法。 - 前記ダイボンド工程では、前記電極における前記被覆層の膜構造が島状構造である前記半導体発光素子を、前記接着対象部材に接着することを特徴とする請求項1記載の発光装置の製造方法。
- 前記ワイヤボンド工程では、前記電極に対して、Auを含む金属材料で構成される前記ワイヤを接続することを特徴とする請求項1または2記載の発光装置の製造方法。
- 前記ダイボンド工程を実行した後、前記ワイヤボンド工程を実行する前に、前記接着対象部材に接着された前記半導体発光素子における前記電極の前記露出面を洗浄する洗浄工程を更に含むことを特徴とする請求項1乃至3のいずれか1項記載の発光装置の製造方法。
- 前記洗浄工程は、前記露出面におけるNiまたはTaを低減させる工程を含むことを特徴とする請求項4記載の発光装置の製造方法。
- 前記洗浄工程では、プラズマ洗浄により前記露出面におけるNiまたはTaを低減させることを特徴とする請求項5記載の発光装置の製造方法。
- 通電により発光する発光層を含む半導体層に、Auを含む金属材料で構成される金属層を積層し、当該半導体層に積層された当該金属層上に、NiまたはTaを含む材料で構成されるとともに厚さが1nm以上50nm以下の範囲である被覆層を積層することで、半導体発光素子を形成する素子形成工程と、
前記素子形成工程にて形成された前記半導体発光素子を、前記被覆層が露出するように、シリコン樹脂を含む接着剤を介して接着対象部材に搭載した後、当該接着剤を加熱して、当該半導体発光素子を当該接着対象部材に接着するダイボンド工程と、
前記接着対象部材に接着された前記半導体発光素子の前記被覆層を破って、ワイヤと前記金属層とを接続するワイヤボンド工程と
を含む発光装置の製造方法。 - 前記素子形成工程は、前記半導体層が露出するように前記金属層を当該半導体層における一部の領域に積層し、当該金属層を覆うように前記被覆層を積層した後、当該被覆層の一部が露出するように、当該半導体層上および当該被覆層上に、当該半導体層を外部から保護する保護層を積層する工程を含むことを特徴とする請求項7記載の発光装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012130846A JP5888132B2 (ja) | 2012-06-08 | 2012-06-08 | 発光装置の製造方法 |
US13/911,450 US8987021B2 (en) | 2012-06-08 | 2013-06-06 | Manufacturing method of light-emitting device |
CN201310225154.6A CN103489987B (zh) | 2012-06-08 | 2013-06-07 | 发光装置的制造方法 |
TW102120334A TWI489570B (zh) | 2012-06-08 | 2013-06-07 | 發光裝置之製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012130846A JP5888132B2 (ja) | 2012-06-08 | 2012-06-08 | 発光装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013254893A JP2013254893A (ja) | 2013-12-19 |
JP5888132B2 true JP5888132B2 (ja) | 2016-03-16 |
Family
ID=49715589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012130846A Active JP5888132B2 (ja) | 2012-06-08 | 2012-06-08 | 発光装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8987021B2 (ja) |
JP (1) | JP5888132B2 (ja) |
CN (1) | CN103489987B (ja) |
TW (1) | TWI489570B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103367590A (zh) * | 2013-07-08 | 2013-10-23 | 安徽三安光电有限公司 | 一种氮化镓基发光二极管及其制作方法 |
JP2015228443A (ja) * | 2014-06-02 | 2015-12-17 | 豊田合成株式会社 | 発光素子及びその製造方法 |
DE102014108368A1 (de) * | 2014-06-13 | 2015-12-17 | Osram Opto Semiconductors Gmbh | Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung |
JP6617875B2 (ja) * | 2015-12-10 | 2019-12-11 | ウシオ電機株式会社 | Led素子及びその製造方法 |
CN106098894B (zh) * | 2016-06-23 | 2019-02-22 | 华灿光电(苏州)有限公司 | 一种发光二极管及其制备方法 |
JP6702224B2 (ja) | 2017-02-17 | 2020-05-27 | 信越化学工業株式会社 | 付加硬化性シリコーン樹脂組成物及び光半導体装置用ダイアタッチ材 |
JP7345261B2 (ja) | 2019-02-26 | 2023-09-15 | ローム株式会社 | 電極構造および半導体発光装置 |
JP6811293B1 (ja) * | 2019-08-21 | 2021-01-13 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
JP7094926B2 (ja) | 2019-09-02 | 2022-07-04 | 信越化学工業株式会社 | 熱硬化性シリコーン樹脂組成物及び光半導体装置用ダイアタッチ材 |
JP6814902B1 (ja) * | 2020-04-24 | 2021-01-20 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
JP6892538B1 (ja) * | 2020-05-13 | 2021-06-23 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
JP6839320B1 (ja) | 2020-05-13 | 2021-03-03 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
JP6995227B1 (ja) | 2021-01-07 | 2022-01-14 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
JP7269414B1 (ja) | 2022-04-28 | 2023-05-08 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10190066A (ja) * | 1996-12-27 | 1998-07-21 | Nichia Chem Ind Ltd | 発光ダイオード及びそれを用いたled表示装置 |
JP2005026389A (ja) * | 2003-07-01 | 2005-01-27 | Sharp Corp | p型のIII族窒化物半導体層上の電極構造とその形成方法 |
KR100586948B1 (ko) | 2004-01-19 | 2006-06-07 | 삼성전기주식회사 | 질화물 반도체 발광소자 및 그 제조방법 |
CN100590898C (zh) * | 2004-07-29 | 2010-02-17 | 昭和电工株式会社 | 用于半导体发光器件的正电极 |
CN100358167C (zh) * | 2004-12-17 | 2007-12-26 | 北京工业大学 | 一种GaN基LED高反电极 |
CN100470863C (zh) * | 2006-11-01 | 2009-03-18 | 中国科学院半导体研究所 | P型氮化镓电极的制备方法 |
JP5401802B2 (ja) * | 2008-02-22 | 2014-01-29 | 日本電気株式会社 | 窒化物半導体装置のオーム性電極 |
CN102124574B (zh) * | 2008-06-16 | 2013-07-17 | 丰田合成株式会社 | 半导体发光元件、其电极及制造方法以及灯 |
US8101965B2 (en) * | 2008-12-02 | 2012-01-24 | Epivalley Co., Ltd. | III-nitride semiconductor light emitting device having a multilayered pad |
JP2011034989A (ja) * | 2009-07-29 | 2011-02-17 | Showa Denko Kk | 半導体発光素子、その製造方法、ランプ、電子機器及び機械装置 |
TW201104809A (en) * | 2009-07-24 | 2011-02-01 | Harvatek Corp | Semiconductor chip package structure for achieving electrical connection without using wire-bonding process and method for manufacturing the same |
JP5526712B2 (ja) * | 2009-11-05 | 2014-06-18 | 豊田合成株式会社 | 半導体発光素子 |
CN102668141A (zh) * | 2010-06-08 | 2012-09-12 | 积水化学工业株式会社 | 光半导体装置用晶片接合材料及使用其的光半导体装置 |
BR112013014356B1 (pt) * | 2010-12-08 | 2021-01-12 | Nichia Corporation | aparelho de emissão de luz semicondutor do grupo nitreto |
JP4940359B1 (ja) * | 2011-01-17 | 2012-05-30 | Dowaエレクトロニクス株式会社 | 発光素子と発光素子および半導体素子の製造方法 |
JP2012227383A (ja) * | 2011-04-20 | 2012-11-15 | Showa Denko Kk | 半導体発光素子、電極構造および発光装置 |
-
2012
- 2012-06-08 JP JP2012130846A patent/JP5888132B2/ja active Active
-
2013
- 2013-06-06 US US13/911,450 patent/US8987021B2/en active Active
- 2013-06-07 CN CN201310225154.6A patent/CN103489987B/zh active Active
- 2013-06-07 TW TW102120334A patent/TWI489570B/zh active
Also Published As
Publication number | Publication date |
---|---|
CN103489987B (zh) | 2016-02-17 |
CN103489987A (zh) | 2014-01-01 |
US20130330852A1 (en) | 2013-12-12 |
TW201351519A (zh) | 2013-12-16 |
TWI489570B (zh) | 2015-06-21 |
JP2013254893A (ja) | 2013-12-19 |
US8987021B2 (en) | 2015-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5888132B2 (ja) | 発光装置の製造方法 | |
US9837579B2 (en) | Semiconductor light emitting element and method for producing the same | |
TWI429107B (zh) | 半導體發光元件、其製造方法、燈、照明裝置、電子機器及機械裝置 | |
JP5045336B2 (ja) | 半導体発光素子 | |
JP5526712B2 (ja) | 半導体発光素子 | |
TWI528588B (zh) | 半導體發光元件及半導體發光裝置 | |
JP5276959B2 (ja) | 発光ダイオード及びその製造方法、並びにランプ | |
US20100051987A1 (en) | Semiconductor light-emitting device and method for manufacturing same | |
WO2006082687A1 (ja) | GaN系発光ダイオードおよび発光装置 | |
JP4449405B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
US8022430B2 (en) | Nitride-based compound semiconductor light-emitting device | |
JP2008041866A (ja) | 窒化物半導体素子 | |
KR20140043163A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
JP2009065196A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
JP7049186B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
EP1911105B1 (en) | Gallium nitride-based compound semiconductor light-emitting device | |
JP2012227383A (ja) | 半導体発光素子、電極構造および発光装置 | |
JP2012142401A (ja) | 半導体チップの製造方法および半導体ウエハの分割方法 | |
JP2008244161A (ja) | Iii族窒化物系化合物半導体発光素子の電極形成方法 | |
JP2007200932A5 (ja) | ||
JP5471485B2 (ja) | 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法 | |
TWI568024B (zh) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP5353809B2 (ja) | 半導体発光素子及び発光装置 | |
JP5221166B2 (ja) | ZnO系半導体素子とその製造方法及び光半導体素子 | |
JP2007115941A (ja) | 窒化ガリウム系化合物半導体及び発光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5888132 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |