CN103489987A - 发光装置的制造方法 - Google Patents

发光装置的制造方法 Download PDF

Info

Publication number
CN103489987A
CN103489987A CN201310225154.6A CN201310225154A CN103489987A CN 103489987 A CN103489987 A CN 103489987A CN 201310225154 A CN201310225154 A CN 201310225154A CN 103489987 A CN103489987 A CN 103489987A
Authority
CN
China
Prior art keywords
layer
coating
electrode
emitting elements
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310225154.6A
Other languages
English (en)
Other versions
CN103489987B (zh
Inventor
奥山峰夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN103489987A publication Critical patent/CN103489987A/zh
Application granted granted Critical
Publication of CN103489987B publication Critical patent/CN103489987B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48681—Tantalum (Ta) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Abstract

本发明的课题是抑制半导体发光元件的电极与线的连接不良的发生。作为解决手段，提供一种发光装置的制造方法，其包括：芯片接合工序（步骤201），将具备叠层半导体层、和具有金属层和覆盖层的电极，覆盖层的厚度被设定得比100nm小、且覆盖层形成有露出到外部的露出面的半导体发光元件，以与露出面相反侧的面与粘接对象部件对向的方式，通过包含硅树脂的粘接剂装载在粘接对象部件上后，对粘接剂进行加热，从而将半导体发光元件粘接在粘接对象部件上，所述叠层半导体层包含通过通电而发光的发光层，所述金属层由包含Au的金属材料构成且设在叠层半导体层上，所述覆盖层由包含Ni或Ta的材料构成且覆盖金属层；和线接合工序（步骤203），针对粘接在粘接对象部件上的半导体发光元件的电极，将线连接在露出面上。

Description

发光装置的制造方法
技术领域
本发明涉及发光装置的制造方法。
背景技术
已知一种半导体发光元件，其由化合物半导体构成，具有：包含通过通电而发光的发光层的叠层半导体层；和设在叠层半导体层上并向叠层半导体层供给电力的电极。
专利文献1中记载了一种半导体发光元件，其由Au构成设在叠层半导体层上的电极的最上层。
在先技术文献
专利文献
专利文献1：日本特开2005-210050号公报
发明内容
这样的半导体发光元件，在使用粘接剂被芯片接合在框架等的对象物上后，通过在电极上连接线，作为发光装置使用。
但是，在制造发光装置时，有时发生线没有被粘接在半导体发光元件的电极上、或粘接在电极上的线剥离等电极与线的连接不良。
特别是在使用包含硅树脂的粘接剂将半导体发光元件芯片接合在框架等的情况下，容易发生电极和线的连接不良。
另一方面，例如若使用不包含硅树脂的环氧树脂作为芯片接合用粘接剂，则难以发生电极和线的连接不良。但是，环氧树脂针对波长为500nm以下的短波长的光容易劣化，不适于作为用于对发光波长为短波长的半导体发光元件进行芯片接合的粘接剂。由此，作为发光波长为500nm以下的半导体发光元件所使用的芯片接合用粘接剂，从抑制因光导致的劣化的观点考虑优选包含硅树脂的粘接剂。
本发明的目的在于抑制半导体发光元件的电极和线的连接不良的发生。
根据本发明，提供一种发光装置的制造方法，其包括：
芯片接合工序，将具备半导体层、与具有金属层和被覆层的电极，该被覆层的厚度被设定得比100nm小、且该被覆层形成有露出到外部的露出面的半导体发光元件，以与该露出面相反侧的面与粘接对象部件对向的方式，通过包含硅树脂的粘接剂装载在该粘接对象部件上后，对该粘接剂进行加热，从而将该半导体发光元件粘接在该粘接对象部件上，所述半导体层包含通过通电而发光的发光层，所述金属层由包含Au的金属材料构成且设在该半导体层上，所述被覆层由包含Ni或Ta的材料构成且被覆该金属层；和
线接合工序，针对粘接在所述粘接对象部件上的所述半导体发光元件的所述电极，将线连接在所述露出面上。
在这里，可以是特征在于：在所述线接合工序中，针对所述半导体发光元件的所述金属层，破坏所述被覆层来连接所述线。
另外，可以是特征在于，在所述芯片接合工序中，将所述电极中的所述被覆层的膜结构为岛状结构的所述半导体发光元件粘接在所述粘接对象部件上。
进而，可以是特征在于，在所述线接合工序中，针对所述电极，连接由包含Au的金属材料构成的所述线。
进而，可以是特征在于，在实施了所述芯片接合工序后，实施所述线接合工序之前，还包括下述洗涤工序：对粘接在所述粘接对象部件上的所述半导体发光元件中的所述电极的所述露出面进行洗涤。
在这里，可以是特征在于，所述洗涤工序包含使所述露出面中的Ni或Ta减少的工序。
进而，可以是特征在于，在所述洗涤工序中，通过等离子体洗涤来使所述露出面中的Ni或Ta减少。
从其他的观点考虑，根据本发明，提供一种发光装置的制造方法，其包括：
元件形成工序，通过在半导体层上层叠金属层、并在该金属层上层叠被覆层，来形成半导体发光元件，所述半导体层包含通过通电而发光的发光层，所述金属层由包含Au的金属材料构成且层叠在该半导体层上，所述被覆层由包含Ni或Ta的材料构成、并且厚度为1nm以上50nm以下的范围；
芯片接合工序，将通过所述元件形成工序形成的所述半导体发光元件，以所述被覆层露出的方式，通过包含硅树脂的粘接剂装载在粘接对象部件上后，对该粘接剂进行加热，从而将该半导体发光元件粘接在该粘接对象部件上；和
线接合工序，通过粘接在所述粘接对象部件上的所述半导体发光元件的所述被覆层，将线和所述金属层连接。
在这里，可以是特征在于，所述元件形成工序包含下述工序：以所述半导体层露出的方式在该半导体层的一部分的区域上层叠所述金属层，并以覆盖该金属层的方式层叠所述被覆层之后，以该被覆层的一部分露出的方式在该半导体层上以及该被覆层上层叠从外部保护该半导体层的保护层。
根据本发明，能够抑制半导体发光元件的电极与线的连接不良的发生。
附图说明
图1是应用本实施方式的半导体发光元件的截面模式图的一例。
图2是应用本实施方式的发光装置的截面模式图的一例。
图3是图2的发光装置中的、p电极与p侧接合线的连接部的截面模式图的一例。
图4是表示半导体发光元件的制造方法的一例的流程图。
图5是表示发光装置的制造方法的一例的流程图。
图6是表示应用本实施方式的发光装置的图。
附图标记说明
1…半导体发光元件，5…发光装置，60…粘接剂，100…叠层半导体层，110…基板，120…中间层，130…基底层，140…n型半导体层，150…发光层，160…p型半导体层，170…透明导电层，180…保护层，300…p电极，310…p侧接合层，320…p侧阻挡层，330…p侧接线层，340…p侧被覆层，350…p侧密着层，400…n电极，410…n侧接合层，420…n侧阻挡层，430…n侧接线层，440…n侧被覆层，450…n侧密着层。
具体实施方式
以下，参照附图，详细说明本发明的实施方式。此外，在以下的说明中所参照的附图中的各部分的大小、厚度等有与实际的半导体发光元件以及发光装置等的尺寸不同的情况。
实施方式1
（半导体发光元件）
图1是应用本实施方式的半导体发光元件1的截面模式图的一例。
本实施方式的半导体发光元件1具有：基板110；层叠在基板110上的中间层120；和层叠在中间层120上的基底层130。另外，半导体发光元件1还具有：层叠在基底层130上的n型半导体层140；层叠在n型半导体层140上的发光层150；和层叠在发光层150上的p型半导体层160。此外，在以下的说明中，根据需要，将这些中间层120、基底层130、n型半导体层140、发光层150以及p型半导体层160总称为叠层半导体层100。
而且，半导体发光元件1还具有：层叠在p型半导体层160上的透明导电层170；和层叠在该透明导电层170的一部分上的作为电极的一例的p电极300。
进而，另外，半导体发光元件1还具有：作为电极的其他的一例的n电极400，该n电极400层叠在通过将p型半导体层160、发光层150以及n型半导体层140的一部分切缺而露出的n型半导体层140的半导体层露出面140a上的一部分上。
而且，半导体发光元件1还具有保护层180，该保护层180以覆盖透明导电层170中的没有安装p电极300的区域以及p电极300之中一部分（后述的p侧露出面341）除外的区域、和半导体层露出面140a中的没有安装n电极400的区域以及n电极400之中一部分（后述的n侧露出面441）除外的区域的方式被层叠。再者，保护层180也覆盖着通过对p型半导体层160、发光层150以及n型半导体层140的一部分进行切缺而露出的n型半导体层140、发光层150以及p型半导体层160的壁面。
另外，p电极300具有：层叠在透明导电层170上的p侧接合层310；层叠在p侧接合层310上的p侧阻挡层320；层叠在p侧阻挡层320上的p侧接线层330；层叠在p侧接线层330上、且通过其一部分没有被保护层180覆盖而形成露出到外部的作为露出面的一例的p侧露出面341的p侧被覆层340；层叠在p侧被覆层340之中p侧露出面341除外的部位上、且在与p侧被覆层340相反侧的面上层叠有保护层180的p侧密着层350。
另一方面，n电极400具有：层叠在n型半导体层140的半导体层露出面140a上的n侧接合层410；层叠在n侧接合层410上的n侧阻挡层420；层叠在n侧阻挡层420上的n侧接线层430；层叠在n侧接线层430上、且通过其一部分没有被保护层180覆盖而形成露出到外部的作为露出面的其他的一例的n侧露出面441的n侧被覆层440；和层叠在n侧被覆层440中n侧露出面441除外的部位上、且在与n侧被覆层440相反侧的面上层叠有保护层180的n侧密着层450。
在该半导体发光元件1中，将p电极300中的p侧接线层330作为正极，将n电极400中的n侧接线层430作为负极，通过经由p侧接线层330和n侧接线层430流通从p电极300朝向n电极400的电流，使发光层150发光。
再者，本实施方式的半导体发光元件1，是从形成有p电极300以及n电极400的一侧取出从发光层150输出的光的面朝上型的半导体发光元件。
下面，更详细地说明半导体发光元件1的各构成要素。
＜基板＞
作为基板110，没有特别限定，能够选择各种基板来使用。例如，能够使用由蓝宝石、SiC、硅、氧化锌等构成的基板。
另外，在上述基板中，特别优选使用以C面为主面的蓝宝石基板。以C面为主面的蓝宝石基板，相对于从发光层150输出的光的透过性高，另外，通过将以C面为主面的蓝宝石基板用作基板110，能够使叠层半导体层100的结晶性良好。再者，在作为基板110使用以C面为主面的蓝宝石基板的情况下，优选在蓝宝石的C面上形成中间层120（缓冲层）。
而且，为了提高半导体发光元件1的光取出效率，作为基板110，更优选使用对基板表面实施了凹凸加工的基板。
＜叠层半导体层＞
作为半导体层的一例的叠层半导体层100，例如，是由III族氮化物半导体构成的层，如图1所示，在基板110上，中间层120、基底层130、n型半导体层140、发光层150以及p型半导体层160的各层以该顺序层叠而构成。这里，n型半导体层140是以电子为载流子的。与此相对，p型半导体层160是以空穴为载流子的。
再者，叠层半导体层100，若通过MOCVD法形成则能够得到结晶性良好的叠层半导体层，但是即使采用溅射法，通过将条件最佳化，也能够形成具有比MOCVD法优异的结晶性的半导体层。
以下，依次对构成叠层半导体层100的各层进行说明。此外，在以下的说明中，关于AlGaN、GaInN等，有以省略各元素的组成比的形式进行记述的情况。
＜中间层＞
中间层120具有下述作用：缓和基板110和基底层130的晶格常数的差异，特别是在由以C面为主面的蓝宝石构成基板110的情况下，使在基板110的C面上形成c轴取向的单晶层容易。因此，若中间层120上层叠单晶的基底层130，则能够层叠结晶性更好的基底层130。再者，在本发明中，虽然优选进行中间层120的形成，但也可以未必进行。
中间层120优选由多晶的AlxGa1-xN（0≤x≤1）构成，更优选为单晶的AlxGa1-xN（0≤x≤1）层。
中间层120，例如可以设为由多晶的AlxGa1-xN（0≤x≤1）构成的厚度0.01μm～0.5μm的层。若中间层120的厚度不足0.01μm，则存在无法充分得到通过中间层120缓和基板110和基底层130的晶格常数的差异的效果的情况。另外，若中间层120的厚度超过0.5μm，则尽管作为中间层120的功能没有变化，但是中间层120的成膜处理时间变长，有生产率降低之恐。
＜基底层＞
作为基底层130，能够使用AlxGayInzN（0≤x≤1，0≤y≤1，0≤z≤1，x+y+z＝1），但若使用AlxGa1-xN（0≤x＜1）则能够形成结晶性良好的基底层130因此优选。
基底层130的厚度优选为0.1μm以上，更优选为0.5μm以上，最优选1μm以上。若设为该厚度以上，则容易得到结晶性良好的基底层130。
为了使基底层130的结晶性良好，优选在基底层130中不掺杂杂质。但是，在基底层130需要p型或n型的导电性的情况下，能够添加受主杂质或施主杂质。
＜n型半导体层＞
n型半导体层140优选由n接触层（未图示）和n覆层（未图示）构成。此外，n接触层也可以兼作为n覆层。另外，也可以将上述的基底层130包含在n型半导体层140中。
n接触层是用于设置n电极400的层。
作为n接触层，优选由AlxGa1-xN层（0≤x＜1，优选0≤x≤0.5，更优选0≤x≤0.1）构成。
另外，优选在n接触层中掺杂有n型杂质。若以1×1017/cm3～1×1020/cm3，优选1×1018/cm3～1×1019/cm3的浓度含有n型杂质，则由于能够维持与n电极400的良好的欧姆接触因此优选。作为n型杂质，例如，可以列举Si、Ge以及Sn等，优选Si以及Ge。
n接触层的厚度，优选形成为0.5μm～5μm，更优选设定在1μm～3μm的范围。若n接触层的厚度为上述范围，则能够良好地维持发光层150等的结晶性。
在n接触层和发光层150之间，优选设置n覆层。n覆层是进行向发光层150的载流子的注入和载流子的封入的层。
n覆层能够由AlGaN、GaN、GaInN等形成。另外，可以形成为这些结构的异质结、将这些结构层叠多次的超晶格结构。在由GaInN形成n覆层的情况下，优选发光层150的带隙比GaInN的带隙大。
n覆层的n型杂质浓度优选为1×1017/cm3～1×1020/cm3，更优选为1×1018/cm3～1×1019/cm3。若杂质浓度为该范围，则在维持良好的结晶性以及降低元件的工作电压方面优选。
n覆层的厚度，虽无特别限定，但优选为0.005μm～0.5μm，更优选为0.005μm～0.1μm。
此外，在将n覆层形成为包含超晶格结构的层的情况下，可以是包含下述结构的层，所述结构层叠有：具有10nm以下的厚度的III族氮化物半导体构成的n侧第1层；组成与n侧第1层不同且具有10nm以下的厚度的III族氮化物半导体构成的n侧第2层。
另外，n覆层可以是包含交替反复层叠有n侧第1层和n侧第2层的结构的层，该情况下，优选是GaInN和GaN的交替结构或组成比不同的GaInN彼此的交替结构。
＜发光层＞
作为层叠在n型半导体层140上的发光层150，能够采用单量子阱结构或多量子阱结构等。
作为量子阱结构的阱层，通常使用由Ga1-yInyN（0＜y＜0.4）构成的III族氮化物半导体层。另外，在使用多量子阱结构的发光层150的情况下，将上述Ga1-yInyN作为阱层，将带隙能量比阱层大的AlzGa1-zN（0≤z＜0.3）作为势垒层。可以根据设计在阱层以及势垒层中掺杂或不掺杂杂质。
＜p型半导体层＞
p型半导体层160，优选由p覆层（未图示）和p接触层（未图示）构成。再者，p接触层也可以兼作为p覆层。
p覆层是进行向发光层150的载流子的封入和载流子的注入的层。
作为p覆层，只要是为比发光层150的带隙能量大的组成，能够进行向发光层150的载流子封入的层，则无特别限定，但能够使用例如AlxGa1-xN（0＜x≤0.4）。p覆层若由这样的AlGaN构成，则在向发光层150封入载流子方面优选。
p覆层的p型杂质浓度，优选为1×1018/cm3～1×1021/cm3，更优选为1×1019/cm3～1×1020/cm3。若p型杂质浓度为上述范围，则不会降低结晶性并能够得到良好的p型结晶。
另外，p覆层可以与上述的n覆层同样地形成为超晶格结构，该情况下，优选是组成比不同的AlGaN与其他的AlGaN的交替结构或组成不同的AlGaN与GaN的交替结构。
p覆层的厚度，虽无特别限定，但优选为1nm～400nm，更优选为5nm～100nm。
p接触层是用于介由透明导电层170设置p电极300的层。
p接触层优选为AlxGa1-xN（0≤x≤0.4）。若Al组成为上述范围，则在能够维持良好的结晶性以及维持与p电极300的良好的欧姆接触方面优选。
p接触层的p型杂质浓度，优选为1×1018/cm3～1×1021/cm3，更优选为5×1019/cm3～5×1020/cm3。p型杂质浓度若在上述范围，则在能够维持良好的欧姆接触、防止开裂发生、能够维持良好的结晶性方面优选。作为p型杂质，无特别限定，例如，优选列举Mg。
p接触层的厚度，无特别限定，但优选为0.01μm～0.5μm，更优选为0.05μm～0.2μm。若p接触层的厚度为上述范围，则在发光输出方面优选。
＜透明导电层＞
如图1所示，在p型半导体层160上层叠有透明导电层170。
俯视半导体发光元件1时，透明导电层170以覆盖为了形成n电极400而通过蚀刻等方法除去了一部分的p型半导体层160的上表面的大致整个面的方式形成。但是，并不限于这样的形状，也可以将透明导电层170形成为开有间隙的格状和/或树形状。此外，透明导电层170的结构，也可以包含以往公知的结构在内没有任何限制地使用任何结构的透明导电层。
透明导电层170优选是与p型半导体层160的接触电阻小的层。另外，在本实施方式的半导体发光元件1中，将来自发光层150的光从形成有p电极300的一侧取出，所以，透明导电层170优选是相对于从发光层150射出的光的透过性优异的层。而且，另外，为了使电流均匀地在p型半导体层160的整个面范围内扩散，透明导电层170优选是具有优异的导电性的层。
从以上情况来看，作为构成透明导电层170的材料，优选使用由至少包含In的导电性的氧化物构成的透光性的导电性材料。作为包含In的导电性的氧化物，可以列举例如ITO（氧化铟锡（In2O3-SnO2））、IZO（氧化铟锌（In2O3-ZnO））、IGO（氧化铟镓（In2O3-Ga2O3））、ICO（氧化铟铈（In2O3-CeO2））等。此外，在它们之中，也可以添加有例如氟等的杂质。
通过采用本技术领域熟知的惯用手段进行这些材料，能够形成透明导电层170。另外，在形成透明导电层170后，也有时实施以透明导电层170的透明化为目的热退火。
在本实施方式中，透明导电层170可以使用已被结晶化的结构的透明导电层，特别可优选使用包含具有六方晶结构或红绿柱石结构的In2O3结晶的透明材料（例如，ITO、IZO等）。
例如，在使用包含六方晶结构的In2O3结晶的IZO作为透明导电层170的情况下，能够使用蚀刻性优异的非晶的IZO膜加工成特定形状，然后，再通过热处理等从非晶状态转变成包含结晶的结构，由此能够加工成透光性比非晶的IZO膜优异的电极。透明导电层170的厚度，无特别限定，但为例如10～500nm的范围即可。
＜保护层＞
保护层180是为了抑制水分等进入半导体发光元件1的内部而设置的。另外，在本实施方式中，由于将来自发光层150的光经由保护层180取出，因此，优选保护层180是相对于从发光层150射出的光的透过性优异的保护层。因此，本实施方式中，由SiO2构成保护层180。但是，对于构成保护层180的材料不限于此，可以代替SiO2，使用TiO2、Si3N4、SiO2-Al2O3、Al2O3、AlN等。
＜p电极＞
接着，对p电极300的构成进行详细说明。p电极300，如上所述，具有：p侧接合层310、p侧阻挡层320、p侧接线层330、p侧被覆层340以及p侧密着层350。该p电极300兼作为所谓焊盘（接合衬垫），介由露出到外部的p侧露出面341而连接p侧接合线51（参照后述的图2）。
＜p侧接合层＞
p侧接合层310，为了提高p侧阻挡层320相对于透明导电层170的接合强度，且为了确保透明导电层170和p侧阻挡层320的欧姆接触，而被设在透明导电层170和p侧阻挡层320之间。
p侧接合层310，基本上可以从具有导电性的材料中适当选择，但优选是由从Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni、Pt中选择的至少一种元素构成的层。特别是通过使用Cr、Ti、Mo、Ni、Co等的金属，能够特别提高p侧阻挡层320相对于透明导电层170的接合强度。另外，由从Ti、Nb、Ta等的阀作用金属中选择的至少一种元素构成的层，针对外部的空气和水分的耐腐蚀性高，因此优选。
另外，如图1所示，p侧接合层310，优选周边部比中央部薄，该中央部的厚度从1nm～100nm的范围选择。若p侧接合层310的厚度不足1nm，则存在无法充分得到提高p侧阻挡层320相对于透明导电层170的接合强度的效果的情况。另外，若p侧接合层310的厚度超过100nm，则尽管作为p侧接合层310的功能没有变化，但是p侧接合层310的成膜处理时间变长，有可能生产率降低。
＜p侧阻挡层＞
p侧阻挡层320具有抑制形成p侧接合层310的元素的迁移的作用、以及抑制形成p侧接线层330的元素（在该例中为后述的Au）的迁移的作用。而且，p侧阻挡层320还具有强化p电极300整体的强度的作用。因此，优选使用比较强固的金属材料，可以从由例如Ag、Al、Ru、Rh、Pd、Os、Ir、Pt、Ti、W、Mo、Ni、Co、Zr、Hf、Ta、Nb中的任一种或包含这些金属中的任一种金属的合金构成的层中选择。其中，Al、Ag、Pt以及包含这些金属的至少一种的合金，一般作为电极用的材料，从得到的容易度、处理的容易度方面看较优异，特别优选Pt。
另外，如图1所示，p侧阻挡层320，优选周边部比中央部薄，该中央部的厚度从20nm～500nm的范围选择。p侧阻挡层320若比20nm薄则难以得到抑制迁移的效果。另一方面，即使p侧阻挡层320比500nm厚，也不会产生特别的优点，仅仅导致工序时间增长和材料的浪费。更优选的p侧阻挡层320的厚度为50nm～200nm。
而且，p侧阻挡层320优选与p侧接合层310密着。为了p电极300整体得到充分的接合强度，p侧阻挡层320需要介由p侧接合层310牢固地接合在透明导电层170上。最低限度优选在一般的方法中在焊盘上连接接合线的工序中不剥离的程度的强度。
＜p侧接线层＞
作为金属层的一例的p侧接线层330，是为了通过与p侧接合线51电连接来向p电极300进行供电而设置的。p侧接线层330，与p侧被覆层340接触的最表层由Au或包含Au的合金构成。特别是，p侧接线层330的最表层优选由Au单质构成。作为p侧接合线51，大多使用电导性、延展性以及耐腐蚀性等优异的Au。因此，通过将与由Au构成的p侧接合线51的密着性好的Au单质用作p侧接线层330的最表层，能够使p侧接线层330和接合线的密着性更优异。
再者，在p侧接线层330中，若与p侧被覆层340接触的最表层为Au或包含Au的合金，则p侧接线层330既可以是具有金属的多层结构的层，也可以是具有Au的单层结构的层。再者，在本例中，作为p侧接线层330使用了由Au的单层结构构成的膜。
如图1所示，p侧接线层330，优选其周边部比中央部薄，该中央部的厚度从100nm～2000nm的范围选择。若p侧接线层比100nm薄，则连接p侧接合线51时的机械损伤容易影响到透明导电层170，从而不优选。另一方面，若p侧接线层330比2000nm厚，则生产时间变长，有可能导致成本提高。
再者，p侧接线层330可以通过溅射、蒸镀等形成。
＜p侧被覆层＞
作为被覆层的一例的p侧被覆层340，是为了抑制在后述的芯片接合工序中从粘接剂60（参照图2）飞散的低分子硅氧烷附着在p侧接线层330上而设置的层。p侧被覆层340，能够从由Ni、Ta中的任一种、或包含这些金属中的任一种金属的合金、或包含这些金属中的任一种金属的氧化物构成的层中选择。在本例中，作为p侧被覆层340使用了Ni。再者，在由Au构成的p侧接线层330上层叠了Ni的情况下，有Au与Ni合金化的情况。也可以将这样的Au-Ni合金作为p侧被覆层340。同样，在由Au构成的p侧接线层330上层叠了Ta的情况下，有Au与Ta合金化的情况。也可以将这样的Au-Ta合金作为p侧被覆层340。
另外，p侧被覆层340的膜结构，可以为连续地覆盖p侧接线层330的连续膜，也可以为在p侧接线层330上Ni、Ta等以岛状分散存在的岛状结构。在采用溅射法形成p侧被覆层340的情况下，例如通过使溅射气压成为高压，能够控制p侧被覆层340的膜结构，形成为岛状结构。
另外，如图1所示，p侧被覆层340覆盖p侧接线层330地设置，周边部比中央部薄。p侧被覆层340的中央部的厚度优选为1nm～50nm，更优选为5nm～20nm。
若p侧被覆层340的厚度比1nm薄，则由p侧被覆层340对p侧接线层330的覆盖率显著降低，存在无法充分抑制低分子硅氧烷附着在p侧接线层330上的情况。另外，若p侧被覆层340的厚度比50nm厚，则在p电极300上连接p侧接合线51（参照图2）时，p侧接合线51的前端无法破坏p侧被覆层340到达p侧接线层330，存在p侧接合线51和p电极300的粘接变得不充分的情况。而且，在p侧被覆层340的厚度比50nm厚的情况下，即使是能够连接p侧接合线51和p侧接线层330的情况，也可能导致p侧接合线51和p侧接线层330之间的连接强度降低。
再者，如上所述，p侧被覆层340无需致密地覆盖p侧接线层330的表面，可以将p侧被覆层340的膜结构作成为岛状结构，例如Ni、Ta等在p侧接线层330的表面上以岛状分散存在的构成。这样，通过使p侧被覆层340的膜结构成为岛状结构，在将p侧接合线51连接在p电极300上时，p侧接合线51和p侧接线层330容易直接接触，线接合变得容易，能够提高p侧接合线51和p侧接线层330之间的连接强度。
再者，在p侧被覆层340为岛状结构的情况下，p侧接线层330的一部分从p侧被覆层340之间露出，但与在p侧接线层330上没有形成p侧被覆层340的情况相比，能够减少从粘接剂60飞散的低分子硅氧烷向p侧接线层330的附着量。
该情况下，为了抑制从粘接剂60飞散的低分子硅氧烷附着在p侧接线层330上，优选露出的p侧接线层330的面积比飞散的低分子硅氧烷的投影面积小。
另外，p侧被覆层340也可以为Ni、Ta等粗疏地层叠的海绵状。
＜p侧密着层＞
p侧密着层350，是为了提高介有p侧被覆层340的p侧接线层330相对于保护层180的接合强度而设置的层。
p侧密着层350的厚度，优选从5nm～50nm的范围选择。在p侧密着层350的厚度不足5nm的情况下，介有p侧被覆层340的p侧接线层330和保护层180的密着性降低。另外，在p侧密着层350的厚度比50nm厚的情况下，p侧密着层350的层叠、用于形成p侧露出面341的蚀刻所花费的作业时间变长，可能导致半导体发光元件1的制造成本上升。
如本实施方式那样，在p侧接线层330由Au或包含Au的合金构成，并且，保护层180由SiO2构成的情况下，在两者之间形成的p侧密着层350由例如Ta、Ti、Pt、Mo、Ni、W构成。
再者，在本例中，虽在p侧被覆层340上设置了p侧密着层350，但未必需要设置p侧密着层350，p侧被覆层340也可以兼作为p侧密着层350。
如上所述，本实施方式的p侧被覆层340由Ni、Ta等的材料构成。因此，例如在p侧接线层330由Au或包含Au的合金构成、且保护层180由SiO2构成的情况下，通过在p侧接线层330上设置p侧被覆层340，即使是不设置p侧密着层350的情况，也能够提高保护层180和p侧接线层330的接合强度。
另外，通过p侧被覆层340兼作为p侧密着层350，能够省略形成p侧密着层350的工序，能够简化形成p电极300的工序。
以上，由p侧接合层310、p侧阻挡层320、p侧接线层330、p侧被覆层340以及p侧密着层350构成p电极300。
＜n电极＞
接下来，对n电极400的构成进行说明。n电极400，如上所述，具有：n侧接合层410、n侧阻挡层420、作为金属层的其他的一例的n侧接线层430、作为被覆层的其他的一例的n侧被覆层440以及n侧密着层450。该n电极400兼作为所谓焊盘，介由露出到外部的n侧露出面441连接有接合线。
在本实施方式中，n电极400，除了形成在n型半导体层140的半导体层露出面140a上这一点，具有与p电极300相同的构成。因此，n侧接合层410与p侧接合层310、n侧阻挡层420与p侧阻挡层320、n侧接线层430与p侧接线层330、n侧被覆层440与p侧被覆层340、n侧密着层450与p侧密着层350分别由相同的材料构成。
再者，与上述的p电极300同样地，未必需要设置n侧密着层450，n侧被覆层440也可以兼作为n侧密着层450。
另外，在本实施方式中，p侧接线层330层叠在p侧阻挡层320上，n侧接线层430层叠在n侧阻挡层420上，但例如也可以在p侧阻挡层320和p侧接线层330之间形成其他的导电层，同样，也可以在n侧阻挡层420和n侧接线层430之间形成其他的导电层。
而且，在本实施方式中，将p电极300和n电极400设为相同的构成，但若p电极300具有p侧接线层330以及p侧被覆层340，n电极400具有n侧接线层430以及n侧被覆层440，则p电极300的构成和n电极400的构成也可以不同。
（发光装置）
接下来，对具有上述的半导体发光元件1的发光装置5的结构进行说明。图2是应用有本实施方式的发光装置5的截面模式图的一例。
如图2所示，本实施方式的发光装置5是所谓炮弹型的发光装置。发光装置5中，介由粘接剂60装载有半导体发光元件1，并且具有：在半导体发光元件1的p电极300上介由p侧接合线51而连接的p侧框架53；在半导体发光元件1的n电极400上介由n侧接合线52而连接的n侧框架54；和包围半导体发光元件1的周边而形成的由透明的树脂构成的塑模55。
再者，在本实施方式中，作为p侧接合线51以及n侧接合线52，使用了Au线。
另外，在本实施方式中，作为粘接剂60使用热固性的硅系树脂，在发光装置5中粘接剂60变为固化了的状态。
以往，作为将半导体发光元件1安装在框架上的粘接剂，使用了环氧树脂。但是，环氧树脂有可能会因从半导体发光元件1发出的短波长的光（紫外光、蓝色～绿色光）而发生变色、劣化。与此相对，硅系树脂具有针对从半导体发光元件1发出的短波长的光的抗性，即使是长时间使用半导体发光元件1所具有的发光装置5的情况，也难以变色。因此，本实施方式中，作为粘接剂60采用了热固性的硅系树脂。
图3是图2的发光装置5中的、p电极300与p侧接合线51的连接部的截面模式图的一例。
如图3所示，设在p侧接合线51的前端侧的由Au构成的接合球510破坏p电极300中的p侧被覆层340而与p侧接线层330直接连接。即，在p侧接合线51的接合球510和p侧接线层330之间形成了Au-Au接合。再者，虽省略图示，但在n电极400中，设在n侧接合线52的前端侧的接合球也破坏n侧被覆层440而与n侧接线层430直接连接。
（半导体发光元件的制造方法）
下面，对图1所示的半导体发光元件1的制造方法的一例进行说明。图4是表示半导体发光元件1的制造方法的一例的流程图。
如图4所示，本实施方式中的半导体发光元件1的制造方法，具有：在基板110上层叠包含发光层150的叠层半导体层100、且对叠层半导体层100的一部分进行切缺从而形成半导体层露出面140a的叠层半导体层形成工序（步骤101）；在叠层半导体层100上形成透明导电层170的透明导电层形成工序（步骤102）；在透明导电层170上形成p电极300、且在半导体层露出面140a上形成n电极400的电极形成工序（步骤103）；和形成保护层180的保护层形成工序（步骤104）。
上述的步骤103的电极形成工序，具有：在透明导电层170上的一部分上形成p侧接合层310、且在半导体层露出面140a上形成n侧接合层410的接合层形成工序（步骤103a）；在p侧接合层310上形成p侧阻挡层320、且在n侧接合层410上形成n侧阻挡层420的阻挡层形成工序（步骤103b）；在p侧阻挡层320上形成p侧接线层330、且在n侧阻挡层420上形成n侧接线层430的接线层形成工序（步骤103c）；在p侧接线层330上形成p侧被覆层340、且在n侧接线层430上形成n侧被覆层440的被覆层形成工序（步骤103d）；在除去p侧露出面341以外的p侧被覆层340上形成p侧密着层350、且在除去n侧露出面441以外的n侧被覆层440上形成n侧密着层450的密着层形成工序（步骤103e）。
而且，应用本实施方式的半导体发光元件1的制造方法，有时根据需要，在步骤103e的密着层形成工序后，还具有对所得到的半导体发光元件1实施热处理的退火工序。
以下，对上述的各步骤的工序进行顺序说明。
再者，在以下的说明中，将p侧接合层310以及n侧接合层410简单地称为接合层，将p侧阻挡层320以及n侧阻挡层420简单地称为阻挡层，将p侧接线层330以及n侧接线层430简单地称为接线层，将p侧被覆层340以及n侧被覆层440简单地称为被覆层，将p侧密着层350以及n侧密着层450简单地称为密着层。
＜叠层半导体层形成工序＞
对步骤101的叠层半导体层形成工序进行说明。
在叠层半导体层形成工序中，首先，准备蓝宝石基板等的基板110，进行预处理。作为预处理，例如，可以采用在溅射装置的腔内配置基板110，对基板110的表面进行溅射等的方法来进行。与预处理接续，在基板110上采用溅射法形成中间层120。
再者，中间层120，不仅可以采用上述的溅射法形成，也可以采用MOCVD法形成。
接下来，在中间层120形成后，在形成有中间层120的基板110的上面形成单晶的基底层130。基底层130可以采用溅射法形成，也可以通过MOCVD法形成。
基底层130形成后，层叠n接触层以及n覆层，形成n型半导体层140。n接触层以及n覆层可以采用溅射法形成，也可以通过MOCVD法形成。
n型半导体层140形成后，在n型半导体层150的上面形成发光层150。作为形成发光层150的方法，可以为溅射法、MOCVD法的任一种方法，但特别优选采用MOCVD法形成。具体地说，只要以交替反复层叠势垒层和阱层、且在n型半导体层140侧以及p型半导体层160侧配置势垒层的顺序来层叠即可。
发光层150形成后，依次层叠p覆层和p接触层从而形成p型半导体层160。p覆层以及p接触层可以采用溅射法形成，也可以采用MOCVD法形成。
接下来，在形成透明导电层170前，通过公知的光刻的手法进行图案化，对规定的区域的叠层半导体层100的一部分进行蚀刻而使n型半导体层140的接触层的一部分露出，形成半导体层露出面140a。
＜透明导电层形成工序＞
下面，说明步骤102的透明导电层形成工序。
在透明导电层形成工序中，用掩模等遮盖半导体层露出面140a，在没有蚀刻除去而残留的p型半导体层160上，使用溅射法等公知的方法形成透明导电层170。再者，也可以在p型半导体层160上先形成透明导电层170后，从规定的区域与透明导电层170的一部分一起通过蚀刻除去叠层半导体层100的一部分，形成半导体层露出面140a。
＜电极形成工序＞
接下来，对步骤103的电极形成工序进行说明。在本实施方式中，同时进行p电极300的形成和n电极400的形成。
电极形成工序包括：步骤103a的接合层形成工序、步骤103b的阻挡层形成工序、步骤103c的接线层形成工序、步骤103d的被覆层形成工序、步骤103e的密着层形成工序。
＜接合层形成工序＞
在接合层形成工序中，首先，形成在与透明导电层170上形成p电极300的区域相对应的部位、以及与半导体层露出面140a上形成n电极400的区域相对应的部位设置了开口部的掩模。
接下来，采用溅射法，在从开口部露出的透明导电层170上形成p侧接合层310，在半导体层露出面140a上形成n侧接合层410。此时，通过使用控制溅射条件的溅射法，不依赖于溅射材料，能够提高覆盖性并形成p侧接合层310以及n侧接合层410。在本实施方式中，作为溅射靶使用Ta靶，在Ar气气氛下进行溅射。
＜阻挡层形成工序＞
接下来，采用溅射法，在p侧接合层310上形成p侧阻挡层320，且在n侧接合层410上形成n侧阻挡层420。此时，通过使用控制溅射条件的溅射法，不依赖于溅射材料，能够提高覆盖性，并形成p侧阻挡层320以及n侧阻挡层420。在本实施方式中，作为溅射靶使用Pt靶，在Ar气气氛下进行溅射。
＜接线层形成工序＞
接下来，采用溅射法，在p侧阻挡层320上形成p侧接线层330，且在n侧阻挡层420上形成n侧接线层430。此时，通过使用控制溅射条件的溅射法，能够提高覆盖性，并形成p侧接线层330以及n侧接线层430。在本实施方式中，作为溅射靶使用Au靶，在Ar气气氛下进行溅射。
＜被覆层形成工序＞
接下来，使用溅射法，在p侧接线层330上形成p侧被覆层340，且在n侧接线层430上形成n侧被覆层440。在本实施方式中，作为溅射靶使用Ni，在Ar气气氛下进行溅射。例如，在采用通常所使用的DC磁控溅射法溅射过渡金属等的情况下，若使溅射气氛从放电下限成为1Pa左右的低压的Ar气气氛，则所形成的膜结构存在成为连续膜的倾向。另一方面，若使溅射气氛从放电下限成为超过数Pa的例如10Pa左右的高压的Ar气气氛，则所形成的膜结构存在成为岛状结构的倾向。
在这里，p侧被覆层340，为了在后述的线接合工序（参照图5）中容易将p侧接合线51连接在p侧接线层330上，而优选以Ni的密度变低的方式层叠。同样地，关于n侧被覆层440，优选以Ni的密度变低的方式层叠。在将溅射气体压调整得较高且使p侧被覆层340以及n侧被覆层440的膜结构成为岛状结构的情况下，在p侧被覆层340以及n侧被覆层440中，能够降低Ni的密度，从而优选。
＜密着层形成工序＞
接下来，采用溅射法等的公知的方法，在p侧被覆层340上形成p侧密着层350，且在n侧被覆层440上形成n侧密着层450。在采用溅射法形成p侧密着层350以及n侧密着层450的情况下，作为溅射靶使用Ta靶，在Ar气气氛下进行溅射即可。
再者，如上所述，在p侧被覆层340兼作为p侧密着层350，n侧被覆层440兼作为n侧密着层450的情况下，能够省略密着层形成工序。
＜保护层形成工序＞
接下来，对步骤104的保护层形成工序进行说明。
在保护层形成工序中，在透明导电层170的形成部、p电极300以及n电极400以及半导体层露出面140a上采用溅射法形成由SiO2构成的保护层180。
接下来，用掩模遮盖p侧露出面341以及n侧露出面441的形成对象部位以外的部分，对这些部位的保护层180以及密着层（p侧密着层350、n侧密着层450）进行蚀刻，使p侧被覆层340的一部分以及n侧被覆层440的一部分分别露出，形成p侧露出面341以及n侧露出面441。由此，除了p侧露出面341以外的p侧被覆层340被p侧密着层350以及保护层180覆盖，成为在p侧密着层350的中央部露出有p侧露出面341的状态，并且，除了n侧露出面441以外的n侧被覆层440被n侧密着层450以及保护层180覆盖，成为在n侧密着层450的中央部露出有n侧露出面441的状态。
再者，如上所述，在本实施方式中，采用不同的材料构成p侧被覆层340和p侧密着层350，并采用不同的材料构成n侧被覆层440和n侧密着层450。由此，通过调整蚀刻的条件，能够在保护层180、p侧密着层350以及n侧密着层450被除去了的状态下使蚀刻停止，能够容易地得到p侧被覆层340的p侧露出面341以及n侧被覆层440的n侧露出面441露出了的状态。
＜热退火工序＞
而且，将这样得到的半导体发光元件1在例如氮气等的还原气氛下，在150℃以上600℃以下，更优选200℃以上500℃以下进行退火处理。该热退火工序，是为了提高介有p侧接合层310的透明导电层170与p侧阻挡层320的密着性、以及介有n侧接合层410的半导体层露出面140a与n侧阻挡层420的密着性而进行的。
再者，热退火工序也可以在实施了密着层形成工序后、实施保护层形成工序之前进行。
通过以上步骤，可得到半导体发光元件1。
（发光装置的制造方法）
下面，对图2所示的发光装置5的制造方法的一例进行说明。图5是表示发光装置5的制造方法的一例的流程图。
如图5所示，本实施方式中的发光装置5的制造方法，具有：针对框架（本实施方式中为p侧框架53），粘接由上述的方法制造的半导体发光元件1的芯片接合工序（步骤201）；通过等离子体洗涤等对与框架粘接了的半导体发光元件1中的p电极300的p侧露出面341以及n电极400的n侧露出面441进行洗涤的洗涤工序（步骤202）；在半导体发光元件1的p电极300上连接p侧接合线51、且在n电极400上连接n侧接合线52的线接合工序（步骤203）；和采用透明的树脂对半导体发光元件1、p侧接合线51、n侧接合线52、p侧框架53以及n侧框架54的一部分进行覆盖的树脂成型工序（步骤204）。
再者，步骤202的洗涤工序未必需要进行，也可以在步骤201的芯片接合工序之后，不进行步骤202的洗涤工序而实施步骤203的线接合工序。
以下，顺序说明上述的各步骤的工序。
＜芯片接合工序＞
步骤201的芯片接合工序，具有：在框架（p侧框架53）上涂布粘接剂60的粘接剂涂布工序（步骤201a）；在涂布于框架上的粘接剂60上设置半导体发光元件1的元件设置工序（步骤201b）；和对粘接剂60进行加热使其固化的加热工序（步骤201c）。
＜粘接剂涂布工序＞
在粘接剂涂布工序中，在p侧框架53中的半导体发光元件1的粘接部位涂布固化前的粘接剂60。
如上所述，在本实施方式中，作为粘接剂60使用热固性的硅系树脂，在硅系树脂中作为成分包含低分子硅氧烷。
再者，在粘接剂60中可以根据需要含有用于调整粘度的溶剂、添加物、粉末状的金属等。另外，作为粘接剂60的形状，可以适当选择液态、糊状等的各种形状。
另外，作为在p侧框架53上涂布的粘接剂60的量，在元件设置工序中将半导体发光元件1设置在粘接剂60上的情况下，优选进行调整使得粘接剂60的扩展了的面积变为与半导体发光元件1中的与粘接剂60对向的部分的面积同等的程度。若涂布的粘接剂60的量过少，则有时半导体发光元件1没有粘接在p侧框架53上。另外，若涂布的粘接剂60的量过多，则搭载在粘接剂60上的半导体发光元件1有可能倾斜或移动。
＜元件设置工序＞
接下来，在元件设置工序中，在通过粘接剂涂布工序涂布在p侧框架53上的粘接剂60上设置半导体发光元件1。
此时，配置半导体发光元件1，使得半导体发光元件1的基板110中的与层叠有叠层半导体层100的面相反侧的面与粘接剂60对向。由此，在半导体发光元件1被配置在粘接剂60上的状态下，p电极300中的p侧被覆层340的p侧露出面341以及n电极400中的n侧被覆层440的n侧露出面441朝向上部露出。
＜加热工序＞
在加热工序中，通过对粘接剂60进行加热，使作为粘接剂60使用的热固性的硅系树脂固化，将半导体发光元件1粘接在p侧框架53上。加热温度，根据作为粘接剂60所使用的硅系树脂的种类等而不同，但例如为150～170℃。另外，关于对粘接剂60进行加热的时间、气氛等，可以根据作为粘接剂60使用的硅系树脂的种类等适当选择。
在这里，如上所述，在作为粘接剂60使用的硅系树脂中作为成分含有低分子硅氧烷。而且，低分子硅氧烷具有易从硅系树脂挥发的性质。
因此，在加热工序中对粘接剂60进行加热时，粘接剂60中所含有的低分子硅氧烷向气氛中飞散。而且，飞散的低分子硅氧烷在半导体发光元件1的p电极300以及n电极400的表面降落并堆积，有时覆盖p电极300以及n电极400的表面。
在这里，本发明人发现，在p电极300或n电极400的表面Au露出了的区域上，特别容易附着低分子硅氧烷。
即，在半导体发光元件1的p电极300或n电极400中，由Au或含有Au的金属构成的接线层（p侧接线层330、n侧接线层430）露出了的情况下，从粘接剂60飞散的低分子硅氧烷容易附着在构成接线层的Au上并覆盖接线层的露出面。
而且，本发明人发现，Ni以及Ta等与低分子硅氧烷的亲合性低，低分子硅氧烷难以附着。而且，本发明人发现，在半导体发光元件1的p电极300以及n电极400中，通过以覆盖由Au或包含Au的金属构成的接线层（p侧接线层330、n侧接线层430）的方式设置由Ni、Ta等构成的被覆层（p侧被覆层340、n侧被覆层440），在p电极300以及n电极400的露出面难以附着低分子硅氧烷。
具体地说明，在本实施方式的半导体发光元件1中，在p电极300以及n电极400中，以覆盖接线层的方式设置了被覆层。由此，在将半导体发光元件1配置在涂布于p侧框架53上的粘接剂60上的状态下，在p电极300中，p侧被覆层340的p侧露出面341露出，在n电极400中n侧被覆层440的n侧露出面441露出。
而且，如上所述，构成本实施方式的被覆层的Ni、Ta等，与低分子硅氧烷的亲合力低，低分子硅氧烷难以附着。
由此，在本实施方式的半导体发光元件1中，即使在作为粘接剂60使用包含低分子硅氧烷的硅系树脂、且在加热工序中低分子硅氧烷从粘接剂60向气氛中飞散的情况下，低分子硅氧烷也难以附着在被覆层（p侧被覆层340、n侧被覆层440）上。而且，由容易附着低分子硅氧烷的Au等构成的接线层（p侧接线层330、n侧接线层430）被被覆层覆盖着。因此，关于接线层，也能够抑制低分子硅氧烷附着。
如以上那样，在本实施方式中，能够抑制从粘接剂60飞散的低分子硅氧烷向p电极300以及n电极400附着。
再者，如上所述，在被覆层（p侧被覆层340、n侧被覆层440）在接线层（p侧接线层330、n侧接线层430）上作为岛状结构的膜而形成的情况下，能够抑制在接线层上附着低分子硅氧烷。如上所述，低分子硅氧烷由于与构成被覆层的Ni、Ta等的亲合性低，所以难以接近被覆层。因此，即使是接线层的一部分从具有岛状结构的被覆层之间露出的情况，低分子硅氧烷也难以接近从被覆层露出的接线层。由此，即使是将被覆层以岛状结构的膜的形式构成的情况下，与不设置被覆层的情况相比，也能够抑制在接线层上附着低分子硅氧烷。
＜洗涤工序＞
接下来，说明步骤202的洗涤工序。
洗涤工序，是通过例如等离子体洗涤对p侧露出面341以及n侧露出面441进行洗涤的工序。
等离子体洗涤，例如，通过将粘接在p侧框架53上的半导体发光元件1配置在形成为真空状态的腔内，在腔内使p电极300的p侧露出面341以及n电极400的n侧露出面441暴露在Ar等的等离子体中来进行。由此，介由p侧露出面341以及n侧露出面441，p侧被覆层340以及n侧被覆层440的露出面被削。
而且，通过p侧被覆层340以及n侧被覆层440的露出面被削，附着在p侧被覆层340以及n侧被覆层440的露出面上的低分子硅氧烷等的污垢被除去，并且，p侧被覆层340以及n侧被覆层440中的露出面形成区域的厚度变薄。由此，在后述的线接合工序中，在介由被覆层将接合线连接在接线层（p侧接线层330、n侧接线层430）上时，接合线容易破坏被覆层而与接线层连接，能够使接线层和接合线的密着性良好。
另外，通过对等离子体洗涤的条件等进行调整，也可以在洗涤工序中，除去p侧被覆层340以及n侧被覆层440，使p侧接线层330以及n侧接线层430的一部分向外部露出。
通过使p侧接线层330以及n侧接线层430的一部分向外部露出，在后述的线接合工序中，能够将接合线相对于接线层（p侧接线层330、n侧接线层430）直接连接。由此，能够使接线层和接合线的密着性更好。
再者，洗涤工序，也可以在实施上述的等离子体洗涤的前后包含其他的预处理工序、后处理工序。
另外，对p侧被覆层340以及n侧被覆层440的p侧露出面341以及n侧露出面441进行洗涤的方法，不限于上述的等离子体洗涤。
例如，也可以在采用掩模遮盖p侧露出面341以及n侧露出面441以外的部分后，通过反应性等离子体、湿式法对p侧露出面341以及n侧露出面441进行蚀刻。
＜线接合工序＞
接下来，对步骤203的线接合工序进行说明。在线接合工序中，在芯片接合在p侧框架53上的半导体发光元件1的p电极300上连接p侧接合线51，并在n电极400上连接n侧接合线52。
再者，作为本实施方式的p侧接合线51以及n侧接合线52，可使用延展性以及耐腐蚀性等优异的Au。另外，在本实施方式中所使用的p侧接合线51以及n侧接合线52的直径，为10～30μm左右。
具体地说明，首先，使设在p侧接合线51的一端的接合球510（参照图3）与形成于p电极300中的p侧被覆层340上的p侧露出面341接触。此时，对p侧接合线51以及p电极300施加载荷、热以及超声波。在这里，在本实施方式中，p侧被覆层340较薄地形成，使得通过来自p侧接合线51的冲击而破损。因此，在施加载荷等使p侧接合线51与p侧露出面341接触的情况下，接合球510压破p侧被覆层340并到达p侧接线层330，p侧接合线51和p侧接线层330电性、机械性连接。
然后，将p侧接合线51的另一端侧连接在p侧框架53上。
在这里，在p电极300的表面（p侧露出面341）附着有大量低分子硅氧烷的情况下，因低分子硅氧烷而妨碍p侧接合线51（接合球510）和p侧接线层330接触，即使对p侧接合线51以及p电极300施加载荷等，也难以使p侧接合线51和p侧接线层330电性、机械性连接。
另外，在附着在p电极300的表面的低分子硅氧烷的量为少量的情况下，能够介由p电极300表面中的没有附着低分子硅氧烷的部分将p侧接合线51和p侧接线层330连接。但是，在这样的情况下，有可能在p侧接合线51和p侧接线层330之间夹入有低分子硅氧烷的状态下，p侧接合线51和p侧接线层330连接。在该情况下，p侧接合线51和p电极300的密着力有可能变弱。而且，在长时间使用装载有这样连接的半导体发光元件1的发光装置5的情况下，存在p侧接合线51从p电极300剥离，发光装置5变得不发光的情况。
在本实施方式中，如上述那样在p电极300中，以覆盖p侧接线层330的方式设置低分子硅氧烷难以附着的p侧被覆层340。由此，能够将因芯片接合工序而从粘接剂60飞散、且附着在p电极300的表面的低分子硅氧烷的量抑制为极少量。
因此，在线接合工序中，在使p侧接合线51与p电极300连接时，能够抑制因低分子硅氧烷而妨碍p侧接线层330与p侧接合线51的电的、机械的连接。
接下来，关于n电极400以及n侧框架54，也与p电极300以及p侧框架53的情况同样地，连接n侧接合线52。
在本实施方式中，在n电极400中，也与p电极300同样地，以覆盖n侧接线层430的方式设置低分子硅氧烷难以附着的n侧被覆层440。由此，在n电极400的表面，因芯片接合工序而从粘接剂60飞散的低分子硅氧烷难以附着。
因此，在线接合工序中，在使n侧接合线52与n电极400连接时，能够抑制因低分子硅氧烷而妨碍n侧接线层430和n侧接合线52电性、机械性连接。
＜树脂成型工序＞
接下来，在步骤204的树脂成型工序中，采用透明的树脂覆盖半导体发光元件1、连接在半导体发光元件1上的p侧接合线51以及n侧接合线52、搭载有半导体发光元件1且连接有p侧接合线51的p侧框架53的一部分、连接有n侧接合线52的n侧框架54的一部分，形成塑模55。
通过以上的工序可得到图2所示的发光装置5。
再者，在本实施方式中，作为应用于发光装置5的半导体发光元件1，列举以构成叠层半导体层100的材料由AlGaN、GaInN等构成、且输出绿色～蓝色光的半导体发光元件1为例进行了说明，但是半导体发光元件1的构成不限于此。例如，作为半导体发光元件1，也可以使用构成叠层半导体层100的材料由AlInGaP等构成的输出红色光的半导体发光元件。
另外，在本实施方式中，对将半导体发光元件1配置在电连接有p侧接合线51的p侧框架53上的发光装置5进行了说明，但配置半导体发光元件1的对象不限于p侧框架53。例如，既可以将半导体发光元件1配置在连接有n侧接合线52的n侧框架54上，也可以将其针对没有电连接接合线（p侧接合线51、n侧接合线52）的其他的部件进行配置。
而且，另外，在本实施方式中，对于针对p侧框架53配置了一个半导体发光元件1的发光装置5进行了说明，但也可以针对p侧框架53配置多个半导体发光元件1。
实施方式2
在实施方式1中，作为发光装置5，列举了在框架（p侧框架53）上配置有半导体发光元件1的所谓炮弹型的装置来说明。但是，应用本发明的发光装置的形态不限于此。接下来，对本发明的实施方式2进行说明。再者，关于与实施方式1同样的构成，使用相同的附图标记，省略详细的说明。
图6是表示应用本实施方式的发光装置7的模式图。图6（a）表示发光装置7的俯视模式图，图6（b）表示图6（a）的VIB-VIB截面图。
（发光装置）
如图6所示，发光装置7是所谓表面安装型的发光装置。
发光装置7具有：在上部形成有凹部的壳体71；与壳体71一体化地设置的p侧引线框架73a、73b、73c以及n侧引线框架74。另外，发光装置7具有分别安装在p侧引线框架73a、73b、73c上的半导体发光元件1a、1b、1c。而且，发光装置7具有以覆盖半导体发光元件1a、1b、1c的方式设置的封装树脂75。
如图6（b）所示，半导体发光元件1a通过粘接剂60安装在p侧引线框架73a上。同样地，半导体发光元件1b通过粘接剂60安装在p侧引线框架73b上，半导体发光元件1c通过粘接剂60安装在p侧引线框架73c上。作为粘接剂60使用了热固性的硅系树脂，在发光装置7中粘接剂60为固化了的状态。
如图6（a）所示，半导体发光元件1a通过p侧接合线51a与p侧引线框架73a电连接，并且通过n侧接合线52a与n侧引线框架74电连接。另外，半导体发光元件1b通过p侧接合线51b与p侧引线框架73b电连接，并且通过n侧接合线52b与n侧引线框架74电连接。而且，半导体发光元件1c通过p侧接合线51c与p侧引线框架73c电连接，并且通过n侧接合线52c与n侧引线框架74电连接。
在本实施方式中，半导体发光元件1a，是例如叠层半导体层100由AlGaInP等构成、并从发光层150输出红色光的元件。另外，半导体发光元件1b，是例如叠层半导体层100由GaInN等构成、并从发光层150输出绿色光的元件。而且，半导体发光元件1c，是例如叠层半导体层100由GaInN等构成、并从发光层150输出蓝色光的元件。
再者，虽省略图示，但半导体发光元件1a、1b、1c分别具有p电极300以及n电极400，p电极300以及n电极400分别具有与在实施方式1中说明的p电极300以及n电极400同样的结构。
（发光装置的制造方法）
接下来，说明本实施方式的发光装置7的制造方法。
本实施方式的发光装置的制造方法，与实施方式1同样地，具有：针对引线框架（p侧引线框架73a、73b、73c）分别粘接半导体发光元件1a、1b、1c的芯片接合工序；在半导体发光元件1a、1b、1c各自的p电极300分别连接p侧接合线51a、51b、51c、并且在各自的n电极400上分别连接n侧接合线52a、52b、52c的线接合工序；和采用透明的树脂覆盖半导体发光元件1a、1b、1c的树脂成型工序。
＜芯片接合工序＞
在芯片接合工序中，首先，准备一体地形成有p侧引线框架73a、73b、73c以及n侧引线框架74的壳体71。而且，在该p侧引线框架73a中的半导体发光元件1a的粘接部位、p侧引线框架73b中的半导体发光元件1b的粘接部位以及p侧引线框架73c中的半导体发光元件1c的粘接部位分别涂布固化前的粘接剂60。
然后，在被涂布在p侧引线框架73a上的粘接剂60上设置半导体发光元件1a。同样地，在被涂布在p侧引线框架73b上的粘接剂60上设置半导体发光元件1b，并且在被涂布在p侧引线框架73c上的粘接剂60上设置半导体发光元件1c。
再者，粘接剂60，优选在p侧引线框架73a上、p侧引线框架73b上和p侧引线框架73c上分别分离地涂布。在以跨过p侧引线框架73a、73b、73c的方式涂布粘接剂60的情况下，因粘接剂60的表面张力等，设置在粘接剂60上的半导体发光元件1a、1b、1c活动，有可能从半导体发光元件1a、1b、1c的粘接部位偏移。
接着，通过对粘接剂60进行加热，使作为粘接剂60使用的热固性的硅系树脂固化，使半导体发光元件1a、1b、1c分别粘接在p侧引线框架73a、73b、73c上。再者，关于加热温度、加热时间、加热时的气氛等，根据作为粘接剂60使用的硅系树脂的种类等适当选择。
在本实施方式中，在半导体发光元件1a、1b、1c各自的p电极300以及n电极400中，以覆盖接线层（p侧接线层330、n侧接线层430）的方式设置被覆层（p侧被覆层340、n侧被覆层440）。因此，在本实施方式中，能够抑制从粘接剂60飞散的低分子硅氧烷附着在半导体发光元件1a、1b、1c各自的p电极300以及n电极400上。
＜洗涤工序＞
接下来，在洗涤工序中，根据需要，针对半导体发光元件1a、1b、1c各自的p电极300以及n电极400，对p侧露出面341以及n侧露出面441实施等离子体洗涤。由此，半导体发光元件1a、1b、1c各自的p侧被覆层340以及n侧被覆层440的露出面被削，附着在p侧被覆层340以及n侧被覆层440的露出面上的低分子硅氧烷等的污垢被除去，并且，p侧被覆层340以及n侧被覆层440露出面形成区域的厚度变薄。其结果，在线接合工序中，接合线容易破坏被覆层（p侧被覆层340、n侧被覆层440）而与接线层（p侧接线层330、n侧接线层430）连接，接线层和接合线的密着性变得良好。
＜线接合工序＞
接着，在线接合工序中，在芯片接合于p侧引线框架73a的半导体发光元件1a的p电极300上连接p侧接合线51a，并且在n电极400上连接n侧接合线52a。同样地，在芯片接合于p侧引线框架73b的半导体发光元件1b的p电极300上连接p侧接合线51b，并且，在n电极400上连接n侧接合线52b。而且，在芯片接合于p侧引线框架73c的半导体发光元件1c的p电极300连接p侧接合线51c，并且在n电极400上连接n侧接合线52c。
在本实施方式中，如上所述，相对于半导体发光元件1a、1b、1c各自的p电极300以及n电极400，因芯片接合工序而从粘接剂60飞散的低分子硅氧烷难以附着。
因此，在线接合工序中，在使半导体发光元件1a、1b、1c的p电极300分别连接p侧接合线51a、51b、51c时，能够抑制低分子硅氧烷妨碍各自的p电极300中的p侧接线层330与p侧接合线51a、51b、51c的电的、机械的连接。
同样地，在使半导体发光元件1a、1b、1c的n电极400分别连接n侧接合线52a、52b、52c时，能够抑制低分子硅氧烷妨碍各自的n电极400中的n侧接线层430与n侧接合线52a、52b、52c电性、机械性连接。
＜树脂成型工序＞
接着，在树脂成型工序中，通过向形成于壳体71的凹部中填充透明的封装树脂75，采用封装树脂75覆盖半导体发光元件1a、1b、1c、p侧接合线51a、51b、51c以及n侧接合线52a、52b、52c。
通过以上的工序，可得到图6所示的发光装置7。
再者，在本实施方式中，对在p侧引线框架73a、73b、73c上分别装载了发光色不同的半导体发光元件1a、1b、1c的发光装置7进行了说明，但是例如也可以针对p侧引线框架73a、73b、73c分别装载一个发光色相同的半导体发光元件1。另外，装载在发光装置7上的半导体发光元件1的数量不限于3个，可以是1个，也可以是3以外的多个。
另外，在实施方式1以及实施方式2中，作为半导体发光元件1，使用了p电极300以及n电极400都形成在半导体发光元件1的光取出面侧的面朝上型的半导体发光元件1，但半导体发光元件1的形态不限于此。本发明也能够应用于例如在半导体发光元件1的光取出面侧形成有p电极300、且在与光取出面相反的一侧形成有n电极400的、双面电极型的半导体发光元件1。
该情况下，至少在光取出面侧形成的p电极300具有包含p侧被覆层340的上述结构即可。由此，能够抑制从粘接剂60飞散的低分子硅氧烷附着在p电极300的露出面上。
另外，在该情况下，n电极400通过粘接剂60粘接在框架上，从框架经由粘接剂60向n电极400供给电力。因此，作为将半导体发光元件1粘接在框架上的粘接剂60，优选使用通过在硅系树脂中混合金属粉等而使其具有导电性的粘接剂。
实施例
接着，基于实施例对本发明进行具体说明。但是，本发明不限于这些实施例。
本发明人使p电极300中的p侧被覆层340以及n电极400中的n侧被覆层440的构成不同并进行半导体发光元件1的制造，对该半导体发光元件1进行芯片接合以及线接合，进行了半导体发光元件1的评价。再者，在以下的实施例以及比较例中，为了明确本发明的效果，在低分子硅氧烷浓度变得比通常高的条件下进行半导体发光元件1的芯片接合。
具体地说明，采用上述的方法制造多个半导体发光元件1，将各个半导体发光元件1通过由硅系树脂构成的粘接剂60配置在由与实施方式1的p侧框架53同样的材质构成的金属板（以下称为引线框架）上。而且，将配置了多个半导体发光元件1的引线框架放入加热用烘箱中，并且，在该加热用烘箱内进一步放入1g粘接剂60，并形成为不流通气体的状态。再者，放入到加热用烘箱内的1g粘接剂60，是为了提高加热用烘箱内的气氛中的低分子硅氧烷浓度的。接着，将该引线框架在加热用烘箱内在室温放置90分钟后，在150℃加热2小时，由此使粘接剂60固化。由此，成为相对于引线框架，芯片接合了半导体发光元件1的状态。
而且，将芯片接合了半导体发光元件1的引线框架取出，对各个半导体发光元件1中的p电极300以及n电极400进行目视检查以及线接合检查。
再者，在本例中，作为粘接剂60，使用了信越化学制芯片接合剂KER-3000-M2。
表1中表示出实施例1～12以及比较例1～3中的被覆层（p侧被覆层340以及n侧被覆层440）的材质以及厚度与形成有该被覆层的半导体发光元件1的评价结果的关系。
表1
再者，所谓目视检查是，在采用上述的方法将半导体发光元件1芯片接合在引线框架上的时刻，对在p电极300的p侧露出面341以及n电极400的n侧露出面441是否大量附着有低分子硅氧烷的情况进行调查的简单检查。在本例中，通过实体显微镜观察了芯片接合结束、进行线接合之前的半导体发光元件1的p电极300的p侧露出面341以及n电极400的n侧露出面441。在p侧露出面341或n侧露出面441上大量附着有低分子硅氧烷的情况下，在p侧露出面341或n侧露出面441上会观察到低分子硅氧烷的附着痕迹。在本检查中，采用实体显微镜对形成在p侧露出面341或n侧露出面441上的低分子硅氧烷的附着痕迹进行目视确认，从该观察结果判定半导体发光元件1的良好、不良。
表1中表示出对100个半导体发光元件1进行了目视检查时的不良发生率（%）。
另外，所谓线接合检查是，对于在芯片接合结束后，通过上述的目视检查没有观察到低分子硅氧烷的附着痕迹的半导体发光元件1实施线接合工序，对接合线（p侧接合线51、n侧接合线52）是否正常地连接在p电极300以及n电极400上的情况进行调查的检查。再者，在该例中，没有实施洗涤工序。
在本例中，对于p电极300以及n电极400边施加载荷、热以及超声波边进行接合线的连接，将接合线没有连接在p电极300或n电极400上的半导体发光元件1、或接合线相对于p电极300或n电极400的粘接强度低于规定值的半导体发光元件1视为不良。再者，作为接合线使用了Au线。
表1示出了对于通过目视检查没有观察到硅氧烷的附着痕迹的半导体发光元件1进行线接合检查时的不良发生率（%）。
在实施例1～6以及比较例2中，将被覆层（p侧被覆层340以及n侧被覆层440）的材质设为Ni，并且使被覆层的厚度不同。
另外，在实施例7～12以及比较例3中，将被覆层的材质设为Ta，并且使被覆层的厚度不同。
再者，在比较例1中没有形成被覆层（被覆层的厚度：0nm）。
接着，对实施例1～12以及比较例1～3中的半导体发光元件1的评价结果进行说明。
首先，说明目视检查的评价结果。如表1所示，在实施例1～12中，目视检查的不良发生率为60%以下，比较例1中，目视检查的不良发生率为85%。即，在实施例1～12中，与比较例1比较，目视检查的不良发生率较低。由此能够确认出，通过在p电极300以及n电极400设置包含Ni或Ta的被覆层（p侧被覆层340、n侧被覆层440），与在p电极300以及n电极400不形成被覆层的情况相比较，能够抑制低分子硅氧烷对p电极300的p侧露出面341以及n电极400的n侧露出面441的附着。
另外，在实施例1～12之中的实施例3～6以及实施例10～12中，目视检查的不良发生率为0%。即确认出，通过在被覆层为Ni的情况下将被覆层的厚度设为5nm～50nm，在被覆层为Ta的情况下将被覆层的厚度设为10nm～50nm，更加抑制了低分子硅氧烷对p电极300的p侧露出面341以及n电极400的n侧露出面441的附着。
在实施例1、2、7～9中，与实施例3～6以及实施例10～12相比较，被覆层的厚度较薄，因此在被覆层的一部分中，相对于接线层的被覆率显著降低，接线层的一部分有时露出到外部。而且可以认为，由于在露出的接线层上容易附着低分子硅氧烷，所以在实施例1、2、7～9中，与实施例3～6以及实施例10～12相比较，目视检查的不良发生率变高。
再者，在比较例2以及比较例3中，目视检查的不良发生率都为0%，确认出能够抑制低分子硅氧烷对p电极300的p侧露出面341以及n电极400的n侧露出面441的附着。
接着，说明线接合检查的评价结果。如表1所示，在实施例1～12中，线接合检查的不良发生率为70%以下，在比较例1～3中，线接合检查的不良发生率为90%以上。即，在实施例1～12中，与比较例1～3相比较，线接合检查的不良发生率较低。
由此确认出，通过在p电极300以及n电极400上设置厚度为1～50nm的被覆层，在使用硅树脂系的粘接剂60在引线框架上芯片接合后的半导体发光元件1中，抑制了p电极300以及n电极400与接合线的连接不良的发生。
特别是，在实施例1～12之中的、实施例3～5以及实施例9～11中，线接合检查的不良发生率为0%。即确认出，通过将被覆层的厚度设为5nm～20nm，更加抑制了接合线相对于p电极300以及n电极400的连接不良的发生。
认为这是由于，若被覆层的厚度为该范围，则在将接合线相对于电极进行连接的情况下，接合线容易破坏被覆层而到达接线层，接合线和接线层变得容易直接连接。
再者，在比较例1中，线接合检查的不良发生率为100%，在通过目视检查没有观察到低分子硅氧烷的附着的半导体发光元件1中，全部半导体发光元件1在线接合检查中判断为不良。在这里，在比较例1中，在电极表面没有设置被覆层。因此可以认为，在通过目视检查没有观察到低分子硅氧烷的附着痕迹的半导体发光元件1的电极的露出面上，也附着有在目视检查所使用的实体显微镜下不能够作为附着痕迹观察到那样的少量的低分子硅氧烷。而且可以认为，在比较例1中，由于因这样的少量的低分子硅氧烷而妨碍了接合线与电极的连接，因此，线接合检查的不良发生率变高。
另外，在比较例2以及比较例3中，被覆层的厚度为100nm，与实施例1～12相比较，被覆层的厚度较厚。因此，在比较例2以及比较例3中，与实施例1～12比较，在连接接合线时，接合线难以破坏被覆层，由此，妨碍了接合线针对接线层直接连接，所以，线接合检查的不良发生率变高。
接下来，关于目视检查以及线接合检查的结果，对实施例1～6和实施例7～12进行比较，在被覆层的厚度相等的情况下，作为被覆层使用Ni的实施例1～6，与作为被覆层使用Ta的实施例7～12相比，不良发生率低。因此确认出作为被覆层更优选使用Ni。
如以上那样确认出，通过在半导体发光元件1的p电极300以及n电极400中设置包含Ni或Ta、厚度为1nm～50nm的被覆层，即使是使用硅树脂系的粘接剂60对半导体发光元件1进行芯片接合的情况下，也可抑制低分子硅氧烷对p电极300以及n电极400的附着，并抑制p电极300以及n电极400与接合线的连接不良的发生。
另外，特别是在被覆层的厚度为5nm～20nm的情况下，确认出更加抑制了低分子硅氧烷对p电极300以及n电极400的附着，更加抑制了p电极300以及n电极400与接合线的连接不良的发生。

Claims (9)

1.一种发光装置的制造方法，包括：
芯片接合工序，将具备半导体层、与具有金属层和被覆层的电极，该被覆层的厚度被设定得比100nm小、且该被覆层形成有露出到外部的露出面的半导体发光元件，以与该露出面相反侧的面与粘接对象部件对向的方式，通过包含硅树脂的粘接剂装载在该粘接对象部件上后，对该粘接剂进行加热，从而将该半导体发光元件粘接在该粘接对象部件上，所述半导体层包含通过通电而发光的发光层，所述金属层由包含Au的金属材料构成且设在该半导体层上，所述被覆层由包含Ni或Ta的材料构成且被覆该金属层；和
线接合工序，针对粘接在所述粘接对象部件上的所述半导体发光元件的所述电极，将线连接在所述露出面上。
2.如权利要求1所述的发光装置的制造方法，其特征在于，在所述线接合工序中，针对所述半导体发光元件的所述金属层，破坏所述被覆层来连接所述线。
3.如权利要求1或2所述的发光装置的制造方法，其特征在于，在所述芯片接合工序中，将所述电极中的所述被覆层的膜构造为岛状构造的所述半导体发光元件粘接在所述粘接对象部件上。
4.如权利要求1～3的任一项所述的发光装置的制造方法，其特征在于，在所述线接合工序中，针对所述电极，连接由包含Au的金属材料构成的所述线。
5.如权利要求1～4的任一项所述的发光装置的制造方法，其特征在于，在实施了所述芯片接合工序后，实施所述线接合工序之前，还包括下述洗涤工序：对粘接在所述粘接对象部件上的所述半导体发光元件中的所述电极的所述露出面进行洗涤。
6.如权利要求5所述的发光装置的制造方法，其特征在于，所述洗涤工序包含使所述露出面中的Ni或Ta减少的工序。
7.如权利要求6所述的发光装置的制造方法，其特征在于，在所述洗涤工序中，通过等离子体洗涤来使所述露出面中的Ni或Ta减少。
8.一种发光装置的制造方法，包括：
元件形成工序，通过在半导体层上层叠金属层、并在该金属层上层叠被覆层，来形成半导体发光元件，所述半导体层包含通过通电而发光的发光层，所述金属层由包含Au的金属材料构成且层叠在该半导体层上，所述被覆层由包含Ni或Ta的材料构成、并且厚度为1nm以上50nm以下的范围；
芯片接合工序，将在所述元件形成工序中形成的所述半导体发光元件，以所述被覆层露出的方式，通过包含硅树脂的粘接剂装载在粘接对象部件上后，对该粘接剂进行加热，从而将该半导体发光元件粘接在该粘接对象部件上；和
线接合工序，通过粘接在所述粘接对象部件上的所述半导体发光元件的所述被覆层，将线和所述金属层连接。
9.如权利要求8所述的发光装置的制造方法，其特征在于，所述元件形成工序包含下述工序：以所述半导体层露出的方式在该半导体层的一部分的区域上层叠所述金属层，并以被覆该金属层的方式层叠所述被覆层之后，以该被覆层的一部分露出的方式在该半导体层上以及该被覆层上层叠从外部保护该半导体层的保护层。
CN201310225154.6A 2012-06-08 2013-06-07 发光装置的制造方法 Active CN103489987B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP130846/2012 2012-06-08
JP2012130846A JP5888132B2 (ja) 2012-06-08 2012-06-08 発光装置の製造方法

Publications (2)

Publication Number Publication Date
CN103489987A true CN103489987A (zh) 2014-01-01
CN103489987B CN103489987B (zh) 2016-02-17

Family

ID=49715589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310225154.6A Active CN103489987B (zh) 2012-06-08 2013-06-07 发光装置的制造方法

Country Status (4)

Country Link
US (1) US8987021B2 (zh)
JP (1) JP5888132B2 (zh)
CN (1) CN103489987B (zh)
TW (1) TWI489570B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015003564A1 (zh) * 2013-07-08 2015-01-15 厦门市三安光电科技有限公司 一种氮化镓基发光二极管及其制作方法
CN106098894A (zh) * 2016-06-23 2016-11-09 华灿光电(苏州）有限公司 一种发光二极管及其制备方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015228443A (ja) * 2014-06-02 2015-12-17 豊田合成株式会社 発光素子及びその製造方法
DE102014108368A1 (de) * 2014-06-13 2015-12-17 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
JP6617875B2 (ja) * 2015-12-10 2019-12-11 ウシオ電機株式会社 Ｌｅｄ素子及びその製造方法
JP6702224B2 (ja) 2017-02-17 2020-05-27 信越化学工業株式会社 付加硬化性シリコーン樹脂組成物及び光半導体装置用ダイアタッチ材
JP7345261B2 (ja) * 2019-02-26 2023-09-15 ローム株式会社 電極構造および半導体発光装置
JP6811293B1 (ja) * 2019-08-21 2021-01-13 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7094926B2 (ja) 2019-09-02 2022-07-04 信越化学工業株式会社 熱硬化性シリコーン樹脂組成物及び光半導体装置用ダイアタッチ材
JP6814902B1 (ja) * 2020-04-24 2021-01-20 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP6839320B1 (ja) 2020-05-13 2021-03-03 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP6892538B1 (ja) * 2020-05-13 2021-06-23 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP6995227B1 (ja) 2021-01-07 2022-01-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7269414B1 (ja) 2022-04-28 2023-05-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026389A (ja) * 2003-07-01 2005-01-27 Sharp Corp ｐ型のＩＩＩ族窒化物半導体層上の電極構造とその形成方法
CN1622352A (zh) * 2004-12-17 2005-06-01 北京工业大学 一种GaN基LED高反电极
CN1993837A (zh) * 2004-07-29 2007-07-04 昭和电工株式会社 用于半导体发光器件的正电极
CN101174660A (zh) * 2006-11-01 2008-05-07 中国科学院半导体研究所 P型氮化镓电极的制备方法
JP2009200290A (ja) * 2008-02-22 2009-09-03 Nec Corp 窒化物半導体装置のオーム性電極
JP2011034989A (ja) * 2009-07-29 2011-02-17 Showa Denko Kk 半導体発光素子、その製造方法、ランプ、電子機器及び機械装置
CN102124574A (zh) * 2008-06-16 2011-07-13 昭和电工株式会社 半导体发光元件、其电极及制造方法以及灯

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190066A (ja) * 1996-12-27 1998-07-21 Nichia Chem Ind Ltd 発光ダイオード及びそれを用いたｌｅｄ表示装置
KR100586948B1 (ko) 2004-01-19 2006-06-07 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
US8101965B2 (en) * 2008-12-02 2012-01-24 Epivalley Co., Ltd. III-nitride semiconductor light emitting device having a multilayered pad
TW201104809A (en) * 2009-07-24 2011-02-01 Harvatek Corp Semiconductor chip package structure for achieving electrical connection without using wire-bonding process and method for manufacturing the same
JP5526712B2 (ja) * 2009-11-05 2014-06-18 豊田合成株式会社 半導体発光素子
EP2581954A4 (en) * 2010-06-08 2014-07-30 Sekisui Chemical Co Ltd CHIP-CONTAINING MATERIAL FOR OPTICAL SEMICONDUCTOR COMPONENTS AND OPTICAL SEMICONDUCTOR COMPONENT THEREWITH
BR112013014356B1 (pt) * 2010-12-08 2021-01-12 Nichia Corporation aparelho de emissão de luz semicondutor do grupo nitreto
JP4940359B1 (ja) * 2011-01-17 2012-05-30 Ｄｏｗａエレクトロニクス株式会社 発光素子と発光素子および半導体素子の製造方法
JP2012227383A (ja) * 2011-04-20 2012-11-15 Showa Denko Kk 半導体発光素子、電極構造および発光装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026389A (ja) * 2003-07-01 2005-01-27 Sharp Corp ｐ型のＩＩＩ族窒化物半導体層上の電極構造とその形成方法
CN1993837A (zh) * 2004-07-29 2007-07-04 昭和电工株式会社 用于半导体发光器件的正电极
CN1622352A (zh) * 2004-12-17 2005-06-01 北京工业大学 一种GaN基LED高反电极
CN101174660A (zh) * 2006-11-01 2008-05-07 中国科学院半导体研究所 P型氮化镓电极的制备方法
JP2009200290A (ja) * 2008-02-22 2009-09-03 Nec Corp 窒化物半導体装置のオーム性電極
CN102124574A (zh) * 2008-06-16 2011-07-13 昭和电工株式会社 半导体发光元件、其电极及制造方法以及灯
JP2011034989A (ja) * 2009-07-29 2011-02-17 Showa Denko Kk 半導体発光素子、その製造方法、ランプ、電子機器及び機械装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015003564A1 (zh) * 2013-07-08 2015-01-15 厦门市三安光电科技有限公司 一种氮化镓基发光二极管及其制作方法
CN106098894A (zh) * 2016-06-23 2016-11-09 华灿光电(苏州）有限公司 一种发光二极管及其制备方法

Also Published As

Publication number Publication date
JP5888132B2 (ja) 2016-03-16
JP2013254893A (ja) 2013-12-19
TWI489570B (zh) 2015-06-21
TW201351519A (zh) 2013-12-16
US8987021B2 (en) 2015-03-24
CN103489987B (zh) 2016-02-17
US20130330852A1 (en) 2013-12-12

Similar Documents

Publication Publication Date Title
CN103489987A (zh) 发光装置的制造方法
US9837579B2 (en) Semiconductor light emitting element and method for producing the same
US9070837B2 (en) Semiconductor light-emitting device and method for manufacturing same
CN102315351B (zh) 半导体元件及制造方法
TWI359509B (en) Semiconductor light emitting element, process for
JP2012124523A (ja) ＧａＮ系化合物半導体発光素子及びその製造方法
JP2000277804A (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子、並びに発光素子
KR20060059783A (ko) ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
JP2021527334A (ja) 水素拡散障壁層を有するｉｉｉ−ｖ族発光微小画素アレイ素子のための素子および方法
JPWO2009110539A1 (ja) 半導体発光素子、該半導体発光素子の製造方法および該半導体発光素子を用いたランプ
JP2012069860A (ja) 半導体発光装置およびその製造方法
TWI488333B (zh) LED element and manufacturing method thereof
CN103069587A (zh) 具有欧姆电极结构体的半导体发光元件及制造此的方法
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
WO2012060335A1 (ja) 半導体素子、発光素子、及び半導体素子の製造方法
CN100524860C (zh) 半导体元件及其制造方法
KR101239852B1 (ko) ＧａＮ계 화합물 반도체 발광 소자
JP2009200150A (ja) ＺｎＯ系半導体素子とその製造方法及び光半導体素子
JP5342970B2 (ja) 酸化亜鉛系半導体発光素子の製造方法及び酸化亜鉛系半導体発光素子
TW200417066A (en) Semiconductor light emitting device and the manufacturing method thereof
JP4286983B2 (ja) ＡｌＧａＩｎＰ発光ダイオード
JP4028152B2 (ja) 半導体発光素子
US9508901B2 (en) Light-emitting device and the manufacturing method thereof
KR101115571B1 (ko) ＧａＮ계 화합물 반도체 발광 소자
KR20120131009A (ko) 발광소자 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant