WO2012060335A1 - 半導体素子、発光素子、及び半導体素子の製造方法 - Google Patents

半導体素子、発光素子、及び半導体素子の製造方法 Download PDF

Info

Publication number
WO2012060335A1
WO2012060335A1 PCT/JP2011/075088 JP2011075088W WO2012060335A1 WO 2012060335 A1 WO2012060335 A1 WO 2012060335A1 JP 2011075088 W JP2011075088 W JP 2011075088W WO 2012060335 A1 WO2012060335 A1 WO 2012060335A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
nanowire
nanowires
upper electrode
electrode
Prior art date
Application number
PCT/JP2011/075088
Other languages
English (en)
French (fr)
Inventor
和也 辻埜
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2012060335A1 publication Critical patent/WO2012060335A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system

Abstract

　基板（１０）上にｐｎ接合を含むナノワイヤ（３０）が複数形成されたナノワイヤ（ＬＥＤ１）であって、隣り合うナノワイヤ（３０）の間の全ての領域には、第１上部電極（４１）及び第２上部電極（４２）が充填されている。これにより、半導体ナノワイヤを用いた半導体素子において、簡易な構成により、消費電力の削減及び信頼性の向上を実現する。

Description

半導体素子、発光素子、及び半導体素子の製造方法
　本発明は、半導体ナノワイヤを用いた半導体素子、発光素子、及び半導体素子の製造方法に関するものである。
　近年、半導体ナノワイヤを用いた様々な半導体素子の研究が行われている。例えば、非特許文献１，２には、半導体ナノワイヤを用いた発光ダイオード（以下、ナノワイヤＬＥＤともいう）が開示されている。
　図６は、非特許文献２のナノワイヤＬＥＤの概略構成を示す断面図である。ナノワイヤＬＥＤ１００は、ＳｉＯ２膜１０２が堆積されたＳｉ基板１０１上に形成されたコアマルチシェル型の半導体ナノワイヤ１０３（以下、ナノワイヤともいう）と、ＳｉＯ２／Ａｌ２Ｏ３積層膜１０４と、上部電極１０５と、下部電極１０６と、有機物の絶縁ポリマー１０７とを含んでいる。なお、コアマルチシェル型とは、ナノワイヤを芯（コア）として、その側壁に異種半導体を多層に成膜させた構造である。
　図７の（ａ）は、ナノワイヤ１０３の概略構成を示す断面図であり、図７の（ｂ）は、（ａ）のＡ－Ｂ断面図である。ナノワイヤ１０３は、ｎ型ＧａＡｓナノワイヤをコアとして、その側壁に、ｎ型ＡｌＧａＡｓ層、ｐ型ＧａＡｓ層、ｐ型ＡｌＧａＡｓ層、ｐ型ＧａＡｓ層がこの順に成膜されており、直径２２０ｎｍ、高さ３μｍの六角柱状の構造を有する。この構造により、ナノワイヤ１０３の側壁全面にｐｎ接合が形成される。
　ナノワイヤＬＥＤ１００の製造方法について以下に説明する。図８は、ナノワイヤＬＥＤ１００の製造工程を示す図である。
　まず、ＳｉＯ２膜１０２が堆積されたＳｉ基板１０１上のＳｉＯ２膜開口部に、複数のコアマルチシェル型のナノワイヤ１０３を、所定の間隔で形成する（ナノワイヤ形成工程：図８の（ａ））。次に、ＳｉＯ２膜１０２及びナノワイヤ１０３を覆うように、ＳｉＯ２／Ａｌ２Ｏ３積層膜１０４を堆積する（ＳｉＯ２／Ａｌ２Ｏ３積層膜形成工程：図８の（ｂ））。次に、ＳｉＯ２／Ａｌ２Ｏ３積層膜１０４を覆うように、絶縁ポリマー１０７を塗布する（絶縁ポリマー形成工程：図８の（ｃ））。次に、絶縁ポリマー１０７の不要部分を反応性イオンエッチングにより除去する（絶縁ポリマー選択エッチング工程：図８の（ｄ））。次に、ＳｉＯ２／Ａｌ２Ｏ３積層膜１０４の不要部分を除去する（ＳｉＯ２／Ａｌ２Ｏ３積層膜選択エッチング工程：図８の（ｅ））。次に、上部電極（Ｃｒ／Ａｕ積層膜）１０５をＥＢ蒸着する（上部電極形成工程：図８の（ｆ））。次に、機械研磨によりナノワイヤ１０３の上部を切り出す（発光面の露出工程：図８の（ｇ））。最後に、Ｓｉ基板１０１の裏面に下部電極（Ｔｉ／Ａｕ積層膜）１０６を形成する（下部電極形成工程：図８の（ｈ））。
　このように形成されたナノワイヤＬＥＤ１００において、上部電極１０５及び下部電極間１０６に電圧を印加することにより、ナノワイヤ１０３に電流が注入され発光する。発光した光は、ナノワイヤ上面の露出面（発光面）から出射される。
月刊ディスプレイ 2010年7月号, p.39-46 Nano Letters, 2010年, 10巻5号, p.1639-1644
　上記のナノワイヤＬＥＤ１００は、ナノワイヤ１０３間の領域に絶縁ポリマー１０７が充填され、絶縁ポリマー１０７とナノワイヤ１０３との隙間に上部電極（Ｃｒ／Ａｕ積層膜）１０５が形成されている構造である。そのため、絶縁ポリマー１０７の塗布工程（図８の（ｃ））及び選択エッチング工程（図８の（ｄ））が必要になるため、ナノワイヤＬＥＤの製造工程が複雑になる。
　また、上部電極１０５は、絶縁ポリマー１０７とナノワイヤ１０３との間の狭い領域に形成されるため、電気抵抗が大きくなり、ナノワイヤＬＥＤの消費電力が増加するおそれがある。さらに、絶縁ポリマー１０７は有機物であるため、化学的な劣化や熱による変形のおそれがあり、ナノワイヤＬＥＤの信頼性が低くなる。
　そこで、本発明では、半導体ナノワイヤを用いた半導体素子において、簡易な構成により、消費電力の削減及び信頼性の向上を実現することを目的とする。
　本発明に係る半導体素子は、上記の課題を解決するために、
　基板上にｐｎ接合を含む半導体ナノワイヤが複数形成された半導体素子であって、
　隣り合う上記半導体ナノワイヤの間の全ての領域には、金属材料が充填されていることを特徴とする。
　上記の構成によれば、従来の製造工程（図８参照）と比較して工程数を削減することができる。また、従来の構成と比較して（図３参照）、電流を流れやすくすることができるため、抵抗熱による電力ロスを削減でき、消費電力を低減することができる。さらに、従来のように有機材料（絶縁ポリマー）を使用していないため、信頼性を向上させることができる。
　本発明に係る半導体素子の製造方法は、上記の課題を解決するために、
　基板上にｐｎ接合を含む半導体ナノワイヤが複数形成された半導体素子の製造方法であって、
　上記基板上に複数の上記半導体ナノワイヤを形成する工程と、
　隣り合う上記半導体ナノワイヤの間の全ての領域に金属材料を充填する工程と、
を含むことを特徴とする。
　本発明に係る半導体素子の製造方法は、上記の課題を解決するために、
　基板上にｐｎ接合を含む半導体ナノワイヤが複数形成された半導体素子の製造方法であって、
　上記基板上に複数の上記半導体ナノワイヤを形成する工程と、
　上記半導体ナノワイヤを覆うように第１金属材料を形成する工程と、
　隣り合う上記半導体ナノワイヤの間の全ての領域に第２金属材料を充填する工程と、
　上記半導体ナノワイヤの上面を露出させるように上記第１及び第２金属材料を除去する工程と、
を含むことを特徴とする。
　本発明に係る半導体素子の製造方法は、上記の課題を解決するために、
　基板上にｐｎ接合を含む半導体ナノワイヤが複数形成された半導体素子の製造方法であって、
　上記基板上に複数の上記半導体ナノワイヤを形成する工程と、
　上記半導体ナノワイヤを覆い、かつ、隣り合う上記半導体ナノワイヤの間の全ての領域に金属材料を充填する工程と、
　上記半導体ナノワイヤの上面を露出させるように上記金属材料を除去する工程と、
を含むことを特徴とする。
　上記の各製造方法によれば、上記半導体装置の構成により奏する効果と同一の効果を得ることができる。
　本発明に係る発光素子は、上記の課題を解決するために、上記の何れかに記載の半導体素子を含むことを特徴とする。
　以上のように、本発明に係る半導体素子では、隣り合う上記半導体ナノワイヤの間の全ての領域には、金属材料が充填されている構成である。また、本発明に係る半導体素子の製造方法では、上記基板上に複数の上記半導体ナノワイヤを形成する工程と、隣り合う上記半導体ナノワイヤの間の全ての領域に金属材料を充填する工程とを含む構成である。
　よって、半導体ナノワイヤを用いた半導体素子において、簡易な構成により、消費電力の削減及び信頼性の向上を実現することができるという効果を奏する。
本発明の実施の形態１に係るナノワイヤＬＥＤの概略構成を示す断面図である。 図１に示すナノワイヤＬＥＤの製造工程を示す図である。 （ａ）は本発明の実施の形態１に係るナノワイヤＬＥＤの概略構成を示す断面図であり、（ｂ）は従来のナノワイヤＬＥＤの概略構成を示す断面図である。 本発明の実施の形態２に係るナノワイヤＬＥＤの概略構成を示す断面図である。 図４に示すナノワイヤＬＥＤの製造工程を示す図である。 従来のナノワイヤＬＥＤの概略構成を示す断面図である。 （ａ）はナノワイヤの概略構成を示す断面図であり、（ｂ）は（ａ）のＡ－Ｂ断面図である。 従来のナノワイヤＬＥＤの製造工程を示す図である。
　〔実施の形態１〕
　本発明に係る実施の形態１について、図面を用いて説明すれば、以下のとおりである。以下では、本発明に係る半導体素子として、半導体ナノワイヤを用いた発光素子（発光ダイオード：以下、ナノワイヤＬＥＤという）を例に挙げて説明する。
　まず、図１に基づいて本実施の形態１に係るナノワイヤＬＥＤ１の構成について説明する。図１は、ナノワイヤＬＥＤ１の概略構成を示す断面図である。
　ナノワイヤＬＥＤ１は、ｎ型のＳｉ基板１０上に形成されたコアマルチシェル型の半導体ナノワイヤ（以下、ナノワイヤともいう）３０と、第１上部電極４１と、第２上部電極４２と、下部電極５０とを含んでいる。なお、コアマルチシェル型とは、半導体ナノワイヤを芯（コア）とし、その側壁に異種半導体を多層に成膜させた構造である。
　ナノワイヤ３０は、図７に示す構造と同一であり、側壁全面にｐｎ接合が形成されている。なお、本発明のナノワイヤ３０の構造は、これに限定されるものではない。また、ナノワイヤ３０は、周知の方法により作製することができる。以下に、ナノワイヤ３０の作製方法の一例を挙げる。
　初めに、結晶面（１１１）を有するｎ型のＳｉ基板（抵抗率は０．０２Ωｃｍ）を用意する。まず、熱酸化法により、２０ｎｍの厚さのＳｉＯ２の層を表面に形成する。つぎに、電子線リソグラフィーとウエットエッチングにより、ＳｉＯ２の層に直径１００nｍの開口部を規則的に多数設ける。つぎに、バッファードフッ酸によるウエットエッチングを行なった後、水素雰囲気下、９００℃で熱処理することにより、開口部に形成されている自然酸化膜を除去する。
　続いて、低圧ＭＯＶＰＥ（有機金属気相成長法）によりナノワイヤの形成を行なう。キャリアガスとしては、水素（Ｈ２）、トリメチルガリウム（ＴＭＧa）、トリエチルアルミニウム（ＴＭＡｌ）、アルシン（ＡｓＨ３）を用いる。Ｎ型ドーパントにはシラン（ＳｉＨ４）、ｐ型ドーパントにはジエチル亜鉛（ＤＥＺn）を用いる。
　まず、７５０℃の温度のもとで、ＴＭＧaを８．２×１０－７ａｔｍ、ＡｓＨ３を２．５×１０－４ａｔｍの分圧で６０分間供給することにより、芯（コア）となる直径約１００ｎｍのＧａＡｓのナノワイヤを形成する。つぎに、７００℃の温度のもとで、ＴＭＡｌ、ＴＭＧa、ＡｓＨ３およびＳｉＨ４を、それぞれ、１．２×１０－６ａｔｍ、８．２×１０－７ａｔｍ、１．３×１０－４ａｔｍおよび２．５×１０－８ａｔｍの分圧で５分間供給することにより、ＧａＡｓのコアの側壁に、ｎ－ＡｌＧａＡｓ層を約２５ｎｍの厚みで形成する。つぎに、７００℃の温度のもとで、ＴＭＧa、ＡｓＨ３およびＤＥＺｎを、それぞれ、８．２×１０－７ａｔｍ、１．３×１０－４ａｔｍおよび２．８×１０－６ａｔｍの分圧で３分間供給することにより、ｐ－ＧａＡｓ層を約１０ｎｍの厚みで形成する。つぎに、７００℃の温度のもとで、ＴＭＡｌ、ＴＭＧa、ＡｓＨ３およびＤＥＺnを、それぞれ、１．２×１０－６ａｔｍ、８．２×１０－７ａｔｍ、１．３×１０－４ａｔｍおよび２．８×１０－６ａｔｍの分圧で５分間供給することにより、ｐ－ＡｌＧａＡｓ層を約２５ｎｍの厚みで形成する。最後に、７００℃の温度のもとで、ＴＭＧa、ＡｓＨ３およびＤＥＺnを、それぞれ、８．２×１０－７ａｔｍ、１．３×１０－４ａｔｍ及び２．８×１０－６ａｔｍの分圧で３分間供給することにより、ｐ－ＧａＡｓ層を約１０ｎｍの厚みで形成する。
　本実施の形態１に係るナノワイヤＬＥＤ１では、従来のナノワイヤＬＥＤ１００（図６参照）とは異なり、ナノワイヤ３０の側壁（側面）、及び、隣り合うナノワイヤ３０同士の間の領域の底面に、第１上部電極４１が形成される。第１上部電極４１の材料としては、例えばＣｒ／Ａｕ積層膜などを用いることができる。そして、第１上部電極４１の上に、隣り合うナノワイヤ３０同士の間の領域を満たすように第２上部電極４２が形成される。第２上部電極４２の材料としては、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）、アルミニウム（Ａｌ）などを用いることができる。第１上部電極４１及び第２上部電極４２は、図示しない外部電源に接続され、Ｓｉ基板１０の裏面に配置される下部電極５０との間に電圧を印加することにより、ナノワイヤ３０に電流が注入され発光する。発光した光は、ナノワイヤ３０の上面の露出面（発光面）から出射される。
　（ナノワイヤＬＥＤの製造方法）
　次に、ナノワイヤＬＥＤ１の製造方法について説明する。図２は、ナノワイヤＬＥＤ１の製造工程を示す図である。
　まず、ＳｉＯ２膜２０（絶縁膜）が堆積されたＳｉ基板１０上のＳｉＯ２膜開口部に、複数のコアマルチシェル型のナノワイヤ３０を、所定の間隔で形成する（ナノワイヤ形成工程：図２の（ａ））。次に、ＳｉＯ２膜２０及びナノワイヤ３０を覆うように、第１上部電極４１を堆積する（第１上部電極形成工程：図２の（ｂ））。例えば、ＥＢ蒸着装置を用いて、Ｃｒ／Ａｕ積層膜を堆積する。
　次に、第１上部電極４１を覆うように、第２上部電極４２を電解メッキ法により堆積する（第２上部電極形成工程：図２の（ｃ））。このとき、第１上部電極４１を電解メッキのカソード電極として利用することができる。具体的には、第１上部電極４１の上面をカソード電極とし、別途用意した白金電極をアノード電極として、メッキ液に浸漬し、メッキ装置にて電流を流すことにより、第２上部電極４２を第１上部電極４１の上に堆積する。メッキ液としては、例えば、銅を堆積させる場合には硫酸銅水溶液を用いることができ、金を堆積させる場合にはテトラクロロ金水溶液を用いることができる。さらに、ニッケルを堆積させる場合には塩化ニッケルの水溶液を用いることができ、銀を堆積させるには硝酸銀の水溶液を用いることができる。電解メッキ法によれば、周知のように（例えば、特開２００９－２８７１１５参照）、メッキ中の電流値を適切に制御することにより、ナノワイヤ３０間の微細な領域に、金属を確実に充填することができる。また、アルミニウムをスパッタリングにより堆積させてもよい。
　次に、機械研磨によりナノワイヤ３０の上部を切り出し、発光面を露出させる（発光面の露出工程：図２の（ｄ））。このとき、隣り合うナノワイヤ３０同士の間の領域に充填された第２上部電極４２がナノワイヤ３０を保持する。
　最後に、Ｓｉ基板１０の裏面に下部電極５０を堆積する（下部電極形成工程：図２の（ｅ））。下部電極５０としては、例えば、Ｔｉ／Ａｕ積層膜を用いることができる。堆積方法としては、ＥＢ蒸着を用いることができる。
　以上のように、本実施の形態１に係るナノワイヤＬＥＤ１の製造工程では、従来のナノワイヤＬＥＤ１００の製造工程（図８参照）と比較して、第２上部電極形成工程（図２の（ｃ））が増えるものの、ＳｉＯ２／Ａｌ２Ｏ３積層膜１０４の堆積（ＳｉＯ２／Ａｌ２Ｏ３積層膜形成工程：図８の（ｂ））、絶縁ポリマー１０７の塗布（絶縁ポリマー形成工程：図８の（ｃ））、絶縁ポリマー１０７の選択エッチング（絶縁ポリマー選択エッチング工程：図８の（ｄ））、ＳｉＯ２／Ａｌ２Ｏ３積層膜１０４の選択除去（ＳｉＯ２／Ａｌ２Ｏ３積層膜選択エッチング工程：図８の（ｅ））の４つの工程が不要になるため、全体として製造工程の工程数を削減することができる。したがって、製造コストも削減することができる。
　図３の（ａ）には、本実施の形態１に係るナノワイヤＬＥＤ１の概略構成及び電流の流れ（図３の（ａ）の矢印）を模式的に示し、図３の（ｂ）には、従来のナノワイヤＬＥＤ１００の概略構成及び電流の流れ（図３の（ｂ）の矢印）を模式的に示している。この図に示すように、本ナノワイヤＬＥＤ１は、従来のナノワイヤＬＥＤ１００と比較して、電流が流れる上部電極（第１上部電極４１及び第２上部電極４２）の幅が太いため、電気抵抗が少なく、電流が流れやすい。そのため、抵抗熱による電力ロスが減少するため、ナノワイヤＬＥＤ１の消費電力を低減することができる。
　さらに、本実施の形態１に係るナノワイヤＬＥＤ１では、有機材料（絶縁ポリマー）を使用していないため信頼性を向上させることができる。すなわち、従来のナノワイヤＬＥＤ１００では、絶縁ポリマー１０７を使用していたが、ポリマーは有機物であるため、水分や不純物の影響で化学的に変化するおそれがある。また、高温において、ポリマーは変形する恐れがあり、変形によりナノワイヤ構造が破損し発光効率が低下する可能性がある。この点、本実施の形態１に係るナノワイヤＬＥＤ１では、ポリマーの代わりに金属（第２上部電極４２）を充填しているため、金属を溶かす強力な酸等に浸さないかぎりは化学的に安定し、熱による変形の恐れも少ない。よって、本ナノワイヤＬＥＤ１は、従来のナノワイヤＬＥＤ１００よりも信頼性を向上させることができる。
　なお、本実施の形態１に係るナノワイヤＬＥＤ１の製造工程では、ナノワイヤ３０の上面及び側面に、第１上部電極４１を堆積し、その上に第２上部電極４２を堆積した後に、ナノワイヤ３０の上面を露出するように、第１上部電極４１及び第２上部電極４２を除去しているが、他の方法により、ナノワイヤ３０の上面を露出させてもよい。例えば、マスクを使用して、隣り合うナノワイヤ３０同士の間の領域のみに第１上部電極４１及び第２上部電極４２を充填する方法としてもよい。すなわち、本ナノワイヤＬＥＤ１の製造方法では、隣り合うナノワイヤ３０同士の間の領域に第１上部電極４１及び第２上部電極４２を形成できればよく、様々な方法を適用することができる。後述の実施の形態２に係るナノワイヤＬＥＤ２の製造方法についても同様である。
　〔実施の形態２〕
　本発明に係る実施の形態２について、図面を用いて説明すれば、以下のとおりである。
　なお、実施の形態１で説明した各構成要素と同一の機能を有する構成要素には同一の番号を付す。
　まず、図４に基づいて本実施の形態２に係るナノワイヤＬＥＤ２の構成について説明する。図４は、ナノワイヤＬＥＤ２の概略構成を示す断面図である。
　ナノワイヤＬＥＤ２は、Ｓｉ基板１０上に形成されたナノワイヤ３０と、上部電極４３と、下部電極５０とを含んでいる。
　本実施の形態２に係るナノワイヤＬＥＤ２では、従来のナノワイヤＬＥＤ１００と異なり、ナノワイヤ３０の側壁及びナノワイヤ３０間の領域の底面に上部電極４３が形成される。すなわち、ナノワイヤ３０間の領域を満たすように上部電極４３が配置される。上部電極４３の材料としては、Ｃｒ／Ａｕ積層膜などを用いることができる。上部電極４３は、図示しない外部電源に接続され、下部電極５０との間に電圧を印加することにより、ナノワイヤ３０に電流が注入され発光する。発光した光は、ナノワイヤ３０の上面の露出面から出射される。
　（ナノワイヤＬＥＤの製造方法）
　次に、ナノワイヤＬＥＤ２の製造方法について説明する。図５は、ナノワイヤＬＥＤ２の製造工程を示す図である。
　まず、ＳｉＯ２膜２０（絶縁膜）の堆積されたＳｉ基板１０上のＳｉＯ２膜開口部に、複数のコアマルチシェル型のナノワイヤ３０を、所定の間隔で形成する（ナノワイヤ形成工程：図５の（ａ））。次に、ＳｉＯ２膜２０及びナノワイヤ３０を覆うように、上部電極４３を堆積する（上部電極形成工程：図５の（ｂ））。例えば、真空蒸着またはスパッタリングを用いてＣｒ／Ａｕ積層膜を堆積する。この堆積の初期の段階（図５の（ｂ））は、実施の形態１の図２の（ｂ）に示す状態と同じである。ここで、本実施の形態２では、この状態から、さらに長時間、Ａｕ膜の堆積を続ける。堆積を続けると、膜がだんだんと厚くなり（図５の（ｃ））、隣り合うナノワイヤ３０間の領域がＡｕ膜で充填された状態になる（図５の（ｄ））。この状態になった段階で、次の工程に進む。
　次に、機械研磨によりナノワイヤ３０の上部を切り出し、発光面を露出させる（発光面の露出工程：図５の（ｅ））。このとき、隣り合うナノワイヤ３０同士の間の領域に充填された上部電極４３がナノワイヤ３０を保持する。
　最後に、Ｓｉ基板１０の裏面に下部電極５０を堆積する（下部電極形成工程：図５の（ｆ））。下部電極５０としては、例えば、Ｔｉ／Ａｕ積層膜を用いることができる。堆積方法としては、ＥＢ蒸着を用いることができる。
　以上のように、本実施の形態２に係るナノワイヤＬＥＤ２の製造工程では、実施の形態１に係るナノワイヤＬＥＤ１の製造工程（図２参照）と比較して、上部電極材料の堆積を、蒸着及び電解メッキ（またはスパッタリング）の２回の工程（図２の（ｂ）、（ｃ））に分けず、蒸着（またはスパッタリング）の工程を長時間で１回行なうようにしている。これにより、蒸着またはスパッタリングの工程の時間は長くなるものの、全体の工程数を減らすことができる。
　なお、従来のナノワイヤＬＥＤ１００と比較した有利な効果は、実施の形態１に示した効果と同じである。
　上述した実施の形態１，２に示したナノワイヤＬＥＤ１，２は、発光素子としての機能を有するため、様々な半導体装置に適用することができる。
　例えば、上記ナノワイヤＬＥＤを表示装置に用いる場合には、光源として、赤（Ｒ）色、緑（Ｇ）色、青（Ｂ）色を発光する各ナノワイヤＬＥＤをマトリクス状に配置することにより実現することができる。この構成によれば、表示品位の高い高精細な表示装置を実現することができる。
　また、上記ナノワイヤＬＥＤを照明装置に用いれば、長寿命かつ小型の照明装置を実現することができる。
　上記半導体素子では、上記半導体ナノワイヤの側壁の全面にｐｎ接合が形成されている構成とすることもできる。
　上記半導体素子では、上記金属材料は、電極としての機能を有する構成とすることもできる。
　上記半導体素子では、上記金属材料は、第１及び第２電極からなり、上記第１電極は、上記半導体ナノワイヤの側壁に接して形成されており、上記第２電極は、上記第１電極に接して形成されている構成とすることもできる。
　上記半導体素子では、上記第１電極は、Ｃｒ／Ａｕ積層膜で構成されており、上記第２電極は、Ｃｕ、Ｎｉ、Ａｇ、ＡｌまたはＡｕで構成されている構成とすることもできる。
　上記半導体素子では、上記金属材料は、Ｃｒ／Ａｕ積層膜で構成されており、上記Ｃｒ／Ａｕ積層膜は、上記半導体ナノワイヤの側壁に接して形成されている構成とすることもできる。上記の構成によれば、隣り合う半導体ナノワイヤの間の領域には、Ｃｒ／Ａｕ積層膜だけが充填されるため、製造工程数をさらに減らすことができる。
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　本発明の半導体ナノワイヤを用いた半導体素子は、表示装置、照明装置等の各種半導体装置に好適に用いることができる。
１，２　ナノワイヤＬＥＤ（半導体素子、発光素子）
１０　　Ｓｉ（シリコン）基板
２０　　ＳｉＯ２膜（絶縁膜）
３０　　ナノワイヤ（半導体ナノワイヤ）
４１　　第１上部電極（第１電極）
４２　　第２上部電極（第２電極）
４３　　上部電極
５０　　下部電極
１００　従来のナノワイヤＬＥＤ

Claims (10)

  1. 　基板上にｐｎ接合を含む半導体ナノワイヤが複数形成された半導体素子であって、
    　隣り合う上記半導体ナノワイヤの間の全ての領域には、金属材料が充填されていることを特徴とする半導体素子。
  2. 　上記半導体ナノワイヤの側壁の全面にｐｎ接合が形成されていることを特徴とする請求項１に記載の半導体素子。
  3. 　上記金属材料は、電極としての機能を有することを特徴とする請求項１に記載の半導体素子。
  4. 　上記金属材料は、第１及び第２電極からなり、
    　上記第１電極は、上記半導体ナノワイヤの側壁に接して形成されており、
    　上記第２電極は、上記第１電極に接して形成されていることを特徴とする請求項３に記載の半導体素子。
  5. 　上記第１電極は、Ｃｒ／Ａｕ積層膜で構成されており、上記第２電極は、Ｃｕ、Ｎｉ、Ａｇ、ＡｌまたはＡｕで構成されていることを特徴とする請求項４に記載の半導体素子。
  6. 　上記金属材料は、Ｃｒ／Ａｕ積層膜で構成されており、
    　上記Ｃｒ／Ａｕ積層膜は、上記半導体ナノワイヤの側壁に接して形成されていることを特徴とする請求項３に記載の半導体素子。
  7. 　基板上にｐｎ接合を含む半導体ナノワイヤが複数形成された半導体素子の製造方法であって、
    　上記基板上に複数の上記半導体ナノワイヤを形成する工程と、
    　隣り合う上記半導体ナノワイヤの間の全ての領域に金属材料を充填する工程と、
    を含むことを特徴とする半導体素子の製造方法。
  8. 　基板上にｐｎ接合を含む半導体ナノワイヤが複数形成された半導体素子の製造方法であって、
    　上記基板上に複数の上記半導体ナノワイヤを形成する工程と、
    　上記半導体ナノワイヤを覆うように第１金属材料を形成する工程と、
    　隣り合う上記半導体ナノワイヤの間の全ての領域に第２金属材料を充填する工程と、
    　上記半導体ナノワイヤの上面を露出させるように上記第１及び第２金属材料を除去する工程と、
    を含むことを特徴とする半導体素子の製造方法。
  9. 　基板上にｐｎ接合を含む半導体ナノワイヤが複数形成された半導体素子の製造方法であって、
    　上記基板上に複数の上記半導体ナノワイヤを形成する工程と、
    　上記半導体ナノワイヤを覆い、かつ、隣り合う上記半導体ナノワイヤの間の全ての領域に金属材料を充填する工程と、
    　上記半導体ナノワイヤの上面を露出させるように上記金属材料を除去する工程と、
    を含むことを特徴とする半導体素子の製造方法。
  10. 　請求項１～６の何れか１項に記載の半導体素子を含むことを特徴とする発光素子。
PCT/JP2011/075088 2010-11-05 2011-10-31 半導体素子、発光素子、及び半導体素子の製造方法 WO2012060335A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010248783 2010-11-05
JP2010-248783 2010-11-05

Publications (1)

Publication Number Publication Date
WO2012060335A1 true WO2012060335A1 (ja) 2012-05-10

Family

ID=46024449

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/075088 WO2012060335A1 (ja) 2010-11-05 2011-10-31 半導体素子、発光素子、及び半導体素子の製造方法

Country Status (1)

Country Link
WO (1) WO2012060335A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012267A (ja) * 2013-07-02 2015-01-19 国立大学法人北海道大学 発光素子およびその製造方法
JP2016518708A (ja) * 2013-03-28 2016-06-23 アレディア アクティブナノワイヤとコンタクトナノワイヤとを含む発光装置および作製方法
WO2017140615A1 (de) * 2016-02-18 2017-08-24 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
EP3352228A1 (en) * 2017-01-24 2018-07-25 OSRAM Opto Semiconductors GmbH Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
CN113437189A (zh) * 2021-05-30 2021-09-24 福州大学 一种可寻址纳米led发光显示阵列结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303508A (ja) * 2005-04-22 2006-11-02 Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi 超格子のナノデバイス及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303508A (ja) * 2005-04-22 2006-11-02 Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi 超格子のナノデバイス及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016518708A (ja) * 2013-03-28 2016-06-23 アレディア アクティブナノワイヤとコンタクトナノワイヤとを含む発光装置および作製方法
US10453991B2 (en) 2013-03-28 2019-10-22 Aledia Light-emitting device comprising active nanowires and contact nanowires and method of fabrication
JP2015012267A (ja) * 2013-07-02 2015-01-19 国立大学法人北海道大学 発光素子およびその製造方法
WO2017140615A1 (de) * 2016-02-18 2017-08-24 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
EP3352228A1 (en) * 2017-01-24 2018-07-25 OSRAM Opto Semiconductors GmbH Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
WO2018138080A1 (en) * 2017-01-24 2018-08-02 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
US10910538B2 (en) 2017-01-24 2021-02-02 Osram Oled Gmbh Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
CN113437189A (zh) * 2021-05-30 2021-09-24 福州大学 一种可寻址纳米led发光显示阵列结构及其制备方法

Similar Documents

Publication Publication Date Title
US9871164B2 (en) Nanostructure light emitting device and method of manufacturing the same
CN105431940B (zh) 利用超小型发光二极管电极组件的发光二极管灯
US9608163B2 (en) Nano-structure semiconductor light emitting device
US7943942B2 (en) Semiconductor light-emitting device with double-sided passivation
TWI452731B (zh) 光電半導體晶片及其製造方法
JP2014179654A (ja) ＧａＮ系化合物半導体発光素子及びその製造方法
KR20120057298A (ko) 발광 소자 및 그 제조 방법
US20140217457A1 (en) Light-emitting element chip and manufacturing method therefor
CN102067346A (zh) 具有钝化层的半导体发光器件
WO2012060335A1 (ja) 半導体素子、発光素子、及び半導体素子の製造方法
JP2007042898A (ja) Ｐ型窒化ガリウム系化合物半導体の製造方法と窒化ガリウム系化合物半導体素子
CN107731975B (zh) 一种纳米管led及其制作方法
KR101525913B1 (ko) 수직구조 발광다이오드 및 이의 제조방법
KR20190117179A (ko) 그래핀 양자점 광증폭 발광소자 및 그의 제작방법
JP2023536360A (ja) Ｌｅｄデバイス及びｌｅｄデバイスの製造方法
TW201220530A (en) wherein the quantum cluster pillars for producing photons have substantially ordered distribution and similar sizes
KR100801922B1 (ko) 발광소자의 제조방법
CN109166953A (zh) 一种发光二极管芯片及其制作方法
CN108831878B (zh) 一种薄膜发光二极管的制造方法
JP7387871B2 (ja) Ｌｅｄアレイおよびｌｅｄアレイを形成する方法
KR102128835B1 (ko) 그래핀 양자점 광증폭 발광소자를 포함하는 자동차 전장 부품
WO2016056171A1 (ja) 半導体発光素子
CN116154074A (zh) 分辨率可调的垂直结构Micro/Nano-LED阵列芯片及其制备方法
WO2023285875A1 (en) Iii-nitride-based light emitting device with a passivated layer and a method for manufacturing thereof
TWI740418B (zh) 發光元件及其製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11837985

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11837985

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP