JP2016518708A - アクティブナノワイヤとコンタクトナノワイヤとを含む発光装置および作製方法 - Google Patents

アクティブナノワイヤとコンタクトナノワイヤとを含む発光装置および作製方法 Download PDF

Info

Publication number
JP2016518708A
JP2016518708A JP2016504699A JP2016504699A JP2016518708A JP 2016518708 A JP2016518708 A JP 2016518708A JP 2016504699 A JP2016504699 A JP 2016504699A JP 2016504699 A JP2016504699 A JP 2016504699A JP 2016518708 A JP2016518708 A JP 2016518708A
Authority
JP
Japan
Prior art keywords
nanowire
emitting device
light emitting
nanowires
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016504699A
Other languages
English (en)
Other versions
JP6591396B2 (ja
Inventor
スカリンジェラ，シルビア
ジレ，フィリップ
ユゴン，グザビエ
ジベール，フィリップ
Original Assignee
アレディア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アレディア filed Critical アレディア
Publication of JP2016518708A publication Critical patent/JP2016518708A/ja
Application granted granted Critical
Publication of JP6591396B2 publication Critical patent/JP6591396B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/05078—Plural internal layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Devices (AREA)

Abstract

本発明の１つの主題は、基板（１００）の全面上に一組のナノワイヤ（ＮＴｉ）を含む発光装置において、− 少なくとも第１系列の第１のナノワイヤと第２系列の第２のナノワイヤとを含み、− 前記第１系列は、前記装置が電気制御下で光を発射できるようにするために第１のタイプの電気接点と第２のタイプの電気接点との間に接続された、電気制御下で光を発射することができるアクティブ（ＮＴｉａ）と呼ばれる第１のナノワイヤを含み、前記第１のナノワイヤは前記発光装置の発光波長において透明な少なくとも１つの導電層（３００）により覆われ、前記層は前記第１のタイプの電気接点に接触し、− 前記第２系列は、前記第１のタイプの電気接点が形成されることを可能にする金属の層（７００）内に封止されたコンタクトナノワイヤ（ＮＴｉｃ）と呼ばれる第２のナノワイヤを含み、− 第２のタイプの電気接点は、前記ナノワイヤを含むとともに少なくとも前記第１系列のナノワイヤに対向する導電層により提供される面の反対側の前記基板の裏面上に位置することを特徴とする発光装置である。本発明の別の主題は前記発光装置の作製方法である。

Description

本発明の分野は、シリコンまたはＧａＮまたはサファイアまたは別の材料で作られ得る基板上に局所成長（ｌｏｃａｌｉｚｅｄ ｇｒｏｗｔｈ）により集合的に形成されたナノワイヤを含む部品の分野である。
より正確には、本発明の分野は、例えば光を生成するために使用され得る光伝導性または発光ナノワイヤを含む部品（特には、頭文字ＬＥＤにより一般的に表される発光ダイオード）に関し得る。典型的には、ナノワイヤは通常、数百ナノメートル程度であり得る横方向寸法（直径）と最大約１０マイクロメートルまで変化し得る垂直方向寸法とを有し、高さ／直径比は１〜３０、通常は１０程度である。
過去数年間、例えばｐｎ接合を含むとともに集合的に並列接続された垂直方向ＩｎＧａＮ／ＧａＮナノワイヤを使用する可視領域発光ダイオード（ＬＥＤ）が作製されてきた。
それらの潜在的固有特性（良好な結晶品質、自由垂直面上のストレスの緩和、良好な光の抽出効率など）のため、ナノワイヤはプレーナ構造（２Ｄ）で作製される従来のＧａＮ ＬＥＤにおいて現在遭遇する問題を克服するための非常に興味ある候補と考えられる。
異なる成長技術に基づく２つのナノワイヤＬＥＤ手法が既に提供されており当業者に知られている。
第１の手法は、分子線エピタキシー（ＭＢＥ）を使用して、中軸構成内にＩｎＧａＮ量子井戸を含むＧａＮナノワイヤをエピタキシャル的に成長させることを含む。これらのナノワイヤを使用して作製される装置は緑色スペクトル範囲において興味ある結果を生じた。１ｍｍ２の処理済みチップは、１００ｍＡの連続動作電流では５５０ｎｍにおいて約１０μＷを発射し得る。
図１は、このような構成を例示し、ｎ型の下側接点１０と接触する通常はシリコンで作られる基板１１の表面上のナノワイヤＮＴｉを示す。ｐ型の上側接点は透明層１２により提供され、この接点は厚いｐ接点パッド１３を介して作られる。中軸構造を有するナノワイヤＮＴｉは、通常はｎドープＧａＮにより形成され得るｎドープ領域と、ＩｎＧａＮで作られるまたは量子井戸を有する構造を有する活性領域ＺＡと、ｐドープＧａＮにより形成され得るｐドープ領域とを含む。
分子線成長（ＭＢＥ）技術により、ランダムな核生成機構に起因するいくつかの非一様性が現われるが、通常は、５０ｎＷの５５０ｎｍ（これは、約１００ナノワイヤエミッタ／ｍｍ２では５Ｗ／ｍｍ２になる）で発光する単一ワイヤ上の光パワーが得られる。
最近になって、ＭＯＣＶＤ（金属有機物化学蒸気堆積法）成長技術が、放射状ＬＥＤ構造（コア／シェル構成）を含むＩｎＧａＮ／ＧａＮナノワイヤの形成を可能にした。
図２は、核生成層２１により覆われた基板１１の表面上にナノワイヤＮＴｉが形成され、下側接点層１０も設けられたこのタイプの構成を例示する。局所エピタキシーはマスク２０を介して発生する。ナノワイヤの構造はコア／シェル型である。コア３０は、通常は１０１９ｃｍ−３のドーピングレベルを有するｎドープＧａＮ材料と、交互層（それぞれ非ドープＧａＮと非ドープＩｎＧａＮであり得る）を有する量子井戸構造と、最後に、通常は１０１９ｃｍ−３のドーピングレベルを有するｐドープＧａＮ層からなり得るシェル３１とを含み得る。
誘電層４０が下側接点と上側接点との間の絶縁を可能にする。
上側接点は光伝導構造の発光波長において伝導性でありかつ透明である上部層５０を介し設けられる。ミラー機能を提供するために金属接点層６０も含まれる。
この手法では、構造ＬＥＤがコア／シェル構成を利用するため、活性領域の表面積はプレーナ構造を含む２ＤナノワイヤＬＥＤ手法よりも大きい。
それにもかかわらず、本出願人は、ＭＯＣＶＤ処理などのエピタキシャル処理は、すべてのガス種の消費のために、一様な部品を得ることに有害なエッジ効果とナノワイヤの成長領域中に不連続性（より正確には、成長表面積率（ｇｒｏｗｔｈ ｓｕｒｆａｃｅ ａｒｅａ ｆｒａｃｔｉｏｎ）のウェハ全体にわたる変動とを発生するという観察から開始した。
実際、特にＬＥＤの場合、成長パターン上の例えばＧａＮのエピタキシーにより作製されるナノワイヤは標準的マイクロエレクトロニクス技術により画定され得る。
これらのパターンは、ＬＥＤの活性表面を画定する小型、四角形、円形、六角形、三角形などである領域内に規則的パターンの形式で基板上に組み立てられる。これらの領域は、製品の最終ユーザのニーズにより規定された寸法（例えば１００μｍ×１００μｍ、３５０μｍ×３５０μｍ、１ｍｍ×１ｍｍ、３．５ｍｍ×３．５ｍｍ、１０ｍｍ×１０ｍｍ）を有する。各成長領域は、その寸法がＬＥＤの金属電源接続線の通過を少なくとも可能にするように調整された間隔だけ、基板の切断によるダイシングまたは別のダイシング技術によりその近傍から離される。
エピタキシーが望まれない成長領域間のこれらの間隔は以下の複数の欠陥の出現の原因となる。
− 成長領域内の不連続性に関連する配線ネットワーク内の高さと形態の非一様性、
− 技術的工程の終了時点の回路のキラー欠陥である例えばＧａＮのナノ結晶の未組織化成長（ｕｎｏｒｇａｎｉｚｅｄ ｇｒｏｗｔｈ）、
− 導電材によりウェハの表面を覆うＩｎＧａＮのスプリアス蒸着。
図３は、一組のナノワイヤと成長の無い領域内に現われる欠陥のアレイとを撮影した図、すなわちスプリアス成長Ｃｒｐａ、成長残留物Ｒｃｒの蒸着、および／または周辺に非一様寸法を有するナノワイヤの壁をハイライトした走査電子顕微鏡上で撮影された写真を示す。
ナノワイヤの成長という意味で基板の全面を一様にすることによりおよび大きな組のナノワイヤからナノワイヤの基本領域を選択することにより特に欠陥が削除され得るようにし、これにより一様なナノワイヤを有する機能性支持体を提供すると同時に、特にオーム性接点専用領域を明確にするためにいくつかのナノワイヤの選択的削除を行う解決策が有利に想定され得る。それにもかかわらず、保存されるべきナノワイヤのサブアセンブリ間でナノワイヤのサブアセンブリの除去を行うことは手際を要する（ｔｒｉｃｋｙ）ことが証明され得る。
このため、これに関連して、本発明は、基板の全体にわたってナノワイヤを含むＬＥＤを提供し、既に生成したナノワイヤのうちのいくつかの上の厚い金属の存在によりオーム性接点の形成をもたらし、同時にナノワイヤの活性部分と呼ばれる部分を電気的に制御できるようにする。
より正確には、本発明の一主題は、基板の全面上に一組のナノワイヤを含む発光装置において、
− 発光装置は少なくとも第１系列の第１のナノワイヤと第２系列の第２のナノワイヤとを含み、
− 前記第１系列は、前記装置が電気制御下で光を発射できるようにするために第１のタイプの電気接点と第２のタイプの電気接点との間に接続された、電気制御下で光を発射することができるアクティブと呼ばれる第１のナノワイヤを含み、前記第１のナノワイヤは前記発光装置の発光波長において透明な少なくとも１つの導電層により覆われ、前記層は第１のタイプの電気接点に接触し、
− 前記第２系列は、第１のタイプの電気接点が形成されることを可能にする金属の層内に封止されたコンタクトナノワイヤと呼ばれる第２のナノワイヤを含み、
− 第２のタイプの電気接点は、前記ナノワイヤを含むとともに少なくとも前記第１系列のナノワイヤに対向する導電層により提供される面の反対側の前記基板の裏面上に位置する
ことを特徴とする発光装置である。
本発明の一変形形態によると、前記第２のナノワイヤは前記第１のナノワイヤの周辺に位置する。
本発明の一変形形態によると、前記第２のナノワイヤは前記発光装置の発光波長において透明な導電層により覆われる。
本発明の一変形形態によると、発光装置は、前記発光装置の発光波長において透明な導電層を有しない電気的ニュートラルと呼ばれる第３系列の第３のナノワイヤを含み、前記第３のナノワイヤは、前記第１のアクティブナノワイヤおよび前記第２のナノワイヤの周辺に位置することができ、アクティブと呼ばれる前記装置の領域を画定する。
本発明の一変形形態によると、前記第２のナノワイヤの上に画定された金属の層の厚さは少なくとも約数十ナノメートルである。
本発明の一変形形態によると、発光装置は、前記発光装置の発光波長において透明な導電層であって、インジウムと錫との酸化物（ＩＴＯ）またはアルミニウムをドープした亜鉛の酸化物（ＡＺＯ）またはガリウムをドープした亜鉛の酸化物（ＧＺＯ）またはフッ素をドープした錫の酸化物（ＦＴＯ）で作られ得る導電層を含む。
本発明の一変形形態によると、前記第２のナノワイヤを封止する金属の層は銅、またはニッケル、または銀で作られる。
本発明の一変形形態によると、発光装置は、金属の層の表面上に金、または銀と錫との合金であり得る金属接点ラグを含む。
本発明の一変形形態によると、前記第２のナノワイヤは、銅またはアルミニウムであり得る金属の連続または不連続接着層により覆われる。
本発明の一変形形態によると、発光装置は、ナノワイヤの基部を封止するとともに前記ナノワイヤ間の前記基板の表面上に位置する絶縁体の不連続層を含む。
本発明の一変形形態によると、発光装置は２つの隣接ナノワイヤ間に位置するミラー層であって、Ａｌ、またはＡｇ、またはＲｕの層であり得るミラー層を含む。
本発明の別の主題は、発光装置の作製方法であって、発光装置は、
− 基板の全面にわたる一組のナノワイヤと、
− 少なくとも第１系列の第１のナノワイヤおよび第２系列の第２のナノワイヤと
を含み、
− 前記第１系列は、前記装置が電気制御下で光を発射できるようにするために第１のタイプの電気接点と第２のタイプの電気接点との間に接続された、電気制御下で光を発射することができるアクティブと呼ばれる第１のナノワイヤを含み、前記第１のナノワイヤは前記発光装置の発光波長において透明な少なくとも１つの導電層により覆われ、前記層は前記第１のタイプの電気接点に接触し、
− 前記第２系列は、前記第１のタイプの電気接点が形成されることを可能にする金属の層内に封止されたコンタクトナノワイヤと呼ばれる第２のナノワイヤを含み、
− 第２のタイプの電気接点は、前記ナノワイヤを含むとともに少なくとも前記第１系列のナノワイヤに対向する導電層により提供される面の反対側の前記基板の裏面上に位置する
方法において、
− 基板の全面上にナノワイヤを成長させる工程と、
− 発光装置の動作周波数において透明な導電層を前記ナノワイヤの少なくとも一部分の表面上に蒸着する工程と、
− コンタクトナノワイヤと呼ばれる前記第２のナノワイヤを構成するナノワイヤのサブセットを金属の層により局所的に封止して、前記第１のタイプの電気接点が形成されることを可能にする工程と、
− 少なくとも前記第１系列のナノワイヤに対向する導電層により基板の裏面上に第２のタイプの接点を形成する工程と、
を含むことを特徴とする方法である。
本発明の一変形形態によると、本方法は、
− 前記フォトレジストにより覆われない第２のナノワイヤの少なくとも第２のサブアセンブリを残して第１のナノワイヤの少なくとも２つの第１のサブアセンブリの表面上に厚いフォトレジストパターンを形成する工程と、
− 第１のタイプの電気接点を提供するために前記第２のナノワイヤの表面上に金属の層を蒸着する工程と、
− 前記第１のナノワイヤから前記フォトレジストパターンを除去する工程と、
を含む。
本発明の一変形形態によると、本方法は、第１のタイプの電気接点を提供するためにマスクを介したシルクスクリーン印刷プロセスにより前記第２のナノワイヤの表面上に金属インクであり得る金属の層を蒸着する工程を含む。
本発明の一変形形態によると、本方法は、前記金属の層の表面上に導電性ラグを形成する工程を含む。
本発明の一変形形態によると、本方法は、第１のタイプの電気接点を提供するために前記第２のナノワイヤの表面上に金属の層をディスペンサにより局所的に蒸着する工程を含む。
本発明の一変形形態によると、本方法は、第１のタイプの電気接点を提供するために前記第２のナノワイヤの表面上に金属の層をインクジェットにより局所的に蒸着する工程を含む。
本発明の一変形形態によると、本方法は、前記第１および第２のナノワイヤの周辺に位置するナノワイヤから、前記発光装置の発光波長において透明な導電層を、第３系列の第３のナノワイヤを画定するような方法で除去する工程を含む。
本発明の一変形形態によると、金属の層の蒸着および／または導電性ラグの形成は電着工程により行われる。
本発明の一変形形態によると、本方法は、２つの隣接ナノワイヤ間にミラー層を蒸着する工程であって、前記透明導電層を蒸着する工程に先立つまたはその後である工程を含む。
金属の層が電着により形成される際、
− 本発明の一変形形態によると、本方法は、前記金属の接着のために設計された少なくとも１つの接着層を蒸着する工程を含み、前記蒸着工程は、
・ 前記ナノワイヤのすべての上でおよび前記基板上の２つの隣接ナノワイヤ間で連続的な方法で、または、
・ 前記ナノワイヤの両端においておよび前記基板上の２つの隣接ナノワイヤ間で不連続的な方法で、または、
・ 前記基板上の２つの隣接ナノワイヤ間で
行われ得、
− 本発明の一変形形態によると、本方法は、チタンを含む既に蒸着された薄層上に有利には蒸着されることができる銅またはアルミニウムを含む層を蒸着する工程を含み、
− 本発明の一変形形態によると、本方法は、前記第３のナノワイヤからまたは前記第３のナノワイヤおよび前記第１のナノワイヤから前記接着層を除去する工程を含む。
本発明は、非限定的例として以下に提示される説明を読むことにより、かつ添付図により、さらに良く理解され他の利点が明らかになる。
従来技術によるナノワイヤを含むＬＥＤの第１の例を示す。 従来技術によるナノワイヤを含むＬＥＤの第２の例を示す。 従来技術の構成内に欠陥が存在する成長の無い領域により分離された一組のナノワイヤの写真を示す。 本発明の発光装置作製方法の一例の工程を示す。 本発明の発光装置作製方法の一例の工程を示す。 本発明の発光装置作製方法の一例の工程を示す。 本発明の発光装置作製方法の一例の工程を示す。 本発明の発光装置作製方法の一例の工程を示す。 本発明の発光装置作製方法の一例の工程を示す。 本発明の発光装置作製方法の一例の工程を示す。 本発明の発光装置作製方法の一例の工程を示す。 本発明の発光装置作製方法の一例の工程を示す。 第１のナノワイヤＮＴｉａと第３のナノワイヤＮＴｉｎとの間に位置する一組のナノワイヤＮＴｉｃの表面上の厚い接点層の構成の一例を示す。 筐体上に搭載された本発明による装置の一例の全体図を示す。 本発明の発光装置作製方法の第２の例の工程を示す。 本発明の発光装置作製方法の第２の例の工程を示す。 本発明の発光装置作製方法の第２の例の工程を示す。 本発明の発光装置作製方法の第２の例の工程を示す。 本発明の発光装置作製方法の第３の例の工程を示す。 本発明の発光装置作製方法の第３の例の工程を示す。
本発明の発光装置は、概して言えば、ナノワイヤの形成中に成長欠陥が発生し得る開放領域を残さないためにその表面全体にわたってナノワイヤにより覆われる基板を含む。したがって、本発明によると、ナノワイヤを制御できるようにする接点専用領域ですら、いくつかのナノワイヤの上面を利用する。
本発明については、本発明の装置を得られるようにする作製方法の工程によりさらに詳細に以下に説明する。様々な工程は図４ａ〜４ｉにより示される。
図４ａに示す工程１：
シリコンにより有利には作られ得る基板１００から始まって、ナノワイヤＮＴｉの成長がこの基板の全体にわたって行われる。
図４ｂに示す工程２：
次に、典型的にはＳｉＯ２、Ａｌ２Ｏ３、ＨｆＯ２、またはＳｉｘＮｙ（ｘとｙはモル分率）であり得る誘電体を介しナノワイヤが部分的に封止されるようにする層２００の蒸着が行われる。
図４ｃに示す工程３：
発光装置の動作周波数において透明な導電層３００の蒸着が行われる。典型的には、この層は、ニッケル、パラジウム、または白金の第１の層上に数ナノメートル（５ｎｍ）の厚さで蒸着され得る。透明導電層は１０〜１００ナノメートル程度である厚さを有するＩＴＯであり得る。透明導電層は同じようにＦＴＯ、ＡＺＯまたはＧＺＯであり得る。
ビームをチップの上部方向に向け直すために、ミラー構造４００の蒸着が有利には行われ得、このミラー構造は透明導電層の蒸着に先立ってまたはその後蒸着され得る。このミラー構造は、Ｔｉ／Ａｌタイプ、Ｔｉ／Ａｇタイプ、またはＴｉ／Ｒｕタイプの二層構造であり得る。様々な代替案が図４ｃに示される。
図４ｄに示す工程４：
接点を作製できるように設計された厚い金属の接着層の構造５００の蒸着が行われる。この構造は、例えば１００ｎｍ程度の厚さを有するチタンの第１の層と４００ｎｍ程度の厚さの銅の層とからなり得、ＰＶＤにより得られ得る。この二層構造は、ナノワイヤのすべての上およびナノワイヤ間のボイドの上にまたはそうでなければ不連続的な方法で形成され得る。これらの様々な可能性は図４ｄに示されおり、二層の厚さを調整することによりまたはエッチングにより得られ得る。
二層構造はまた、ＰＶＤまたはＣＶＤまたは蒸着またはスパッタリングを使用することによりＣｕまたはＡｌの第２の層下にＴｉＮまたはＴｉの第１の層を蒸着することにより形成され得る。
図４ｅに示す工程５：
上側接点の後の位置決めを可能にし、したがって発光装置の活性領域を画定できるようにそして同時にそれらの大きさが以下に説明されるように個別化されるようにするフォトレジストパターン６００のリソグラフィが行われる。
図４ｆに示す工程６：
前記ナノワイヤの上に典型的には１０ｎｍ程度の厚さを有し得るとともにフォトレジストパターン間が数マイクロメートルに達し得、以下の２つ系列のナノワイヤを特定できるようにする金属の厚い層の蒸着が行われる。
− フォトレジストパターン下の第１系列の第１のナノワイヤであって、前記第１のナノワイヤを後に残すように除去されるように設計された前記フォトレジストパターン下の第１系列の第１のナノワイヤ、
− 厚い金属のパターン下の第２系列の第２のナノワイヤ。
厚い金属層は、典型的には銅またはニッケルで作られ電着により形成され得る。
次に、ボンディングラグ８００が、例えばＳｎＡｇタイプの別の機能化支持体との接続を可能にするように設計されたこの厚い金属層上に形成され、多層Ｃｕ／Ｎｉ／ＳｎＡｇを生じ得、その後２６０℃におけるアニール工程が続く。これらのボンディングラグもまた、Ａｕで作られ得る。
図４ｇに示す工程７：
次に、活性化されるように設計された第１のナノワイヤを後に残すような方法でフォトレジストパターンの除去が行われる。
図４ｈに示す工程８：
次に、透明導電層３００上またはミラー構造４００上に接着構造５００を使用する場合、この構造の選択的化学エッチングが行われ得る。
Ｔｉ／Ａｌで作られた接着層の場合、この層はミラー層として使用されるように保存され得ることに留意すべきである。
通常、このタイプの選択エッチングはペアで、すなわちＩＴＯに対してまたはミラー構造Ｔｉ／Ａｌに対してＴｉ／Ｃｕで、例えば次の溶液を使用することにより行われ得る。
−銅 の場合はＨ２Ｏ２／Ｈ２ＳＯ４、
− チタンの場合はＨＦ０．２５％。
接着構造の除去はまた、乾式エッチングにより行われ得る。
図４ｉに示す工程８：
最後に、透明導電層３００の除去は、これらの前記ナノワイヤの除去の工程に頼る必要無く、発光装置の活性部分を制限してナノワイヤをニュートラルにし、これによりニュートラルとして画定されるような方法で、第１のナノワイヤと第２のナノワイヤとの全組の周辺で有利には行われ得る。
− 露出されるとともにアクティブＮＴｉａと呼ばれる第１系列の第１のナノワイヤと、
− コンタクトナノワイヤＮＴｉｃとして知られた厚い金属のパターン下の第２系列の第２のナノワイヤと、
− 透明導電層を欠き発光装置部分を基板上に制限する第３系列の第３のニュートラルナノワイヤＮＴｉｎであって、前記基板の全面にわたってナノワイヤを成長させる大域処理された第３系列の第３のニュートラルナノワイヤＮＴｉｎと、
を含む本発明による装置の一例が得られる。
既に説明した方法の変形形態として、フォトレジストパターンの形成工程に先立って周辺のナノワイヤ上の導電層３００の除去を行うことにより、本方法の開始時にニュートラルナノワイヤＮＴｉｎを形成することを想定することも当然可能である。
導電層３００上に接着層４００を使用する場合、ニュートラルナノワイヤになるべきナノワイヤを画定するために周辺の２つの層の除去が行われる。
層３００が層４００の上に存在するまたは層３００が層４００の下に存在するという２つのケースでは、これらの２つの層はニュートラルナノワイヤの領域内で除去される必要がある。
図５は、第１のナノワイヤＮＴｉａと第３のナノワイヤＮＴｉｎ間に位置する一組のナノワイヤＮＴｉｃの表面上の厚い接点層７００の１つの例示的構成の上面図を示す。
一般的に言えば、発光装置を制御するための第２のタイプの接点は裏面上に存在する。これは典型的には、シリコンで有利には作られ得る基板の裏面上に蒸着された金属の層であり得る。
図６は、本発明による装置の筐体上への取り付けの一例と２つのタイプの接点（ｐ接点とｎ接点）からの電気的接続とを概略的に示す。ｐ接点はＮＴｉｃと接点ラグ８００、８００’により提供される。筐体Ｂｏは、銅であり得る金属Ｍ１の層と通常は金の電気めっきであり得る薄い金属層Ｍ２とにより覆われる。したがって前記筐体は、通常はＴｉ／Ａｕに基づき得る金属層Ｍ３を含む基板を介し裏面上の発光装置に強固に取り付けられ、Ｃｏボンディング層であり得る中間層を介しｎ型の接点を提供する。
ボンディングラグは、より小さな横方向寸法を有し得、図６に効果的に示すボンディングラグ８００などの厚い金属７００のパターンの上面全体を占めなくてもよいことに留意すべきである。
本発明の発光装置の作製方法の第２の例
シルクスクリーン印刷プロセスを使用して金属蒸着により接点を形成することも有利に可能である。図７ａ〜７ｄは、ナノワイヤＮＴｉａがナノワイヤＮＴｉｃの２つのサブアセンブリ間に有利に含まれ得るとしても、コンタクトナノワイヤＮＴｉｃの単一サブアセンブリの形成だけを示すこのタイプの処理の主工程を示す。
第１の工程は図４ａおよび図４ｃに説明したものと同一である。
図７ａに示すように透明導電層３００により覆われるとともにミラー層４００により局所的に覆われたナノワイヤＮＴｉを含む基板１００から始まって、図７ｂに示すように開口を含むマスクＭが、コンタクトナノワイヤを形成するように設計されたナノワイヤに対向して配置される。
図７ｃに示すように、マスクＭを介し、通常は銀であり得る金属インクＥの蒸着が行われる。その後、図７ｄに示すように、このようにして形成された金属接点の厚さはスクレーパＲにより一様にされ、したがってコンタクトナノワイヤＮＴｉｃは、アクティブナノワイヤＮＴｉａに隣接する厚い金属層により画定され覆われる。
図４ｉに示したものと類似した方法で（本例では示されない）、すなわちこれらのナノワイヤの除去の工程に頼る必要無く、装置の活性部分を制限してナノワイヤをニュートラルにし、これによりニュートラルとして画定されるような方法で、第１のナノワイヤと第２のナノワイヤとの全組の周辺で透明導電層３００とミラー層４００の除去を続けることが有利に可能である。
本方法によると、第１の接点の厚い層とは別の金属化支持体との電気的接続（ボンディング）が直接形成され得る。
本発明の発光装置の作製方法の第３の例
さらに、ディスペンサを使用する金属の局所化蒸着により接点を形成することが有利に可能である。図８ａおよび図８ｂは、ナノワイヤＮＴｉａがナノワイヤＮＴｉｃの２つのサブアセンブリ間に有利には含まれ得るとしても、コンタクトナノワイヤＮＴｉｃの単一サブアセンブリの形成だけを示す本発明の発光装置の作製方法の第３の例を示す。
第１の工程は図４ａおよび図４ｃにおいて説明したものと同一である。
透明導電層３００により覆われるとともにミラー層４００により局所的に覆われたナノワイヤＮＴｉを含む基板１００から始まって、図８ａに示すように一滴の金属Ｇの局所化蒸着がディスペンサＤにより行われる。ディスペンサＤは通常は注射器であり得る。したがって、図８ｂに示すように、この金属蒸着はアクティブナノワイヤＮＴｉａに隣接するコンタクトナノワイヤＮＴｉｃ上に接点を形成する。図４ｉに示したものと類似した方法で（本例では示されない）、すなわちこれらのナノワイヤの除去の工程に頼る必要無く、装置の活性部分を制限してナノワイヤをニュートラルにし、これによりニュートラルとして画定されるような方法で、第１のナノワイヤと第２のナノワイヤとの全組の周辺で透明導電層３００とミラー層４００の除去を続けることが有利に可能である。
本方法によると、第１の接点の厚い層とは別の金属化支持体との電気的接続（ボンディング）が直接形成され得る。
本発明の発光装置の作製方法の第４の例
インクジェット処理を利用する金属の局所化蒸着により接点を形成することもまた有利に可能である。
したがって、本発明によると、ＬＥＤの大きさは厚い金属の領域の位置調整によりカスタム化可能となり、これは、有利には処理工程においてかなり遅く行われ得る。
除去工程によるいくつかのナノワイヤの非劣化以外に、処理工程（特に、ナノワイヤの除去の場合に必要とされるすべての工程）の数における利点を得ることができる。
厚い金属接点層の形成に続く電着ボンディングラグの可能性から同時に恩恵を受ける一方で大きな行列の中心に中間上側接点を配置することも有利に可能である。
最後に、本発明の原理は装置を特に有利な費用で作製できるようにすることに留意すべきである。

Claims (23)

  1. 基板（１００）の全面上に一組のナノワイヤ（ＮＴｉ）を含む発光装置において、
    − 前記発光装置は少なくとも第１系列の第１のナノワイヤと第２系列の第２のナノワイヤとを含み、
    − 前記第１系列は、前記装置が電気制御下で光を発射できるようにするために第１のタイプの電気接点と第２のタイプの電気接点との間に接続された、電気制御下で光を発射することができるアクティブ（ＮＴｉａ）と呼ばれる第１のナノワイヤを含み、前記第１のナノワイヤは前記発光装置の発光波長において少なくとも１つの透明な導電層（３００）により覆われ、前記層は前記第１のタイプの電気接点に接触し、
    − 前記第２系列は、前記第１のタイプの電気接点が形成されることを可能にする金属の層（７００）内に封止されたコンタクトナノワイヤ（ＮＴｉｃ）と呼ばれる第２のナノワイヤを含み、
    − 前記第２のタイプの電気接点は、前記ナノワイヤを含むとともに少なくとも前記第１系列のナノワイヤに対向する導電層により提供される面の反対側の前記基板の裏面上に位置する
    ことを特徴とする発光装置。
  2. 前記第２のナノワイヤは前記第１のナノワイヤの周辺に位置することを特徴とする、請求項１に記載の発光装置。
  3. 前記第２のナノワイヤは前記発光装置の前記発光波長において透明な前記導電層（３００）により覆われることを特徴とする、請求項１または２に記載の発光装置。
  4. 前記発光装置の前記発光波長において透明な導電層を有しない電気的ニュートラルと呼ばれる第３系列の第３のナノワイヤ（ＮＴｉｎ）を含み、前記第３のナノワイヤは、前記第１のアクティブナノワイヤおよび前記第２のナノワイヤの周辺に位置することができ、アクティブとなる前記装置の領域を画定することを特徴とする、請求項１〜３のいずれか一項に記載の発光装置。
  5. 前記第２のナノワイヤの上に画定された前記金属の層の厚さは少なくとも約数十ナノメートルであることを特徴とする、請求項１〜４のいずれか一項に記載の発光装置。
  6. 前記発光装置の前記発光波長において透明な導電層（３００）であって、インジウムと錫との酸化物（ＩＴＯ）またはアルミニウムをドープした亜鉛の酸化物（ＡＺＯ）またはガリウムをドープした亜鉛の酸化物（ＧＺＯ）またはフッ素をドープした錫の酸化物（ＦＴＯ）で作られ得る導電層（３００）を含むことを特徴とする、請求項１〜５のいずれか一項に記載の発光装置。
  7. 前記ナノワイヤの基部を封止するとともに前記ナノワイヤ間の前記基板の表面上に位置する絶縁体の不連続層（２００）を含むことを特徴とする、請求項１〜６のいずれか一項に記載の発光装置。
  8. ２つの隣接ナノワイヤ間に位置するミラー層（４００）であって、Ａｌ、またはＡｇ、またはＲｕの層であり得るミラー層（４００）を含むことを特徴とする、請求項１〜７のいずれか一項に記載の発光装置。
  9. 前記第２のナノワイヤを封止する前記金属の層は銅、またはニッケル、または銀で作られることを特徴とする、請求項１〜８のいずれか一項に記載の発光装置。
  10. 前記金属の層（７００）の表面上に金、または銀と錫との合金であり得る金属接点ラグ（８００）を含むことを特徴とする、請求項１〜９のいずれか一項に記載の発光装置。
  11. 前記第２のナノワイヤは、銅またはアルミニウムであり得る前記金属の連続または不連続接着層（５００）により覆われることを特徴とする、請求項１〜１０のいずれか一項に記載の発光装置。
  12. 発光装置の作製方法であって、前記発光装置は、
    − 基板の全面にわたる一組のナノワイヤ（ＮＴｉ）と、
    − 少なくとも第１系列の第１のナノワイヤおよび第２系列の第２のナノワイヤと
    を含み、
    − 前記第１系列は、前記装置が電気制御下で光を発射できるようにするために第１のタイプの電気接点と第２のタイプの電気接点との間に接続された、電気制御下で光を発射することができるアクティブ（ＮＴｉａ）と呼ばれる第１のナノワイヤを含み、前記第１のナノワイヤは前記発光装置の発光波長において透明な少なくとも１つの導電層（３００）により覆われ、前記層は前記第１のタイプの電気接点に接触し、
    − 前記第２系列は、前記第１のタイプの電気接点が形成されることを可能にする金属の層（７００）内に封止されたコンタクトナノワイヤ（ＮＴｉｃ）と呼ばれる第２のナノワイヤを含み、
    − 前記第２のタイプの電気接点は、前記ナノワイヤを含むとともに少なくとも前記第１系列のナノワイヤに対向する導電層により提供される面の反対側の前記基板の裏面上に位置する
    方法において、
    − 基板（１００）の全面上にナノワイヤ（ＮＴｉ）を成長させる工程と、
    − 前記発光装置の動作周波数において透明な導電層（３００）を前記ナノワイヤの少なくとも一部分の表面上に蒸着する工程と、
    − コンタクトナノワイヤと呼ばれる前記第２のナノワイヤを構成するナノワイヤのサブセットを金属の層（７００）により局所的に封止して、前記第１のタイプの電気接点が形成されることを可能にする工程と、
    − 導電層により前記基板の前記裏面上に第２のタイプの接点を形成する工程と、
    を含むことを特徴とする方法。
  13. 請求項１２に記載の発光装置作製方法において、
    − 前記フォトレジストにより覆われない第２のナノワイヤ（ＮＴｉｃ）の少なくとも第２のサブアセンブリを残して第１のナノワイヤ（ＮＴｉａ）の少なくとも２つの第１のサブアセンブリの表面上に厚いフォトレジストパターン（６００）を形成する工程と、
    − 前記第１のタイプの電気接点を提供するために前記第２のナノワイヤ（ＮＴｉｃ）の表面上に金属の層を蒸着する工程と、
    − 前記第１のナノワイヤ（ＮＴｉａ）から前記フォトレジストパターンを除去する工程と、
    を含むことを特徴とする発光装置作製方法。
  14. 前記第１のタイプの接点を提供するためにマスク（Ｍ）を介したシルクスクリーン印刷プロセスにより前記第２のナノワイヤ（ＮＴｉｃ）の表面上に金属インク（Ｅ）であり得る金属の層を蒸着する工程を含むことを特徴とする、請求項１２に記載の発光装置作製方法。
  15. 前記第１のタイプの接点を提供するために前記第２のナノワイヤ（ＮＴｉｃ）の表面上に金属の層（Ｇ）をディスペンサにより局所的に蒸着する工程を含むことを特徴とする、請求項１２に記載の発光装置作製方法。
  16. 前記第１のタイプの接点を提供するために前記第２のナノワイヤ（ＮＴｉｃ）の表面上に金属の層をインクジェットにより局所的に蒸着する工程を含むことを特徴とする、請求項１２に記載の発光装置作製方法。
  17. 前記金属の層（７００）の表面上に導電性ラグ（８００）を形成する工程を含むことを特徴とする、請求項１３に記載の発光装置作製方法。
  18. 前記第１および第２のナノワイヤの周辺に位置するナノワイヤから、前記発光装置の発光波長において透明な導電層（３００）を、第３系列の第３のナノワイヤ（ＮＴｉｎ）を画定するような方法で除去する工程を含むことを特徴とする、請求項１２〜１７のいずれか一項に記載の発光装置作製方法。
  19. 前記金属の層の前記蒸着および／または前記導電性ラグの前記形成は電着工程により行われることを特徴とする、請求項１３〜１７のいずれか一項に記載の発光装置作製方法。
  20. 前記金属の接着のために設計された少なくとも１つの接着層（５００）を蒸着する工程を含むことを特徴とする、請求項１３〜１７のいずれか一項に記載の発光装置作製方法であって、前記蒸着工程は、
    − 前記ナノワイヤの全組の上でおよび前記基板上の２つの隣接ナノワイヤ間で連続的な方法で、または、
    − 前記ナノワイヤの両端においておよび前記基板上の２つの隣接ナノワイヤ間で不連続的な方法で、または、
    − 前記基板上の２つの隣接ナノワイヤ間で
    実施され得る、方法。
  21. チタンを含む既に蒸着された薄層上に有利には蒸着されることができる銅またはアルミニウムを含む層を蒸着する工程を含むことを特徴とする、請求項２０に記載の発光装置作製方法。
  22. 前記第３のナノワイヤからまたは前記第３のナノワイヤおよび前記第１のナノワイヤから前記接着層を除去する工程を含むことを特徴とする、請求項２０または２１に記載の発光装置作製方法。
  23. ２つの隣接ナノワイヤ間にミラー層（４００）を蒸着する工程であって、前記透明導電層を蒸着する工程（３００）に先立つまたはその後である工程を含むことを特徴とする、請求項１２〜２２のいずれか一項に記載の発光装置作製方法。
JP2016504699A 2013-03-28 2014-03-28 アクティブナノワイヤとコンタクトナノワイヤとを含む発光装置および作製方法 Active JP6591396B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1352805A FR3004006B1 (fr) 2013-03-28 2013-03-28 Dispositif electroluminescent a nanofils actifs et nanofils de contact et procede de fabrication
FR1352805 2013-03-28
PCT/EP2014/056330 WO2014154880A1 (fr) 2013-03-28 2014-03-28 Dispositif électroluminescent à nanofils actifs et nanofils de contact et procédé de fabrication

Publications (2)

Publication Number Publication Date
JP2016518708A true JP2016518708A (ja) 2016-06-23
JP6591396B2 JP6591396B2 (ja) 2019-10-16

Family

ID=48613933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016504699A Active JP6591396B2 (ja) 2013-03-28 2014-03-28 アクティブナノワイヤとコンタクトナノワイヤとを含む発光装置および作製方法

Country Status (6)

Country Link
US (1) US10453991B2 (ja)
EP (1) EP2979308B1 (ja)
JP (1) JP6591396B2 (ja)
CN (1) CN105229803B (ja)
FR (1) FR3004006B1 (ja)
WO (1) WO2014154880A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182031A (ja) * 2017-04-11 2018-11-15 日亜化学工業株式会社 発光素子の製造方法
KR20190131076A (ko) * 2017-03-20 2019-11-25 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 나노와이어 구조체 및 이를 생성하기 위한 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10158043B2 (en) * 2014-05-30 2018-12-18 Mikro Mesa Technolgy Co., Ltd. Light-emitting diode and method for manufacturing the same
US10840223B2 (en) * 2017-03-23 2020-11-17 Intel Corporation Augmented reality display systems with super-lambertian LED source
DE102017130760A1 (de) * 2017-12-20 2019-06-27 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
FR3083371B1 (fr) * 2018-06-28 2022-01-14 Aledia Dispositifs émetteurs, écran d'affichage associé et procédés de fabrication d'un dispositif émetteur
FR3137499A1 (fr) * 2022-06-30 2024-01-05 Aledia Dispositif optoélectronique à zones de transitions

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319671A (ja) * 2003-04-15 2004-11-11 Hitachi Cable Ltd 発光ダイオード
JP2006332650A (ja) * 2005-05-24 2006-12-07 Lg Electronics Inc ロッド型発光素子及びその製造方法
JP2007043045A (ja) * 2005-08-03 2007-02-15 Samsung Electro Mech Co Ltd 単一指向性反射器及びこれを適用した発光素子
JP2008108757A (ja) * 2006-10-23 2008-05-08 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2008244302A (ja) * 2007-03-28 2008-10-09 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
US20110163292A1 (en) * 2006-12-18 2011-07-07 The Regents Of The University Of California Nanowire Array-Based Light Emitting Diodes and Lasers
JP2011527519A (ja) * 2008-07-07 2011-10-27 グロ アーベー ナノ構造のｌｅｄ
WO2011160051A2 (en) * 2010-06-18 2011-12-22 Glo Ab Nanowire led structure and method for manufacturing the same
WO2012060335A1 (ja) * 2010-11-05 2012-05-10 シャープ株式会社 半導体素子、発光素子、及び半導体素子の製造方法
JP2012513115A (ja) * 2008-12-19 2012-06-07 グロ アーベー ナノ構造デバイス
US20120164767A1 (en) * 2009-08-18 2012-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of manufacturing a light emission device based on light emitting diodes
JP2014530504A (ja) * 2011-09-26 2014-11-17 グロ アーベーＧｌｏ Ａｂ ナノワイヤサイズ光電構造及びそれを製造する方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319617A (ja) 2003-04-14 2004-11-11 Matsushita Electric Works Ltd 電磁装置、高電圧パルス発生器および高輝度放電灯点灯装置
KR100658938B1 (ko) * 2005-05-24 2006-12-15 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
JP5145120B2 (ja) * 2008-05-26 2013-02-13 パナソニック株式会社 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
US9299866B2 (en) * 2010-12-30 2016-03-29 Zena Technologies, Inc. Nanowire array based solar energy harvesting device
TWI399869B (zh) * 2009-02-05 2013-06-21 Huga Optotech Inc 發光二極體
US8835903B2 (en) * 2010-07-29 2014-09-16 National Tsing Hua University Light-emitting diode display and method of producing the same
FR2975532B1 (fr) * 2011-05-18 2013-05-10 Commissariat Energie Atomique Connexion electrique en serie de nanofils emetteurs de lumiere
EP2912698B1 (en) * 2012-10-26 2018-04-04 Glo Ab Nanowire sized opto-electronic structure and method for modifying selected portions of same

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319671A (ja) * 2003-04-15 2004-11-11 Hitachi Cable Ltd 発光ダイオード
JP2006332650A (ja) * 2005-05-24 2006-12-07 Lg Electronics Inc ロッド型発光素子及びその製造方法
JP2007043045A (ja) * 2005-08-03 2007-02-15 Samsung Electro Mech Co Ltd 単一指向性反射器及びこれを適用した発光素子
JP2008108757A (ja) * 2006-10-23 2008-05-08 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
US20110163292A1 (en) * 2006-12-18 2011-07-07 The Regents Of The University Of California Nanowire Array-Based Light Emitting Diodes and Lasers
JP2008244302A (ja) * 2007-03-28 2008-10-09 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
JP2011527519A (ja) * 2008-07-07 2011-10-27 グロ アーベー ナノ構造のｌｅｄ
JP2012513115A (ja) * 2008-12-19 2012-06-07 グロ アーベー ナノ構造デバイス
US20140246650A1 (en) * 2008-12-19 2014-09-04 Glo Ab Nanostructured device
US20120164767A1 (en) * 2009-08-18 2012-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of manufacturing a light emission device based on light emitting diodes
JP2013502715A (ja) * 2009-08-18 2013-01-24 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 発光ダイオードをベースとした発光デバイスの製造方法
WO2011160051A2 (en) * 2010-06-18 2011-12-22 Glo Ab Nanowire led structure and method for manufacturing the same
JP2013534050A (ja) * 2010-06-18 2013-08-29 グロ アーベー ナノワイヤｌｅｄの構造体およびそれを製作する方法
WO2012060335A1 (ja) * 2010-11-05 2012-05-10 シャープ株式会社 半導体素子、発光素子、及び半導体素子の製造方法
JP2014530504A (ja) * 2011-09-26 2014-11-17 グロ アーベーＧｌｏ Ａｂ ナノワイヤサイズ光電構造及びそれを製造する方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190131076A (ko) * 2017-03-20 2019-11-25 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 나노와이어 구조체 및 이를 생성하기 위한 방법
JP2020515078A (ja) * 2017-03-20 2020-05-21 コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス ナノワイヤ構造及びそのような構造の製造方法
KR102582831B1 (ko) 2017-03-20 2023-09-25 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 나노와이어 구조체 및 이를 생성하기 위한 방법
JP7370863B2 (ja) 2017-03-20 2023-10-30 コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス ナノワイヤ構造及びそのような構造の製造方法
JP2018182031A (ja) * 2017-04-11 2018-11-15 日亜化学工業株式会社 発光素子の製造方法
JP7007547B2 (ja) 2017-04-11 2022-01-24 日亜化学工業株式会社 発光素子の製造方法

Also Published As

Publication number Publication date
WO2014154880A1 (fr) 2014-10-02
JP6591396B2 (ja) 2019-10-16
FR3004006B1 (fr) 2016-10-07
FR3004006A1 (fr) 2014-10-03
US10453991B2 (en) 2019-10-22
EP2979308A1 (fr) 2016-02-03
CN105229803B (zh) 2018-08-28
US20160056330A1 (en) 2016-02-25
EP2979308B1 (fr) 2019-08-14
CN105229803A (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
JP6591396B2 (ja) アクティブナノワイヤとコンタクトナノワイヤとを含む発光装置および作製方法
US10643981B2 (en) Emissive display substrate for surface mount micro-LED fluidic assembly
US20210234066A1 (en) Process for producing adjacent chips comprising led wires and device obtained by the process
CN100416877C (zh) 用于制造垂直结构的发光二极管的方法
CN106575688B (zh) 半导体器件及其制造方法
EP2860753B1 (en) Vertical structure LEDs
CN103378240B (zh) 发光器件和发光器件封装件
JP5512249B2 (ja) 発光素子及びその製造方法
US10804426B2 (en) Planar surface mount micro-LED for fluidic assembly
CN105742444A (zh) 发光器件、发光器件阵列和包括发光器件阵列的照明装置
KR101039988B1 (ko) 발광 소자 및 그 제조방법
WO2007048346A1 (en) Semiconductor light-emitting device with metal support substrate
JP2011040739A (ja) 垂直型発光ダイオード及びその製造方法
US20130062657A1 (en) Light emitting diode structure and manufacturing method thereof
CN100578825C (zh) 垂直结构的半导体芯片或器件（包括高亮度led）及其批量生产方法
US9059377B2 (en) Solid state lighting devices with low contact resistance and methods of manufacturing
JP4940359B1 (ja) 発光素子と発光素子および半導体素子の製造方法
CN103794686A (zh) 半导体发光器件及其制造方法
TW201547053A (zh) 形成發光裝置的方法
CN110828625B (zh) 一种倒装芯片及其制作方法
CN110767794A (zh) 一种led显示芯片及其制作方法
KR20110135103A (ko) 반도체 발광 소자 및 그 제조 방법
US20200091390A1 (en) Light emitting device
TW201205873A (en) Fabrication method of semiconductor light emitting element
JP2012243972A (ja) 発光素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181009

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190918

R150 Certificate of patent or registration of utility model

Ref document number: 6591396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250