JP2020515078A - ナノワイヤ構造及びそのような構造の製造方法 - Google Patents

ナノワイヤ構造及びそのような構造の製造方法 Download PDF

Info

Publication number
JP2020515078A
JP2020515078A JP2019552287A JP2019552287A JP2020515078A JP 2020515078 A JP2020515078 A JP 2020515078A JP 2019552287 A JP2019552287 A JP 2019552287A JP 2019552287 A JP2019552287 A JP 2019552287A JP 2020515078 A JP2020515078 A JP 2020515078A
Authority
JP
Japan
Prior art keywords
nanowire
receiving end
nanowires
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019552287A
Other languages
English (en)
Other versions
JP7370863B2 (ja
Inventor
ドゥダン，ブルーノ
ドロネー，マルク
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス
コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス, コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス filed Critical コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス
Publication of JP2020515078A publication Critical patent/JP2020515078A/ja
Application granted granted Critical
Publication of JP7370863B2 publication Critical patent/JP7370863B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of group IV of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

複数のナノワイヤ（１）の受容端（１３）と接触する第１の材料、具体的には酸化インジウムスズの膜（３）を有する構造（１００）を製造する方法であって、平面を形成するように形成された前記受容端（１３）を有するナノワイヤデバイス（１０）を形成するステップと、特に転写により、前記膜の前記受容端の前記平面において前記ナノワイヤ上に直接膜デバイス（３；３４）を配置するステップと、を含む方法。【選択図】図１

Description

本発明は、ナノワイヤ構造の製造方法に関する。本発明は、さらに、当該製造方法を実施することにより得られる構造に関する。
本発明は、特に、発光ダイオード（ＬＥＤ）の分野に関する。発光ダイオードは、可視光から紫外光にわたる放射範囲で放射することができる。より正確には、本発明は、ナノワイヤＬＥＤの系統群に関するが、他のナノ構造デバイスにも適用することができる。一般的に、本発明は、基板上に堆積された若しくはエッチングされた非合体三次元ナノ構造の１つ、いくつか又は一組からなる任意のＬＥＤ又は任意のデバイスに関する。
この分野においては、ナノ構造上の電気接点の製造に課題がある。具体的には、電極とナノ構造の上部との間の電気接点を製造することが必要である。したがって、電流の均一な通過を確保し、かつナノ構造の上部と下部との間の短絡を回避しつつ、多数のナノ構造との電気接点を確保する必要がある（典型的には１ｃｍ２当たり１０８〜１０１０個の接点）。
電気接点は、バリア層上に次いで堆積される金属層が短絡することを防止するのに十分なバリア層をナノ構造の上部に堆積することによって製造されると考えられてきた。バリア層はさらに、電流が通過できるように十分薄いか、又は導電性でなければならない。この目標を達成するために、グラフェンを用いてバリア層を製造することが構想されている。したがって、電極を形成するために、バリア層上に次いで追加の層が堆積される前に、まずグラフェン単層がナノ構造の上部に堆積される。しかしながら、問題は残っている。第１に、グラフェンの電気伝導は当然のことではなく、電流がトンネリングにより通過できるようにするには、グラフェン層は非常に薄くなければならない。第２に、非常に薄いグラフェン層の場合、とりわけ広い範囲に層を延在させることが望まれる場合に層の機械的強度に問題がある。
本発明の目的は、上述の欠点を改善すること及び電気的に接続されなければならないナノワイヤ構造の製造方法を改善することである。特に、本発明は、電気的に接続されたナノワイヤを有する構造を確実に製造できるプロセスを提案する。
本発明によれば、複数のナノワイヤの受容端と接触する第１の材料、特に酸化インジウムスズの膜を有する構造を製造する方法であって、
平面を形成するように形成された前記受容端を有するナノワイヤデバイスを形成するステップと、
特に転写により、前記膜を受け入れるための前記受容端の前記平面において前記ナノワイヤ上に膜デバイスを直接配置するステップと、を含む方法。
前記方法は、前記膜上に導電性の第２の材料の層を堆積するステップ、特に、前記第１の材料と同じ第２の材料の層を堆積するステップを含んでいてもよい。
前記膜は透明で導電性であってもよく、及び／又は、前記膜は電極を形成するためのものであってもよく、及び／又は、前記ナノワイヤは発光ダイオード構造であってもよい。
前記方法は、前記膜デバイスを製造するステップを含んでいてもよく、前記膜デバイスを製造するステップは、
第２の基板、特にシリコンウェハを準備するステップと、
前記第２の基板上に、犠牲層、特に金属犠牲層、具体的にはニッケル又は銅の犠牲層を堆積するステップと、
前記犠牲層上に、第１の材料の層、特に約３０ｎｍの厚さの層を堆積するステップと、
前記第１の材料の層上にレジスト層を堆積するステップと、
例えばＦｅＣｌ３溶液を用いて前記犠牲層を化学的に侵食するステップと、を含む。
前記受容端において前記ナノワイヤ上に前記膜デバイスを配置するステップの後、特に前記膜デバイスの層を溶解するために、具体的には前記膜デバイスのレジスト層を溶解するために、前記構造は溶媒で洗浄されてもよい。
前記ナノワイヤデバイスを形成するステップは、分子線エピタキシー、有機金属気相成長法又はエッチングにより実施されてもよい。
前記形成するステップは、前記デバイスが第１の基板を有し、前記ナノワイヤが前記第１の基板上に配置され、特に前記ナノワイヤが前記第１の基板の表面に垂直若しくは実質的に垂直に配置されるように、及び／又は、前記ナノワイヤがプリズム状若しくは実質的にプリズム状であるように、及び／又は、前記ナノワイヤが発光ダイオード構造を有するように、前記デバイスを形成するステップを含んでいてもよい。
前記形成するステップは、前記受容端が平らな又は実質的に平らな不連続面を形成するように、前記受容端を形成するステップを含んでいてもよい。
前記形成するステップは、前記受容端の前記表面の前記面積の前記合計と、前記受容端と接触するための膜の前記表面の前記連続面積との前記比が、８０％より大きく、又は９０％より大きく、又は９５％より大きくなるように、前記デバイスを形成するステップを含んでいてもよい。
前記形成するステップは、前記受容端の前記方向にサイズが増加する若しくはラッパ状に広がる幾何学的形状を前記ナノワイヤが有するように、ナノワイヤを形成するステップを含んでいてもよく、及び／又は、前記形成するステップは、前記ナノワイヤが、受容端を有するマイクロピラー若しくはナノピラーを形成し、前記受容端の前記表面の寸法が、前記受容端から離れた前記ナノワイヤの前記径の寸法よりも大きくなるように、ナノワイヤを形成するステップを含んでいてもよい。
前記形成するステップは、ナノワイヤがそれぞれ本体及びヘッドを有し、前記ヘッドは受容端を有し、前記受容端の前記表面が、ナノワイヤの前記本体の断面の前記面積より、特に、前記受容端から少なくとも２μｍの距離で前記受容端と平行に計測される前記ナノワイヤの断面の前記面積より、若しくは、前記ナノワイヤの前記中央において前記受容端と平行に計測される前記ナノワイヤの断面の前記面積より、２０％大きい又は５０％も大きい面積を有するように、ナノワイヤを形成するステップを含んでいてもよい。
前記形成するステップは、前記ナノワイヤの前記本体を、ｎ型ＧａＮの層、ＩｎＧａの層及びブロッキング層（blocking layer）の積層体に形成するステップを含んでいてもよい。
前記形成するステップは、前記ナノワイヤの前記ヘッドを、ｐ型ＧａＮの層及びｐ＋＋型ＧａＮの層の積層体に形成するステップを含んでいてもよい。
前記形成するステップは、シリコン系材料から前記ナノワイヤを形成するステップを含んでいてもよい。
本発明によれば、以上のように定義される製造方法を実施することにより、構造、特にナノワイヤ発光ダイオード構造を得ることができる。
本発明の目的、特徴及び利点は、デバイスの一実施形態及び構造の製造方法の一実装形態に関する以下の説明において詳細に説明される。本実施形態及び実装形態は、非限定的である。添付の図面は、以下の図を含んでいる。
ナノワイヤを有する構造の一実施形態の斜視図である。 ナノワイヤの第１の変形実施形態の概略図である。 ナノワイヤの第２の変形実施形態の概略図である。 ナノワイヤ構造の製造方法の一実装形態を示す概略図である。 ナノワイヤ構造の製造方法の一実装形態を示す概略図である。 ナノワイヤ構造の製造方法の一実装形態を示す概略図である。 ナノワイヤ構造の製造方法の一実装形態を示す概略図である。 ナノワイヤ構造の製造方法の一実装形態を示す概略図である。 ナノワイヤ構造の製造方法の一実装形態を示す概略図である。 構造の実施形態の概略上面図である。
以下、図１を参照して、ナノワイヤ発光ダイオード１００の一実施形態を説明する。
ダイオードはナノワイヤ構造を有する。ナノワイヤ構造は、ナノワイヤデバイス１０及び第１の材料、特に酸化インジウムスズから形成される膜３を有する。
ナノワイヤは発光ダイオード構造を有することが望ましい。
膜はナノワイヤデバイスを覆う。具体的には、膜は、膜を受け入れるための端部又は受容端と呼ばれる、ナノワイヤの端部を覆う。ナノワイヤ同士は合体していない。受容端は不連続面を形成する。
「不連続面」とは、例えば、受容端同士が接触しないことを意味する。具体的には、少なくとも所定の受け面が他の隣接する受け面から離れて配置されていることを意味する。好ましくは、各受け面が他の隣接する受け面から離れて配置されていることを意味する。
オプションとして、構造１００は、導電性の第２の材料、特に第１の材料と同じ第２の材料の層４を有していてもよい。図９に示すように、この層は膜３を覆う。
好ましくは、膜は導電性である。特に、膜は、ナノワイヤに電流を注入するための電極として機能するためのものである、又は、ナノワイヤに電位を印加するための電極として機能するためのものである。発光ダイオード構造の場合には、膜は、透明であることが望ましい。
転写された膜は、十分に薄くなければならず、及び／又は、ナノワイヤの受容端の表面の形状に沿うのに十分な柔軟性がなければならない。
デバイス１０は、少なくとも１つのナノワイヤを有する。好ましくは、デバイス１０は、複数のナノワイヤを有する。これらのナノワイヤは、例えば、それぞれが他のナノワイヤから離間するようにパターン配列される。ナノワイヤ同士は合体しない。受容端は不連続面を形成する。例えば、ナノワイヤは、複数の連続した列で基板２上に配置される。
ナノワイヤは、列をなして縦に並べられていてもよい。したがって、ナノワイヤの行はナノワイヤの列に垂直に方向づけられる。代替的に、ナノワイヤは、千鳥状に配列されていてもよく、次の列の各ナノワイヤが、前の列の２つのナノワイヤの間に配置される。また、代替的に、ナノワイヤはよりランダムに配置されていてもよい。
ナノワイヤは、受容端の方向にサイズが増加する又はラッパ状に広がる幾何学的形状を有することが望ましい。また、好ましくは、ナノワイヤは、受容端を有するマイクロピラー若しくはナノピラーを形成し、受容端の表面の寸法が、受容端から離れたナノワイヤの径の寸法よりも大きい。
図２及び３に示すように、少なくとも１つのナノワイヤ、好ましくは所定の数のナノワイヤ、より好ましくはすべてのナノワイヤは、それぞれ本体１１、１１’及びヘッド（head）１２、１２’を有する。本明細書において、「ナノワイヤ」とは、好ましくは、主に方向Ａ又は曲線に沿って延伸し、この方向又はこの曲線に対して横方向の寸法が、１マイクロメートル又は１マイクロメートルより小さいオーダーである任意の構造を意味する。また、好ましくは、方向Ａ又は曲線に対して横方向に計測される構造のすべての寸法は、１マイクロメートル又は１マイクロメートルより小さいオーダーである。
好ましくは、ナノワイヤは、基板２の表面２１上に垂直に又は実質的に垂直に配置される。したがって、表面２１においてナノワイヤが延伸する方向Ａ又は曲線は、この表面２１に垂直又は実質的に垂直である。
表面２１は平面である。代替的に、表面は、非平面の線織面（ruled surface）又は歪んだ表面（warped surface）であってもよい。
ナノワイヤは、好ましくはプリズム状又は実質的にプリズム状であり、具体的には直角柱の形状をとる。例えば、ナノワイヤは断面が六角形であってもよい。ただし、ナノワイヤの断面は他の任意の形状であってもよい。
好ましくは、すべてのナノワイヤは同様又は同一である。
本体は、基板２の表面２１とナノワイヤのヘッドとを接合する。
発光ダイオード構造の第１の実施形態の変形例に示すように、ナノワイヤは、図２に示すようなアキシャル型ヘテロ構造を有する。本変形例において、本体は、ｎ型ＧａＮの層１１１、ＩｎＧａの層１１２及びブロッキング層１１３（blocking layer）の積層体を有する。層１１１は基板の表面２１と接触する。層１１２は層１１１と接触する。層１１３は層１１２及びヘッドと接触する。
ヘッドは本体と接触し、特に、表面２１と接触しない本体の端部と接触する。
本体と接する端部と反対側のヘッドの端部は、受容端１３を有する。これらの受容端は、ナノワイヤを形成する段階の終わりに自由表面を形成する。これらの受容端は、構造１００の製造に続くステップにおいて、膜３を受け入れるためのものである。
好ましくは、受容端の表面は平面又は実質的に平面である。ただし、受容端の表面は所定の凹曲率又は凸曲率を有していてもよい。例えば、ナノワイヤの受容端の表面は、最小曲率半径がナノワイヤ本体の高さ以上である場合、平面であるとみなされる。
受容端の表面の面積は、ナノワイヤの本体の断面ｓの面積よりも実質的に大きく、例えば、少なくとも２０％大きく、又は５０％も大きい。ナノワイヤの本体の当該断面ｓは、特に受容端に平行に又は軸Ａに垂直に配置される。さらに、好ましくは、当該断面ｓは、受容端から少なくとも２μｍ離れて配置される。例えば、ナノワイヤの当該断面ｓは、ナノワイヤの中央又はナノワイヤの本体の中央において受容端と平行である。したがって、膜と接触するナノワイヤの面積は、ナノワイヤの基部（ナノワイヤが延伸する方向Ａに垂直）の投影面積よりもかなり大きい。例えば、膜と接触するナノワイヤの面積は、ナノワイヤの基部の投影面積の１０倍より大きくてもよい。
好ましくは、ナノワイヤが延伸する方向Ａに対して横方向に計測される少なくとも１つの寸法の変化により、ヘッドを本体から識別することができる。この場合、本体とヘッドの境界は、例えば、本体の横方向の寸法の著しい増加、特に１０％より大きい増加により定義されてもよい。より一般的には、ヘッドの少なくとも１つの横方向の寸法は、本体の横方向の寸法よりも大きい。
図１、２及び４〜１０に示した実施形態において、ヘッドは、円錐台状であり断面が多角形である、又は、断面が多角形の円錐台を有する。この円錐台の小さな基部が本体と接触する。
ナノワイヤが分子線エピタキシーにより製造されると仮定すると、ナノワイヤの成長条件の賢明な選択により、ヘッドを広げることができ、特に多角形断面の円錐台の形状をしたヘッドを得ることができる。
図１及び２を参照して説明した実施形態において、ヘッドは、ｐ型ＧａＮの層１２１及びｐ＋＋型ＧａＮの層１２２の積層体である。ヘッドは、異なる方法により製造されてもよい。具体的には、実施形態の他の例において、層１２１はＩｎＧａＮから形成されていてもよく、ｐ型ＧａＮの次のコンフォーマル層又は広げられた層によって覆われていてもよく、それ自体がｐ＋＋型ＧａＮの次のコンフォーマル層又は広げられた層によって覆われる。層１２１は、例えば円錐台形であり、断面が多角形である。層１２２の１つの面は受容端を形成する。
多くの受容端が不連続面を形成する。具体的には、多くの受容端の間において、受容端の表面を接続して連続面、特に曲率に大きな不連続性がない表面を形成することができる。接続された不連続面は、平面又は実質的に平面であってもよい。より一般的には、この接続された不連続面は、非平面の線織面（ruled surface）又は歪んだ表面（warped surface）であってもよい。膜が受容端上に配置されると、膜により、ナノワイヤデバイスの不連続構造上で電気的連続性が確保される。
好ましくは、図１０に示すように、受容端の表面の面積の合計と、受容端間で接続された不連続面の総面積との比は、例えば、８０％より大きい、又は９０％より大きい、又は９５％より大きい。それ故、受容端上に膜が配置されると、膜は、その表面の８０％超、又は９０％超、又は９５％超がナノワイヤと接触する。したがって、ヘッドの幾何学的形状は、膜が接触する物質の面積密度を定義する。この密度は非常に重要である。密度が高ければ高いほど、膜がナノワイヤ上に配置されたときに膜が破れる又は貫通されるリスクが低くなり、膜とナノワイヤの間の電気的接触が良くなる。
受容端の物質の存在密度が低すぎる場合、ナノワイヤの薄さ及び／又はそれらを隔てる大きな距離により、特に構造の端部において膜が貫通される可能性がある。このような損傷はもちろん望ましくない。これを回避するために、物質の存在密度（上述のパーセンテージで表される）が十分高くなければならない。受容端における物質の高い存在密度を得るためには、上述のようなナノワイヤデバイスが用いられる。追加的に又は代替的に、例えば表面２１上に１ｃｍ２当たり１０１０のオーダーのナノワイヤの高い面密度を有するデバイスを用いることができる。高密度のナノワイヤと、ナノワイヤが特定の形状である、すなわちナノワイヤが上述のようであるナノワイヤデバイスの組み合わせは、損傷又は破れのない膜の転写に適している。
好ましくは、受容端の表面の面積の合計と、受容端間で接続された不連続面の総面積との比は、例えば、厳密には１００％未満である。
膜は、ナノワイヤが互いにさらに離れている場合にも転写され得る。例えば、ナノワイヤ間の距離、換言すればナノワイヤアレイのピッチがナノワイヤの本体の横方向寸法の少なくとも５倍以上であってもよい。ナノワイヤアレイのピッチは、膜を形成する材料の機械的強度に応じて特に調整することができる。
他の変形実施形態において、ナノワイヤのヘッドは、円錐台形ではなく、断面が多角形でなくてもよく、他の形状を有していてもよい。具体的には、ヘッドは、図３に示すようにプリズム状であってもよい。この場合、ヘッド１２’の径は、本体１１’の径より大きい。ナノワイヤが分子線エピタキシーにより製造されると仮定すると、ナノワイヤの成長条件の賢明な選択により、ヘッドを広げることができ、特に「ネイルヘッド（nail head）」の幾何学的形状をしたヘッドを得ることができる。
他の変形実施形態において、ナノワイヤは、発光ダイオード構造を有していなくてもよい。具体的には、上述のナノワイヤ構造を、光を放出するために使用する必要はない。他のアプリケーションにおいて、ナノワイヤは、電気注入及び／又は電位の印加の連続性を確保できるように、膜を堆積するのに重要な、特にシリコン系材料、又は、ヒ素族に属する他の半導体系若しくは他の物質系（金属、ポリマー、セラミック）の材料から形成されてもよい。
以下、図４〜９を参照して、電極を形成する膜３及び複数のナノワイヤ１を有する構造１００の製造方法の一実装形態を説明する。
第１の段階において、層３４で覆われた膜３を有する膜デバイス３，３４が製造される。
第２の段階において、上述のナノワイヤデバイス１０、又は、ナノワイヤがヘッドと本体とを区別できない構造、すなわち、例えば、横方向断面若しくは寸法がナノワイヤの全長に亘って一定若しくは実質的に一定である構造を有する点で上述とは異なるナノワイヤデバイスが製造又は形成される。デバイス１０のナノワイヤは不連続面を形成する。ナノワイヤ同士は合体されておらず、それぞれが他のナノワイヤから離れた位置にある。膜を受け入れるための端部又は受容端と呼ばれるナノワイヤの端部は、不連続面を形成する。
第３の段階において、特に転写により、ナノワイヤデバイス１０上に膜デバイス３，３４が配置される。膜デバイスは、ナノワイヤの膜を受け入れる端部の表面に直接配置される。膜デバイスは、ファンデルワールス力を介して受容端の表面に「結合」する。これにより、本工程において膜デバイスが受容端上に直接配置される。膜デバイスは、膜デバイスの導電性及び／又は透明の層がナノワイヤに直接接触するように、特にナノワイヤの受容端に直接接触するように配置される。これにより、膜デバイスは、次のいずれかが事前に配置されていない状態でナノワイヤ上に配置される。
多数のナノワイヤ間の充填材料、又は、
ナノワイヤ上のバリア層、具体的にはナノワイヤの自由端部に載置されるバリア層。
第４の段階において、特に膜デバイスの層３４を溶解するために、具体的には膜デバイスのレジスト層を溶解するために、構造は、例えばアセトンなどの溶媒により洗浄される。本第４の段階において、その後、オプションとして、図９に示すように、膜３上に導電性の第２の材料の層４を堆積することができる。第２の材料は第１の材料と同じであってもよい。この任意の堆積ステップにより、例えば膜を厚くして膜を機械的に強化することができる。
第１及び第２の段階は、任意の順序で実行することができる。第１及び第２の段階はまた、並行又は同時に実行することもできる。
第１の段階において、以下のステップを実行することができる。
第１のステップにおいて、例えばシリコンウェハなどの第２の基板３１を準備する。
第２のステップにおいて、図４に示すように、金属層、具体的にはニッケル又は銅の層の犠牲層３２が第２の基板上に堆積される。
第３のステップにおいて、図５に示すように、第１の材料の層３、特に、例えば約３０ｎｍの厚さの層又は約２０ｎｍの厚さの層が犠牲層上に堆積される。この層は膜３を形成する。
第４のステップにおいて、図６に示すように、第１の材料の層上にレジスト層３４が堆積される。
第５のステップにおいて、図７に示すように、例えばＦｅＣｌ３溶液を用いて犠牲層３２が化学的エッチングされる。これにより、図７に示すように、（層３及び３４から形成される）膜が得られる。
好ましくは、第２の段階において、例えば分子線エピタキシー、有機金属気相成長法若しくはエッチングにより、デバイス１０が形成される又は製造される。使用する手順のパラメータの賢明な選択により、ヘッドを広げることができる。ナノワイヤの成長条件の賢明な選択により、ヘッドを広げることができる。
上述のデバイス及び方法によれば、それぞれの上部がピラーの径より大きい寸法の平面であるマイクロ又はナノピラー上に、（透明で導電性の）電極を製造することができる。これらの上面に（透明で導電性の）膜を配置又は転写することにより、製造は完了する。上面の幾何学的形状及び密度により、ピラーにより膜を貫通する可能性を防ぎつつ、最適化された電気的接触が得られる。膜により、ナノワイヤデバイスの不連続構造上での電気的連続性が確保される。
上記のように、本発明の有利な一アプリケーションは、ＬＥＤ構造の製造に関する。なお、金属層を堆積するための従来の技術によって損傷を受ける可能性のある有機ＬＥＤの場合は、転写の溶液は、膜を配置する際に膜の完全性を保持できる穏やかな手法である。
さらに、ワイヤ状要素を含む任意の構造は、ワイヤ状要素の密度又はサイズとは無関係に、本明細書の主題であるデバイス及び方法の利益を受けることができる。したがって、特に、単一光子エミッタ又は様々な光子オブジェクト（マイクロディスク）への接触を想定することが可能である。
転写された導電性の膜の使用は、原則としてＬＥＤの分野に限定されるものではない。このタイプの膜は、ボトムアップ技術又はトップダウン技術により得られるナノワイヤ又はナノピラーの任意のタイプに転写することもできる。
酸化インジウムスズ又はＩＴＯから形成される膜の転写について説明した。しかしながら、ＩＴＯとは別として、原則として他の材料から形成される任意の膜は、例えば犠牲層の化学エッチングを経て初期キャリアから簡単に分離できるのであれば、転写することができる。

Claims (15)

  1. 複数のナノワイヤ（１）の受容端（１３）と接触する第１の材料、具体的には酸化インジウムスズの膜（３）を備える構造（１００）を製造する方法であって、
    平面を形成するように形成された前記受容端（１３）を有するナノワイヤデバイス（１０）を形成するステップと、
    転写により、前記膜を受け入れるための前記受容端の前記平面において前記ナノワイヤ上に直接膜デバイス（３；３４）を配置するステップと、を含む方法。
  2. 導電性の第２の材料の膜（４）を前記膜（３）上に堆積するステップ、特に、前記第１の材料と同じ第２の材料の層を堆積するステップを含むことを特徴とする請求項１記載の方法。
  3. 前記膜が透明であり導電性である、及び／又は、前記膜が電極を形成するためのものである、及び／又は、前記ナノワイヤが発光ダイオード構造であることを特徴とする請求項１又は２記載の方法。
  4. 前記膜デバイス（３，３４）を製造するステップを含み、
    前記製造するステップは、
    第２の基板（３１）、特にシリコンウェハを準備するステップと、
    犠牲層（３２）、特に金属犠牲層、具体的にはニッケル又は銅の犠牲層を前記第２の基板上に堆積するステップと、
    第１の材料の層（３）、特に約３０ｎｍの厚さの層を前記犠牲層上に堆積するステップと、
    レジスト層（３４）を前記第１の材料の層上に堆積するステップと、
    例えばＦｅＣｌ３溶液を用いて前記犠牲層を化学的に侵食するステップと、を含むことを特徴とする請求項１乃至３いずれか１項記載の方法。
  5. 前記受容端において前記ナノワイヤ上に前記膜デバイスを配置するステップの後、特に前記膜デバイスの層（３４）を溶解するために、具体的には前記膜デバイスのレジスト層を溶解するために、前記構造が溶媒で洗浄されることを特徴とする請求項１乃至４いずれか１項記載の方法。
  6. 前記ナノワイヤデバイスを形成するステップは、
    分子線エピタキシー、有機金属気相成長法又はエッチングにより実施されることを特徴とする請求項１乃至５いずれか１項記載の方法。
  7. 前記形成するステップは、
    前記デバイスが第１の基板（２）を有し、前記ナノワイヤが前記第１の基板上に配置され、特に前記ナノワイヤが前記第１の基板の表面（２１）に垂直若しくは実質的に垂直に配置されるように、及び／又は、前記ナノワイヤがプリズム状若しくは実質的にプリズム状であるように、及び／又は、前記ナノワイヤが発光ダイオード構造を有するように、前記デバイスを形成するステップを含むことを特徴とする請求項１乃至６いずれか１項記載の方法。
  8. 前記形成するステップは、
    前記受容端が平らな又は実質的に平らな不連続面を形成するように、前記受容端を形成するステップを含むことを特徴とする請求項１乃至７いずれか１項記載の方法。
  9. 前記形成するステップは、
    前記受容端の前記表面の前記面積の前記合計と、前記受容端と接触するための膜の前記表面の前記連続面積との前記比が、８０％より大きく、又は９０％より大きく、又は９５％より大きくなるように、前記デバイスを形成するステップを含むことを特徴とする請求項１乃至８いずれか１項記載の方法。
  10. 前記形成するステップは、
    前記ナノワイヤが、前記受容端の前記方向にサイズが増加する若しくはラッパ状に広がる幾何学的形状を有するように、ナノワイヤを形成するステップを含み、
    及び／又は、
    前記形成するステップは、
    前記ナノワイヤが、受容端を有するマイクロピラー若しくはナノピラーを形成し、前記受容端の前記表面の寸法が、前記受容端から離れた前記ナノワイヤの前記径の寸法よりも大きくなるように、ナノワイヤを形成するステップを含むことを特徴とする請求項１乃至９いずれか１項記載の方法。
  11. 前記形成するステップは、
    ナノワイヤがそれぞれ本体（１１；１１’）及びヘッド（１２；１２’）を有し、前記ヘッドは受容端（１３）を有し、前記受容端の前記表面が、ナノワイヤの前記本体の断面の前記面積より、特に、前記受容端から少なくとも２μｍの距離で前記受容端と平行に計測される前記ナノワイヤの断面の前記面積より、若しくは、前記ナノワイヤの前記中央において前記受容端と平行に計測される前記ナノワイヤの断面の前記面積より、２０％大きい又は５０％も大きい面積を有するように、ナノワイヤを形成するステップを含むことを特徴とする請求項１乃至１０いずれか１項記載の方法。
  12. 前記形成するステップは、
    前記ナノワイヤの前記本体を、ｎ型ＧａＮの層（１１１）、ＩｎＧａの層（１１２）及びブロッキング層（１１３）の積層体に形成するステップを含むことを特徴とする請求項１乃至１１いずれか１項記載の方法。
  13. 前記形成するステップは、
    前記ナノワイヤの前記ヘッドを、ｐ型ＧａＮの層（１２１）及びｐ＋＋型ＧａＮの層（１２２）の積層体に形成するステップを含むことを特徴とする請求項１１又は１２記載の方法。
  14. 前記形成するステップは、
    シリコン系材料から前記ナノワイヤを形成するステップを含むことを特徴とする請求項１乃至１１いずれか１項記載の方法。
  15. 請求項１乃至１４いずれか１項記載の製造方法を実施することにより得られる構造（１００）、特に、ナノワイヤ発光ダイオード構造（１００）。
JP2019552287A 2017-03-20 2018-03-19 ナノワイヤ構造及びそのような構造の製造方法 Active JP7370863B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1752286A FR3064109A1 (fr) 2017-03-20 2017-03-20 Structure a nanofils et procede de realisation d'une telle structure
FR1752286 2017-03-20
PCT/EP2018/056881 WO2018172281A1 (fr) 2017-03-20 2018-03-19 Structure a nanofils et procede de realisation d'une telle structure

Publications (2)

Publication Number Publication Date
JP2020515078A true JP2020515078A (ja) 2020-05-21
JP7370863B2 JP7370863B2 (ja) 2023-10-30

Family

ID=58707864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019552287A Active JP7370863B2 (ja) 2017-03-20 2018-03-19 ナノワイヤ構造及びそのような構造の製造方法

Country Status (7)

Country Link
US (1) US11189752B2 (ja)
EP (1) EP3602640A1 (ja)
JP (1) JP7370863B2 (ja)
KR (1) KR102582831B1 (ja)
CN (1) CN110582858B (ja)
FR (1) FR3064109A1 (ja)
WO (1) WO2018172281A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022529861A (ja) * 2020-03-24 2022-06-27 中国科学院蘇州納米技術与納米▲ファン▼生研究所 超可撓性透明半導体薄膜及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200063411A (ko) * 2018-11-27 2020-06-05 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 발광 소자를 구비한 표시 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208483A (ja) * 2001-01-11 2002-07-26 Sharp Corp 有機エレクトロルミネッセンス素子およびその製造方法
WO2006025407A1 (ja) * 2004-08-31 2006-03-09 Akihiko Kikuchi 発光素子及びその製造方法
US20080210956A1 (en) * 2005-08-19 2008-09-04 Seoul Opto Device, Ltd. Light Emitting Diode Employing an Array of Nanorods and Method of Fabricating the Same
JP2009009978A (ja) * 2007-06-26 2009-01-15 Panasonic Electric Works Co Ltd 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2009152474A (ja) * 2007-12-21 2009-07-09 Panasonic Electric Works Co Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
JP2015212213A (ja) * 2014-05-07 2015-11-26 国立大学法人 名古屋工業大学 グラフェンシートとの一体化ＺｎＯナノロッド、およびグラフェンシート上へのＺｎＯナノロッドの製造方法
JP2016518708A (ja) * 2013-03-28 2016-06-23 アレディア アクティブナノワイヤとコンタクトナノワイヤとを含む発光装置および作製方法
CN105741979A (zh) * 2016-03-02 2016-07-06 武汉华星光电技术有限公司 柔性石墨烯导电薄膜的制备方法
JP2016225525A (ja) * 2015-06-02 2016-12-28 シャープ株式会社 窒化物半導体発光素子

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765722B1 (ko) * 2005-05-27 2007-10-11 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
WO2008079078A1 (en) * 2006-12-22 2008-07-03 Qunano Ab Elevated led and method of producing such
EP2221893A3 (en) * 2007-08-21 2013-09-18 The Regents of the University of California Nanostructures Having High Performance Thermoelectric Properties
KR101469979B1 (ko) * 2008-03-24 2014-12-05 엘지이노텍 주식회사 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
WO2009125983A2 (ko) * 2008-04-08 2009-10-15 Song June O 발광 소자 및 그 제조방법
FR2984599B1 (fr) * 2011-12-20 2014-01-17 Commissariat Energie Atomique Procede de fabrication d'un micro- ou nano- fil semiconducteur, structure semiconductrice comportant un tel micro- ou nano- fil et procede de fabrication d'une structure semiconductrice
FR2988904B1 (fr) * 2012-04-02 2015-01-16 Commissariat Energie Atomique Structure semiconductrice optoelectronique a nanofils et procede de fabrication d'une telle structure
KR101338148B1 (ko) * 2012-05-01 2014-01-06 주식회사 칩테크놀러지 반도체 발광 칩 및 그의 제조 방법
KR101473288B1 (ko) * 2012-05-14 2014-12-16 내셔널 칭화 유니버시티 발광 다이오드 디스플레이 및 그 제조 방법
CN102709410B (zh) * 2012-06-04 2014-08-27 中国科学院半导体研究所 纳米柱发光二极管的制作方法
CN102881762A (zh) * 2012-10-17 2013-01-16 长春理工大学 MgZnO纳米线阵列紫外光电探测器
US9012883B2 (en) * 2012-12-21 2015-04-21 Sol Voltaics Ab Recessed contact to semiconductor nanowires
JP6147542B2 (ja) * 2013-04-01 2017-06-14 株式会社東芝 透明導電フィルムおよび電気素子
CN103681962B (zh) * 2013-11-21 2016-02-17 中国科学院上海技术物理研究所 基于竖直排列半导体纳米线的光电探测器制备方法
CN103943754A (zh) * 2014-03-06 2014-07-23 京东方科技集团股份有限公司 一种电致发光器件及其制备方法和显示装置
US10290767B2 (en) * 2015-06-09 2019-05-14 The Royal Institution For The Advancement Of Learning/Mcgill University High efficiency visible and ultraviolet nanowire emitters
US11594657B2 (en) 2015-07-13 2023-02-28 Crayonano As Nanowires/nanopyramids shaped light emitting diodes and photodetectors
US10665451B2 (en) * 2015-10-20 2020-05-26 King Abdullah University Of Science And Technology Nanowires-based light emitters on thermally and electrically conductive substrates and of making same
FR3044470B1 (fr) * 2015-11-30 2018-03-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale
US10651343B2 (en) * 2017-02-28 2020-05-12 King Abdullah University Of Science And Technology Integration of III-nitride nanowire on transparent conductive substrates for optoelectronic and electronic devices

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208483A (ja) * 2001-01-11 2002-07-26 Sharp Corp 有機エレクトロルミネッセンス素子およびその製造方法
WO2006025407A1 (ja) * 2004-08-31 2006-03-09 Akihiko Kikuchi 発光素子及びその製造方法
US20080210956A1 (en) * 2005-08-19 2008-09-04 Seoul Opto Device, Ltd. Light Emitting Diode Employing an Array of Nanorods and Method of Fabricating the Same
JP2009009978A (ja) * 2007-06-26 2009-01-15 Panasonic Electric Works Co Ltd 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2009152474A (ja) * 2007-12-21 2009-07-09 Panasonic Electric Works Co Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
JP2016518708A (ja) * 2013-03-28 2016-06-23 アレディア アクティブナノワイヤとコンタクトナノワイヤとを含む発光装置および作製方法
JP2015212213A (ja) * 2014-05-07 2015-11-26 国立大学法人 名古屋工業大学 グラフェンシートとの一体化ＺｎＯナノロッド、およびグラフェンシート上へのＺｎＯナノロッドの製造方法
JP2016225525A (ja) * 2015-06-02 2016-12-28 シャープ株式会社 窒化物半導体発光素子
CN105741979A (zh) * 2016-03-02 2016-07-06 武汉华星光电技术有限公司 柔性石墨烯导电薄膜的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022529861A (ja) * 2020-03-24 2022-06-27 中国科学院蘇州納米技術与納米▲ファン▼生研究所 超可撓性透明半導体薄膜及びその製造方法
JP7325850B2 (ja) 2020-03-24 2023-08-15 中国科学院蘇州納米技術与納米▲ファン▼生研究所 超可撓性透明半導体薄膜及びその製造方法

Also Published As

Publication number Publication date
CN110582858A (zh) 2019-12-17
EP3602640A1 (fr) 2020-02-05
US20200028027A1 (en) 2020-01-23
KR20190131076A (ko) 2019-11-25
KR102582831B1 (ko) 2023-09-25
JP7370863B2 (ja) 2023-10-30
FR3064109A1 (fr) 2018-09-21
CN110582858B (zh) 2023-01-13
WO2018172281A1 (fr) 2018-09-27
US11189752B2 (en) 2021-11-30

Similar Documents

Publication Publication Date Title
KR101681242B1 (ko) 발광다이오드의 제조방법 및 이에 의해 제조된 발광다이오드
CN103931004B (zh) 具有间隙空位的聚结纳米线结构及其制造方法
US9076945B2 (en) Nanowire LED structure and method for manufacturing the same
JP5626800B2 (ja) Ｌｅｄ基板及びｌｅｄ
US8030664B2 (en) Light emitting device
KR101863714B1 (ko) 패턴화 인터페이스를 구비한 발광소자 및 그 제조 방법
KR200472973Y1 (ko) 발광 다이오드 기판 및 발광 다이오드
TW200408140A (en) GaN-based Ⅲ-Ⅴ group compound semiconductor light-emitting diode and the manufacturing method thereof
JP2012507840A5 (ja)
JP7370863B2 (ja) ナノワイヤ構造及びそのような構造の製造方法
US20150243843A1 (en) Semiconductor device and a manufacturing method thereof
WO2014150800A1 (en) Two step transparent conductive film deposition method and gan nanowire devices made by the method
EP1837924B1 (en) Semiconductor light emitting device using a post structure
KR101126300B1 (ko) 탄소나노튜브가 채워진 홀패턴을 구비하는 반도체 발광 소자 및 그 제조 방법
TWI474507B (zh) 固態發光元件之製作方法
JP2012033859A (ja) 三次元発光デバイス及びその製造方法
CN104201264A (zh) 一种具有高可靠性电极的红外发光二极管制作方法
KR100892664B1 (ko) 수직형 발광 다이오드와 그 제조 방법 및 이를 구비한 발광다이오드
TW201714334A (zh) 模具、有機發光二極體之製造方法及有機發光二極體
JP2008118134A (ja) 窒化物半導体発光素子及び製造方法
KR101286211B1 (ko) 발광 소자 제조 방법 및 이를 이용하여 제조된 발광 소자
KR101221075B1 (ko) 나노 임프린트를 이용한 질화갈륨계 발광 다이오드 제조방법과 이를 통해 제조된 발광 다이오드 소자
KR101312661B1 (ko) 나노체 기반 발광 다이오드 및 그 제조 방법
KR101294009B1 (ko) 나노 그레이스케일 패턴의 활성층을 포함하는 광전자 소자 및 그 제조방법
WO2019127424A1 (zh) 垂直结构led芯片及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231018

R150 Certificate of patent or registration of utility model

Ref document number: 7370863

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150