KR101681242B1 - 발광다이오드의 제조방법 및 이에 의해 제조된 발광다이오드 - Google Patents

발광다이오드의 제조방법 및 이에 의해 제조된 발광다이오드 Download PDF

Info

Publication number
KR101681242B1
KR101681242B1 KR1020150008536A KR20150008536A KR101681242B1 KR 101681242 B1 KR101681242 B1 KR 101681242B1 KR 1020150008536 A KR1020150008536 A KR 1020150008536A KR 20150008536 A KR20150008536 A KR 20150008536A KR 101681242 B1 KR101681242 B1 KR 101681242B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
forming
nano
convex pattern
Prior art date
Application number
KR1020150008536A
Other languages
English (en)
Other versions
KR20160089081A (ko
Inventor
박성주
임용철
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020150008536A priority Critical patent/KR101681242B1/ko
Priority to CN201610034668.7A priority patent/CN105810783B/zh
Priority to US15/000,780 priority patent/US9947845B2/en
Publication of KR20160089081A publication Critical patent/KR20160089081A/ko
Application granted granted Critical
Publication of KR101681242B1 publication Critical patent/KR101681242B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0058Processes relating to semiconductor body packages relating to optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광다이오드의 제조방법 및 이에 의해 제조된 발광다이오드가 제공된다. 상세하게는, 발광구조물 상에 요철 패턴을 형성하고, 상기 요철 패턴 상에 나노스피어층을 이식하여 건식식각을 수행함으로써, 상기 요철 패턴의 표면에 복수개의 나노돌기가 배치된 계층형 표면 구조를 형성하는 발광다이오드의 제조방법에 관한 것이다. 본 발명은 나노스피어 리소그래피 및 건식식각 공정을 통해 주기적으로 배치된 요철 패턴 표면에 복수개의 나노돌기가 형성된 계층형 표면 구조를 용이하게 형성할 수 있어, 제조공정의 간소화 및 제조수율의 향상을 기대할 수 있다. 또한, 계층형 표면 구조로 인해 발광다이오드의 광출력(광추출) 및 광균일성을 향상시킬 수 있다.

Description

발광다이오드의 제조방법 및 이에 의해 제조된 발광다이오드{METHOD OF FABRICATING LIGHT EMITTING DIODE AND LIGHT EMITTING DIODE MANUFACTURED THEREBY}
본 발명은 발광다이오드에 관한 것으로, 보다 상세하게는 계층형 표면 구조를 포함하는 발광다이오드의 제조방법 및 이에 의해 제조된 발광다이오드에 관한 것이다.
발광다이오드는 낮은 소비전력, 진동 저항성 및 빠른 응답속도 등의 이점이 있고, 에너지 효율이 기존의 광원보다 우수해 기존 광원을 대체하여 그 사용범위가 확장되고 있다. 또한, 그 응용범위가 조명기구 뿐만 아니라 디스플레이, 전자기기 및 자동차용 제품 등으로 확대됨에 따라, 이러한 발광다이오드의 효율을 개선할 수 있는 다양한 개발도 함께 진행되고 있다. 구체적으로, 발광다이오드의 효율을 높이기 위해, 발광다이오드의 표면에 포토리소그래피(photolithography)를 이용하여 광추출 효율을 향상시킬 수 있는 표면 구조체를 형성하여 발광다이오드 내의 빛의 거동을 변화시키는 기술이 많이 활용되고 있다.
그러나, 일반적으로 대면적 기판에 형성된 에피층들(활성층 및 반도체층 등)은 그 성장과정에서 기판과의 격자상수 및 열팽창계수 차이에 의해 휘어질 수 있는 특성이 있어, 대면적의 발광다이오드 제조시, 포토리소그래피 공정만으로 균일한 표면 구조체를 형성하기가 어렵다. 또한, 포토리소그래피를 기반으로 형성된 마이크로 크기의 표면 구조체는, 발광다이오드에서 광이 방출될 때 공기와의 굴절률 차이로 내부반사가 발생하면서 광추출 효율을 향상시키는 데에 한계가 있다.
이를 해결하기 위하여, 상기 표면 구조체에 KOH 또는 NaOH 등의 알칼리성 용액을 이용하여 나노 크기의 구조를 형성함으로써, 발광다이오드의 광특성에 대한 균일성을 향상시킬 수 있는 기술들이 제시되고 있으나, 이러한 기술들은 화학적 반응이 수반되므로 물리적 식각보다 공정 제어 및 구조체의 형태 제어가 용이하지 않다. 또한, 상술한 기술을 이용하여 나노구조 형성시, GaN의 선택적 식각으로 {10-1-1}면으로 둘러싸인 육방정계 피라미드 구조가 만들어지며, 이 때 측면각도가 31.6º로 고정되게 된다. 하지만, 측면각도가 23.4º인 나노구조를 포함했을 때에 발광다이오드의 광출력이 최대값을 나타내는 것으로 알려져 있어, 발광다이오드의 광출력과 광균일성을 향상시킬 수 있는, 표면 구조 및 공정기술 개발에 대한 개선이 필요한 실정이다.
본 발명이 해결하고자 하는 과제는, 대면적에서도 구현할 수 있으며, 광출력과 광균일성이 우수한 표면 구조를 갖는 발광다이오드의 제조방법 및 이에 의해 제조된 발광다이오드를 제공하는 데에 있다.
상기 과제를 해결하기 위하여 본 발명의 일 측면은, 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 순차적으로 적층한 발광구조물을 형성하는 단계, 및 상기 발광구조물 상에 요철 패턴을 형성하는 단계, 상기 요철 패턴 상에 나노스피어층(nanosphere layer)을 이식하는 단계, 및 상기 나노스피어층을 건식식각하여 상기 요철 패턴의 표면에 복수개의 나노돌기가 배치된 계층형 표면 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 발광다이오드의 제조방법을 제공할 수 있다.
상기 요철 패턴은 반구형, 원뿔형 및 다각뿔형 중에서 선택되는 어느 하나의 형태를 가진 복수개의 볼록부를 포함할 수 있다.
상기 발광구조물 상에 상기 요철 패턴을 형성하는 단계는 포토리소그래피를 이용하여 수행할 수 있다.
상기 발광구조물 상에 상기 요철 패턴을 형성하는 단계는 지지기판 상에 요철 패턴 형성용 물질층을 형성하는 공정, 상기 요철 패턴형성용 물질층 상에 포토리소그래피를 이용하여 요철 패턴을 형성하는 공정 및 상기 요철 패턴이 형성된 상기 요철 패턴 형성용 물질층을 상기 발광구조물 상부에 이식하는 공정을 포함할 수 있다.
상기 요철 패턴 상에 나노스피어층을 이식하는 단계는 나노스피어 리소그래피(nanosphere lithography)를 이용하여 지지기판 상에 나노스피어층을 형성하는 공정, 열박리테이프(thermal release tape)를 이용하여 상기 나노스피어층을 상기 요철 패턴 상에 부착시켜 열압착하는 공정 및 상기 나노스피어층으로부터 상기 열박리테이프를 제거하는 공정을 포함할 수 있다.
상기 나노스피어 리소그래피법을 이용하여 지지기판 상에 나노스피어층을 형성하는 공정은 상기 지지기판 상에, 자기조립이 가능한 복수개의 나노스피어 입자들이 분산된 용액을 도포하는 공정, 상기 나노스피어 입자들을 콜로이드 결정화시켜, 상기 지지기판 상에 2차원 콜로이드 결정구조를 가진 나노스피어층을 형성하는 공정을 포함할 수 있다.
상기 나노스피어 입자들은 실리콘(Si), 티타늄(Ti), 금(Au), 은(Ag), 백금(Pt), 철(Fe), 구리(Cu), 알루미늄(Al), 니켈(Ni) 또는 이들의 산화물, 질화물 및 황화물 중에서 선택되는 적어도 어느 하나의 물질을 포함할 수 있다.
상기 나노스피어 입자들을 콜로이드 결정화시키는 것은 증발법(Evaporation), 정전기 분사법(electrostatic deposition), 딥코팅법(dip-coating), 랭뮤어-블로드젯 코팅법(Langmuir-blodgett coating), 전기영동 증착법(electrophoretic deposition) 또는 스핀코팅법(spin-coating) 중에서 선택되는 적어도 어느 하나의 방법을 통해 수행할 수 있다.
상기 열박리테이프를 이용하여 상기 나노스피어층을 상기 요철 패턴 상에 부착시켜 열압착하는 공정은 0.1 MPa 내지 1 MPa 압력하에서 100℃ 내지 200℃의 온도로 수행할 수 있다.
상기 건식식각은, Cl2, Ar, CH4, H2, HBr 및 BCl3 중에서 선택되는 적어도 어느 하나의 식각가스를 사용하여 유도 결합 플라즈마(ICP)/반응성 이온식각(RIE) 또는 반응성 이온식각 방법으로 수행할 수 있다.
본 발명의 일 실시예에서, 상기 발광다이오드의 제조방법은, 상기 발광구조물 상에 상기 요철 패턴을 형성하는 단계 이전에, 상기 발광구조물 상에 반사전극층을 형성하는 단계, 상기 제1 도전형 반도체층의 일부 영역이 노출되도록 상기 발광구조물 및 상기 반사전극층의 일부를 식각하는 단계, 상기 반사전극층 상부와, 식각으로 노출된 상기 발광구조물 및 상기 반사전극층의 측면에 패시베이션(passivation)층을 형성하는 단계, 상기 제1 도전형 반도체층의 노출된 일부 영역에 제1 전극을 형성하는 단계, 본딩부재를 이용하여 상기 패시베이션층 상에 캐리어(carrier)기판을 본딩(bonding)하는 단계, 상기 기판과 상기 발광구조물을 분리하는 단계 및 상기 반사전극층의 일부 영역에 제2 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에서, 상기 발광다이오드의 제조방법은, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층의 일부 영역에 각각 제1 전극 및 제2 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 측면은, 상술한 발광다이오드의 제조방법에 의해 제조된 발광다이오드를 제공할 수 있다.
본 발명은 나노스피어 리소그래피 및 건식식각 공정을 통해 주기적으로 배치된 요철 패턴 표면에 복수개의 나노돌기가 형성된 계층형 표면 구조를 형성할 수 있어, 제조공정의 간소화 및 제조수율의 향상을 기대할 수 있다.
또한, 본 발명의 발광다이오드는 계층형 표면 구조로 인해 광출력(광추출) 및 광균일성을 향상시킬 수 있다.
다만, 발명의 효과는 상기에서 언급한 효과로 제한되지 아니하며, 언급되지 않은 또 다른 효과들을 하기의 기재로부터 당업자에게 명확히 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 나타낸 플로우(flow) 차트이다.
도 2a 내지 도 2j는 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 설명하기 위한 모식도이다.
도 3은 본 발명의 일 실시예에 따른 요철 패턴 상에 나노스피어층을 이식하여 식각하는 공정을 나타낸 모식도이다.
도 4a 내지 도 4e는 본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 설명하기 위한 모식도이다.
도 5는 본 발명의 실시예1의 건식식각으로 형성된 계층형 표면구조를 나타낸 SEM이미지이다.
도 6은 본 발명의 실시예1 및 비교예1 내지 비교예2에서 제조된 발광다이오드의 유한차분 시간영역법(FDTD)의 시뮬레이션 결과를 나타낸 이미지이다.
도 7은 본 발명의 비교예1 내지 비교예2 및 실시예1에서 제조된 발광다이오드의 광출력 측정결과를 나타낸 그래프이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시 예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 또는 축소된 것일 수 있다. 명세서 전체에 걸쳐서 동일한 참고번호들은 동일한 구성요소들을 나타낸다.
본 발명은 계층형 표면 구조를 포함하는 발광다이오드의 제조방법을 제공할 수 있다. 구체적으로, 1)기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 순차적으로 적층한 발광구조물을 형성하는 단계(S100), 2)상기 발광구조물 상에 요철 패턴을 형성하는 단계(S200), 3)상기 요철 패턴 상에 나노스피어층을 이식하는 단계(S300), 4)상기 나노스피어층을 건식식각하여 상기 요철 패턴의 표면에 복수개의 나노돌기가 배치된 계층형 표면 구조를 형성하는 단계(S400)를 포함할 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 나타낸 플로우 차트이다.
도 1을 참조하면, 본 발명의 발광다이오드의 제조방법의 단계1)은 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 순차적으로 적층한 발광구조물을 형성하는 것일 수 있다(S100).
상기 기판은 공지된 발광다이오드용 기판을 모두 사용할 수 있다. 구체적으로, 상기 기판은, 사파이어(Al2O3), 실리콘(Si), 실리콘 카바이드(SiC), 질화갈륨(GaN), 갈륨비소(GaAs), 갈륨인(GaP) 또는 산화아연(ZnO) 기판 중에서 선택되는 어느 하나일 수 있으나, 이에 한정되지는 않는다.
실시예에 따라, 상기 기판과 상기 발광구조물 사이에 버퍼층을 형성할 수도 있다. 상기 버퍼층은 상기 기판과 상기 발광구조물 사이의 스트레스(stress)를 완화시키기 위한 것일 수 있다. 상기 버퍼층은 실리콘(Si), 실리콘 카바이드(SiC), 산화아연(ZnO), 질화갈륨(GaN), 갈륨비소(GaAs) 및 질화알루미늄(AlN) 중에서 선택되는 적어도 어느 하나의 물질로 구성될 수 있으나, 이에 한정되지는 않는다. 상기 기판 상에 상기 버퍼층을 형성하는 것은, 금속 유기 화학 기상증착(metal-organic chemical vapor deposition, MOCVD), 분자선 성장(molecular beam epitaxy, MBE), 수소화물 기상성장(hydride vapor phase Epitaxy, HVPE) 또는 스퍼터링(sputtering) 등의 방법을 통해 수행할 수 있다.
상기 기판 상에 형성되는 상기 발광구조물을 구성하는 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층은, Ⅲ-Ⅴ족 화합물 반도체, Ⅱ-Ⅳ족 화합물 반도체 및 Si로 이루어진 군에서 선택되는 적어도 어느 하나의 물질로 구성하는 것일 수 있다. 또는, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층은 GaN계 반도체, ZnO계 반도체, GAP계 반도체, GaAs계 반도체 또는 GaAs계 반도체 중에서 선택되는 어느 하나의 반도체 물질로 구성되는 것일 수 있다.
상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층은 상술한 반도체 물질에 각각의 도전형을 고려하여 적절한 불순물로 도핑된 것일 수 있다. 구체적으로, 상기 제1 도전형 반도체층이 n형으로 도핑되는 경우 상기 제2 도전형 반도체층은 p형으로 도핑될 수 있으며, 상기 제1 도전형 반도체층이 p형으로 도핑되는 경우 상기 제2 도전형 반도체층은 n형으로 도핑될 수 있다. 예를 들어, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층이 GaN계 반도체일 경우, 상기 제1 도전형 반도체층은 실리콘(Si)으로 도핑된 n형 반도체층일 수 있으며, 상기 제2 도전형 반도체층은 마그네슘(Mg)으로 도핑된 p형 반도체층일 수 있다.
상기 기판 상에 형성되는 상기 발광구조물을 구성하는 상기 활성층은 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 사이에서 전자(electron) 및 정공(hole)의 재결합에 의해 방출되는 에너지를 광으로 방출시키는 층으로, 상기 활성층을 구성하는 물질의 종류 및 두께에 따라 제조되는 발광다이오드에서 방출되는 빛의 파장이 달라질 수 있다. 상세하게는, 상기 활성층은 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층의 에너지 밴드 갭(band gap)보다 적은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다. 예를 들어, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층이 GaN계 화합물 반도체인 경우, 상기 활성층은 InxAlyGa(1-x-y)N(0≤x<1, 0≤y<1 그리고 0≤x+y<1)일 수 있으며, 구체적으로, InGaN층을 우물로 하고, GaN층을 장벽층으로 하는 다중양자우물(multi-quantum well, MQW) 또는 단일양자우물 구조를 가질 수 있다.
상기 기판 상에 상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층을 순차적으로 적층하여 상기 발광구조물을 형성하는 단계는, 금속 유기 화학 기상증착, 분자선 성장, 수소화물 기상성장 또는 스퍼터링 등의 방법을 통해 수행하는 것일 수 있다. 상술한 방법을 통해 상기 기판 상에 상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층을 순차적으로 적층하여 상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층으로 이루어진 발광구조물을 형성할 수 있다.
도 1을 참조하면, 본 발명의 발광다이오드의 제조방법의 단계2)는 상기 발광구조물 상에 요철 패턴을 형성하는 것일 수 있다(S200).
상기 요철 패턴은 상기 발광구조물의 내부 전반사를 완화시켜 상기 발광구조물을 포함하는 발광다이오드의 광추출 효율을 향상시킬 수 있도록 본 발명에서 개시하는 계층형 표면 구조의 골격 역할을 하는 것일 수 있다.
상기 요철 패턴은, 반구형, 원뿔형 및 다각뿔형 중에서 선택되는 어느 하나의 형태를 가진 복수개의 볼록부를 포함할 수 있다. 구체적으로, 상기 요철 패턴은 형성과정에 따라 상기 발광구조물의 상부에 배치된 제2 도전형 반도체층(실시예에 따라 제1 도전형 반도체층일 수 있다) 또는 요철 패턴 형성용 물질층 상에 상기 볼록부가 주기적으로 균일하게 반복배치된 것일 수 있다. 이에, 상기 주기적으로 반복배치된 볼록부 사이에는 바닥부가 존재할 수 있다. 즉, 상기 발광구조물의 상부에 배치된 제2 도전형 반도체층(또는 제1 도전형 반도체층) 또는 상기 요철 패턴 형성용 물질층 상에 형성된 상기 요철 패턴은, 상기 볼록부와 상기 바닥부가 교대로 반복 배치된 구조를 포함할 수 있다. 상기 볼록부의 단면적의 직경은 수 마이크로미터(㎛) 또는 수 백 마이크로미터의 크기를 가질 수 있다.
본 발명의 일 실시예에서, 상기 발광구조물 상에 상기 요철 패턴을 형성하는 단계는 포토리소그래피를 이용하여 수행하는 것일 수 있다. 구체적으로 이는, 공지된 포토리소그래피 기술을 이용하여 상기 발광구조물의 상부층(실시예에 따라, 제2 도전형 반도체층 또는 제1 도전형 반도체층) 상에 패터닝을 수행하여 요철 패턴을 형성하는 것일 수 있다. 상세하게는, 본 발명의 일 실시예에서, 상기 제2 도전형 반도체층 상에 포토레지스트(photoresist)를 도포한 뒤, 상기 제2 도전형 반도체층 상에 원하는 패턴형태를 가진 마스크를 배치하고 노광시킴으로써, 상기 제2 도전형 반도체층에 원하는 패턴을 전사시킬 수 있다. 이 후, 상기 제2 도전형 반도체층 상에 전사된 패턴을 식각마스크로 하여 식각공정을 수행한 후 상기 포토레지스트를 제거함으로써, 상기 제2 도전형 반도체층 상에 복수개의 볼록부를 포함하는 요철 패턴을 형성할 수 있다. 또는 포토리소그래피에서 사용되는 패턴이 형성된 포토레지스트 자체를 식각마스크로 이용하여 상기 발광구조물 상부에 복수개의 마이크로 크기의 요철을 형성시킬 수 있다. 본 발명의 일 실시예에서, 상기 식각공정은 건식식각방법일 수 있으며, Cl2, Ar, CH4, H2, HBr 및 BCl3 중에서 선택되는 적어도 어느 하나의 식각가스를 사용하여 유도 결합 플라즈마(ICP)/반응성 이온식각(RIE) 또는 반응성 이온식각 방법으로 수행하는 것일 수 있으나, 이에 한정되지는 않는다.
본 발명의 다른 실시예에서, 상기 발광구조물 상에 상기 요철 패턴을 형성하는 단계는, 지지기판 상에 요철 패턴 형성용 물질층을 형성하는 공정(S210), 상기 요철 패턴형성용 물질층 상에 포토리소그래피를 이용하여 요철 패턴을 형성하는 공정(S220) 및 상기 요철 패턴이 형성된 상기 요철 패턴 형성용 물질층을 상기 발광구조물 상부에 이식하는 공정(S230)을 포함할 수 있다.
상기 지지기판은 상기 요철 패턴 형성용 물질층을 증착하기 위한 성장용 기판으로서, 공지된 발광다이오드용 기판들을 사용할 수 있다. 상기 요철 패턴 형성용 물질층은 상기 요철 패턴을 구성하게 될 바탕층으로, 상기 요철 패턴 형성용 물질층은 추후 이식될 상기 발광구조물의 상부에 형성된 제2 도전형 반도체층(실시예에 따라 제1 도전형 반도체층일 수 있다)과 유사한 반도체 물질 또는 동일한 물질일 수 있다. 구체적으로, 상기 요철 패턴 형성용 물질층은 GaN계 반도체, ZnO계 반도체, GAP계 반도체, GaAs계 반도체 또는 GaAs계 반도체 중에서 선택되는 어느 하나의 반도체 물질로 구성할 수 있다.
상기 요철 패턴형성용 물질층 상에 포토리소그래피를 이용하여 요철 패턴을 형성하는 공정(S220)은 앞서 본 발명의 일 실시예에서 상술한 포토리소그래피 방법과 동일하게 수행할 수 있다. 상기 S210공정 및 상기 S220공정을 통해 상기 지지기판 상에 배치된, 상기 요철 패턴이 형성된 상기 요철 패턴 형성용 물질층을 상기 발광구조물 상부에 이식하는 공정(S230)을 수행하여 상기 발광구조물 상에 상기 요철 패턴을 형성할 수 있다.
본 발명의 일 실시예에서, 상기 발광구조물 상에 상기 요철 패턴을 이식하는 것은, 열박리테이프를 이용하는 것일 수 있으나, 이에 한정되지는 않는다. 상세하게는, 상기 지지기판 상에 형성된 상기 요철 패턴 상에 열박리 테이프를 부착시켜 상기 지지기판으로부터 떼어낸 후, 이를 상기 발광구조물 상부에 부착시켜 열압착을 수행할 수 있다. 열압착으로 인해 상기 발광구조물 상부에 상기 요철 패턴이 이식되고, 이 후 상기 요철 패턴으로부터 상기 열박리테이프를 제거하는 공정을 통해 상기 요철 패턴의 이식 공정을 수행할 수 있다.
도 1을 참조하면, 본 발명의 발광다이오드의 제조방법의 단계3)은 상기 요철 패턴 상에 나노스피어층을 이식하는 것일 수 있다(S300).
상기 나노스피어층은 본 발명이 광추출 효율을 향상시킬 수 있는 계층형 표면구조를 형성하기 위해, 상기 요철 패턴의 표면에 높은 밀도를 가진 균일한 나노구조를 배치하기 위한 것으로, 수 나노미터(nm) 내지 수백 나노미터의 크기를 가진 것일 수 있다.
상세하게는, 상기 요철 패턴 상에 나노스피어층을 이식하는 단계는 나노스피어 리소그래피를 이용하여 지지기판 상에 나노스피어층을 형성하는 공정(S310), 열박리테이프를 이용하여 상기 나노스피어층을 상기 요철 패턴 상에 부착시켜 열압착하는 공정(S320) 및 상기 나노스피어층으로부터 상기 열박리테이프를 제거하는 공정(S330)을 포함할 수 있다.
상기 나노스피어 리소그래피는 공지된 나노스피어 리소그래피 방법을 이용하는 것일 수 있다. 구체적으로, 상기 나노스피어 리소그래피법을 이용하여 지지기판 상에 나노스피어층을 형성하는 공정(S310)은, 상기 지지기판 상에 자기조립이 가능한 복수개의 나노스피어 입자들이 분산된 용액을 도포하는 공정(S311) 및 상기 나노스피어 입자들을 콜로이드 결정화시켜, 상기 지지기판 상에 2차원 콜로이드 결정구조를 가진 나노스피어층을 형성하는 공정(S312)을 포함할 수 있다.
상기 나노스피어 입자들은, 자기조립이 가능한 물질들일 수 있다. 구체적으로, 상기 나노스피어 입자들은, 실리콘(Si), 금(Au), 은(Ag), 백금(Pt), 철(Fe), 구리(Cu), 알루미늄(Al), 니켈(Ni) 또는 이들의 산화물, 질화물 및 황화물 중에서 선택되는 적어도 어느 하나의 물질을 포함할 수 있다. 여기서, 자기조립은 원자간 공유결합 혹은 분자 상호인력에 의하여 자발적으로 일정 형태의 나노구조를 이루어 새로운 물질특성이 나타내는 것을 의미할 수 있다. 상기 나노스피어 입자들은 상기 용액에 포함된 용매 내에 분산된 것일 수 있으며, 상기 용매는 상기 나노스피어 입자들의 물성에 영향을 주지 않으면서 추후 공정에서 쉽게 제거할 수 있는 물질을 사용할 수 있다. 예를 들어, 상기 용매는 에탄올, 메탄올 또는 부탄올 등의 유기용매일 수 있다.
구체적으로, 상기 S311공정은, 상기 지지기판 상에 자기조립이 가능한 복수개의 나노스피어 입자들이 분산된 용액을 도포하는 것일 수 있다. 이는, 딥코팅(dip-coating), 드롭코팅(drop coatin) 또는 스핀코팅(spin coating) 등의 방법을 통해 수행할 수 있으나, 이에 한정되지는 않는다.
그런 다음, 상기 S312공정인, 상기 지지기판에 도포된 상기 자기조립이 가능한 복수개의 나노스피어 입자들을 콜로이드 결정화시켜, 상기 지지기판 상에 2차원 콜로이드 결정구조를 가진 나노스피어층을 형성할 수 있다. 구체적으로 이는, 증발법(Evaporation), 정전기 분사법(electrostatic deposition), 딥코팅법(dip-coating), 랭뮤어-블로드젯 코팅법(Langmuir-blodgett coating), 전기영동 증착법(electrophoretic deposition) 또는 스핀코팅법(spin-coating) 중에서 선택되는 적어도 어느 하나의 방법을 통해 수행하는 것일 수 있다. 이에, 상기 지지기판 상에 상기 자기조립이 가능한 복수개의 나노스피어 입자들이 콜로이드 결정화됨에 따라, 상기 나노스피어층은 2차원 콜로이드 결정구조를 가질 수 있다.
이 후, 상기 S320공정인, 열박리테이프를 이용하여 상기 나노스피어층을 상기 요철 패턴 상에 부착시켜 열압착 공정을 수행할 수 있다. 구체적으로, 상기 열박리테이프를 이용하여 상기 나노스피어층을 상기 요철 패턴 상에 부착시켜 열압착하는 공정은, 0.1 MPa 내지 1 MPa 압력하에서 100℃ 내지 200℃의 온도로 수행하는 것일 수 있다. 상기 열압착 공정에서 조성되는 온도 및 압력이 100℃ 미만이거나 0.1 MPa 미만인 경우, 상기 열박리테이프에 부착되어 있는 나노스피어층이 상기 요철 패턴 상에 용이하게 이식되지 않을 수 있다. 또한, 상기 열압착 공정에서 조성되는 온도가 200℃를 초과하는 경우, 열박리테이프가 용해되어 상기 나노스피어층에 영향을 줄 수 있으므로, 상기 온도 범위 내에서 열압착을 수행할 수 있다. 아울러, 상기 열압착 공정에서 조성되는 압력이 1MP 이상인 경우, 상기 나노스피어층이 상기 요철 패턴의 표면이 아닌 내부에 깊숙이 박혀 식각공정을 수행하기 어려울 수 있으므로, 상기 압력 범위내에서 열압착을 수행할 수 있다.
그런 다음, 상기 나노스피어층으로부터 상기 열박리테이프를 제거하는 공정(S330)을 수행할 수 있다. 상기 열박리테이프는 열을 가하면 접착성을 상실하는 테이프로 상기 열압착 공정에 의해 열처리되면서 상기 나노스피어층으로부터 용이하게 박리시킬 수 있다. 상기 열박리테이프는 시판품을 사용할 수 있어, 특별히 한정하지는 않는다.
상기와 같이, 자기조립이 가능한 나노스피어 입자를 이용하여 2차원 콜로이드 결정구조를 가진 나노스피어층을 형성하는 나노스피어 리소그래피는 일반 리소그래피에서 요구되는 포토레지스트 코팅, 노광 및 현상 등의 공정단계를 거치지 않아, 제조공정을 간소화시킬 수 있다. 또한, 상기 나노스피어 리소그래피를 통해 상기 요철 패턴 표면에 이식된 나노스피어층은 나노 크기의 미세구조를 가지므로 그 자체로도 광추출 효율 향상을 위한 표면이 될 수 있으며, 후술하는 건식식각을 통해 상기 요철 패턴 상에 복수개의 나노돌기를 형성시킬 수 있으므로 본 발명의 계층형 표면 구조를 용이하게 형성하도록 할 수 있다.
도 1을 참조하면, 본 발명의 발광다이오드의 제조방법의 단계4)는 상기 나노스피어층을 건식식각하여 상기 요철 패턴의 표면에 복수개의 나노돌기가 배치된 계층형 표면 구조를 형성하는 것일 수 있다(S400).
구체적으로, 상기 나노스피어층에 건식식각 수행시 상기 요철 패턴의 표면에는 복수개의 나노돌기가 배치된 계층형 표면 구조가 형성될 수 있다. 상기 나노돌기는 수 나노미터 내지 수 백 나노미터 크기의 돌출부를 의미하는 것으로, 상기 요철 패턴의 표면을 따라 계층적인 형태로 이식된 나노스피어층의 구조 및 형태에 의해 상기 나노스피어층이 식각되어 형성된 나노돌기는 상기 요철 패턴 표면에 계층적 구조로 배치될 수 있다. 구체적으로 이는, 후술하는 실시예 및 도면에서 상세하게 설명될 수 있다.
상기 건식식각은 Cl2, Ar, CH4, H2, HBr 및 BCl3 중에서 선택되는 적어도 어느 하나의 식각가스를 사용하여 유도 결합 플라즈마(ICP)/반응성 이온식각(RIE) 또는 반응성 이온식각 방법으로 수행하는 것일 수 있다.
본 발명의 일 실시예에서, 상기 발광구조물 상에 상기 요철 패턴을 형성하는 단계 이전에, 상기 발광구조물 상에 반사전극층을 형성하는 단계, 상기 제1 도전형 반도체층의 일부 영역이 노출되도록 상기 발광구조물 및 상기 반사전극층의 일부를 식각하는 단계, 상기 반사전극층 상부와, 식각으로 노출된 상기 발광구조물 및 상기 반사전극층의 측면에 패시베이션층을 형성하는 단계, 상기 제1 도전형 반도체층의 노출된 일부 영역에 제1 전극을 형성하는 단계, 본딩부재를 이용하여 상기 패시베이션층 상에 캐리어기판을 본딩하는 단계, 상기 기판과 상기 발광구조물을 분리하는 단계 및 상기 반사전극층의 일부 영역에 제2 전극을 형성하는 단계를 더 포함할 수 있다.
상세하게는, 상기 발광구조물 상에 상기 요철 패턴을 형성하는 단계 이전에, 상기 발광구조물 상에, 본 발명의 일 실시예에서는, 구체적으로 상기 제2 도전형 반도체층 상에 상기 반사전극층을 형성할 수 있다. 상기 반사전극층은 광을 반사시키는 역할 뿐만 아니라 상기 발광구조물과 전기적으로 연결된 전극 역할을 할 수 있다. 상기 반사전극층은 반사율이 높은 금속재료로 형성할 수 있으며, 예를 들어, Ni, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중에서 선택되는 적어도 어느 하나의 물질을 사용할 수 있다. 상기 반사전극층은, 스퍼터링(sputtering) 또는 진공 증착(evaporation) 등의 방법을 통해 수행할 수 있으나, 이에 한정되지는 않는다.
이 후, 상기 제1 도전형 반도체층의 일부 영역이 노출되도록 상기 발광구조물 및 상기 반사전극층의 일부를 식각할 수 있다. 이는 공지된 수직형 발광다이오드의 전극 형성을 위한 식각방법을 통해 수행할 수 있으므로, 특별히 한정하지는 않는다. 상기 식각공정을 통해 상기 발광구조물 및 상기 반사전극층에는 비아홀(via hole)과 같은 다수개의 홀이 배치될 수 있다.
그런 다음, 상기 반사전극층 상부와, 식각으로 노출된 상기 발광구조물 및 반사전극층의 측면에 패시베이션층을 형성할 수 있다. 상기 패시베이션층은 상기 발광구조물 측벽과 상기 반사전극층의 상부 및 측벽으로부터 전류가 누설되는 것을 방지할 수 있도록 상기 발광구조물 및 상기 반사전극층을 전기적으로 절연시키기 위해 형성하는 것으로, 상기 발광구조물을 캐리어기판에 본딩하기 전에 상기 발광구조물의 측면과, 상기 반사전극층의 상부 및 측면에 형성하는 것일 수 있다. 상기 패시베이션층은 공지된 절연물질로 형성할 수 있으며, 예를 들어, SiO2, SiNx, TiO2 또는 Al2O3 등의 물질을 사용할 수 있으나, 이에 한정되지는 않는다.
상술한 바와 같이, 상기 패시베이션층을 형성한 이후에, 상기 제1 도전형 반도체층의 노출된 일부 영역에 제1 전극을 형성할 수 있다. 구체적으로 이는, 상기 제1 도전형 반도체층의 일부 표면이 노출되도록 상기 발광구조물 및 상기 반사전극층을 식각함으로써 생성된 비아홀이 배치된 제1 도전형 반도체층 상에 제1 전극을 형성하는 것일 수 있다. 실시예에 따라, 상기 제1 전극은 상기 식각공정으로 형성된 비아홀의 개수에 따라 노출된 상기 제1 도전형 반도체층의 일부영역 상에 복수개가 배치될 수 있다.
상기 제1 전극 및 후술하는 제2 전극은 각각 팔라듐(Pd), 로듐(Rh), 백금(Pt), 탄탈륨(Ta), 니켈(Ni), 크롬(Cr), 금(Au) 및 티타늄(Ti) 중에서 선택되는 어느 하나 또는 이들 금속의 합금으로 이루어진 것일 수 있으며, 공지된 발광다이오드의 전극형성방법을 통해 형성할 수 있다.
이 후, 본딩부재를 이용하여 상기 패시베이션층 상에 캐리어기판을 본딩할 수 있다. 구체적으로 이는, 상기 본딩부재를 이용하여 상기 패시베이션층 상에 상기 캐리어기판을 접합시키는 것일 수 있다. 상기 캐리어기판은 최종 제조물인 발광다이오드에 적용될 수 있는 모든 기판이 가능할 수 있어, 공지된 발광다이오드용 기판을 사용할 수 있다. 상기 캐리어기판은, 예를 들어, 도전성 기판, 절연성 기판 또는 회로기판 등일 수 있다. 상기 본딩부재는 공지된 발광다이오드 본딩용 물질을 모두 사용할 수 있어, 특별히 한정하지는 않으나, 예를 들어, Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si 및 Ge로 이루어진 군으로부터 선택되는 적어도 어느 하나 이상의 물질을 사용할 수 있다. 상기 본딩부재는 물리적 증착법, 전기화학증착법 또는 화학적 증착법 등을 통해 상기 패시베이션층 상에 형성할 수 있다.
상기 패시베이션층 상에 본딩부재를 이용하여 상기 캐리어기판을 접합시키는 것은 열-압축(thermocompressive) 본딩 방법을 통해 수행할 수 있으나, 이에 한정되지는 않는다. 예를 들어, 열-압축 본딩방법은 1 MPa 내지 200 MPa의 압력하에서 100℃ 내지 600℃의 온도를 조성하여 열-압축을 수행할 수 있다.
그런 다음, 상기 기판과 상기 발광구조물을 분리할 수 있다. 상기 기판과 상기 발광구조물의 분리는 공지된 기판 분리방법을 이용하여 수행할 수 있다. 예를 들어, 레이저를 이용한 레이저 리프트 오프(laser lift-off), 습식식각 등의 화학적 리프트 오프(chemical lift-off) 또는 화학-기계 연마(chemo-mechanical polishing) 공정을 이용하는 것일 수 있으나, 이에 한정되지는 않는다.
상기 발광구조물과 상기 기판이 분리되고 이를 반전시키면, 상기 발광구조물이 상기 캐리어기판에 접합되어 있으므로, 상기 캐리어기판이 상기 발광구조물의 지지기판이 될 수 있다.
그런 다음, 상기 반사전극층의 일부 영역에 제2 전극을 형성할 수 있다. 상기 제2 전극은 상술한 전극 물질 및 전극 형성방법을 통해 형성할 수 있다.
도 2a 내지 도 2j는 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 설명하기 위한 모식도이다. 구체적으로, 상기 도 2는 복수개의 나노돌기가 표면에 형성된 요철 패턴 중에서 요철 하나를 확대한 모식도이므로, 전체 발광다이오드는 상기 도 2가 확장된 형태일 수 있다.
도 2a를 참조하면, 먼저, 기판(100) 상에 제1 도전형 반도체층(211), 활성층(221) 및 제2 도전형 반도체층(231)을 순차적으로 적층한 발광구조물(200)을 형성할 수 있다. 도 2b를 참조하면, 상기 발광구조물(200) 상에 반사전극층(300)을 형성할 수 있다. 그런 다음, 도 2c와 같이, 상기 발광구조물(200) 및 상기 반사전극층(300)의 일부를 식각하여 상기 제1 도전형 반도체층(211)의 일부영역을 노출시킬 수 있다. 이 후, 도 2d를 참조하면, 상기 반사전극층(300) 상부와, 식각으로 노출된 상기 발광구조물(200) 및 상기 반사전극층(300)의 측면에 패시베이션층(400)을 형성할 수 있다. 그런 다음, 상술한 식각으로 노출된 상기 제1 도전형 반도체층(211)의 일부 영역에 제1 전극(500)을 형성할 수 있다. 도 2f와 같이, 본딩부재(115)를 이용하여 상기 패시베이션층(400) 상에 캐리어기판(110)을 본딩하여 접합시킬 수 있다. 이 후, 도 2g와 같이, 상기 기판(100)과 상기 발광구조물(200)을 분리하여 이를 반전시킬 수 있다. 상기와 같이, 상기 발광구조물(200)을 반전시킨 이후에, 상기 반사전극층(300)의 일부 영역에 제2 전극(미도시)을 형성할 수 있다.
그런 다음, 노출된 제1 도전형 반도체층(211)의 일면에 도 2h와 같이, 요철 패턴(700)을 형성할 수 있다. 상기 요철 패턴(700)은 상기 제1 도전형 반도체층(211) 상에 직접 포토리소그래피를 이용하여 형성한 것일 수도 있으며, 또는 별도의 지지기판에서 형성된 요철 패턴(700)을 상기 제1 도전형 반도체층(211) 상에 형성한 것일 수 있다. 상기 발광구조물(200) 상에 형성된 상기 요철 패턴(700)은 마이크로 크기의 돔(dome)과 같은 구조를 가질 수 있다.
그런 다음, 도 2i와 같이, 상기 요철 패턴(700) 상에 나노스피어층(800)을 이식할 수 있다. 이 후, 건식식각을 수행하면, 도 2j와 같이, 상기 요철 패턴(700) 상에 이식된 나노스피어층(800)에 식각이 진행되면서, 상기 요철 패턴(700) 상에 복수개의 나노돌기(850)가 형성되고, 이에, 본 발명의 발광다이오드는 계층형 표면 구조를 갖게 될 수 있다.
상기 나노스피어층(800)을 상기 요철 패턴(700) 상에 이식하는 공정은 후술하는 도 3에서 구체적으로 설명될 수 있다.
도 3은 본 발명의 일 실시예에 따른 요철 패턴 상에 나노스피어층을 이식하여 식각하는 공정을 나타낸 모식도이다.
도 3을 참조하면, 먼저, 별도의 지지기판(120)을 준비하여 상기 지지기판(120) 상에 자기조립이 가능한 복수개의 나노스피어 입자들이 분산된 용액을 딥코팅(dip-coating)하여 도포한 후 이를 결정화시켜 2차원 콜로이드 결정구조를 가진 나노스피어층(800)을 형성할 수 있다. 이 후, 상기 지지기판(120) 상에 형성된 나노스피어층(800)을 열박리테이프(50)에 부착시켜 상기 지지기판(120)으로부터 떼어낼 수 있다(peeling off).
상기 열박리테이프(50)에 부착된 나노스피어층(800)을 상술한 도 2a 내지 도2h를 통해 형성된 상기 요철 패턴(700) 상에 부착(attaching)시킬 수 있다. 이를 압력(pressure)하에서 열처리(thermal annealing)하면 상기 나노스피어층(800)이 상기 요철 패턴(700) 표면에 이식될 수 있다. 이 후, 상기 나노스피어층(800)으로부터 상기 열박리테이프(50)을 제거할 수 있다.
상기 나노스피어층(800)을 Cl2, Ar, CH4, H2, HBr 및 BCl3 중에서 선택되는 적어도 어느 하나의 식각가스를 사용하여 건식식각하게 되면, 상기 나노스피어층(800)에 식각이 수행되어 상기 요철 패턴(700) 상에 복수개의 나노돌기(850)가 형성될 수 있다. 하나의 요철을 확대하면, 상술한 도 2j와 같은 구조를 가진, 계층형 표면구조를 포함하는 발광다이오드가 제조된 것을 확인할 수 있다.
본 발명의 다른 실시예에서, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층의 일부 영역에 각각 제1 전극 및 제2 전극을 형성하는 단계를 더 포함할 수 있다.
상기 제1 전극 및 상기 제2 전극은 각각 팔라듐(Pd), 로듐(Rh), 백금(Pt), 탄탈륨(Ta), 니켈(Ni), 크롬(Cr), 금(Au) 및 티타늄(Ti) 중에서 선택되는 어느 하나 또는 이들 금속의 합금으로 이루어진 것일 수 있으며, 공지된 발광다이오드의 전극형성방법을 통해 형성할 수 있다. 구체적으로 이는, 하기 도 4를 통해 상세하게 설명될 수 있다.
도 4a 내지 도 4e는 본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 설명하기 위한 모식도이다.
도 4a를 참조하면, 먼저, 기판(100) 상에 제1 도전형 반도체층(212), 활성층(222) 및 제2 도전형 반도체층(232)을 순차적으로 적층한 발광구조물(200)을 형성할 수 있다. 도 4b를 참조하면, 상기 발광구조물(200) 상에 요철 패턴(700)을 형성할 수 있다. 상기 요철 패턴(700)은 상기 제2 도전형 반도체층(232) 상에 직접 포토리소그래피를 이용하여 형성한 것일 수도 있으며, 또는 별도의 지지기판에서 형성된 요철 패턴(700)을 상기 제2 도전형 반도체층(232) 상에 옮겨 형성한 것일 수 있다. 그런 다음, 도 4c와 같이, 상기 요철 패턴(700) 상에 나노스피어층(800)을 이식할 수 있다. 이 후, 건식식각을 수행하면, 도 4d와 같이, 상기 요철 패턴(700) 상에 이식된 나노스피어층(800)에 식각이 진행되면서, 상기 요철 패턴(700) 상에 복수개의 나노돌기(850)가 형성될 수 있다. 이 후, 상기 제1 도전형 반도체층(212) 및 상기 제2 도전형 반도체층(232)의 일부 영역에 각각 제1 전극(500) 및 제2 전극(600)을 형성하여, 계층형 표면 구조를 포함하는 발광다이오드를 제조할 수 있다.
상기와 같이, 본 발명의 발광다이오드의 제조방법은 실시예에 따라, 수직형 발광다이오드 및 수평형 발광다이오드에 용이하게 적용할 수 있다. 이 외에도 상기 발광다이오드의 제조방법은 플립칩(flip-chip) 구조의 발광다이오드, 무기 발광다이오드 또는 유기 발광다이오드까지 적용할 수 있을 것으로 기대된다.
본 발명의 다른 측면은, 상술한 발광다이오드의 제조방법에 의해 제조된 발광다이오드를 제공할 수 있다. 상기 발광다이오드는, 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층된 발광구조물, 상기 발광구조물 상에 형성된 요철 패턴 및 상기 요철 패턴 상에 이식된 나노스피어층을 건식식각하여 상기 요철 패턴의 표면에 형성된 복수개의 나노돌기가 배치된 계층형 표면 구조를 포함하는 것일 수 있다.
상기 발광다이오드는 건식식각 공정조건 조절을 통해 상기 요철 패턴의 표면에 형성되는 복수개의 나노돌기의 형태를 제어할 수 있어 고밀도의 고종횡비(high aspect ratio)의 표면 구조를 형성할 수 있으며, 광출력이 최대가 될 수 있는 이론적 측면 각도를 가진 나노돌기를 용이하게 구현할 수 있어, 광균일성 및 광추출 효율이 향상될 수 있다. 구체적으로 이는, 후술하는 실시예 및 도면을 통해 상세하게 설명될 수 있다.
[실시예]
<실시예1: 계층형 표면구조를 포함하는 발광다이오드의 제조>
사파이어 기판 상에 버퍼층, n-GaN층, MQW, p-GaN층 및 반사전극층을 형성하였고, 이를 식각하여 SiO2로 패시베이션층을 형성한 후, 상기 식각영역에 n형 전극을 배치하고, 본딩부재를 이용해 알루미늄을 증착한 실리콘 기판(Al/Si)을 접합시켰다. 상기 버퍼층을 습식식각하여 상기 사파이어 기판을 떼어내고, 이를 반전시켜 상기 반사전극층의 일부 영역에 p형 전극을 배치시켜 발광다이오드를 제조하였다.
상기 발광다이오드의 상부에 배치된 n-GaN층에 포토리소그래피를 수행하여 반구형태를 가진 복수개의 요철이 주기적으로 균일하게 배치된 요철 패턴을 형성하였다.
별도의 사파이어 기판에 에탄올 용매에 분산시킨 실리카(silica)를 도포한 후, 이를 콜로이드 결정화시켜 나노스피어층을 형성하였다. 형성된 나노스피어층을 열박리테이프를 이용하여 상기 사파이어 기판으로부터 떼어내 앞서 제조된 발광다이오드에 부착시켜 0.5 MPa 정도의 압력하에서 150℃ 정도의 온도로 열처리한 뒤, 상기 열박리테이프를 제거하여, 상기 요철 패턴 상에 상기 나노스피어층을 이식하였다.
이 후, 상기 나노스피어층을 1.0×10-2 Torr의 압력과, Cl2, Ar, CH4 및 H2가 주입된 반응기 내에서 유도 결합플라즈마(ICP) 장치를 이용하여 1500W 파워와, RF 장치를 이용하여 150W파워를 주입하여 건식식각함으로써, 상기 요철 패턴 상에 복수개의 나노돌기를 형성하였다.
<비교예1: 계층형 표면 구조를 포함하지 않는 발광다이오드의 제조>
상기 실시예1에서 요철 패턴 및 나노스피어층을 형성하여 상기 나노스피어층을 건식식각하는 공정을 제외하고는, 다른 공정은 동일하게 수행하여 평평한 표면 구조를 가진 발광다이오드를 제조하였다.
<비교예2: 요철 패턴만을 포함하는 발광다이오드의 제조>
상기 실시예1에서 나노스피어층을 형성하여 상기 나노스피어층을 건식식각하는 공정을 제외하고는, 다른 공정은 동일하게 수행하여 발광구조물 상에 요철 패턴이 형성된 발광다이오드를 제조하였다.
도 5는 본 발명의 실시예1의 건식식각으로 형성된 계층형 표면구조를 나타낸 SEM이미지이다.
도 5를 참조하면, 발광다이오드 상에 형성된 반구형의 요철 패턴 상에 복수개의 나노돌기가 주기적이며, 계층적으로 배치되어 있는 것을 확인할 수 있다. 또한, 건식식각 공정 수행시간이 1분에서 3분으로 점차 진행되면서, 복수개의 나노돌기의 형태가 계층구조를 유지하며 식각되어 고밀도의 고종횡비(high aspect ratio)의 표면 구조를 형성하는 것을 확인할 수 있다. 상기와 같이, 본 발명은 발광구조물 상에 요철 패턴을 형성하여 광추출력을 향상시킬 수 있고, 여기에 나노스피어 리소그래피를 통해 형성된 나노스피어층을 이식하여 이를 건식식각하는 공정조건을 조절하여 상기 요철 패턴의 표면에 복수개의 나노돌기의 형태를 용이하게 제어할 수 있다.
상세하게는, 상기 공정조건은 공정가스의 혼합비, 공정 플라즈마 파워, 공정시간 및 공정압력에 의존하게 된다. 알칼리성 용액을 이용하는 종래기술에서 마이크로 구조체에 나노구조를 형성하는 경우, 공정 변수를 달리하여 나노구조의 밀도 및 크기를 변화시키고자 할 때, 이 두 변수는 서로 음의 상관관계를 가지므로 발광다이오드의 특성을 극대화할 수 있는 고밀도 고종횡비를 갖도록 제어하는 것이 어려웠으나, 본 발명은 상술한 바와 같이 나노스피어 리소그래피 및 건식식각을 통해 이러한 문제점을 개선할 수 있다.
또한, 본 발명은 건식식각 수행시 공정조건을 조절하여, 상기 도 5에서와 같이, 형성되는 복수개의 나노돌기의 측면 각도를 제어할 수 있어, 광출력이 최대가 될 수 있는 이론적 측면 각도를 용이하게 구현할 수 있다.
도 6은 본 발명의 실시예1 및 비교예1 내지 비교예2에서 제조된 발광다이오드의 유한차분 시간영역법(Finite Difference Time Domain Method, FDTD)의 시뮬레이션 결과를 나타낸 이미지이다.
도 6을 참조하면, 평평한 표면구조를 가진 일반적인 수직형 발광다이오드인 비교예1의 경우 광추출량이 거의 없으며, 마이크로 크기의 요철 패턴만을 형성한 발광다이오드인 비교예2의 경우, 비교예1보다는 광추출량이 높아진 것을 알 수 있다. 이와 달리 본 발명의 계층형 표면 구조를 포함하는 발광다이오드인 실시예1의 경우, 상기 비교예1 및 상기 비교예2와 달리 광추출량이 확연히 높아진 것을 확인할 수 있다. 이는, 실시예1의 계층형 표면 구조에 의해 GaN계 화합물 반도체로 이루어진 발광구조물과 공기간의 굴절률 차이에 의해 발생되는 내부 전반사가 완화되면서 광추출이 상기 비교예1 및 상기 비교예2보다 활성화된 것일 수 있다.
도 7은 본 발명의 비교예1 내지 비교예2 및 실시예1에서 제조된 발광다이오드의 광출력(optical output power) 측정결과를 나타낸 그래프이다.
도 7을 참조하면, 본 발명의 계층형 표면 구조를 포함하는 발광다이오드인 실시예1과 마이크로 크기의 요철 패턴만을 형성한 발광다이오드인 비교예2의 경우, 상기 평평한 표면구조를 가진 일반적인 수직형 발광다이오드인 비교예1의 광출력 보다 각각 3.16, 2.70 배의 광출력 값을 나타내는 것을 확인할 수 있다. 상기와 같이, 본 발명의 요철 패턴 및 상기 요철 패턴 표면에 복수개의 나노돌기가 형성된 발광다이오드는 종래의 평평한 표면 구조 또는 요철 패턴만을 형성한 발광다이오드 보다 광출력값이 우수하여, 관련 분야에 적극 활용될 것을 기대할 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
50: 열박리테이프 100: 기판
110: 캐리어기판 115: 본딩 부재
200: 발광구조물 211,212: 제1 도전형 반도체층
221,222: 활성층 231,232: 제2 도전형 반도체층
300: 반사전극층 400: 패시베이션층
500: 제1 전극 600: 제2 전극
700: 요철 패턴 800: 나노스피어층
850: 나노돌기

Claims (13)

  1. 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 순차적으로 적층한 발광구조물을 형성하는 단계; 및
    상기 발광구조물 상에 요철 패턴을 형성하는 단계;
    상기 요철 패턴 상에 나노스피어층을 이식하는 단계; 및
    상기 나노스피어층을 건식식각하여 상기 요철 패턴의 표면에 복수개의 나노돌기가 배치된 계층형 표면 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 발광다이오드의 제조방법.
  2. 제1항에 있어서,
    상기 요철 패턴은 반구형, 원뿔형 및 다각뿔형 중에서 선택되는 어느 하나의 형태를 가진 복수개의 볼록부를 포함하는 것을 특징으로 하는 발광다이오드의 제조방법.
  3. 제1항에 있어서,
    상기 발광구조물 상에 상기 요철 패턴을 형성하는 단계는,
    포토리소그래피를 이용하여 수행하는 것을 특징으로 하는 발광다이오드의 제조방법.
  4. 제1항에 있어서,
    상기 발광구조물 상에 상기 요철 패턴을 형성하는 단계는,
    지지기판 상에 요철 패턴 형성용 물질층을 형성하는 공정;
    상기 요철 패턴형성용 물질층 상에 포토리소그래피를 이용하여 요철 패턴을 형성하는 공정; 및
    상기 요철 패턴이 형성된 상기 요철 패턴 형성용 물질층을 상기 발광구조물 상부에 이식하는 공정을 포함하는 것을 특징으로 하는 발광다이오드의 제조방법.
  5. 제1항에 있어서,
    상기 요철 패턴 상에 나노스피어층을 이식하는 단계는,
    나노스피어 리소그래피를 이용하여 지지기판 상에 나노스피어층을 형성하는 공정;
    열박리테이프를 이용하여 상기 나노스피어층을 상기 요철 패턴 상에 부착시켜 열압착하는 공정; 및
    상기 나노스피어층으로부터 상기 열박리테이프를 제거하는 공정을 포함하는 것을 특징으로 하는 발광다이오드의 제조방법.
  6. 제5항에 있어서,
    상기 나노스피어 리소그래피법을 이용하여 지지기판 상에 나노스피어층을 형성하는 공정은,
    상기 지지기판 상에, 자기조립이 가능한 복수개의 나노스피어 입자들이 분산된 용액을 도포하는 공정; 및
    상기 나노스피어 입자들을 콜로이드 결정화시켜, 상기 지지기판 상에 2차원 콜로이드 결정구조를 가진 나노스피어층을 형성하는 공정 을 포함하는 것을 특징으로 하는 발광다이오드의 제조방법.
  7. 제6항에 있어서,
    상기 나노스피어 입자들은,
    실리콘(Si), 티타늄(Ti), 금(Au), 은(Ag), 백금(Pt), 철(Fe), 구리(Cu), 알루미늄(Al), 니켈(Ni) 또는 이들의 산화물, 질화물 및 황화물 중에서 선택되는 적어도 어느 하나의 물질을 포함하는 것을 특징으로 하는 발광다이오드의 제조방법.
  8. 제6항에 있어서,
    상기 나노스피어 입자들을 콜로이드 결정화시키는 것은,
    증발법(Evaporation), 정전기 분사법(electrostatic deposition), 딥코팅법(dip-coating), 랭뮤어-블로드젯 코팅법(Langmuir-blodgett coating), 전기영동 증착법(electrophoretic deposition) 또는 스핀코팅법(spin-coating) 중에서 선택되는 적어도 어느 하나의 방법을 통해 수행하는 것을 특징으로 하는 발광다이오드의 제조방법.
  9. 제5항에 있어서,
    상기 열박리테이프를 이용하여 상기 나노스피어층을 상기 요철 패턴 상에 부착시켜 열압착하는 공정은,
    0.1 MPa 내지 1 MPa 압력하에서 100℃ 내지 200℃의 온도로 수행하는 것을 특징으로 하는 발광다이오드의 제조방법.
  10. 제1항에 있어서,
    상기 건식식각은,
    Cl2, Ar, CH4, H2, HBr 및 BCl3 중에서 선택되는 적어도 어느 하나의 식각가스를 사용하여 유도 결합 플라즈마(ICP)/반응성 이온식각(RIE) 또는 반응성 이온식각 방법으로 수행하는 것을 특징으로 하는 발광다이오드의 제조방법.
  11. 제1항에 있어서,
    상기 발광구조물 상에 상기 요철 패턴을 형성하는 단계 이전에,
    상기 발광구조물 상에 반사전극층을 형성하는 단계;
    상기 제1 도전형 반도체층의 일부 영역이 노출되도록 상기 발광구조물 및 상기 반사전극층의 일부를 식각하는 단계;
    상기 반사전극층 상부와, 식각으로 노출된 상기 발광구조물 및 상기 반사전극층의 측면에 패시베이션층을 형성하는 단계;
    상기 제1 도전형 반도체층의 노출된 일부 영역에 제1 전극을 형성하는 단계;
    본딩부재를 이용하여 상기 패시베이션층 상에 캐리어기판을 본딩하는 단계;
    상기 기판과 상기 발광구조물을 분리하는 단계; 및
    상기 반사전극층의 일부 영역에 제2 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드의 제조방법.
  12. 제1항에 있어서,
    상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층의 일부 영역에 각각 제1 전극 및 제2 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드의 제조방법.
  13. 삭제
KR1020150008536A 2015-01-19 2015-01-19 발광다이오드의 제조방법 및 이에 의해 제조된 발광다이오드 KR101681242B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150008536A KR101681242B1 (ko) 2015-01-19 2015-01-19 발광다이오드의 제조방법 및 이에 의해 제조된 발광다이오드
CN201610034668.7A CN105810783B (zh) 2015-01-19 2016-01-19 发光二极管的制造方法及由此制成的发光二极管
US15/000,780 US9947845B2 (en) 2015-01-19 2016-01-19 Method of fabricating light emitting diode and light emitting diode manufactured thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150008536A KR101681242B1 (ko) 2015-01-19 2015-01-19 발광다이오드의 제조방법 및 이에 의해 제조된 발광다이오드

Publications (2)

Publication Number Publication Date
KR20160089081A KR20160089081A (ko) 2016-07-27
KR101681242B1 true KR101681242B1 (ko) 2016-11-30

Family

ID=56408461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150008536A KR101681242B1 (ko) 2015-01-19 2015-01-19 발광다이오드의 제조방법 및 이에 의해 제조된 발광다이오드

Country Status (3)

Country Link
US (1) US9947845B2 (ko)
KR (1) KR101681242B1 (ko)
CN (1) CN105810783B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2484713A (en) 2010-10-21 2012-04-25 Optovate Ltd Illumination apparatus
GB201705365D0 (en) 2017-04-03 2017-05-17 Optovate Ltd Illumination apparatus
GB201705364D0 (en) 2017-04-03 2017-05-17 Optovate Ltd Illumination apparatus
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
GB201718307D0 (en) 2017-11-05 2017-12-20 Optovate Ltd Display apparatus
GB201800574D0 (en) 2018-01-14 2018-02-28 Optovate Ltd Illumination apparatus
GB201803767D0 (en) 2018-03-09 2018-04-25 Optovate Ltd Illumination apparatus
GB201807747D0 (en) 2018-05-13 2018-06-27 Optovate Ltd Colour micro-LED display apparatus
TW202102883A (zh) 2019-07-02 2021-01-16 美商瑞爾D斯帕克有限責任公司 定向顯示設備
CN114616498A (zh) 2019-08-23 2022-06-10 瑞尔D斯帕克有限责任公司 定向照明设备和防窥显示器
CN114631046A (zh) 2019-09-11 2022-06-14 瑞尔D斯帕克有限责任公司 可切换照明设备和防窥显示器
WO2021050967A1 (en) 2019-09-11 2021-03-18 Reald Spark, Llc Directional illumination apparatus and privacy display
JP2022550938A (ja) * 2019-10-03 2022-12-06 リアルディー スパーク エルエルシー 受動光学ナノ構造を含む照射装置
JP2022550540A (ja) 2019-10-03 2022-12-02 リアルディー スパーク エルエルシー 受動光学ナノ構造を備える照明装置
WO2021168090A1 (en) 2020-02-20 2021-08-26 Reald Spark, Llc Illumination and display apparatus
CN112968079B (zh) * 2020-07-08 2022-05-13 重庆康佳光电技术研究院有限公司 发光单元、显示背板及其制作方法和芯片及其转移方法
CN112420895B (zh) * 2020-11-09 2022-01-28 深圳市华星光电半导体显示技术有限公司 QD-miniLED发光器件制作方法及QD-miniLED发光器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101321994B1 (ko) * 2012-09-05 2013-10-28 광주과학기술원 광추출 효율이 향상된 발광 다이오드 및 이의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714339B2 (en) * 2007-05-29 2010-05-11 Neoton Optoelectronics Corp. Light emitting diode
CN101393953A (zh) * 2007-09-19 2009-03-25 台达电子工业股份有限公司 发光二极管装置及其制造方法
CN102130285B (zh) * 2010-11-03 2012-12-26 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
TW201347231A (zh) * 2012-05-04 2013-11-16 Lextar Electronics Corp 發光二極體元件

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101321994B1 (ko) * 2012-09-05 2013-10-28 광주과학기술원 광추출 효율이 향상된 발광 다이오드 및 이의 제조방법

Also Published As

Publication number Publication date
CN105810783A (zh) 2016-07-27
KR20160089081A (ko) 2016-07-27
US9947845B2 (en) 2018-04-17
CN105810783B (zh) 2019-10-22
US20160211413A1 (en) 2016-07-21

Similar Documents

Publication Publication Date Title
KR101681242B1 (ko) 발광다이오드의 제조방법 및 이에 의해 제조된 발광다이오드
US9312442B2 (en) Nanowire structure and method for manufacturing the same
JP6077549B2 (ja) ナノワイヤサイズ光電構造及びそれを製造する方法
US7943942B2 (en) Semiconductor light-emitting device with double-sided passivation
JP5323934B2 (ja) 半導体素子、発光素子及びその製造方法
US20030222263A1 (en) High-efficiency light-emitting diodes
KR101134810B1 (ko) 발광소자 및 그 제조방법
CN112018223B (zh) 粘合层转印的薄膜倒装结构Micro-LED芯片及其制备方法
TW201515091A (zh) 藉由乾式蝕刻移除3d半導體結構之方法
TWI750650B (zh) 用於表面貼裝微型led流體組裝的發光顯示基板及製備方法
KR20120003119A (ko) 반도체 발광소자 및 이를 제조하는 방법
TWI469382B (zh) 發光二極體結構與元件以及其製造方法
GB2547123A (en) LED vertical chip structure with special coarsening morphology and preparation method therefor
KR101009744B1 (ko) 반도체 발광소자 및 그 제조방법
WO2012040978A1 (zh) 发光装置及其制造方法
KR20210064856A (ko) Led 소자 및 그 제조방법과, led 소자를 포함하는 디스플레이 장치
KR20190117179A (ko) 그래핀 양자점 광증폭 발광소자 및 그의 제작방법
TW202042412A (zh) 用於流體組裝的平面表面貼裝微型led及其製備方法
JP5980669B2 (ja) 発光ダイオード
CN116504881A (zh) 发光二极管及巨量转移方法
KR20160032977A (ko) 발광다이오드의 제조방법
KR20130049894A (ko) 반도체 발광소자 및 그 제조방법
CN118352450A (zh) 一种红光led结构及其制备方法
JP2013118378A (ja) 発光ダイオード
JP2013118379A (ja) 発光ダイオード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191002

Year of fee payment: 4