KR101321994B1 - 광추출 효율이 향상된 발광 다이오드 및 이의 제조방법 - Google Patents

광추출 효율이 향상된 발광 다이오드 및 이의 제조방법 Download PDF

Info

Publication number
KR101321994B1
KR101321994B1 KR1020120098293A KR20120098293A KR101321994B1 KR 101321994 B1 KR101321994 B1 KR 101321994B1 KR 1020120098293 A KR1020120098293 A KR 1020120098293A KR 20120098293 A KR20120098293 A KR 20120098293A KR 101321994 B1 KR101321994 B1 KR 101321994B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
dielectric layer
layer
concave
Prior art date
Application number
KR1020120098293A
Other languages
English (en)
Inventor
이용탁
강은규
장성준
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020120098293A priority Critical patent/KR101321994B1/ko
Application granted granted Critical
Publication of KR101321994B1 publication Critical patent/KR101321994B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0058Processes relating to semiconductor body packages relating to optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

광추출 효율이 향상된 발광 다이오드 및 이의 제조방법을 제공한다. 발광 다이오드는 유전체층의 표면 내에 형성되는 마이크로 요철 패턴과, 마이크로 요철 패턴이 구비된 유전체층의 전면에 형성되는 나노 요철 패턴을 포함함으로써 공기와 반도체 물질 간의 굴절률 차이로 인해 발생하는 내부 전반사 및 프레넬(fresnel) 반사에 의한 광손실을 최소화하여 광추출 효율이 개선될 수 있다. 또한, 발광 다이오드의 제조방법은 발광 구조물의 상부에 유전체층을 형성하는 단계, 유전체층의 표면 내에 마이크로 요철 패턴을 형성하는 단계 및 마이크로 요철 패턴이 형성된 유전체층의 전면에 나노 요철 패턴을 형성하는 단계를 포함함으로써 발광 구조물의 상부에 요철 패턴이 형성된 별도의 층을 구비하므로, 발광 구조물의 식각 공정이 불필요하여 수율 저하를 방지할 수 있다.

Description

광추출 효율이 향상된 발광 다이오드 및 이의 제조방법{Light emitting diode having improved light extraction efficiency and method for manufacturing the same}
본 발명은 발광 다이오드 및 이의 제조방법에 관한 것으로, 보다 상세하게는 표면 요철이 형성된 유전체층을 구비하여 광추출 효율이 향상된 발광 다이오드 및 이의 제조방법에 관한 것이다.
발광 다이오드(light emitting diode; LED)는 pn 접합에 순방향으로 전류를 흐르게 하여 빛을 발생시키는 반도체 소자이다. 반도체를 이용한 발광 다이오드는 전기에너지를 빛에너지로 변환하는 효율이 높고, 수명이 10년 이상으로 길며, 전력 소모와 유지 보수 비용을 크게 절감할 수 있어, 차세대 조명 기기 응용 분야에서 주목받고 있다.
일반적으로, 발광 다이오드의 광 효율은 내부 양자 효율(internal quantum efficiedncy)과 광추출 효율(light extraction efficiency, 외부 양자 효율이라고도 함)에 의해 결정된다. 특히, 광추출 효율은 발광 다이오드의 광학적 인자, 즉, 각 반도체층의 굴절률 및/또는 계면의 평활도(flatness) 등에 의해 결정된다.
따라서, 발광 다이오드의 효율을 개선하기 위해 두 가지의 주요한 접근이 시도되고 있다. 첫째는 결정질(crystal quality) 및 에피층 구조에 의해 결정되는 내부 양자 효율을 증가시키는 것이고, 둘째는 광추출 효율을 증가시키는 것이다.
내부 양자 효율은 현재 70% ~ 80%에 이르고 있어 개선의 여지가 많지 않으나, 광추출 효율은 여전히 개선의 여지가 많다. 특히, 광추출 효율의 개선은 내부에서의 반사에 의한 광손실을 제거하는 것이 주요한 과제가 되고 있다.
발광 다이오드를 구성하는 반도체층은 외부 대기나 기판에 비해 큰 굴절률을 가지므로, 광의 방출이 가능한 입사각 범위를 결정하는 임계각이 작아진다. 그 결과, 활성층으로부터 발생된 광의 상당 부분은 내부 전반사되어 실질적으로 원하지 않는 방향으로 전파되거나, 전반사 과정에서 손실되는 문제점이 있다.
이를 해결하기 위하여, 대한민국 등록특허 제10-0755659호에서는 활성층 상에 배치되는 제2 도전형 질화물 반도체층이 요철 패턴을 구비하여, 광추출 효율이 개선된 반도체 발광소자에 대해 제안하고 있다.
상기 제2 도전형 질화물 반도체층에 요철 패턴을 형성하기 위해서는 상기 제2 도전형 질화물 반도체층이 수 마이크로 높이를 가지도록 형성하여야 한다. 그러나, 수 마이크로 높이로 성장시키기 어려운 문제점이 있다.
또한, 상기 제2 도전형 질화물 반도체층에 요철 패턴을 형성하기 위해서는 그 표면을 식각하여야 한다. 이 경우, 발광 구조물에 물리적인 충격이 가해져, 수율이 저하되는 문제점이 있다.
본 발명이 해결하고자 하는 과제는, 발광 구조물의 상부에 요철이 형성된 별도의 층을 구비하여 수율 저하를 방지할 수 있는 광추출 효율이 향상된 발광 다이오드 및 이의 제조방법을 제공함에 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광 다이오드를 제공한다. 상기 발광 다이오드는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광 구조물, 상기 발광 구조물의 상부에 배치되며, 요철 패턴을 구비하는 유전체층, 상기 제1 도전형 반도체층 상에 배치되는 제1 전극 및 상기 제2 도전형 반도체층 상에 배치되는 제2 전극을 포함하되, 상기 요철 패턴은 유전체층의 표면 내에 형성되는 마이크로 요철 패턴과, 상기 마이크로 요철 패턴이 구비된 상기 유전체층의 전면에 형성되는 나노 요철 패턴을 포함한다.
상기 마이크로 요철 패턴은 곡률 반경을 가지는 렌즈, 원뿔대 및 다각뿔 중에서 선택되는 어느 하나의 형상을 가진 요철이 일정한 주기로 복수개 형성된 패턴일 수 있다. 상기 나노 요철 패턴은 상부로 갈수록 폭이 좁아지는 뿔 형상의 요철이 일정한 주기로 복수개 형성된 패턴일 수 있다. 상기 나노 요철 패턴의 주기는 입사광의 반파장 이내일 수 있다.
상기 유전체층은 실리콘 산화물 또는 실리콘 질화물을 함유할 수 있다.
상기 발광 구조물은 기판의 일면에 배치될 수 있다. 상기 기판의 다른 면에 배치되는 반사층을 더 포함할 수 있다.
상기 제1 도전형 반도체층은 n형 화합물 반도체층이고, 상기 제2 도전형 반도체층은 p형 화합물 반도체층일 수 있다.
상기 발광 구조물과 상기 유전체층 사이에 개재되는 투명 전극층을 더 포함할 수 있다.
상기 과제를 이루기 위하여 본 발명의 다른 측면은 발광 다이오드의 제조방법을 제공한다. 상기 제조방법은 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차로 적층된 발광 구조물을 형성하는 단계, 제1 도전형 반도체층 상에 제1 전극을 형성하고, 제2 도전형 반도체층 상에 제2 전극을 형성하는 단계, 상기 발광 구조물의 상부에 유전체층을 형성하는 단계, 상기 유전체층의 표면 내에 마이크로 요철 패턴을 형성하는 단계 및 상기 마이크로 요철 패턴이 형성된 유전체층의 전면에 나노 요철 패턴을 형성하는 단계를 포함한다.
상기 유전체층은 플라즈마 강화 화학 기상 증착(PECVD)을 통해 수행될 수 있다.
상기 유전체층의 표면 내에 마이크로 요철 패턴을 형성하는 단계는, 상기 유전체층 상에 포토 레지스트 패턴을 형성하는 단계, 상기 포토 레지스트 패턴을 가열 용융하는 단계 및 상기 가열 용융된 포토 레지스트 패턴을 식각 마스크로 하여 유전체층을 식각하는 단계를 포함할 수 있다.
상기 나노 요철 패턴을 형성하는 단계는, 상기 마이크로 요철 패턴을 포함하는 유전체층의 전면에 금속막을 형성하는 단계, 상기 금속막을 열처리하여 금속 나노마스크를 형성하는 단계 및 상기 금속 나노마스크를 식각 마스크로 하여 상기 유전체층을 식각하는 단계를 포함할 수 있다.
상기 제2 전극을 형성하는 단계 이후, 상기 기판의 하면에 반사층을 형성하는 단계를 더 포함할 수 있다.
본 발명에 따르면, 마이크로 요철 패턴을 구비하여 내부 전반사에 의한 광손실을 최소화하고, 나노 요철 패턴을 구비하여 프레넬(fresnel) 반사에 의한 광손실을 최소화할 수 있다. 그 결과, 발광 다이오드의 광추출 효율이 개선될 수 있다. 더욱이, 발광 구조물의 상부에 요철 패턴이 형성된 별도의 층을 구비하므로, 발광 구조물의 식각 공정이 불필요하여 수율 저하를 방지할 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 의한 발광 다이오드를 나타내는 단면도이다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 의한 발광 다이오드의 제조방법을 나타내는 단면도들이다.
도 3은 본 발명의 일 실시예에 의해 제조된 마이크로 요철 패턴을 나타내는 SEM 이미지이다.
도 4는 본 발명의 일 실시예에 의해 제조된 나노 요철 패턴을 나타내는 SEM 이미지이다.
도 5는 본 발명의 일 실시예에 의해 제조된 요철 패턴을 나타내는 SEM 이미지이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 의한 발광 다이오드의 LIV 곡선들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 그 기준에 따라 아래쪽, 하(부), 하면 등의 의미로 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며 절대적인 방향을 의미하는 것으로 한정 해석되어서는 안 된다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 또는 생략된 것일 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 의한 발광 다이오드를 나타내는 단면도이다.
도 1을 참조하면, 기저에 기판(10)이 배치된다. 상기 기판(10)은 도전성 기판 또는 절연성 기판일 수 있다. 예컨대, 상기 기판(10)은 사파이어 기판, 실리콘 기판, 실리콘 카바이드 기판 또는 스피넬(spinel) 기판일 수 있다. 그러나, 이에 한정되는 것은 아니다.
상기 기판(10) 상에 발광 구조물(20)이 위치한다. 상기 발광 구조물(20)은 화합물 반도체층일 수 있다. 상기 화합물 반도체층은 제1 도전형 반도체층(22), 활성층(24) 및 제2 도전형 반도체층(26)을 포함할 수 있다.
이 때, 상기 제2 도전형 반도체층(26)은 제1 도전형 반도체층(22)의 상부에 위치하며, 활성층(24)은 상기 제1 도전형 반도체층(22)과 상기 제2 도전형 반도체층(26) 사이에 개재될 수 있다.
일 예로, 상기 화합물 반도체층은 질화물계 화합물 반도체층일 수 있다. 이 경우, 상기 제1 도전형 반도체층(22)은 전자를 공급하는 n형 반도체층일 수 있다. 예컨대, 상기 제1 도전형 반도체층(22)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 또는 AlInN 등으로 이루어질 수 있다.
상기 제2 도전형 반도체층(26)은 정공을 공급하는 p형 반도체층일 수 있다. 예컨대, 상기 제2 도전형 반도체층(26)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 또는 AlInN 등으로 이루어질 수 있다.
상기 제1 도전형 반도체층(22)에는 n형 도펀트가 도핑되고, 상기 제2 도전형 반도체층(26)에는 p형 도펀트가 도핑될 수 있다. 상기 n형 도펀트는 Si, Ge 또는 Sn 등일 수 있고, 상기 p형 도펀트는 Mg, Zn, Ca, Sr 또는 Ba 등일 수 있다.
상기 활성층(24)은 제1 도전형 반도체층(22)과 제2 도전형 반도체층(26)으로부터 제공되는 전자 및 정공이 재결합하여 생성되는 에너지에 의해 광을 발생시키는 역할을 수행한다. 상기 활성층(24)은 단일 양자 우물 구조 또는 다중 양자 우물 구조를 가질 수 있다. 예컨대, 상기 활성층(24)은 InxAlyGa1 - xN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 이루어질 수 있다.
상기 발광 구조물(20)의 상부에 투명 전극층(30)이 더 위치할 수 있다. 상기 투명 전극층(30)은 전류 확산층으로서 기능할 수 있다. 상기 투명 전극층(30)은 투명 전도성 산화물을 함유할 수 있다. 상기 투명 전도성 산화물은 낮은 저항과 높은 투과율을 가지고, 안정성이 우수하며, 원소의 종류에 따라 다양한 종류의 산화물을 개발할 수 있는 이점이 있다.
예컨대, 상기 투명 전극층(30)은 ITO, 도핑된 ZnO(AZO: Al 도핑, GZO: Ga 도핑, IZO: In 도핑, IGZO: In 및 Ga 도핑, MZO: Mg 도핑), Al 또는 Ga가 도핑된 MgO, Sn이 도핑된 In2O3, F가 도핑된 SnO2 또는 Nb가 도핑된 TiO2를 함유할 수 있다.
상기 투명 전극층(30)은 제2 도전형 반도체층(26)과 오믹 접촉하는 것이 바람직하다.
상기 투명 전극층(30)의 상부에 유전체층(40)이 위치한다. 상기 유전체층(40)은 그 표면 내에 마이크로 요철 패턴(42)를 구비할 수 있다. 또한, 상기 마이크로 요철 패턴(42)이 형성된 유전체층(40)의 전면에 나노 요철 패턴(44)을 구비할 수 있다.
상기 유전체층(40)은 상기 투명 전극층(30)의 굴절률과 유사한 굴절률을 가지는 물질로 이루어질 수 있다. 예컨대, 상기 유전체층(40)은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx)로 이루어질 수 있다. 또한, 상기 유전체층(40)은 실리콘 산화물(SiO2)과 실리콘 질화물(SiNx)이 순차로 적층된 다층으로 이루어질 수도 있다. 상기 유전체층(40)의 두께는 적어도 1μm 일 수 있다.
상기 마이크로 요철 패턴(42)은 유전체층(40)의 표면 내에 구비될 수 있다. 이는 상기 유전체층(40)을 식각하여 달성될 수 있다. 상기 마이크로 요철 패턴(42)은 마이크로 렌즈일 수 있다. 즉, 상기 마이크로 요철 패턴(42)은 렌즈 형상의 요철이 일정한 주기로 복수개 배열된 패턴일 수 있다. 일 예로, 상기 렌즈는 반구 형상의 렌즈일 수 있다. 그러나, 이에 한정되는 것은 아니며, 곡률 반경을 가지는 어떠한 렌즈 형상도 가능하다. 또한, 상기 마이크로 요철 패턴(42)은 원뿔대 또는 다각뿔 형상을 가지는 요철이 일정한 주기로 복수개 배열된 패턴일 수 있다.
상기 요철의 높이는 1μm 이상, 직경은 1μm ∼ 10μm, 각 요철 사이의 간격은 0.5μm ∼ 1μm 인 것이 바람직하다.
상기 마이크로 요철 패턴(42)은 광이 외부로 방출될 때 임계각을 증가시켜, 공기와 반도체층의 굴절률 차이로 발생하는 전반사를 감소시키는 역할을 수행한다.
상기 나노 요철 패턴(44)은 상기 마이크로 요철 패턴(42)이 형성된 유전체층(40)의 전면에 형성될 수 있다. 상기 나노 요철 패턴(44)은 하부로부터 상부로 갈수록 폭이 좁아지는 뿔 형상의 요철이 일정한 주기로 복수개 배열된 패턴일 수 있다. 상기 나노 요철 패턴(44)의 주기는 입사되는 광의 파장의 반파장 이내일 수 있다. 상기 나노 요철 패턴(44)은 공기와 반도체층의 굴절률 차이로 발생하는 프레넬(fresnel) 반사를 감소시키는 역할을 수행한다.
따라서, 상기 유전체층(40)의 표면 내에 구비된 마이크로 요철 패턴(42)과 나노 요철 패턴(44)의 조합으로 인해 발광 구조물(20)에서 생성된 광이 외부로 방출되기 수월하므로, 광추출 효율이 향상되는 이점이 있다.
상기 제1 도전형 반도체층(22) 상에 위치하는 제1 전극(50) 및 상기 제2 도전형 반도체층(26) 상에 위치하는 제2 전극(60)은 우수한 도전성을 가지는 금속 또는 이들의 합금으로 이루어질 수 있다. 예컨대, 상기 제1 전극(50)과 제2 전극은 Cr/Au, Ni/Au, Ti/Au 및 Ti/Al/Ni/Au 중에서 선택되는 어느 하나일 수 있다. 그러나, 이에 한정되는 것은 아니다.
상기 기판(10)의 일면에 반사층(70)이 위치할 수 있다. 일 예로, 상기 반사층(70)은 높은 반사율을 가지는 금속으로 이루어질 수 있다. 예컨대, 상기 반사층(70)은 Al, Au 또는 Ag로 이루어질 수 있다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 의한 발광 다이오드의 제조방법을 나타내는 단면도들이다.
도 2a를 참조하면, 기판(10) 상에 제1 도전형 반도체층(22), 활성층(24) 및 제2 도전형 반도체층(26)이 순차로 적층된 발광 구조물(20)을 형성하고, 상기 제1 도전형 반도체층(22) 상에 제1 전극(50)을, 상기 제2 도전형 반도체층(26) 상에 제2 전극(60)을 형성한다.
일 예로, 금속 유기 화학 증착법을 이용하여 상기 기판(10) 상에 제1 도전형 반도체층(22), 활성층(24) 및 제2 도전형 반도체층(26)을 순차로 형성할 수 있다. 그러나, 이에 한정되는 것은 아니며, 통상의 증착법을 이용하여 발광 구조물(20)을 형성할 수 있다.
상기 제1 도전형 반도체층(22) 상에 형성되는 제1 전극(50)과, 제2 도전형 반도체층(26) 상에 형성되는 제2 전극(60)은 전자빔 증착(e-beam evaporation), 열증착(thermal evaporation) 등을 통해 형성할 수 있으나, 이에 한정되는 것은 아니다. 상기 제1 전극(50)과 제2 전극(60)은 우수한 도전성을 가지는 금속 또는 이들의 합금으로 이루어질 수 있다.
상기 발광 구조물(20)의 상부에 투명 전극층(30)을 더 형성할 수 있다. 일 예로, 전자빔 증착법 또는 열증착법을 이용하여 상기 발광 구조물(20)의 상부에 투명 전극층(30)을 형성할 수 있으나, 이에 한정되는 것은 아니다. 상기 투명 전극층(30)은 투명 전도성 산화물을 함유할 수 있다.
도 2b를 참조하면, 투명 전극층(30) 상에 유전체층(40)을 형성할 수 있다. 일 예로, 전자빔 증착법, 스퍼터링법 또는 화학 기상 증착법 등을 이용하여 투명 전극층(30) 상에 유전체층(40)을 형성할 수 있으나, 이에 한정되는 것은 아니다.
상기 유전체층(40)은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx)을 함유하도록 형성될 수 있다. 또한, 상기 유전체층(40)은 실리콘 산화물(SiO2)과 실리콘 질화물(SiNx)이 순차로 적층된 다층으로 형성될 수도 있다.
그러나, 이에 한정되는 것은 아니며, 상기 유전체층(40)은 투명한 재질이라면, 어느 것이로든 이루어질 수 있다. 예컨대, 상기 유전체층(40)은 투명한 폴리머 재질로 이루어질 수도 있다. 상기 유전체층(40)은 1μm 이상의 두께를 가지도록 형성될 수 있다.
도 2c를 참조하면, 유전체층(40) 상에 포토 레지스트 패턴(80)을 형성한다. 상기 포토 레지스트 패턴(80)은 반구 렌즈 형상이 일정한 주기로 복수개 형성된 패턴일 수 있다. 상기 포토 레지스트 패턴(80)은 포토 리소그래피법과 가열 용융법을 이용하여 형성할 수 있다.
보다 구체적으로, 유전체층(40) 상에 포토 레지스트를 도포하고, 포토 리소그래피법을 이용하여 원기둥 형상이 복수개 배열된 패턴을 형성한 후, 가열 용융법을 이용하여 상기 패턴의 형상을 반구 렌즈 형상으로 변화시킬 수 있다.
도 2d를 참조하면, 포토 레지스트 패턴(80)을 이용하여 유전체층(40)을 식각한다. 상기 포토 레지스트 패턴(80)을 식각 마스크로 이용하여 유전체층(40)을 패턴의 형상대로 식각할 수 있다. 이로써, 유전체층(40)의 표면 내에 마이크로 요철 패턴(42)이 형성될 수 있다.
상기 식각은 건식 식각일 수 있다. 예컨대, 상기 건식 식각은 플라즈마 건식 식각 또는 반응성 이온 식각일 수 있다. 상기 건식 식각시의 공정 조건, 예컨대, 가스량, 가스압, 구동 전압 등을 조절하여 마이크로 요철 패턴(42)의 높이, 직경 등을 변화시킬 수 있다.
도 2e를 참조하면, 유전체층(40)의 전면에 금속막(90)을 형성한다. 일 예로, 전자빔 증착법(e-beam evaporation) 또는 열증착법(thermal evaporation)을 이용하여 마이크로 요철 패턴(42)이 형성된 유전체층(40)의 전면에 금속막(90)을 형성할 수 있다. 상기 금속막(90)은 Ni, Si, Cu, Ag, Ti, Au, Pt 및 Al 중에서 선택되는 어느 하나를 함유하는 막일 수 있다.
도 2f를 참조하면, 금속막(90)을 열처리하여 금속 나노마스크(91)를 형성한다. 일 예로, 상기 열처리는 급속 열처리(RTA)일 수 있다. 상기 열처리는 300℃ ∼700℃의 온도 범위에서 수행될 수 있다. 상기 열처리를 통해 금속막(90)을 구성하는 금속 원자는 서로 결집하여 금속 나노입자로 이루어진 금속 나노마스크(91)를 형성할 수 있다.
도 2g를 참조하면, 금속 나노마스크(91)를 식각 마스크로 하여 유전체층(40)을 식각한다. 이로써, 마이크로 요철 패턴(42)이 형성된 유전체층(40)을 덮도록 나노 요철 패턴(44)이 형성될 수 있다. 상기 나노 요철 패턴(44)은 입사광의 반파장 이내의 주기를 가질 수 있다.
상기 식각은 건식 식각일 수 있다. 예컨대, 상기 건식 식각은 플라즈마 건식 식각 또는 반응성 이온 식각일 수 있다. 상기 건식 식각시의 공정 조건, 예컨대, 가스량, 가스압, 구동 전압 등을 조절하여 나노 요철 패턴(44)의 높이, 직경 등을 변화시킬 수 있다.
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
실험예
사파이어 기판 상에 n형 반도체층, 활성층, p형 반도체층 및 ITO층이 순차 적층된 수평형 GaN계 발광 구조물을 준비하였다. 상기 발광 구조물의 상부에 플라즈마 화학 기상 증착법(PECVD)을 이용하여 SiNx층을 형성하고, 반응성 이온 식각(RIE)을 통해 SiNx층의 일부를 제거하여 p형 전극 패드 영역을 오픈하였다. 이후, 포토 리소그래피법을 이용하여 SiNx층 상에 실린더형의 포토 레지스트 패턴을 형성하였다. 이 때, 포토 레지스트로 AZ 5206을 사용하였으며, 그 두께는 700nm 였다. 이후, 가열 용융법(thermal reflow)을 이용하여 실린더형의 포토 레지스트 패턴을 반구 렌즈 형상의 포토 레지스트 패턴으로 변화시켰다. 이 때, 가열 용융법은 핫플레이트(hot plate)에서 150℃, 60초간 수행하였다. 이후, 반구 렌즈 형상의 포토 레지스트 패턴을 식각 마스크로 하여 유전체층을 건식 식각함으로 마이크로 요철 패턴을 형성하였다. 이 때, 건식 식각은 RF 파워 100W, 20 mTorr의 압력, CF4 20 sccm로 20분간 수행하였다. 이후, 전자빔 증착법을 이용하여 유전체층의 전면에 Ag를 10nm 증착하고, 급속 열처리(RTA)하여 Ag 나노마스크를 형성하였다. 이 때, 급속 열처리는 400℃에서 60초간 수행되었다. 이후, Ag 나노마스크 하부의 SiNx층을 건식 식각하여 나노 요철 패턴을 형성하였다. 이 때, 건식 식각은 RF 파워 100W, 30 mTorr의 압력, CF4 30 sccm로 4분간 수행하였다.
도 3은 본 발명의 일 실시예에 의해 제조된 마이크로 요철 패턴을 나타내는 SEM 이미지이다.
도 3을 참조하면, 일정한 주기를 가지는 반구 렌즈 형상의 요철 패턴이 형성되었음을 확인할 수 있다. 이 때, 각 요철의 직경은 2μm, 높이는 1.3μm, 각 요철 사이의 간격은 0.9μm임을 확인할 수 있다. 상기와 같은 요철의 프로파일은 건식 식각의 공정 조건에 따라 달라질 수 있다.
도 4는 본 발명의 일 실시예에 의해 제조된 나노 요철 패턴을 나타내는 SEM 이미지이다.
도 4를 참조하면, 상부로 갈수록 그 폭이 좁아지는 뿔 형상의 요철 패턴이 형성되었음을 확인할 수 있다. 각 요철들은 비교적 균일한 높이를 가지고 있으며, 조밀하게 배치되어 있는 것을 확인할 수 있다. 상기와 같은 요철의 프로파일은 건식 식각의 공정 조건에 따라 달라질 수 있다.
도 5는 본 발명의 일 실시예에 의해 제조된 요철 패턴을 나타내는 SEM 이미지이다.
도 5를 참조하면, SiNx층의 표면 내에 반구 렌즈 형상의 마이크로 요철 패턴이 형성되며, 마이크로 요철 패턴을 포함한 SiNx층의 전면에 막대 형상의 나노 요철 패턴이 형성된 것을 확인할 수 있다.
도 6a 및 도 6b는 본 발명의 일 실시예에 의한 발광 다이오드의 LIV 곡선들이다. 도 6a는 기판의 일면에 반사층을 형성하지 않은 경우, 도 6b는 기판의 일면에 반사층을 형성한 경우를 나타낸다.
발광 구조물의 상부에 아무것도 형성하지 않은 경우를 비교예1, 발광 구조물의 상부에 나노 요철 패턴만을 형성한 경우를 비교예2, 발광 구조물의 상부에 마이크로 요철 패턴만을 형성한 경우를 비교예3, 발광 구조물의 상부에 SiNx층만을 증착한 경우를 비교예4, 상기 실험예에 의한 경우를 실험예로 표시하였다.
도 6a를 참조하면, 비교예4의 경우, SiNx층을 증착하기 위한 플라즈마 강화 화학 기상 증착(PECVD) 공정으로 인해 광출력이 다소 감소한 것을 확인할 수 있다. 이는 플라즈마 화학 기상 증착 공정 수행시 플라즈마가 데미지(damage)를 가해, ITO층의 광학적, 전기적 특성이 저하되었기 때문인 것으로 풀이된다. 한편, 실험예에서 가장 높은 광출력을 나타냄을 확인할 수 있다. 이는 비교예1에 비해 66.28% 향상된 값이다.
도 6b를 참조하면, 실험예에서 가장 높은 광출력을 나타냄을 확인할 수 있다. 또한, 도 6a의 경우와 비교하여 기판의 일면에 반사층이 형성된 경우, 광출력의 증가율이 더 높은 것을 확인할 수 있다. 실험예의 경우, 비교예1에 비해 93.48% 높은 광출력을 나타낸다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
10: 기판 20: 발광 구조물
22: 제1 도전형 반도체층 24: 활성층
26: 제2 도전형 반도체층 30: 투명 전극층
40: 유전체층 42: 마이크로 요철 패턴
44: 나노 요철 패턴 50: 제1 전극
60: 제2 전극 70: 반사층

Claims (14)

  1. 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광 구조물;
    상기 발광 구조물의 상부에 배치되며, 요철 패턴을 구비하는 유전체층;
    상기 제1 도전형 반도체층 상에 배치되는 제1 전극; 및
    상기 제2 도전형 반도체층 상에 배치되는 제2 전극을 포함하되,
    상기 요철 패턴은 유전체층의 표면 내에 형성되는 마이크로 요철 패턴과, 상기 마이크로 요철 패턴이 구비된 유전체층의 전면에 형성되는 나노 요철 패턴을 포함하는 발광 다이오드.
  2. 제1항에 있어서,
    상기 마이크로 요철 패턴은 곡률 반경을 가지는 렌즈, 원뿔대 및 다각뿔 중에서 선택되는 어느 하나의 형상을 가진 요철이 일정한 주기로 복수개 형성된 패턴인 발광 다이오드.
  3. 제1항에 있어서,
    상기 나노 요철 패턴은 상부로 갈수록 폭이 좁아지는 뿔 형상의 요철이 일정한 주기로 복수개 형성된 패턴인 발광 다이오드.
  4. 제1항에 있어서,
    상기 나노 요철 패턴의 주기는 입사광의 반파장 이내인 발광 다이오드.
  5. 제1항에 있어서,
    상기 유전체층은 실리콘 산화물 또는 실리콘 질화물을 함유하는 발광 다이오드.
  6. 제1항에 있어서,
    상기 발광 구조물은 기판의 일면에 배치되는 발광 다이오드.
  7. 제6항에 있어서,
    상기 기판의 타면에 배치되는 반사층을 더 포함하는 발광 다이오드.
  8. 제1항에 있어서,
    상기 제1 도전형 반도체층은 n형 화합물 반도체층이고, 상기 제2 도전형 반도체층은 p형 화합물 반도체층인 발광 다이오드.
  9. 제1항에 있어서,
    상기 발광 구조물과 상기 유전체층 사이에 개재되는 투명 전극층을 더 포함하는 발광 다이오드.
  10. 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차로 적층된 발광 구조물을 형성하는 단계;
    상기 제1 도전형 반도체층 상에 제1 전극을 형성하고, 상기 제2 도전형 반도체층 상에 제2 전극을 형성하는 단계
    상기 발광 구조물의 상부에 유전체층을 형성하는 단계;
    상기 유전체층의 표면 내에 마이크로 요철 패턴을 형성하는 단계; 및
    상기 마이크로 요철 패턴이 형성된 상기 유전체층의 전면에 나노 요철 패턴을 형성하는 단계를 포함하는 발광 다이오드의 제조방법.
  11. 제10항에 있어서,
    상기 유전체층은 전자빔 증착법, 스퍼터링법 및 화학 기상 증착법 중에서 선택되는 어느 하나를 통해 수행되는 발광 다이오드의 제조방법.
  12. 제10항에 있어서,
    상기 유전체층의 표면 내에 마이크로 요철 패턴을 형성하는 단계는,
    상기 유전체층 상에 포토 레지스트 패턴을 형성하는 단계;
    상기 포토 레지스트 패턴을 가열 용융하는 단계; 및
    상기 가열 용융된 포토 레지스트 패턴을 식각 마스크로 하여 유전체층을 식각하는 단계를 포함하는 발광 다이오드의 제조방법.
  13. 제10항에 있어서,
    상기 나노 요철 패턴을 형성하는 단계는,
    상기 마이크로 요철 패턴이 포함된 유전체층의 전면에 금속막을 형성하는 단계;
    상기 금속막을 열처리하여 금속 나노마스크를 형성하는 단계; 및
    상기 금속 나노마스크를 식각 마스크로 하여 상기 유전체층을 식각하는 단계를 포함하는 발광 다이오드의 제조방법.
  14. 제10항에 있어서,
    상기 나노 요철 패턴을 형성하는 단계 이후, 상기 기판의 하면에 반사층을 형성하는 단계를 더 포함하는 발광 다이오드의 제조방법.
KR1020120098293A 2012-09-05 2012-09-05 광추출 효율이 향상된 발광 다이오드 및 이의 제조방법 KR101321994B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120098293A KR101321994B1 (ko) 2012-09-05 2012-09-05 광추출 효율이 향상된 발광 다이오드 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120098293A KR101321994B1 (ko) 2012-09-05 2012-09-05 광추출 효율이 향상된 발광 다이오드 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR101321994B1 true KR101321994B1 (ko) 2013-10-28

Family

ID=49639277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120098293A KR101321994B1 (ko) 2012-09-05 2012-09-05 광추출 효율이 향상된 발광 다이오드 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101321994B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101681242B1 (ko) * 2015-01-19 2016-11-30 광주과학기술원 발광다이오드의 제조방법 및 이에 의해 제조된 발광다이오드
KR101743351B1 (ko) * 2015-06-22 2017-06-07 포항공과대학교 산학협력단 반도체 발광 소자의 제조 방법 및 그 반도체 발광 소자
US10566502B2 (en) 2015-06-17 2020-02-18 Samsung Electronics Co., Ltd. Semiconductor light-emitting device
CN114864773A (zh) * 2021-12-27 2022-08-05 友达光电股份有限公司 发光二极管显示装置及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593939B1 (ko) 2005-04-21 2006-06-30 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
KR100815564B1 (ko) 2006-04-26 2008-03-20 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자
KR101154795B1 (ko) 2010-05-19 2012-07-03 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593939B1 (ko) 2005-04-21 2006-06-30 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
KR100815564B1 (ko) 2006-04-26 2008-03-20 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자
KR101154795B1 (ko) 2010-05-19 2012-07-03 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101681242B1 (ko) * 2015-01-19 2016-11-30 광주과학기술원 발광다이오드의 제조방법 및 이에 의해 제조된 발광다이오드
US10566502B2 (en) 2015-06-17 2020-02-18 Samsung Electronics Co., Ltd. Semiconductor light-emitting device
KR101743351B1 (ko) * 2015-06-22 2017-06-07 포항공과대학교 산학협력단 반도체 발광 소자의 제조 방법 및 그 반도체 발광 소자
CN114864773A (zh) * 2021-12-27 2022-08-05 友达光电股份有限公司 发光二极管显示装置及其制造方法

Similar Documents

Publication Publication Date Title
US8847265B2 (en) Light-emitting device having dielectric reflector and method of manufacturing the same
US7821024B2 (en) Semiconductor light emitting device having roughness layer
TWI487133B (zh) 經粗化之高折射率索引層/用在高光提取之發光二極體
US10249789B2 (en) Light emitting diode chip and fabrication method
CN101276863B (zh) 发光二极管及其制造方法
US11721674B2 (en) Micro-LED array device based on III-nitride semiconductors and method for fabricating same
TW201225334A (en) Optoelectronic device and method for manufacturing the same
CN101740689A (zh) 发光器件及其制造方法
KR101662037B1 (ko) 발광 소자 및 그 제조 방법
EP2495773A1 (en) Light-emitting diode and method for manufacturing same
KR101321994B1 (ko) 광추출 효율이 향상된 발광 다이오드 및 이의 제조방법
US8618563B2 (en) Light emitting device with vertically adjustable light emitting pattern
CN102468384B (zh) 蚀刻发光器件的生长层以减小漏电
KR20120059200A (ko) 발광 다이오드 및 이의 제조 방법
WO2015070669A1 (zh) 发光二极管芯片及其制作方法
CN102651438B (zh) 衬底、该衬底的制备方法及具有该衬底的芯片
KR101009744B1 (ko) 반도체 발광소자 및 그 제조방법
CN103137800B (zh) 一种发光二极管制作方法
KR101239852B1 (ko) GaN계 화합물 반도체 발광 소자
KR100716752B1 (ko) 발광 소자와 이의 제조 방법
WO2012040978A1 (zh) 发光装置及其制造方法
US20150104944A1 (en) Method of forming patterns for semiconductor device
KR100650990B1 (ko) 질화물 반도체 발광 다이오드 및 그의 제조 방법
KR20100044403A (ko) 질화물 반도체 발광소자 및 그 제조방법
TW201244162A (en) Light emitting diode and method for making it

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170926

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee