KR101863714B1 - 패턴화 인터페이스를 구비한 발광소자 및 그 제조 방법 - Google Patents

패턴화 인터페이스를 구비한 발광소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101863714B1
KR101863714B1 KR1020130060298A KR20130060298A KR101863714B1 KR 101863714 B1 KR101863714 B1 KR 101863714B1 KR 1020130060298 A KR1020130060298 A KR 1020130060298A KR 20130060298 A KR20130060298 A KR 20130060298A KR 101863714 B1 KR101863714 B1 KR 101863714B1
Authority
KR
South Korea
Prior art keywords
region
different
pattern structures
predetermined pattern
pattern
Prior art date
Application number
KR1020130060298A
Other languages
English (en)
Other versions
KR20130133142A (ko
Inventor
젠-화 푸
쳉-시엔 리
치-하오 후앙
Original Assignee
에피스타 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피스타 코포레이션 filed Critical 에피스타 코포레이션
Publication of KR20130133142A publication Critical patent/KR20130133142A/ko
Application granted granted Critical
Publication of KR101863714B1 publication Critical patent/KR101863714B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

발광소자는 복수의 서로 상이한 소정 패턴 구조로 구성된 패턴화 인터페이스를 포함하고, 각 복수의 서로 상이한 소정 패턴 구조는 반복해서 나타나고 서로 인접한 임의의 소정 패턴 구조는 서로 다르다. 발광소자의 제조 방법은 기재를 제공하는 단계, 모의 연산에 따라 랜덤 패턴을 배열을 생성하는 단계; 기재 상에 랜덤 패턴 배열을 갖는 마스크층을 형성하는 단계, 일부의 기재를 제거하여, 기재 표면이 랜덤 패턴 배열을 갖게 하는 단계를 포함한다.

Description

패턴화 인터페이스를 구비한 발광소자 및 그 제조 방법{LIGHT-EMITTING DEVICE HAVING PATTERNED INTERFACE AND THE MANUFACTURING METHOD THEREOF}
본 발명은 패턴화 인터페이스를 구비한 발광소자에 관한 것이다.
최근 발광 다이오드 소자의 개발은 휘도 향상에 주력하고 있으며, 최종적으로 조명 분야에 응용될 수 있게 함으로써 에너지를 절감하고 탄소 배출을 줄이는 효과를 발생한다. 휘도의 향상은 2부분으로 나뉘며, 하나는 내부양자효율(Internal Quantum Efficiency, IQE)의 향상으로, 주로 에피택셜 품질의 개선을 통해 전자전공의 결합 효율을 증진시키는 것이고; 다른 하나는 광추출 효율(Light Extraction Efficiency; Lee)의 향상으로, 주로 발광층이 방출한 광선이 소자 외부로 효과적으로 뚫고 나오게 하여, 광선이 발광 다이오드 칩 내부 구조에 의해 흡수되는 것을 감소시키는 것이다.
표면 조면화 기술은 휘도를 효과적으로 향상시키는 방법 중 하나이며, 종래의 표면 조면화 기술은 기계 연마방법을 통해 기판표면에 랜덤 분포된 거친 표면을 형성하는 것이며, 이 방법은 깊이 또는 너비와 같은 조면화 크기를 효과적으로 제어할 수 없어, 제품의 재현성이 좋지 않았다. 대량 생산 시, 고르지 않은 표면에 에피택셜층을 성장시키면 에피택셜층의 품질이 좋지 않고 에피택셜층의 품질 제어가 쉽지 않게 된다.
본 발명은 전술한 문제점을 해결하기 위한 것이다.
본 발명은 한편으로 복수의 서로 상이한 소정 패턴 구조로 구성된 패턴화 인터페이스를 포함하는 발광소자를 제공하고, 상기 각 복수의 서로 상이한 소정 패턴 구조는 반복하여 나타나고 서로 인접한 임의의 2개의 소정 패턴 구조를 서로 다르게 한다. 일 실시예에서, 상기 패턴화 인터페이스는 서로 엇갈리게 배열(교차 배열)되는 복수의 제1 영역 및 복수의 제2 영역을 포함하고, 상기 복수의 서로 상이한 소정 패턴 구조는 상기 각 복수의 제1 영역 및/또는 상기 각 복수의 제2 영역에서의 배열이 서로 다르다. 다른 일 실시예에서, 상기 발광소자는 기판 및 에피택셜 적층을 더 포함하고, 상기 패턴화 인터페이스는 상기 기판 및 상기 에피택셜 적층 사이에 형성되거나 또는 상기 에피택셜 적층의 상기 기판과 멀리 떨어진 표면에 형성된다.
본 발명은 다른 한편으로, 발광소자의 제조 방법을 제공하고, 이 방법은 기재를 제공하는 단계; 모의 연산에 따라 랜덤 패턴 배열을 형성하는 단계; 상기 기재 상에 랜덤 패턴 배열을 갖는 마스크층을 형성하는 단계; 일부의 상기 기재를 제거하여, 상기 기재 표면이 상기 랜덤 패턴 배열을 갖게 하는 단계를 포함한다. 일실시예에서, 상기 모의 연산은 몬테카를로 시뮬레이션(Monte-Carlo simulation)을 포함한다.
도 1은 단면 개략도이며, 본 발명에 따른 발광소자의 제1 실시예를 나타낸다.
도 2a ~ 도 2e는 평면 개략도이며, 본 발명에 따른 발광소자의 패턴화 인터페이스의 제1 실시예 ~ 제5 실시예를 나타낸다.
도 3a ~ 도 3d는 단면 개략도이며, 본 발명에 따른 발광소자의 제1 실시예의 제조 방법을 나타낸다.
도 4a ~ 도 4d는 단면 개략도이며, 본 발명에 따른 발광소자의 제2 실시예 및 그 제조방법을 나타낸다.
도 1은 본 발명에 부합하는 발광소자(100)를 나타내며, 이 발광소자(100)는 성장 기판(101), 성장 기판(101)에 에피택셜 성장되는 비도핑 반도체층(102), 비도핑 반도체층(120) 상에 에피택셜 성장되는 제1 불순물을 가진 제1 접촉층(103), 제1 접촉층(103) 상에 에피택셜 성장되는 제1 불순물을 가진 제1 클래딩층(104), 제1 클래딩층(104) 상에 에피택셜 성장되고, 구동에 의해 주파장(dominant wavelength)을 갖는 광선을 방출하는 활성층(105), 활성층(105) 상에 에피택셜 성장되는 제2 불순물을 가진 제2 클래딩층(106), 제2 클래딩층(106) 상에 에피택셜 성장되는 제2 불순물을 가진 제2 접촉층(107), 제2 접촉층(107) 상에 형성되고, 제2 접촉층(107)과 양호한 옴접촉을 형성하는 전류 분산층(108), 노출된 제1 접촉층(103) 상에 증착 또는 스퍼터링 형성된 제1 전극(109), 및 전류 분산층(108) 상에 증착 또는 스퍼터링 형성된 제2 전극(110)을 포함한다. 기판(101)과 에피택셜층은 모두 단결정 구조이며, 에피택셜층은 상기의 제1 클래딩층(104), 제1 접촉층(103), 활성층(105), 제1 클래딩층(104), 제2 클래딩층(106), 제2 접촉층(107), 및 전류 분산층(108)을 포함한다.
성장 기판(101)과 비도핑 반도체층(102) 사이에 패턴화 인터페이스(1011)를 구비하고, 패턴화 인터페이스(1011)는 소정 수량(n)의 서로 상이한 소정 패턴 구조로 구성되며, 상기 복수의 서로 상이한 소정 패턴 구조는 대체로 원추(圓錐) 또는 각추(角錐)이며, 상기 소정 수량(n)은 10 ~ 100이며, 10 ~ 50인 것이 바람직하다. 본 실시예에서, 예를 들면 기판(101) 평면으로부터 돌출된 복수의 서로 상이한 소정 패턴 구조이며, 상기 복수의 패턴 구조는 제1 그룹 및 제2 그룹으로 구분될 수 있으며, 패턴 구조 ai는 일반적으로 제1 그룹의 각 패턴 구조에 속하는 각 패턴 구조를 지칭하며, 패턴 구조 bi는 일반적으로 제2 그룹에 속하는 각 패턴 구조를 지칭한다. 제1 그룹의 임의의 2개의 패턴 구조 ai는 적어도 하나의 특징 차이가 있고, 상기 특징은 피처 사이즈, 형상, 간격 또는 기타 구조 특징에 한정되지 않는다. 마찬가지로, 제2 그룹의 임의의 2개의 패턴 구조 bi는 적어도 하나의 특징 차이가 있으며, 상기 특징은 피처 사이즈, 형상, 간격 또는 기타 구조 특징에 한정되지 않는다. 또한, 제1 그룹에서 선택된 임의의 패턴 구조와 제2 그룹에서 선택된 임의의 패턴 구조는 적어도 하나의 특징 차이가 있고, 상기 특징은 피처 사이즈, 형상, 간격 또는 기타 구조 특징에 한정되지 않는다. 제1 그룹의 복수의 패턴 구조와 제2 그룹의 복수의 패턴 구조는 패턴화 인터페이스(1011) 상의 상이하거나 또는 중첩되지 않은 영역 상에 반복되게 분포된다. 상기 패턴 구조의 피처 사이즈는 0.5㎛ ~ 10㎛이며, 본 발명의 설명에서 지칭하는 피처 사이즈는 패턴 구조의 패턴화 인터페이스 상에서의 임의의 두 점 사이의 최대 거리이다. 예를 들면 원형 패턴에서, 상기 피처 사이즈는 원형의 직경이며, 직사각형 패턴에서, 상기 피처 사이즈는 직사각형의 대각선 길이이다. 상기 패턴화 인터페이스의 구체적 실시예에 관하여, 다음과 같이 상세히 설명한다.
도 2a는 도 1의 패턴화 인터페이스(1011)의 제1 실시예를 추가적으로 공개한 것으로, 복수의 매트릭스 배열을 이룬 패턴화 영역을 포함하고, 각 패턴화 영역의 위치는 A(x,y)로 표시되고, 여기서 x 및 y는 각각 도시된 수평 및 수직 좌표 축 방향의 좌표값에 대응되며, 1≤x≤m, 1≤y≤n이고, x, y, m 및 n은 모두 양의 정수이며, m 및 n은 발광소자의 칩 사이즈에 따라 결정된다. 임의의 하나의 A(x,y) 영역이 x+y가 짝수임을 만족시킬 경우, 이 영역은 제1 그룹의 복수의 패턴 구조(Multiple pattern structures), 예를 들면 A(1,1), A(1,3), A(2,2), A(3,1), A(3,3) 등 영역을 포함한다. 임의의 하나의 A(x,y) 영역이 x+y가 홀수임을 만족시킬 경우, 이 영역은 제2 그룹의 복수의 패턴 구조, 예를 들면, A(2,1), A(1,2), A(2,3), A(3,2) 등 영역을 포함한다. 따라서, 제1 그룹의 패턴 구조를 가진 영역과 제2 그룹의 패턴 구조를 가진 영역은 이격 및/또는 근접하게 배열됨으로써, 패턴화 인터페이스(1011) 상의 서로 인접한 임의의 2개의 패턴 구조가 적어도 하나의 특징 차이를 가지게 한다. 이 특징은 피처 사이즈, 형상, 간격 또는 기타 구조 특징에 한정되지 않는다. 본 실시예에서, A(1,1)은 6개의 패턴 구조로 구성되며, 각각 a1~a6이며, 그 평면 형상은 모두 원형이나, 직경이 서로 다르고, 또한 서로 인접한 패턴 구조의 기하학적 중심에서 기하학적 중심까지의 거리는 D이며, D는 약 1㎛ ~ 10㎛이다. 또한 서로 인접한 임의의 2개의 패턴 구조 경계선 사이의 최단거리 S는 0.1㎛ 이상이고, 바람직하게는 0.1㎛ ~ 5㎛이다. A(2,1)도 6개의 패턴 구조로 구성되며, 각각 b1~b6이며, 그 형상은 모두 원형이나, 직경이 서로 다르고, 또한 서로 인접한 임의의 2개 패턴 구조의 기하학적 중심에서 기하학적 중심까지의 거리는 D이다. 또한 서로 인접한 임의의 2개의 패턴 구조 경계선 사이의 최단거리는 0.1㎛ 이상이고, 바람직하게는 0.1㎛ ~ 5㎛이다. a1~a6의 피처 사이즈(즉 직경) r1~r6은 다음의 방정식을 만족시킨다:
Figure 112013047224467-pat00001
，i=1~n
b1~b6의 직경 R1~R6은 다음의 방정식을 만족시킨다.
Figure 112013047224467-pat00002
，i=1~n
여기서, rm 및 rM은 각각 패턴 구조 a1~a6 및 b1~b6 중의 최소 직경 및 최대 직경이며, 2n은 소정 패턴 구조 a1~a6 및 b1~b6의 총 갯수이며, 이 실시예에서, 소정 패턴 구조의 수량은 12개이며, 즉 2n=12이다. 예를 들면, rm 및 rM이 각각 1.9㎛ 및 3.0㎛일 때, r1~r6은 각각 1.9, 2.1, 2.3, 2.5, 2.7, 2.9㎛이며, 서로 인접한 임의의 2개 패턴 구조 사이의 거리는 소정값의 정배수이며, r1=rm이고, R1~R6은 각각 2.0, 2.2, 2.4, 2.6, 2.8, 3.0㎛이며, 서로 인접한 임의의 2개의 패턴 구조 사이의 거리는 소정값의 정배수이며, R6=rM이다.
본 실시예에서, 임의의 하나의 A(x,y) 영역이 x+y가 짝수임을 만족시킬 경우, 제1 그룹의 복수의 패턴 구조 a1~a6를 포함하나, 패턴 구조 a1~a6은 이들 영역에서의 배열 방식이 서로 다르다. 예를 들면 서로 같은 직경을 가지는 패턴 구조는 서로 다른 영역에서의 상대적 위치가 다르다. 본 실시예에서, 패턴 구조 a1~a6은 A(1,1), A(1,3), A(2,2), A(3,1) 영역에서의 배열이 모두 서로 다르다. 즉 적어도 하나의 동일한 패턴 구조는 상기 2개 영역에서의 상대적 위치가 다르다. 구체적으로 말하자면, A(x,y) 영역이 x+y가 짝수임을 만족시키면, 그 영역 총수는 6의 계승(the factorial of six;6!)인 6!=720보다 작고, 종래의 랜덤 연산법, 예를 들어 몬테카를로 시뮬레이션(Monte-Carlo simulation) 방식을 응용하여 이들 영역의 배열 방식을 서로 다르게 할 수 있다. 마찬가지로, 임의의 하나의 A(x,y) 영역이 x+y가 홀수임을 만족시킬 경우, 제2 그룹의 복수의 패턴 구조 b1~b6을 포함하나, 패턴 구조 b1~b6은 이들 영역에서의 배열 방식이 서로 다르다. 예를 들면 동일한 패턴 구조는 서로 다른 영역에서의 상대적 위치가 다르다. 본 실시예에서, 패턴 구조 b1~b6은 A(2,1), A(1,2), A(2,3), A(3,2) 영역에서의 배열이 모두 서로 다르다. 즉 적어도 하나의 동일한 패턴 구조는 상기 2개 영역에서의 상대적 위치가 다르며, 종래의 랜덤 연산법, 예를 들면 몬테카를로 시뮬레이션(Monte-Carlo Simulation) 방식을 응용하여, 이들 영역의 배열 방식을 서로 다르게 할 수 있다. 구체적으로 말하자면, A(x,y) 영역이 x+y가 홀수임을 만족시키면, 그 영역 총수는 6의 계승(the factorial of six;6!)인 6!=720보다 작고, 이들 영역의 배열 방식을 서로 다르게 한다. 따라서, 본 실시예에서 공개한 패턴화 인터페이스(1011) 상의 복수의 패턴 구조는 한정된 개수의 소정의 서로 상이한 패턴 구조를 포함하나, 패턴화 인터페이스(1011) 상의 서로 다른 영역에 반복하여 나타남으로써, 패턴화 인터페이스(1011) 상에서 서로 인접한 임의의 2개의 패턴 구조가 여전히 적어도 하나의 특징 차이를 가지게 하여, 단일 주기성 패턴 구조에 비해, 활성층(105)으로부터 패턴화 인터페이스(1011)를 향해 방출되는 광선을 더 균일하게 분산시킬 수 있으므로, 광추출 효율을 향상시킨다.
도 2b는 도 1의 패턴화 인터페이스(1011)의 제2 실시예를 추가로 공개하였고, 복수의 매트릭스 배열을 이룬 패턴화 영역을 포함하고, 각 패턴화 영역의 위치는 A(x, y)로 표시되고, 여기서 x 및 y는 각각 도시된 수평 및 수직 좌표 축 방향의 좌표값에 대응되고, 1≤x≤m, 1≤y≤n이고, x, y, m 및 n은 모두 양의 정수이며, m 및 n은 발광소자의 칩 사이즈에 따라 결정된다. 임의의 하나의 A(x, y) 영역이 x+y가 짝수임을 만족시킬 경우, 제1 그룹의 복수의 패턴 구조, A(1,1), A(1,3), A(2,2), A(3,1), A(3,3) 등 영역을 포함하고, 임의의 하나의 A(x,y) 영역이 x+y가 홀수임을 만족시킬 경우, 제2 그룹의 복수의 패턴 구조, 예를 들면 A(2,1), A(1,2), A(2,3), A(3,2) 등 영역을 포함한다. 따라서, 제1 그룹의 패턴 구조를 가진 영역과 제2 그룹의 패턴 구조를 가진 영역은 이격 및/또는 근접하게 배열됨으로써, 패턴화 인터페이스(1011) 상의 서로 인접한 임의의 2개 패턴 구조가 적어도 하나의 특징 차이를 가지게 한다. 이 특징은 피처 사이즈, 형상, 간격 또는 기타 구조 특징에 한정되지 않는다. 구체적으로 말하자면, A(1,1)은 10개의 패턴화 구조로 구성되며, 각각 a1~a10이며, 평면 형상은 모두 원형이나, 직경이 서로 다르고, 서로 인접한 임의의 2개의 패턴 구조의 기하학적 중심에서 기하학적 중심까지의 거리는 D이며, D는 약 1㎛ ~ 10㎛이다. 또한 서로 인접한 임의의 2개의 패턴 구조 경계선 사이의 최단거리는 0.1㎛ 이상이고, 바람직하게는 0.1㎛ ~ 5㎛이다. A(2,1)도 10개의 패턴 구조로 구성되며, 각각 b1~b10이고, 그 형상은 모두 원형이나 직경이 서로 다르고, 서로 인접한 임의의 2개의 패턴 구조의 기하학적 중심에서 기하학적 중심까지의 거리는 D이며, 서로 인접한 임의의 2개의 패턴 구조 경계선 사이의 최단거리는 0.1㎛ 이상이고, 바람직하게는 0.1㎛ ~ 5㎛이다. 여기서, a1~a10의 피처 사이즈(즉 직경) r1~r10은 다음의 방정식을 만족시킨다.
Figure 112013047224467-pat00003
，i=1~n
b1~b10의 직경 R1~R10은 다음 방정식을 만족시킨다.
Figure 112013047224467-pat00004
，i=1~n
여기서, rm 및 rM은 각각 패턴 구조 a1~a10 및 b1~b10 중의 최소 직경 및 최대 직경이며, 2n은 소정 패턴 구조 a1~a10 및 b1~b10의 총 갯수이며, 이 실시예에서, 소정 패턴 구조의 수량은 20개이며, 즉 2n=20이다. 예를 들면, rm 및 rM이 각각 1.9㎛ 및 3.8㎛이면, r1~ r10은 각각 1.9, 2.1, 2.3, …3.5, 3.7㎛이고, 서로 인접한 임의의 2개의 패턴 구조 사이의 거리는 소정값의 정배수이며, r1=rm이고, R1~R10은 각각 2.0, 2.2, 2.4, …3.6, 3.8㎛이며, 서로 인접한 임의의 2개의 패턴 구조 사이의 거리는 소정값의 정배수이며, R5=rM이다.
본 실시예에서, 임의의 하나의 A(x,y) 영역이 x+y가 짝수임을 만족시킬 경우, 제1 그룹의 복수의 패턴 구조 a1~a10을 포함하나, 패턴 구조 a1~a10은 이들 영역에서의 배열 방식이 서로 다르다. 예를 들면 서로 같은 직경을 가지는 패턴 구조는 서로 다른 영역에서의 상대적 위치가 다르다. 본 실시예에서, 패턴 구조 a1~a10은 A(1,1), A(1,3), A(2,2), A(3,1) 영역에서의 배열이 모두 서로 다르다. 즉, 적어도 하나의 동일한 패턴 구조는 상기 2개 영역에서의 상대적 위치가 다르다. 구체적으로 말하자면, A(x,y) 영역이 x+y가 짝수임을 만족시키면, 그 영역 총수는 10의 계승(the factorial of ten; 10!)보다 작고, 종래의 랜덤 연산 방법, 예를 들어 몬테카를로 시뮬레이션(Monte-Carlo Simulation) 방식을 응용하여 이들 영역의 배열 방식을 서로 다르게 할 수 있다. 마찬가지로, 임의의 하나의 A(x,y) 영역이 x+y가 홀수임을 만족시킬 경우, 제2 그룹의 복수의 패턴 구조 b1~b10를 포함하나, 패턴 구조 b1~b10은 이들 영역에서의 배열 방식이 서로 다르다. 예를 들면 동일한 패턴 구조는 서로 다른 영역에서의 상대적 위치가 다르다. 본 실시예에서, 패턴 구조 b1~b10은 A(2,1), A(1,2), A(2,3), A(3,2) 영역에서의 배열이 모두 서로 다르다. 즉 적어도 하나의 동일한 패턴 구조는 상기 2개 영역에서의 상대적 위치가 서로 다르며, 종래의 랜덤 연산법, 예를 들면 몬테카를로 시뮬레이션(Monte-Carlo Simulation) 방식을 응용하여, 이들 영역의 배열 방식을 서로 다르게 할 수 있다. 구체적으로 말하자면, A(x,y) 영역이 x+y 홀수임을 만족시키면, 그 영역 총수는 10의 계승값(the factorial of ten; 10!)보다 작고, 이들 영역의 배열 방식을 서로 다르게 한다. 따라서, 본 실시예에서 공개한 패턴화 인터페이스(1011) 상의 복수의 패턴 구조는 한정된 개수의 소정의 서로 다른 패턴 구조를 포함하나, 패턴화 인터페이스(1011) 상의 서로 다른 영역에 반복하여 나타남으로써, 서로 인접한 임의의 2개의 패턴 구조가 여전히 적어도 하나의 특징 차이를 가지게 하여, 단일 주기성 패턴 구조에 비해, 활성층(105)으로부터 패턴화 인터페이스(1011)를 향해 방출되는 광선을 더 균일하게 분산시킬 수 있으므로, 광추출 효율을 향상시킨다.
도 2c는 도 1의 패턴화 인터페이스(1011)의 제3 실시예를 추가적으로 공개하였으며, 매트릭스 배열을 이룬 패턴화 영역을 포함하고, 각 패턴화 영역의 위치는 A(x,y)로 표시하고, 여기서 x 및 y는 도시한 수평 및 수직 좌표 축 방향의 좌표값에 각각 대응하며, 1≤x≤m, 1≤y≤n이고, x, y, m 및 n 은 모두 양의 정수이며, m 및 n은 발광소자의 칩 사이즈에 따라 결정된다. 여기서, 임의의 하나의 A(x,y) 영역이 x+y가 짝수임을 만족시킬 경우, 제1 그룹의 복수의 패턴 구조, 예를 들면A(1,1), A(1,3), A(2,2), A(3,1), A(3,3) 등 영역을 포함한다. 임의의 하나의 A(x,y)가 홀수임을 만족시킬 경우, 제2 그룹의 복수의 패턴 구조, 예를 들면 A(2,1), A(1,2), A(2,3), A(3,2) 등 영역을 포함한다. 따라서, 제1 그룹의 패턴 구조를 가진 영역과 제2 그룹의 패턴 구조를 가진 영역은 이격 및/또는 서로 인접하게 배열됨으로써, 패턴화 인터페이스(1011) 상의 서로 인접한 임의의 2개의 패턴 구조가 적어도 하나의 특징 차이를 가지게 한다. 이 특징은 피처 사이즈, 형상, 간격 또는 기타 구조 특징에 한정되지 않는다. 구체적으로 말하자면, A(1,1)은 14개의 패턴 구조로 구성되며, 각각 a1~a14이며, 그 평면 형상은 모두 원형이나, 직경이 서로 다르고, 또한 서로 인접한 임의의 2개의 패턴 구조의 기하학적 중심에서 기하학적 중심까지의 거리는 모두 동일한 거리 D이며, D는 약 1㎛ ~ 10㎛이다. 또한 서로 인접한 임의의 2개의 패턴 구조 경계선 사이의 최단거리는 0.1㎛ 이상이고, 바람직하게는 0.1㎛ ~ 5㎛이다. A(2,1)도 14개의 패턴 구조로 구성되며, 각각 b1~b14이며, 그 형상은 모두 원형이나 직경이 서로 다르고, 서로 인접한 임의의 2개 패턴 구조의 기하학적 중심에서 기하학적 중심까지의 거리는 D이다. 또한 서로 인접한 임의의 2개의 패턴 구조의 사이의 거리는 0.1㎛ 이상이고, 바람직하게는 0.1㎛ ~ 5㎛이다. 여기서, a1~a14의 피처 사이즈(즉 직경) r1~r14는 다음의 방정식을 만족시킨다.
Figure 112013047224467-pat00005
，i=1~n
b1~b14의 직경 R1~R14는 다음의 방정식을 만족시킨다:
Figure 112013047224467-pat00006
，i=1~n
여기서, rm 및 rM은 각각 a1~a14 및 b1~b14 중의 최소 직경 및 최대 직경이며, 2n은 소정 패턴 구조 a1~a14 및 b1~b14의 총 갯수이며, 이 실시예에서, 소정 패턴 구조의 수량은 28개이며, 즉 2n=28이다. 예를 들면, rm 및 rM이 각각 1.0㎛ 및 3.7㎛이면, r1~r14는 각각 1.0, 1.2, 1.4, …3.4, 3.6㎛이며, 서로 인접한 임의의 2개의 패턴 구조 경계 사이의 최단거리는 소정값의 정배수이고, r1=rm이고, R1~R14는 각각 1.1, 1.3, 1.5, …3.5, 3.7㎛이며, 서로 인접한 임의의 2개의 패턴 구조 경계의 최단거리는 소정값의 정배수이며, R5=rM이다.
본 실시예에서, 임의의 하나의 A(x,y) 영역이 x+y가 짝수임을 만족시킬 경우, 제1 그룹의 복수의 패턴 구조 a1~a14를 포함하나, 패턴 구조 a1~a14는 이들 영역에서의 배열 방식이 서로 다르다. 예를 들면 서로 같은 패턴 구조는 서로 다른 영역에서의 상대적 위치가 다르다. 본 실시예에서 a1~a14는 A(1,1), A(1,3), A(2,2), A(3,1) 영역에서의 배열이 모두 서로 다르다. 즉 적어도 하나의 동일한 패턴 구조는 상기 2개의 영역에서의 상대적 위치가 서로 다르다. 구체적으로 말하자면, A(x,y) 영역이 x+y가 짝수임을 만족시키면, 그 영역의 총수는 14의 계승값(the factorial of fourteen; 14!)보다 작고, 종래의 랜덤 연산법, 예를 들면 몬테카를로 시뮬레이션(Monte-Carlo Simulation) 방식을 응용하여, 이들 영역의 배열 방식을 서로 다르게 할 수 있다. 마찬가지로, 임의의 하나의 A(x, y) 영역이 x+y가 홀수임을 만족시킬 경우, 제2 그룹의 복수의 패턴 구조 b1~b14를 포함하나, 패턴 구조 b1~b14는 이들 영역에서의 배열 방식이 서로 다르다. 예를 들면 동일한 패턴 구조는 서로 다른 영역에서의 상대적 위치가 다르다. 본 실시예에서, 패턴 구조 b1~b14는 A(2,1), A(1,2), A(2,3), A(3,2) 영역에서의 배열이 모두 다르다. 즉 적어도 하나의 동일한 패턴 구조는 상기 2개 영역에서의 상대적 위치가 다르며, 종래의 랜덤 연산법, 예를 들어 몬테카를로 시뮬레이션(Monte-Carlo simulation) 방식을 응용하여 운용하여, 이들 영역의 배열 방식을 서로 다르게 할 수 있다. 구체적으로 말하자면, A(x,y) 영역에서 x+y가 홀수임을 만족시키면, 그 영역 총수는 14의 계승값(the factorial of fourteen; 14!)보다 작고, 이들 영역의 배열 방식을 서로 다르게 한다. 따라서, 본 실시예에서 공개한 패턴화 인터페이스(1011) 상의 복수의 패턴 구조는 한정된 개수의 소정의 서로 상이한 패턴 구조를 포함하나, 패턴화 인터페이스(1011) 상의 서로 다른 영역에 반복하여 나타남으로써 서로 인접한 임의의 2개의 패턴 구조가 적어도 하나의 특징 차이를 가지게 하여, 단일 주기성 패턴 구조에 비해, 활성층(105)으로부터 패턴화 인터페이스(1011)를 향해 방출되는 광선을 더 균일하게 분산시킬 수 있으므로, 광추출 효율을 향상시킨다.
도 2d는 도 1의 패턴화 인터페이스(1011)의 제4 실시예를 추가적으로 공개하였고, 복수의 매트릭스 배열을 이룬 패턴화 영역을 포함하고, 각 패턴화 영역의 위치는 A(x,y)로 표시되고, 여기서 x 및 y는 도시한 수평 및 수직 좌표 축 방향의 좌표값에 각각 대응하며, 1≤x≤m, 1≤y≤n이고, x, y, m 및 n 은 모두 양의 정수이며, m 및 n은 발광소자의 칩 사이즈를 결정한다. 여기서, 임의의 하나의 A(x,y) 영역이 x+y가 짝수임을 만족시킬 경우, 제1 그룹의 복수의 패턴 구조, 예를 들면 A(1,1), A(1,3), A(2,2), A(3,1), A(3,3) 등 영역을 포함한다. 임의의 하나의 A(x,y)가 홀수임을 만족시킬 경우, 제2 그룹의 복수의 패턴 구조, 예를 들면 A(2,1), A(1,2), A(2,3), A(3,2) 등 영역을 포함한다. 따라서, 제1 그룹의 패턴 구조를 가진 영역과 제2 그룹의 패턴 구조를 가진 영역은 이격 및/또는 서로 근접하게 배열됨으로써, 패턴화 인터페이스(1011) 상의 서로 인접한 임의의 2개의 패턴 구조가 적어도 하나의 특징 차이를 가지게 한다. 이 특징은 피처 사이즈, 형상, 간격 또는 기타 구조 특징에 한정되지 않는다. 구체적으로 말하자면, A(1,1)은 18개의 패턴 구조로 구성되며, 각각 a1~a18이며, 그 평면 형상은 모두 원형이나, 직경이 서로 다르고, 서로 인접한 임의의 2개의 패턴 구조의 기하학적 중심에서 기하학적 중심까지의 거리는 동일한 거리 D이며, 여기서 D는 약 1㎛ ~ 10㎛이다. 또한 서로 인접한 임의의 2개의 패턴 구조 경계선 사이의 최단거리는 0.1㎛ 이상이고, 바람직하게 0.1㎛ ~ 5㎛이다. A(2,1)은 18개의 패턴 구조로 구성되며 각각 b1~b18이며, 그 형상은 모두 원형이나 직경이 서로 다르고, 서로 인접한 임의의 2개 패턴 구조의 기하학적 중심에서 기하학적 중심까지의 거리는 D이다. 또한 서로 인접한 2개의 패턴 구조 경계선 사이의 최단거리는 0.1㎛ 이상이고, 바람직하게는 0.1㎛ ~ 5㎛이다. 여기서, a1~a18의 피처 사이즈(즉 직경) r1~r18은 다음 방정식을 만족시킨다.
Figure 112013047224467-pat00007
，i=1~n
b1~b18의 직경 R1~R18은 다음의 방정식을 만족시킨다.
Figure 112013047224467-pat00008
，i=1~n
여기서, rm 및 rM은 각각 패턴 구조 a1~a18 및 b1~b18 중의 최소 직경 및 최대 직경이며, 2n은 소정 패턴 구조 a1~a18 및 b1~b18의 총 갯수이며, 이 실시예에서, 소정 패턴 구조의 수량은 36개이며, 즉 2n=36이다. 예를 들면, rm 및 rM이 각각 1.0㎛ 및 4.5㎛일 때, r1~r18은 각각 1.0, 1.2, 1.4… 4.2, 4.4㎛이며, 서로 인접한 임의의 2개 패턴 구조 사이의 거리는 소정값의 정배수이며, r1=rm이고, R1~R18은 각각 1.1, 1.3, 1.5, …4.3, 4.5㎛이며, 서로 인접한 임의의 2개의 패턴 구조 사이의 거리는 소정값의 정배수이며, R5=rM이다.
본 실시예에서, 임의의 하나의 A(x,y) 영역이 x+y가 짝수임을 만족시킬 경우, 제1 그룹의 복수의 패턴 구조 a1~a18를 포함하나, 패턴 구조 a1~a18은 이들 영역에서의 배열 방식이 서로 다르다. 예를 들면 서로 같은 직경을 가지는 패턴 구조는 서로 다른 영역에서의 상대적 위치가 다르다. 본 실시예에서, 패턴 구조 a1~a18은 A(1,1), A(1,3), A(2,2), A(3,1) 영역에서의 배열이 모두 서로 다르다. 즉 적어도 하나의 동일한 패턴 구조는 상기 2개 영역에서의 상대적 위치가 다르다. 구체적으로 말하자면, A(x,y) 영역이 x+y가 짝수임을 만족시키면, 그 영역 총수는 18의 계승(the factorial of eighteen;18!)보다 작고, 종래의 랜덤 연산법, 예를 들어 몬테카를로 시뮬레이션(Monte-Carlo simulation) 방식을 응용하여 이들 영역의 배열 방식을 서로 다르게 할 수 있다. 마찬가지로, 임의의 하나의 A(x,y) 영역이 x+y가 홀수임을 만족시킬 경우, 제2 그룹의 복수의 패턴 구조 b1~b18을 포함하나, 패턴 구조 b1~b18은 이들 영역에서의 배열 방식이 서로 다르다. 예를 들면 동일한 패턴 구조는 서로 다른 영역에서의 상대적 위치가 다르다. 본 실시예에서, 패턴 구조 b1~b18은 A(2,1), A(1,2), A(2,3), A(3,2) 영역에서의 배열이 모두 서로 다르다. 즉 적어도 하나의 동일한 패턴 구조는 상기 2개 영역에서의 상대적 위치가 다르며, 종래의 랜덤 연산법, 예를 들면 몬테카를로 시뮬레이션(Monte-Carlo Simulation) 방식을 응용하여, 이들 영역의 배열 방식을 서로 다르게 할 수 있다. 구체적으로 말하자면, A(x,y) 영역이 x+y가 홀수임을 만족시키면, 그 영역 총수는 18의 계승(the factorial of eighteen;18!)보다 작고, 이들 영역의 배열 방식을 서로 다르게 한다. 따라서, 본 실시예에서 공개한 패턴화 인터페이스(1011) 상의 복수의 패턴 구조는 한정된 개수의 소정의 서로 상이한 패턴 구조를 포함하나, 패턴화 인터페이스(1011) 상의 서로 다른 영역에 반복하여 나타남으로써, 서로 인접한 임의의 2개의 패턴 구조가 여전히 적어도 하나의 특징 차이를 가지게 하여, 단일 주기성 패턴 구조에 비해, 활성층(105)으로부터 패턴화 인터페이스(1011)를 향해 방출되는 광선을 더 균일하게 분산시킬 수 있으므로, 광추출 효율을 향상시킨다.
도 2e는 도 1의 패턴화 인터페이스(1011)의 제5 실시예를 추가적으로 공개한 것으로, 복수의 매트릭스 배열을 이룬 패턴화 영역을 포함하고, 각 패턴화 영역의 위치는 A(x,y)로 표시되고, 여기서 x 및 y는 각각 도시된 수평 및 수직 좌표 축 방향의 좌표값에 대응되며, 1≤x≤m, 1≤y≤n이고, x, y, m 및 n은 모두 양의 정수이며, m 및 n은 발광소자의 칩 사이즈에 따라 결정된다. 임의의 하나의 A(x,y) 영역이 x+y가 짝수임을 만족시킬 경우, 이 영역은 제1 그룹의 복수의 패턴 구조(Multiple pattern structures), 예를 들면 A(1,1), A(1,3), A(2,2), A(3,1), A(3,3) 등 영역을 포함한다. 임의의 하나의 A(x,y) 영역이 x+y가 홀수임을 만족시킬 경우, 이 영역은 제2 그룹의 복수의 패턴 구조, 예를 들면, A(2,1), A(1,2), A(2,3), A(3,2) 등 영역을 포함한다. 따라서, 제1 그룹의 패턴 구조를 가진 영역과 제2 그룹의 패턴 구조를 가진 영역은 이격 및/또는 근접하게 배열됨으로써, 패턴화 인터페이스(1011) 상의 서로 인접한 임의의 2개의 패턴 구조가 적어도 하나의 특징 차이를 가지게 한다. 이 특징은 피처 사이즈, 형상, 간격 또는 기타 구조 특징에 한정되지 않는다. 본 실시예에서, A(1,1)은 21개의 패턴 구조로 구성되며, 각각 a1~a21이며, 그 평면 형상은 모두 원형이나, 직경이 서로 다르고, 또한 서로 인접한 패턴 구조의 기하학적 중심에서 기하학적 중심까지의 거리는 D이며, D는 약 1㎛ ~ 10㎛이다. 또한 서로 인접한 임의의 2개의 패턴 구조 경계선 사이의 최단거리 S는 0.1㎛ 이상이고, 바람직하게는 0.1㎛ ~ 5㎛이다. A(2,1)도 21개의 패턴 구조로 구성되며, 각각 b1~b21이며, 그 형상은 모두 원형이나, 직경이 서로 다르고, 또한 서로 인접한 임의의 2개 패턴 구조의 기하학적 중심에서 기하학적 중심까지의 거리는 D이다. 서로 인접한 임의의 2개의 패턴 구조 경계선 사이의 최단거리는 0.1㎛ 이상이고, 바람직하게는 0.1㎛ ~ 5㎛이다. a1~a21의 피처 사이즈(즉 직경) r1~r21은 다음의 방정식을 만족시킨다.
Figure 112013047224467-pat00009
，i=1~n
b1~b21의 직경 R1~R21은 다음의 방정식을 만족시킨다.
Figure 112013047224467-pat00010
，i=1~n
여기서, rm 및 rM은 각각 패턴 구조 a1~a21 및 b1~b21 중의 최소 직경 및 최대 직경이며, 2n은 소정 패턴 구조 a1~a21 및 b1~b21의 총 갯수이며, 이 실시예에서, 소정 패턴 구조의 수량은 42개이며, 즉 2n=42이다. 예를 들면, rm 및 rM이 각각 0.9㎛ 및 5.0㎛이면, r1~r21은 각각 0.9, 1.1, 1.3, …4.7, 4.9㎛이며, 서로 인접한 임의의 2개 패턴 구조 사이의 거리는 소정값의 정배수이며, r1=rm이고, R1~R21은 각각 1.0, 1.2, 1.4, …4.8, 5.0㎛이며, 서로 인접한 임의의 2개의 패턴 구조 사이의 거리는 소정값의 정배수이며, R5=rM이다.
본 실시예에서, 임의의 하나의 A(x,y) 영역이 x+y가 짝수임을 만족시킬 경우, 제1 그룹의 복수의 패턴 구조 a1~a21를 포함하나, 패턴 구조 a1~a21은 이들 영역에서의 배열 방식이 서로 다르다. 예를 들면 서로 같은 직경을 가지는 패턴 구조는 서로 다른 영역에서의 상대적 위치가 다르다. 본 실시예에서, 패턴 구조 a1~a21은 A(1,1), A(1,3), A(2,2), A(3,1) 영역에서의 배열이 모두 서로 다르다. 즉 적어도 하나의 동일한 패턴 구조는 상기 2개 영역에서의 상대적 위치가 다르다. 구체적으로 말하자면, A(x,y) 영역이 x+y가 짝수임을 만족시키면, 그 영역 총수는 21의 계승(the factorial of twenty-one;21!)보다 작고, 종래의 랜덤 연산법, 예를 들어 몬테카를로 시뮬레이션(Monte-Carlo simulation) 방식을 응용하여 이들 영역의 배열 방식을 서로 다르게 할 수 있다. 마찬가지로, 임의의 하나의 A(x,y) 영역이 x+y가 홀수임을 만족시킬 경우, 제2 그룹의 복수의 패턴 구조 b1~b21을 포함하나, 패턴 구조 b1~b21은 이들 영역에서의 배열 방식이 서로 다르다. 예를 들면 동일한 패턴 구조는 서로 다른 영역에서의 상대적 위치가 다르다. 본 실시예에서, 패턴 구조 b1~b21은 A(2,1), A(1,2), A(2,3), A(3,2) 영역에서의 배열이 모두 서로 다르다. 즉 적어도 하나의 동일한 패턴 구조는 상기 2개 영역에서의 상대적 위치가 다르며, 종래의 랜덤 연산법, 예를 들면 몬테카를로 시뮬레이션(Monte-Carlo Simulation) 방식을 응용하여, 이들 영역의 배열 방식을 서로 다르게 할 수 있다. 구체적으로 말하자면, A(x,y) 영역이 x+y가 홀수임을 만족시키면, 그 영역 총수는 21의 계승(the factorial of twenty-one;21!)보다 작고, 이들 영역의 배열 방식을 서로 다르게 한다. 따라서, 본 실시예에서 공개한 패턴화 인터페이스(1011) 상의 복수의 패턴 구조는 한정된 개수의 소정의 서로 상이한 패턴 구조를 포함하나, 패턴화 인터페이스(1011) 상의 서로 다른 영역에 반복하여 나타남으로써, 서로 인접한 임의의 2개의 패턴 구조가 여전히 적어도 하나의 특징 차이를 가지게 하여, 단일 주기성 패턴 구조에 비해, 활성층(105)으로부터 패턴화 인터페이스(1011)를 향해 방출되는 광선을 더 균일하게 분산시킬 수 있으므로, 광추출 효율을 향상시킨다.
도 3a ~ 도 3d는 도 2a ~ 도 2e에 도시한 패턴화 인터페이스(1011)에 부합한 제조 방법을 개시하였고, 이 방법은 도 2a ~ 도 2e에 부합된 패턴을 포토 마스크에 미리 설계 형성하고, 도 3b에 도시한 바와 같이, 종래의 포토레지스트 노광, 현상 등 리소그래피 공정에 의해 패턴화 포토레지스트층(20)을 성장 기판(10) 상에 형성하는 단계, 그리고, 도 3c에 도시한 바와 같이, 건식 식각 공정을 통해 패턴화 포토레지스트층(20)의 패턴을 성장 기판(10)으로 옮겨 패턴화 인터페이스(1011)를 구비한 기판(100)을 형성하는 단계를 포함한다. 본 발명의 다른 실시예에서, 도 3c의 패턴화 인터페이스(1011)를 전체적으로 습식 식각하여, 미세 조면화 구조를 가진 패턴화 인터페이스(1012)를 형성하고, 미세 조면화 구조는 대체로 패턴화 인터페이스(1011) 형상을 따라 형성된 미세 구조이므로, 광선을 난반시키고 광추출 효율을 향상시키 위해 미세 조면화 구조의 조도는 패턴화 인터페이스(1012)의 조도보다 크지 않다. 본 발명의 실시예에 개시된 패턴화 인터페이스는 대량 생산 가능하며, 기판과 기판 사이, 또는 웨이퍼와 웨이퍼 사이가 비교적 작은 제품 변형성을 갖도록 유지시키고, 종래의 랜덤 조면화 방식, 예를 들면 입자를 연마하여 기계 방식으로 표면에 조면화된 표면을 랜덤으로 형성하는 방식에 비하면, 본 실시예는 비교적 안정되고 제어 가능한 품질에 도달할 수 있고, 비교적 작은 제품 변형성 및 비교적 좋은 제품 재현성을 가진다.
도 4a ~ 도 4d는 본 발명에 부합한 발광소자의 제2 실시예 및 그 제조 방법을 개시하였으며, 이 제조 방법은 제1 적층구조(S1) 제공 단계, 제2 적층구조(S2) 제공 단계, 적층구조 접합 단계, 성장 기판(201) 및 비도핑 반도체층(202) 제거 단계; 패턴화 인터페이스(2032) 형성 단계를 포함한다. 도 4a에 도시한 바와 같이, 제1 적층구조(S1) 제공 단계는 성장 기판(201)을 제공하는 단계, 비도핑 반도체층(202)을 성장 기판(201) 상에 에피택셜 성장시키는 단계, 제1 불순물을 가진 제1 접촉층(203)을 비도핑 반도체층(202) 상에 에피택셜 성장시키는 단계, 제1 불순물을 가진 제1 클래딩층(204)을 제1 접촉층(203) 상에 에피택셜 성장시키는 단계, 구동에 의해 주파장(dominant wavelength)을 가진 광선을 방출할 수 있는 활성층(205)을 제1 클래딩층(204) 상에 에피택셜 성장시키는 단계, 제2 불순물을 가진 제2 클래딩층(206)을 활성층(205) 상에 에피택셜 성장시키는 단계, 제2 불순물을 가진 제2 접촉층(207)을 제2 클래딩층(206) 상에 에피택셜 성장시키는 단계, 제2 접촉층(207) 상에 제2 접촉층(207)과 옴저촉하는 반사층(208)을 형성하는 단계, 반사층(208) 상에 제1 접합층(209)을 형성함으로써 제1 적층구조(S1)를 완성하는 단계를 포함한다. 도 4b에 도시한 바와 같이, 제2 적층구조 제공 단계는 캐리어(301)를 제공하는 단계 및 캐리어(301) 상에 제2 접합층(302)을 형성함으로써, 제2 적층구조(S2)를 완성하는 단계를 포함한다. 제1 적층구조(S1) 및 제2 적층구조(S2)를 완성한 후, 제1 적층구조(S1) 및 제2 적층구조(S2)가 접합되도록 적층구조 접합 단계를 통해 제1 접합층(209) 및 제2 접합층(302)을 접합시키고, 접합 후, 도 4c에 도시한 바와 같이, 제거 단계를 통해 성장 기판(201) 및 비도핑 반도체층(202)을 제거함으로써 제1 접촉층(203)을 노출시킨다. 패턴화 인터페이스(2032) 형성 단계에서 제1 접촉층(203)의 표면에 패턴화 인터페이스(2032)를 형성하고, 패턴화 인터페이스(2032)의 패턴 및 그 형성 방법은 상기 여러 실시예의 기재 및 도 1, 도 2a ~ 도 2d 및 도 3a ~ 도 3d에 도시한 바와 동일하다.
상기 각 실시예에 개시된 패턴화 인터페이스는 특정된 2개 구조의 계면 또는 특정된 어느 한 구조의 상표면에 형성되는 것에 한정되지 않는다. 즉, 임의의 2개 구조의 계면 또는 임의의 한 개의 외표면에 형성되는 본 발명에 부합된 상기의 패턴화 인터페이스는 모두 본 발명의 범위에 속한다. 상기 각 실시예에 개시된 패턴화 인터페이스는 전체 계면 또는 상표면에 형성된 것에 한정되지 않는다. 즉, 패턴화 인터페이스는 일부 계면 또는 상표면에만 형성될 수도 있다.
상기의 여러 실시예에서, 상기 비도핑 반도체층, 제1 접촉층, 제1 클래딩층, 제2 클래딩층, 제2 접촉층 및 활성층의 재료는 III-V족 화합물을 포함하고, III-V족 화합물은 예를 들면, AlpGaqIn(1-p-q)P 또는 AlxInyGa(1-x-y)N이며, 여기서 0≤p, q, x, y≤1이고, P, q, x, y는 모두 정수이며, （p+q）≤1이고,（x+y）≤1이다. 상기 제1 도핑물은 Si와 같은 n형 불순물, 또는 Mg 또는 Zn과 같은 p형 불순물이며, 상기 제2 불순물은 제1 불순물과 상이한 도전성을 가진 불순물이다. 상기 전류 분산층은 산화인듐주석(ITO), 산화아연과 같은 금속도전 산화물을 포함하거나, 또는 고도핑 농도를 가진 인화물 또는 질화물과 같은 전도성이 좋은 반도체층이다. 상기 성장 기판은 인화갈륨, 사파이어, 탄화규소, 질화갈륨, 규소 및 질화알루미늄으로 구성된 군에서 선택된 적어도 1종의 투명재료를 포함한다. 상기 제1 접합층 또는 제2 접합층은 목적에 따라 도전성 또는 비도전성 재료과 같은 필요한 재료를 융통성 있게 선택하여 수직식 또는 수평식 발광소자에 각각 적용할 수 있다. 상기 도전성 재료는 반도체, 투명 도전 산화물, 금속, 또는 금속합금 등 재료를 포함하고, 비도전성 재료는 고분자 재료 또는 유전체 재료를 포함한다. 상기 접합 단계는 열압착을 통해 섭씨온도가 400℃보다 낮은 온도에서 상기 제1 접합층 및 제2 접합층을 접합시킨다. 상기 캐리어는 목적에 따라 필요한 재료를 유통성 있게 선택할 수 있으며, 이러한 재료는 예를 들면 도전성 재료; 또는 반도체, 투명 도전 산화물, 금속 또는 금속 합금과 같이 도전률(conductivity)이 상기 성장 기판보다 높은 재료; 인화갈륨, 사파이어, 탄화규소, 질화갈륨, 또는 질화알루미늄과 같이 상기 활성층이 방출하는 광선에 대한 투광률이 상기 성장 기판보다 높은 투명재질; 규소, 산화아연, 흑연, 다이아, DLC, 금속, 또는 금속 합금과 같이 열도전성이 상기 성장 기판보다 높은 재료이다. 상기 반사층 재료는 상기 활성층이 방출하는 광선에 대해 반사율이 80%보다 높은 금속, 유전체 재료 또는 그 조합을 포함한다.
본 발명에 예시한 각 실시예는 본 발명을 설명하기 위한 것일 뿐, 본 발명의 범위를 한정하는 것이 아니다. 본 발명에 대한 자명한 수정 또는 변경은 모두 본 발명의 정신과 범위를 벗어나지 않는다.
100: 발광소자
10, 100, 101: 성장 기판
1011, 1012, 2032: 패턴화 표면
102, 202: 비도핑 반도체층
103, 203: 제1 접촉층
104, 204: 제1 클래딩층
105, 205: 활성층
106, 206: 제2 클래딩층
107, 207: 제2 접촉층
108: 전류 분산층
109: 제1 전극
110: 제2 전극
20: 패턴화 포토레지스트층
208: 반사층
209: 제1 접합층
301: 캐리어
302: 제2 접합층
A(1,1)~A(3,3), A(x,y): 패턴화 영역
ai: 제1 그룹의 임의의 하나의 패턴 구조
bi: 제2 그룹의 임의의 하나의 패턴 구조
BB: 단면선
D: 임의의 2개의 패턴 구조의 기하학적 중심 사이의 거리
S: 임의의 2개 패턴 구조의 경계선 사이의 최단거리

Claims (20)

  1. 패턴화 인터페이스를 포함하는 발광소자에 있어서,
    평면도에서, 상기 패턴화 인터페이스는 제1 영역과 제2 영역을 포함하되, 상기 제1 영역과 상기 제2 영역이 각각 복수의 소정 패턴 구조를 포함하고,
    상기 제1 영역을 구성하는 상기 복수의 소정 패턴 구조와 상기 제2 영역을 구성하는 상기 복수의 소정 패턴 구조는 서로 동일하나 배열 방식이 서로 다르고,
    상기 제1 영역 및 상기 제2 영역에서, 상기 복수의 소정 패턴 구조에서 임의의 2개의 서로 인접한 패턴 구조의 피처 사이즈가 서로 다르고,
    상기 임의의 2개의 서로 인접한 패턴 구조의 피처 사이즈가 서로 다른 소정 패턴 구조의 기하학적 중심에서 기하학적 중심까지의 거리는 동일한,
    발광소자.
  2. 제1항에 있어서,
    상기 복수의 소정 패턴 구조는 평면 형상이 다각형 또는 원형이고, 또한, 상기 피처 사이즈는 0.5㎛ ~ 10㎛인, 발광소자.
  3. 제1항에 있어서,
    상기 소정 패턴 구조의 배열 방식은 몬테카를로 시뮬레이션(Monte Carlo Simulation)에 의해 생성되는, 발광소자.
  4. 제1항에 있어서,
    기판 및 에피택셜 적층을 더 포함하고, 상기 패턴화 인터페이스는 상기 기판과 상기 에피택셜 적층 사이에 위치하는, 발광소자.
  5. 제1항에 있어서,
    상기 패턴화 인터페이스는 조도가 상기 패턴화 인터페이스보다 낮은 미세 구조를 더 포함하는, 발광소자.
  6. 기재(基材)를 제공하는 단계;
    제1 영역 및 제2 영역을 포함하고, 상기 제1 영역 및 제2 영역에 각각 복수의 소정 패턴을 포함하는 마스크층을 형성하는 단계; 및
    상기 마스크층을 통해 상기 기재의 일부를 제거하여, 상기 기재의 표면에 상기 마스크층의 복수의 소정 패턴에 대응하는 복수의 소정 패턴 구조를 형성하도록 하는 단계;
    를 포함하고,
    상기 제1 영역을 구성하는 상기 복수의 소정 패턴 및 상기 제2 영역을 구성하는 상기 복수의 소정 패턴은 서로 동일하나 배열 방식이 서로 다르고,
    상기 제1 영역 및 상기 제2 영역에서, 상기 복수의 소정 패턴의 임의의 2개의 서로 인접한 패턴의 피처 사이즈가 서로 다르고,
    상기 임의의 2개의 서로 인접한 패턴의 피처 사이즈가 서로 다른 소정 패턴 의 기하학적 중심에서 기하학적 중심까지의 거리는 동일한,
    발광소자의 제조 방법.
  7. 제6항에 있어서,
    상기 소정 패턴 구조의 배열 방식은 몬테카를로 시뮬레이션(Monte Carlo Simulation)에 의해 생성되는, 발광소자의 제조 방법.
  8. 제6항에 있어서,
    상기 제1 영역 및 상기 제2 영역은 서로 인접하지 않는, 발광소자의 제조 방법.
  9. 제1 영역과 제2 영역을 포함하는 기판;
    상기 제1 영역에 위치한 복수의 소정 패턴 구조를 포함하는 제1 그룹의 패턴 구조; 및
    상기 제2 영역에 위치한 복수의 소정 패턴 구조를 포함하는 제2 그룹의 패턴 구조
    를 포함하고,
    상기 제1 영역을 구성하는 상기 복수의 소정 패턴 구조 및 상기 제2 영역을 구성하는 상기 복수의 소정 패턴 구조는 서로 동일하나 배열 방식이 서로 다르고,
    상기 제1 영역 및 상기 제2 영역의 상기 복수의 소정 패턴 구조에서 임의의 2개의 서로 인접한 패턴 구조의 피처 사이즈가 서로 다르고,
    상기 임의의 2개의 서로 인접한 피처 사이즈가 서로 다른 소정의 패턴 구조의 기하학적 중심에서 기하학적 중심까지의 거리는 동일한,
    발광소자.
  10. 제9항에 있어서,
    상기 제1 영역 및 상기 제2 영역은 서로 인접하지 않는, 발광소자.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020130060298A 2012-05-28 2013-05-28 패턴화 인터페이스를 구비한 발광소자 및 그 제조 방법 KR101863714B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101119052A TWI539624B (zh) 2012-05-28 2012-05-28 具有圖形化界面之發光元件及其製造方法
TW101119052 2012-05-28

Publications (2)

Publication Number Publication Date
KR20130133142A KR20130133142A (ko) 2013-12-06
KR101863714B1 true KR101863714B1 (ko) 2018-06-01

Family

ID=49547145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130060298A KR101863714B1 (ko) 2012-05-28 2013-05-28 패턴화 인터페이스를 구비한 발광소자 및 그 제조 방법

Country Status (6)

Country Link
US (1) US9012942B2 (ko)
JP (1) JP6161955B2 (ko)
KR (1) KR101863714B1 (ko)
CN (1) CN103456854B (ko)
DE (1) DE102013105480B4 (ko)
TW (1) TWI539624B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522714B2 (en) 2011-06-15 2019-12-31 Sensor Electronic Technology, Inc. Device with inverted large scale light extraction structures
US10319881B2 (en) * 2011-06-15 2019-06-11 Sensor Electronic Technology, Inc. Device including transparent layer with profiled surface for improved extraction
CN103367555B (zh) * 2012-03-28 2016-01-20 清华大学 发光二极管的制备方法
CN104969367B (zh) * 2013-02-11 2019-04-16 亮锐控股有限公司 发光器件和用于制造发光器件的方法
TW201523917A (zh) * 2013-12-12 2015-06-16 Hwasun Quartek Corp 磊晶基板、其製造方法及發光二極體
TWI623115B (zh) 2014-10-09 2018-05-01 新世紀光電股份有限公司 具粗化表面之薄膜式覆晶發光二極體及其製造方法
DE102016200953A1 (de) * 2016-01-25 2017-07-27 Osram Opto Semiconductors Gmbh Substrat mit Strukturelementen und Halbleiterbauelement
JP6579038B2 (ja) * 2016-05-30 2019-09-25 豊田合成株式会社 半導体発光素子の製造方法
US10243099B2 (en) 2017-05-16 2019-03-26 Epistar Corporation Light-emitting device
KR20190143840A (ko) * 2019-12-11 2019-12-31 엘지전자 주식회사 마이크로 led와 관련된 디스플레이 장치 및 이의 제조 방법
CN114868261A (zh) * 2020-01-09 2022-08-05 苏州晶湛半导体有限公司 半导体结构及其衬底、半导体结构及其衬底的制作方法
CN112820806B (zh) * 2020-12-25 2022-12-20 福建晶安光电有限公司 一种图形衬底及其制作方法以及led结构及其制作方法
CN115207175B (zh) * 2022-08-26 2024-05-28 江苏第三代半导体研究院有限公司 基于图形化衬底的发光二极管芯片及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211075A (ja) * 2010-03-30 2011-10-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI255052B (en) * 2003-02-14 2006-05-11 Osram Opto Semiconductors Gmbh Method to produce a number of semiconductor-bodies and electronic semiconductor-bodies
KR20060131327A (ko) * 2005-06-16 2006-12-20 엘지전자 주식회사 발광 다이오드의 제조 방법
KR100640497B1 (ko) * 2005-11-24 2006-11-01 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자
KR20090082923A (ko) * 2006-11-15 2009-07-31 더 리전츠 오브 더 유니버시티 오브 캘리포니아 다중 추출기를 통하여 광을 고효율로 추출하는 발광 다이오드
US7535646B2 (en) * 2006-11-17 2009-05-19 Eastman Kodak Company Light emitting device with microlens array
JP2008181910A (ja) * 2007-01-23 2008-08-07 Mitsubishi Chemicals Corp ＧａＮ系発光ダイオード素子の製造方法
US8592800B2 (en) * 2008-03-07 2013-11-26 Trustees Of Boston University Optical devices featuring nonpolar textured semiconductor layers
JP2010087292A (ja) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd 発光素子
JP2010092936A (ja) * 2008-10-03 2010-04-22 Yamaguchi Univ 半導体装置
JP5196403B2 (ja) * 2009-03-23 2013-05-15 国立大学法人山口大学 サファイア基板の製造方法、および半導体装置
JP2011118328A (ja) 2009-11-02 2011-06-16 Sumitomo Chemical Co Ltd ランダムパターンの作成方法
CN102054279A (zh) * 2009-11-02 2011-05-11 住友化学株式会社 随机图案的生成方法
EP2387081B1 (en) 2010-05-11 2015-09-30 Samsung Electronics Co., Ltd. Semiconductor light emitting device and method for fabricating the same
KR101680852B1 (ko) * 2010-05-11 2016-12-13 삼성전자주식회사 반도체 발광 소자 및 그 제조방법
CN102623600A (zh) * 2011-01-31 2012-08-01 隆达电子股份有限公司 半导体发光结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211075A (ja) * 2010-03-30 2011-10-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子の製造方法

Also Published As

Publication number Publication date
CN103456854A (zh) 2013-12-18
JP6161955B2 (ja) 2017-07-12
DE102013105480A1 (de) 2013-11-28
DE102013105480B4 (de) 2021-11-04
KR20130133142A (ko) 2013-12-06
TWI539624B (zh) 2016-06-21
TW201349565A (zh) 2013-12-01
US20130313596A1 (en) 2013-11-28
JP2013247367A (ja) 2013-12-09
US9012942B2 (en) 2015-04-21
CN103456854B (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
KR101863714B1 (ko) 패턴화 인터페이스를 구비한 발광소자 및 그 제조 방법
KR101636104B1 (ko) 사파이어 기판의 제조방법, 및 반도체 장치
KR101242467B1 (ko) Ｌｅｄ 기판 및 ｌｅｄ
US8247822B2 (en) Semiconductor light-emitting device
KR101125395B1 (ko) 발광소자 및 그 제조방법
TW200408140A (en) GaN-based Ⅲ-Ⅴ group compound semiconductor light-emitting diode and the manufacturing method thereof
US8704227B2 (en) Light emitting diode and fabrication method thereof
JP2008047861A (ja) 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
CN101740689A (zh) 发光器件及其制造方法
KR200472973Y1 (ko) 발광 다이오드 기판 및 발광 다이오드
TW201007986A (en) Light-emitting diode device and manufacturing method thereof
KR101322927B1 (ko) 발광 다이오드 소자 및 그의 제조 방법
CN102738338A (zh) 第iii族氮化物半导体发光器件
KR20110101220A (ko) 광전 반도체칩 및 광전 반도체칩의 제조 방법
KR101721846B1 (ko) 디스플레이용 초소형 질화물계 발광 다이오드 어레이의 제조방법 및 그에 의해 제조된 디스플레이용 초소형 질화물계 발광 다이오드 어레이
CN102290513A (zh) 一种大功率高亮度发光二极管芯片及其制造方法
CN104659169A (zh) 一种简易倒装led及其制作方法
CN112201734B (zh) 复合图形衬底及其制作方法以及led结构及其制作方法
CN110838538A (zh) 一种发光二极管元件及其制备方法
KR101166132B1 (ko) 희생층을 구비한 발광다이오드 및 그 제조방법
JP2011109061A (ja) 垂直型発光ダイオードの製造方法
KR100700530B1 (ko) 요철 구조를 가진 발광 다이오드 및 그 제조 방법
CN103855257A (zh) 蓝宝石图形衬底及其制备方法和发光二极管的制造方法
KR20140036396A (ko) 다공성 투명 전극을 포함하는 발광 다이오드 및 그 제조 방법
US20150171279A1 (en) Epitaxial substrate, method thereof, and light emitting diode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant