KR101338148B1 - 반도체 발광 칩 및 그의 제조 방법 - Google Patents
반도체 발광 칩 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR101338148B1 KR101338148B1 KR1020120045967A KR20120045967A KR101338148B1 KR 101338148 B1 KR101338148 B1 KR 101338148B1 KR 1020120045967 A KR1020120045967 A KR 1020120045967A KR 20120045967 A KR20120045967 A KR 20120045967A KR 101338148 B1 KR101338148 B1 KR 101338148B1
- Authority
- KR
- South Korea
- Prior art keywords
- pillar
- type
- contact pad
- semiconductor material
- bonding
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 89
- 238000000034 method Methods 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title description 10
- 238000005253 cladding Methods 0.000 claims abstract description 46
- 239000000463 material Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 238000000231 atomic layer deposition Methods 0.000 description 12
- 229910002704 AlGaN Inorganic materials 0.000 description 10
- 239000004020 conductor Substances 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002211 ultraviolet spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
- H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 반도체 기판, 상기 반도체 기판 상에 n형 반도체 물질로 형성된 기둥지지부와, 상기 기둥지지부 상에 n형 반도체 물질로 다수의 기둥 모양으로 형성된 기둥부를 포함하는 n형 클래딩, 상기 반도체 기판 상에 상기 기둥지지부에 인접하며 n형 반도체 물질로 형성된 본딩지지부, 상기 본딩지지부 상에 형성된 제 1 접촉 패드, 상기 제 1 접촉 패드 상에 형성된 제 1 본딩 패드, 상기 기둥부를 둘러싸며 컨포멀하게 형성되고, 상기 기둥부 사이의 기둥지지부 상에 컨포멀하게 형성되며, 양자우물층과 장벽층이 교대로 적층된 활성부, 상기 활성부 상에 p형 반도체 물질로 컨포멀하게 형성된 p형 클래딩, 상기 p형 클래딩 상에 형성된 투명 전극, 상기 투명 전극 상의 일부 영역에 형성된 제 2 접촉 패드 및 상기 제 2 접촉 패드 상에 형성된 제 2 본딩 패드를 포함하는 반도체 발광 칩을 제공한다.
Description
본 발명은 가시광선이나 자외선 파장의 빛을 발광하는 반도체 발광 칩 및 그의 제조 방법에 관한 것으로서, 보다 상세하게는 기둥부와 기둥지지부를 포함하는 클래딩을 형성하고, 기둥부와 기둥지지부를 따라서 활성층을 컨포멀(conformal)하게 형성함으로써 유효 발광 면적을 효과적으로 증가시킬 수 있는 반도체 발광 칩 및 그의 제조 방법에 관한 것이다.
최근 GaN에 Al 또는 In을 첨가한 반도체 발광 칩(LED : light emitting diode)는 에너지 절약을 극대화시킬 수 있는 차세대 발광소자로 각광받고 있으며, 그 영역이 가시광선 및 자외선 스펙트럼까지 응용이 확대되고 있다.
상술한 반도체 발광 칩의 발광 효율을 향상시키기 위하여 빛을 방출하는 활성층을 다중 양자 우물(multi quantum well) 구조로 형성시키는 방법이 한국특허 공개 제 10-2010-0006547호에 제안되었다.
그런데 상술한 문헌에 기재된 반도체 발광 칩은 발광 면적 손실을 감소시키기 위한 것으로서, 유효 발광 면적을 충분히 확보하기가 어려웠다.
따라서 본 발명은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 이루고자 하는 기술적 과제는, 기둥부와 기둥지지부를 포함하는 클래딩을 형성하고, 기둥부와 기둥지지부를 따라서 활성층을 컨포멀(conformal)하게 형성함으로써 유효 발광 면적을 효과적으로 증가시킬 수 있는 반도체 발광 칩을 제공하는 것이다.
또한 본 발명이 이루고자 하는 다른 기술적 과제는, 상술한 반도체 발광 칩을 용이하게 제조할 수 있는 반도체 발광 칩의 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 반도체 발광 칩은 반도체 기판, 상기 반도체 기판 상에 n형 반도체 물질로 형성된 기둥지지부와, 상기 기둥지지부 상에 n형 반도체 물질로 다수의 기둥 모양으로 형성된 기둥부를 포함하는 n형 클래딩, 상기 반도체 기판 상에 상기 기둥지지부에 인접하며 n형 반도체 물질로 형성된 본딩지지부, 상기 본딩지지부 상에 형성된 제 1 접촉 패드, 상기 제 1 접촉 패드 상에 형성된 제 1 본딩 패드, 상기 기둥부의 상면과 측면을 둘러싸며 컨포멀하게 형성되고, 상기 기둥부 사이의 기둥지지부 상에 컨포멀하게 형성되며, 양자우물층과 장벽층이 교대로 적층된 활성부, 상기 활성부 상에 p형 반도체 물질로 컨포멀하게 형성된 p형 클래딩, 상기 p형 클래딩 상에 형성된 투명 전극, 상기 투명 전극 상의 일부 영역에 형성된 제 2 접촉 패드 및 상기 제 2 접촉 패드 상에 형성된 제 2 본딩 패드를 포함하며, 상기 기둥부와 상기 기둥지지부는 일체로 형성된다.
상기와 같은 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 반도체 발광 칩은 반도체 기판, 상기 반도체 기판 상에 p형 반도체 물질로 형성된 기둥지지부와, 상기 기둥지지부 상에 p형 반도체 물질로 다수의 기둥 모양으로 형성된 기둥부를 포함하는 p형 클래딩, 상기 반도체 기판 상에 상기 기둥지지부에 인접하며 p형 반도체 물질로 형성된 본딩지지부, 상기 본딩지지부 상에 형성된 제 1 접촉 패드, 상기 제 1 접촉 패드 상에 형성된 제 1 본딩 패드, 상기 기둥부의 상면과 측면을 둘러싸며 컨포멀하게 형성되고, 상기 기둥부 사이의 기둥지지부 상에 컨포멀하게 형성되며, 양자우물층과 장벽층이 교대로 적층된 활성부, 상기 활성부 상에 n형 반도체 물질로 컨포멀하게 형성된 n형 클래딩, 상기 n형 클래딩 상에 형성된 투명 전극, 상기 투명 전극 상의 일부 영역에 형성된 제 2 접촉 패드 및 상기 제 2 접촉 패드 상에 형성된 제 2 본딩 패드를 포함하며, 상기 기둥부와 상기 기둥지지부는 일체로 형성된다.
상기와 같은 다른 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 반도체 발광 칩의 제조 방법은 반도체 기판 상에 n형 반도체 물질로 형성된 기둥지지부와, 상기 기둥지지부 상에 n형 반도체 물질로 다수의 기둥 모양으로 형성된 기둥부를 포함하는 n형 클래딩과, 상기 기둥지지부에 인전하며 n형 반도체 물질로 형성된 본딩지지부를 형성하는 단계, 상기 기둥부의 상면과 측면을 둘러싸며 컨포멀하게 양자우물층과 장벽층을 교대로 적층하고, 상기 기둥부 사이의 기둥지지부 상에 컨포멀하게 양자우물층과 장벽층을 교대로 적층하여 활성부를 형성하는 단계, 상기 활성부 상에 p형 반도체 물질로 컨포멀하게 p형 클래딩을 형성하는 단계, 상기 p형 클래딩 상에 투명 전극을 형성하는 단계, 상기 본딩지지부 상에 제 1 접촉 패드와, 상기 투명 전극 상의 일부 영역에 제 2 접촉 패드를 형성하는 단계 및 상기 제 1 접촉 패드 상에 제 1 본딩 패드와, 상기 제 2 접촉 패드 상에 제 2 본딩 패드를 형성하는 단계를 포함하며, 상기 기둥부와 상기 기둥지지부는 일체로 형성된다.
본 발명의 실시예들에 따른 반도체 발광 칩은 기둥부와 기둥지지부를 포함하는 클래딩을 형성하고, 기둥부와 기둥지지부를 따라서 활성층을 컨포멀(conformal)하게 형성함으로써 유효 발광 면적을 효과적으로 증가시킬 수 있다.
또한, 본 발명의 실시예들에 따른 반도체 발광 칩의 제조 방법은 상술한 반도체 발광 칩을 용이하게 제조할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 발광 칩의 사시도.
도 2는 본 발명의 일 실시예에 따른 반도체 발광 칩의 단면도.
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 반도체 발광 칩의 제조 공정을 도시한 단면도들.
도 4는 본 발명의 다른 실시예에 따른 반도체 발광 칩의 사시도.
도 5는 본 발명의 다른 실시예에 따른 반도체 발광 칩의 단면도.
도 2는 본 발명의 일 실시예에 따른 반도체 발광 칩의 단면도.
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 반도체 발광 칩의 제조 공정을 도시한 단면도들.
도 4는 본 발명의 다른 실시예에 따른 반도체 발광 칩의 사시도.
도 5는 본 발명의 다른 실시예에 따른 반도체 발광 칩의 단면도.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
본 발명의 일 실시예에 따른 반도체 발광 칩은 도 1 및 도 2에 도시된 것처럼, 반도체 기판(101100), n형 클래딩(101210, 101221, 101222, 101223, 101224, 101225, 101226), 본딩지지부(101250), 제 1 접촉 패드(101261), 제 1 본딩 패드(101271), 활성부(101300), p형 클래딩(101400), 투명 전극(101500), 제 2 접촉 패드(101262) 및 제 2 본딩 패드(101272)를 포함하여 구성될 수 있다.
n형 클래딩(101210, 101221, 101222, 101223, 101224, 101225, 101226)은 사파이어같은 반도체 기판(101100) 상에 n형 반도체 물질로 형성된 기둥지지부(101210)와, 기둥지지부(101210) 상에 n형 반도체 물질로 다수의 기둥 모양으로 형성된 기둥부(101221, 101222, 101223, 101224, 101225, 101226)를 포함하며, 이러한 n형 클래딩(101210, 101221, 101222, 101223, 101224, 101225, 101226)은 n형 GaN로 형성될 수 있다.
또한, 본딩지지부(101250)는 반도체 기판(101100) 상에 기둥지지부(101210)에 인접하며, n형 반도체 물질로 형성되며, 구체적으로 n형 GaN로 형성될 수 있다.
제 1 접촉 패드(101261)는 본딩지지부(101250) 상에 알루미늄이 포함된 도전 물질로 형성될 수 있으며, 제 1 본딩 패드(101271)는 제 1 접촉 패드(101261) 상에 금이 포함된 도전 물질로 형성될 수 있고, 이러한 제 1 본딩 패드(101271)에는 와이어(W1)가 연결될 수 있다.
한편, 활성부(101300)는 기둥부(101221, 101222, 101223, 101224, 101225, 101226)의 상면과 측면을 둘러싸며 컨포멀하게 형성되고, 기둥부(101221, 101222, 101223, 101224, 101225, 101226) 사이의 기둥지지부(101210) 상에 컨포멀하게 형성되며, 양자우물층과 장벽층이 교대로 적층된다.
구체적으로, 활성부(101300)는 AlGaN 양자우물층과 AlGaN 장벽층이 교대로 적층되며, 필요에 따라서는 AlGaN 양자우물층과 AlGaN 장벽층이 교대로 다수 적층될 수 있다.
또한, p형 클래딩(101400)은 활성부(101300) 상에 p형 반도체 물질로 컨포멀하게 형성되며, 이러한 p형 클래딩(101400)은 p형 GaN로 형성될 수 있다.
한편, 투명 전극(101500)은 ITO나 FTO 등의 투명 도전 물질로 p형 클래딩(101400) 상에 형성된다.
제 2 접촉 패드(101262)는 투명 전극(101500) 상의 일부 영역에 알루미늄이 포함된 도전 물질로 형성될 수 있으며, 제 2 본딩 패드(101272)는 제 2 접촉 패드(101262) 상에 금이 포함된 도전 물질로 형성될 수 있고, 이러한 제 2 본딩 패드(101272)에는 와이어(W2)가 연결될 수 있다.
이하에서는 도 3a 내지 도 3f를 참조하여 본 발명의 일 실시예에 따른 반도체 발광 칩의 제조 방법에 대해서 설명한다.
먼저, 도 3a에 도시된 것처럼, 반도체 기판(101100) 상에 n형 반도체 물질로 원자층 증착법(Atomic Layer Deposition; ALD) 등을 이용하여 n형 반도체 물질층(101200)을 형성한다. 여기에서 n형 반도체 물질층(101200)은 n형 GaN으로 형성될 수 있다.
다음으로, 도 3b에 도시된 것처럼, n형 클래딩(101210, 101221, 101222, 101223, 101224, 101225, 101226)의 기둥지지부(101210)와 다수의 기둥 모양으로 n형 클래딩(101210, 101221, 101222, 101223, 101224, 101225, 101226)의 기둥부(101221, 101222, 101223, 101224, 101225, 101226)를 형성하고, 기둥지지부(101210)에 인접하는 본딩지지부(101250)를 형성한다.
구체적으로 원자층 증착법(Atomic Layer Deposition; ALD) 등을 이용하여 벌크를 형성하고 식각법 등을 이용하여 다수의 기둥 모양을 형성한다.
다른 방법으로는 기둥지지부(101210) 상에 PR(Photo Resist) pattern 등을 이용하여 n형 반도체 물질의 일부만 상부에 드러나도록 하고, 원자층 증착법(Atomic Layer Deposition; ALD) 등을 이용하여 상부에 드러난 n형 반도체 물질 상에 다시 n형 반도체 물질을 선택적으로 성장시킴으로써 n형 클래딩(101210, 101221, 101222, 101223, 101224, 101225, 101226)의 기둥부(101221, 101222, 101223, 101224, 101225, 101226)를 형성할 수도 있다.
다음으로, 도 3c에 도시된 것처럼, 기둥부(101221, 101222, 101223, 101224, 101225, 101226)의 측면과 상면을 둘러싸며 컨포멀하게 양자우물층과 장벽층을 교대로 적층하고, 기둥부(101221, 101222, 101223, 101224, 101225, 101226) 사이의 기둥지지부(101210) 상에 컨포멀하게 양자우물층과 장벽층을 교대로 적층하여 활성부(101300)를 형성한다.
구체적으로, AlGaN 양자우물층과 AlGaN 장벽층을 원자층 증착법(Atomic Layer Deposition; ALD) 등을 이용하여 기둥부(101221, 101222, 101223, 101224, 101225, 101226)를 둘러싸며 컨포멀하게 적층하며, AlGaN 양자우물층과 AlGaN 장벽층을 원자층 증착법(Atomic Layer Deposition; ALD) 등을 이용하여 기둥부(101221, 101222, 101223, 101224, 101225, 101226) 사이의 기둥지지부(101210) 상에 컨포멀하게 적층한다.
여기에서, 활성부(101300)는 필요에 따라서는 AlGaN 양자우물층과 AlGaN 장벽층이 교대로 다수 적층될 수 있다.
다음으로, 도 3d에 도시된 것처럼, 활성부(101300) 상에 p형 반도체 물질로 원자층 증착법(Atomic Layer Deposition; ALD) 등을 이용하여 컨포멀하게 p형 클래딩(101400)을 형성한다. 여기에서, p형 클래딩(101400)은 p형 GaN으로 형성될 수 있다.
다음으로, 도 3e에 도시된 것처럼, p형 클래딩(101400) 상에 ITO나 FTO 등의 투명 도전 물질로 스퍼터링법 등을 이용하여 투명 전극(101500)을 형성한다.
다음으로, 도 3f에 도시된 것처럼, 제 1 접촉 패드(101261)를 본딩지지부(101250) 상에 알루미늄이 포함된 도전 물질로 형성하고, 제 1 본딩 패드(101271)를 제 1 접촉 패드(101261) 상에 금이 포함된 도전 물질로 형성하며, 제 2 접촉 패드(101262)를 투명 전극(101500) 상의 일부 영역에 알루미늄이 포함된 도전 물질로 형성하고, 제 2 본딩 패드(101272)를 제 2 접촉 패드(101262) 상에 금이 포함된 도전 물질로 형성한다.
도 4 및 도 5를 참조하여, 본 발명의 다른 실시예에 따른 반도체 발광 칩에 대해서 설명한다. 이하에서는 본 발명의 일 실시예에 따른 반도체 발광 칩과의 차이점에 대해서만 설명하기로 한다.
본 발명의 다른 실시예에 따른 반도체 발광 칩은 반도체 기판(103100) 상에 p형 반도체 물질로 형성된 기둥지지부(103210)와, 기둥지지부(103210) 상에 p형 반도체 물질로 다수의 기둥 모양으로 형성된 기둥부(103221, 103222, 103223, 103224, 103225, 103226)를 포함하는 p형 클래딩(103210, 103221, 103222, 103223, 103224, 103225, 103226)이 형성되고, 반도체 기판(103100) 상에 기둥지지부(103210)에 인접하며 p형 반도체 물질로 본딩지지부(103250)가 형성되며, 활성부(103300) 상에 n형 반도체 물질로 컨포멀하게 n형 클래딩(103400)이 형성되고, n형 클래딩(103400) 상에 투명 전극(103500)이 형성된다.
이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다.
오히려, 첨부된 청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다.
따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
Claims (12)
- 반도체 기판;
상기 반도체 기판 상에 n형 반도체 물질로 형성된 기둥지지부와, 상기 기둥지지부 상에 n형 반도체 물질로 다수의 기둥 모양으로 형성된 기둥부를 포함하는 n형 클래딩;
상기 반도체 기판 상에 상기 기둥지지부에 인접하며 n형 반도체 물질로 형성된 본딩지지부;
상기 본딩지지부 상에 형성된 제 1 접촉 패드;
상기 제 1 접촉 패드 상에 형성된 제 1 본딩 패드;
상기 기둥부의 상면과 측면을 둘러싸며 컨포멀하게 형성되고, 상기 기둥부 사이의 기둥지지부 상에 컨포멀하게 형성되며, 양자우물층과 장벽층이 교대로 적층된 활성부;
상기 활성부 상에 p형 반도체 물질로 컨포멀하게 형성된 p형 클래딩;
상기 p형 클래딩 상에 형성된 투명 전극;
상기 투명 전극 상의 일부 영역에 형성된 제 2 접촉 패드; 및
상기 제 2 접촉 패드 상에 형성된 제 2 본딩 패드를 포함하며,
상기 기둥부와 상기 기둥지지부는 일체로 형성되는 반도체 발광 칩.
- 제1항에 있어서,
상기 n형 클래딩은 n형 GaN로 형성되고, 상기 p형 클래딩은 p형 GaN로 형성된 반도체 발광 칩.
- 삭제
- 삭제
- 반도체 기판;
상기 반도체 기판 상에 p형 반도체 물질로 형성된 기둥지지부와, 상기 기둥지지부 상에 p형 반도체 물질로 다수의 기둥 모양으로 형성된 기둥부를 포함하는 p형 클래딩;
상기 반도체 기판 상에 상기 기둥지지부에 인접하며 p형 반도체 물질로 형성된 본딩지지부;
상기 본딩지지부 상에 형성된 제 1 접촉 패드;
상기 제 1 접촉 패드 상에 형성된 제 1 본딩 패드;
상기 기둥부의 상면과 측면을 둘러싸며 컨포멀하게 형성되고, 상기 기둥부 사이의 기둥지지부 상에 컨포멀하게 형성되며, 양자우물층과 장벽층이 교대로 적층된 활성부;
상기 활성부 상에 n형 반도체 물질로 컨포멀하게 형성된 n형 클래딩;
상기 n형 클래딩 상에 형성된 투명 전극;
상기 투명 전극 상의 일부 영역에 형성된 제 2 접촉 패드; 및
상기 제 2 접촉 패드 상에 형성된 제 2 본딩 패드를 포함하며,
상기 기둥부와 상기 기둥지지부는 일체로 형성되는 반도체 발광 칩.
- 제5항에 있어서,
상기 n형 클래딩은 n형 GaN로 형성되고, 상기 p형 클래딩은 p형 GaN로 형성된 반도체 발광 칩.
- 삭제
- 삭제
- 반도체 기판 상에 n형 반도체 물질로 형성된 기둥지지부와, 상기 기둥지지부 상에 n형 반도체 물질로 다수의 기둥 모양으로 형성된 기둥부를 포함하는 n형 클래딩과, 상기 기둥지지부에 인전하며 n형 반도체 물질로 형성된 본딩지지부를 형성하는 단계;
상기 기둥부의 상면과 측면을 둘러싸며 컨포멀하게 양자우물층과 장벽층을 교대로 적층하고, 상기 기둥부 사이의 기둥지지부 상에 컨포멀하게 양자우물층과 장벽층을 교대로 적층하여 활성부를 형성하는 단계;
상기 활성부 상에 p형 반도체 물질로 컨포멀하게 p형 클래딩을 형성하는 단계;
상기 p형 클래딩 상에 투명 전극을 형성하는 단계;
상기 본딩지지부 상에 제 1 접촉 패드와, 상기 투명 전극 상의 일부 영역에 제 2 접촉 패드를 형성하는 단계; 및
상기 제 1 접촉 패드 상에 제 1 본딩 패드와, 상기 제 2 접촉 패드 상에 제 2 본딩 패드를 형성하는 단계를 포함하며,
상기 기둥부와 상기 기둥지지부는 일체로 형성되는 반도체 발광 칩 칩의 제조 방법.
- 제9항에 있어서,
상기 n형 클래딩은 n형 GaN로 형성되고, 상기 p형 클래딩은 p형 GaN로 형성된 반도체 발광 칩의 제조 방법.
- 삭제
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120045967A KR101338148B1 (ko) | 2012-05-01 | 2012-05-01 | 반도체 발광 칩 및 그의 제조 방법 |
| PCT/KR2013/003665 WO2013165135A1 (ko) | 2012-05-01 | 2013-04-29 | 반도체 발광 칩 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120045967A KR101338148B1 (ko) | 2012-05-01 | 2012-05-01 | 반도체 발광 칩 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130122858A KR20130122858A (ko) | 2013-11-11 |
| KR101338148B1 true KR101338148B1 (ko) | 2014-01-06 |
Family
ID=49514496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120045967A KR101338148B1 (ko) | 2012-05-01 | 2012-05-01 | 반도체 발광 칩 및 그의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101338148B1 (ko) |
| WO (1) | WO2013165135A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3064109A1 (fr) * | 2017-03-20 | 2018-09-21 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Structure a nanofils et procede de realisation d'une telle structure |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060034084A1 (en) | 2004-06-28 | 2006-02-16 | Kyocera Corporation | Light-emitting apparatus and illuminating apparatus |
| KR100746784B1 (ko) * | 2006-03-02 | 2007-08-06 | 엘지전자 주식회사 | 나노선을 갖는 발광 소자 및 그의 제조 방법 |
| KR20100136684A (ko) * | 2009-06-19 | 2010-12-29 | 순천대학교 산학협력단 | 백색 나노 발광다이오드 및 이의 제조 방법 |
| KR20120029170A (ko) * | 2010-09-16 | 2012-03-26 | 삼성엘이디 주식회사 | 발광소자 및 그 제조방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4927223B2 (ja) * | 2010-09-01 | 2012-05-09 | シャープ株式会社 | 発光素子およびその製造方法、発光装置の製造方法、照明装置、バックライト並びに表示装置 |
-
2012
- 2012-05-01 KR KR1020120045967A patent/KR101338148B1/ko active IP Right Grant
-
2013
- 2013-04-29 WO PCT/KR2013/003665 patent/WO2013165135A1/ko active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060034084A1 (en) | 2004-06-28 | 2006-02-16 | Kyocera Corporation | Light-emitting apparatus and illuminating apparatus |
| KR100746784B1 (ko) * | 2006-03-02 | 2007-08-06 | 엘지전자 주식회사 | 나노선을 갖는 발광 소자 및 그의 제조 방법 |
| KR20100136684A (ko) * | 2009-06-19 | 2010-12-29 | 순천대학교 산학협력단 | 백색 나노 발광다이오드 및 이의 제조 방법 |
| KR20120029170A (ko) * | 2010-09-16 | 2012-03-26 | 삼성엘이디 주식회사 | 발광소자 및 그 제조방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3064109A1 (fr) * | 2017-03-20 | 2018-09-21 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Structure a nanofils et procede de realisation d'une telle structure |
| WO2018172281A1 (fr) * | 2017-03-20 | 2018-09-27 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Structure a nanofils et procede de realisation d'une telle structure |
| US11189752B2 (en) | 2017-03-20 | 2021-11-30 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Nanowire structure and method for producing such a structure |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013165135A1 (ko) | 2013-11-07 |
| KR20130122858A (ko) | 2013-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6914608B2 (ja) | オプトエレクトロ装置、電子装置およびオプトエレクトロ装置を作成する方法 | |
| US9425359B2 (en) | Light emitting diode | |
| JP2011066400A5 (ko) | ||
| RU2011116095A (ru) | Полупроводниковые светоизлучающие устройства, выращенные на композитных подложках | |
| RU2012117259A (ru) | Нитридный полупроводниковый светоизлучающий элемент и способ его изготовления | |
| JP2013125968A5 (ko) | ||
| JP2014515560A5 (ko) | ||
| WO2012165903A3 (ko) | 반도체 발광 소자，그 제조 방법，이를 포함하는 반도체 발광 소자 패키지 및 레이저 가공 장치 | |
| JP2009164593A5 (ko) | ||
| JP2013505561A5 (ko) | ||
| KR20160001259A (ko) | 발광소자 | |
| JP2013501350A5 (ko) | ||
| KR101338148B1 (ko) | 반도체 발광 칩 및 그의 제조 방법 | |
| KR101323657B1 (ko) | 반도체 발광 다이오드 및 그의 제조 방법 | |
| KR101338149B1 (ko) | 반도체 발광 칩 및 그의 제조 방법 | |
| KR101315754B1 (ko) | 반도체 발광 다이오드 및 그의 제조 방법 | |
| TWI456791B (zh) | 半導體發光晶片及其製造方法 | |
| JP6010867B2 (ja) | Ｉｉｉ 族窒化物系化合物半導体発光素子とその製造方法および半導体発光装置 | |
| JP2013110227A5 (ko) | ||
| KR101315756B1 (ko) | 반도체 발광 다이오드 및 그의 제조 방법 | |
| KR101350812B1 (ko) | 반도체 발광 다이오드 및 그의 제조 방법 | |
| KR101326059B1 (ko) | 반도체 발광 다이오드 및 그의 제조 방법 | |
| KR101326058B1 (ko) | 반도체 발광 다이오드 및 그의 제조 방법 | |
| KR101326056B1 (ko) | 반도체 발광 다이오드 및 그의 제조 방법 | |
| WO2011115414A3 (ko) | 다중발광소자 및 이를 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161027 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171205 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20181017 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20191128 Year of fee payment: 7 |