KR20190131076A - 나노와이어 구조체 및 이를 생성하기 위한 방법 - Google Patents

나노와이어 구조체 및 이를 생성하기 위한 방법 Download PDF

Info

Publication number
KR20190131076A
KR20190131076A KR1020197030967A KR20197030967A KR20190131076A KR 20190131076 A KR20190131076 A KR 20190131076A KR 1020197030967 A KR1020197030967 A KR 1020197030967A KR 20197030967 A KR20197030967 A KR 20197030967A KR 20190131076 A KR20190131076 A KR 20190131076A
Authority
KR
South Korea
Prior art keywords
nanowires
forming
receiving end
membrane
nanowire
Prior art date
Application number
KR1020197030967A
Other languages
English (en)
Other versions
KR102582831B1 (ko
Inventor
브루노 다우딘
마크 델라우냐
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20190131076A publication Critical patent/KR20190131076A/ko
Application granted granted Critical
Publication of KR102582831B1 publication Critical patent/KR102582831B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

복수의 나노와이어(1)의 수용 단부와 접촉하는 제1 물질, 특히, 인듐-주석-옥사이드의 멤브레인(3)을 포함하는 구조체(100)를 생성하기 위한 방법으로서, 상기 방법은
수용 단부(13)를 포함하는 나노와이어 디바이스(10)를 형성하는 단계 - 수용 단부는 평면 표면을 형성하도록 형성됨 - ,
멤브레인 디바이스(3; 34)를 나노와이어 상에, 특히, 전사에 의해 멤브레인을 수용하기 위한 단부의 평면 표면에 위치시키는 단계
를 포함한다.

Description

나노와이어 구조체 및 이를 생성하기 위한 방법
본 발명은 나노와이어 구조체를 생성하기 위한 프로세스와 관련된다. 본 발명은 생성 프로세스를 구현함으로써 획득된 구조체와 더 관련된다.
본 발명은, 특히, 발광 다이오드(LED)의 분야와 관련된다. 이들 다이오드는 가사광에서부터 자외선까지 발광 범위에서 발광할 수 있다. 더 정확히는, 본 발명은 나노와이어 LED 군과 관련되지만, 또한 그 밖의 다른 나노구조 디바이스에도 적용될 수 있다. 일반적으로 본 발명은 임의의 LED 또는 임의의 디바이스와 관련된다.
기판 상에 증착되거나 기판에 에칭되는 하나 또는 몇개의, 또는 세트의 비-결합성(non-coalesced) 3차원 나노구조체로 구성되는 임의의 LED 또는 임의의 디바이스와 관련된다.
이 분야에서, 나노구조체 상의 전기적 접촉부를 생산할 때 문제가 있다. 구체적으로, 전극 및 나노구조체의 상부 사이에 전기적 접촉부를 생산하는 것이 필요하다. 따라서 전류의 균일한 통과를 보장하고 나노구조체의 상부와 하부 간 임의의 단락을 피하면서, 많은 나노구조체(일반적으로, cm2 당 108 내지 1010개의 접촉부)와의 전기적 접촉을 보장하는 것이 필요하다.
나노구조체의 상부 상에, 장벽 층 상에 차후 증착되는 금속 층이 단락되는 것을 막기에 충분한 장벽 층을 증착함으로써 이들 전기적 접촉부를 생성하는 것이 고려되었다. 또한 장벽 층은 전기 전류의 통과를 가능하기에 충분히 얇거나 전도성을 띄어야 한다. 이를 위해, 그래핀을 이용해 장벽 층을 생성하는 것이 고려되었다. 따라서 전극을 형성하기 위해 차후 추가 층이 장벽 층 상에 증착되기 전에, 그래핀 단층막이 나노구조체의 상부 상에 증착된다. 그러나 문제가 남아 있다: 첫째, 그래핀의 전기 전도는 당연시될 수 없어며, 터널링에 의해 전류가 통과할 수 있으려면 그래핀 층은 매우 얇아야 한다. 둘째, 매우 얇은 그래핀 층의 경우, 층의 기계적 강도가 문제가 되는데, 무엇보다, 층이 넓은 면적에 뻗어 있는 것이 바람직한 경우에 그렇다.
본 발명의 목적은 앞서 언급된 단점을 해결하고 전기적으로 연결되어야 하는 나노와이어 구조체를 생성하기 위한 프로세스를 개선하는 것이다. 특히, 본 발명은 전기적으로 연결된 나노와이어를 포함하는 구조체가 신뢰할만하게 생성될 수 있도록 하는 프로세스를 제안한다.
본 발명에 따르면, 복수의 나노와이어의 수용 단부와 접촉하는, 제1 물질, 특히, 인듐-틴 옥사이드의 멤브레인(3)을 포함하는 구조체를 생성하기 위한 방법으로서, 상기 방법은 수용 단부를 포함하는 나노와이어 디바이스를 형성하는 단계 - 상기 수용 단부는 평면 표면을 형성하도록 형성됨 - 와, 전사에 의해, 멤브레인 디바이스를, 멤브레인을 수용하기 위한 단부의 평면 표면에서 나노와이어 상에 직접 위치시키는 단계를 포함한다.
상기 방법은 전기 전도성 제2 물질의 층을 멤브레인 상에 증착하는 단계, 특히, 제1 물질과 동일한 제2 물질의 층을 증착하는 단계를 포함할 수 있다.
상기 방법은 멤브레인은 투명하고 전기적 전도성이거나, 및/또는 멤브레인은 전극을 형성하기 위한 것이거나, 및/또는 나노와이어는 발광 다이오드 구조체일 수 있다.
상기 방법은 멤브레인 디바이스를 생성하는 단계를 포함하며, 상기 멤브레인 디바이스를 생성하는 단계는 제2 기판, 특히, 실리콘 웨이퍼를 제공하는 단계, 제2 기판 상에, 희생 층, 특히, 금속 희생 층, 특히, 니켈 또는 구리 희생 층을 증착하는 단계, 희생 층 상에, 제1 물질의 층, 특히, 약 30nm 두께의 층을 증착하는 단계, 제1 물질의 층 상에, 레지스트 층을 증착하는 단계, 희생 층을 화학적으로, 가령, FeCl3 용액에 의해, 공격하는 단계를 포함할 수 있다.
멤브레인 디바이스를 나노와이어 상에 수용 단부에 위치시키는 단계 후에, 구조체는 용매로 헹궈지는, 특히, 멤브레인 디바이스의 층을 용해시키도록, 특히, 멤브레인 디바이스의 레지스트 층을 용해시키도록 헹궈질 수 있다.
나노와이어 디바이스를 형성하는 단계는 분자 빔 에피택시 또는 금속유기 기상 에피택시 또는 에칭에 의해 구현될 수 있다.
형성하는 단계는 제1 기판을 포함할 수 있고, 나노와이어가 제1 기판 상에 위치, 특히, 나노와이어가 제1 기판의 표면 상에 수직으로 또는 실질적으로 수직으로 위치하도록 및/또는 나노와이어가 각기둥형 또는 실질적으로 각기둥형이도록, 및/또는 나노와이어가 발광 다이오드 구조체를 갖도록 디바이스를 형성하는 단계를 포함할 수 있다.
형성하는 단계는 평면 또는 실질적으로 평면인 불연속 표면을 형성하도록 수용 단부를 형성하는 단계를 포함할 수 있다.
형성하는 단계는 수용 단부와 접촉하기 위한 멤브레인의 표면의 연속 면적에 대한 수용 단부의 표면의 면적의 총 합의 비가 80% 이상, 또는 90% 이상, 또는 95% 이상이도록 디바이스를 형성하는 단계를 포함할 수 있다.
형성하는 단계는 나노와이어가 수용 단부 쪽으로 크기가 증가하거나 넓어지는 기하학적 형태를 가지도록 나노와이어를 형성하는 단계를 포함하거나, 및/또는 형성하는 단계는 나노와이어가 수용 단부에서 먼 쪽의 나노와이어의 지름보다 큰 치수를 갖는 표면을 갖는 수용 단부를 포함하는 마이크로-필라 또는 나노-필라를 형성하도록 나노와이어를 형성하는 단계를 포함할 수 있다.
형성하는 단계는 바디 및 헤드를 포함하도록 나노와이어를 형성하는 단계를 포함할 수 있고, 헤드는 수용 단부를 가지며, 수용 단부의 표면은 나노와이어의 바디의 단면(s)의 면적보다, 특히, 수용 단부에서 적어도 2μm 이격되어 수용 단부에 평행하게 측정된 나노와이어의 단면(s)의 면적보다, 또는 나노와이어의 중앙에서 수용 단부에 평행하게 측정된 나노와이어의 단면(s)의 면적보다, 20% 더 크거나 50% 더 큰 면적을 가질 수 있다.
형성하는 단계는 n-형 GaN의 층, InGa의 층, 및 차단 층의 스택으로 나노와이어의 바디을 형성하는 단계를 포함할 수 있다.
형성하는 단계는 p-형 GaN의 층 및 p++-형 GaN의 층의 스택으로 나노와이어의 헤드를 형성하는 단계를 포함할 수 있다.
형성하는 단계는 나노와이어를 실리콘-기반 물질로부터 형성하는 단계를 포함할 수 있다.
본 발명에 따르면, 구조체, 특히, 발광 다이오드 구조체가 앞서 정의된 방법을 구현함으로써 획득될 수 있다.
본 발명의 목적, 특징 및 이점이 디바이스의 하나의 실시예 및 구조체를 생성하기 위한 방법의 하나의 구현에 대한 실시예로 이하에서 기재된다. 이 실시예 및 구현예는 비제한적이다. 첨부된 도면이 다음과 같다.
도 1은 나노와이어를 포함하는 구조체의 하나의 실시예의 투시도이다.
도 2는 나노와이어의 제1 변형 실시예의 개략도이다.
도 3은 나노와이어의 제2 변형 실시예의 개략도이다.
도 4 내지 9는 나노와이어 구조체를 생성하기 위한 방법의 하나의 구현예를 도시하는 개략도이다.
도 10은 구조체의 실시예의 평면 개략도이다.
나노와이어 발광 다이오드(100)의 하나의 실시예는 도 1을 참조하여 이하에서 기재된다.
다이오드는 나노와이어 구조체를 포함한다. 구조체는 제1 물질, 특히, 인듐-틴-옥사이드로 구성된 나노와이어 디바이스(10) 및 멤브레인(3)을 포함한다.
바람직하게는, 나노와이어는 발광 다이오드 구조체를 가진다.
멤브레인은 나노와이어 디바이스를 덮는다. 멤브레인은, 특히, 멤브레인을 수용하기 위한 단부, 즉, 멤브레인 수용 단부라고 불리우는 나노와이어의 단부를 덮는다. 나노와이어는 결합형(coalesced)이 아니다. 수용 단부는 불연속 표면을 형성한다.
"불연속 표면"이 의미하는 바는 수용 단부가 접촉하지 않다는 것이다. 특히, 적어도 특정 수용 표면이 나머지 이웃하는 수용 표면과 이격되어 위치함을 의미한다. 바람직하게는, 각각의 수용 표면이 나머지 이웃 수용 표면과 이격되어 위치함을 의미한다.
선택사항으로서, 구조체(100)는 전기 전도성 제2 물질, 특히, 제1 물질과 동일한 제2 물질의 층(4)을 포함할 수 있다. 그 후 이 물질은 도 9에 도시된 바와 같이 멤브레인(3)을 덮는다.
바람직하게는, 멤브레인은 전기 전도성이다. 특히, 나노와이어로 전류를 주입시키기 위한 전극으로서 또는 나노와이어에 전위를 인가하기 위한 전그긍로서 역할하도록 의도된다. 발광 다이오드 구조체의 경우, 멤브레인은 투명한 것이 바람직하다.
전사되는 멤브레인은 나노와이어의 수용 단부의 표면의 형태를 알맞게 따르도록 충분히 얇거나 및/또는 충분히 유연해야 한다.
디바이스(10)는 적어도 하나의 나노와이어를 포함한다. 바람직하게는, 디바이스(10)는 복수의 나노와이어를 포함한다. 이들 나노와이어는 예를 들어, 나머지와 이격되어 있는 패턴으로 배열된다. 나노와이어는 결합형이 아니다. 수용 단부는 불연속 표면을 형성한다. 예를 들어, 나노와이어는 기판(2) 상에 복수의 연속 로우(row)로 위치한다.
나노와이어는 로우에서 앞뒤로 위치할 수 있다. 따라서, 나오와이어의 라인이 나노와이어의 로우에 수직으로 배향된다. 또는, 나노와이어가 엇갈리게 배열될 수 있는데, 즉, 다음 로우의 각각의 나노와이어가 이전 로우의 두 나노와이어 사이에 배치된다. 또한 대안으로, 나노와이어는 더 무작위적으로 배치될 수도 있다.
바람직하게는, 나노와이어가 수용 단부 쪽으로 크기가 증가하는, 즉, 퍼지는 기하학적 형태를 가진다. 또한 바람직하게는, 나노와이어가 수용 단부로부터 이격된 나노와이어의 지름보다 큰 치수의 표면을 갖는 수용 단부를 포함하는 마이크로-필라(micro-pillar) 또는 나노-필라(nano-pillar)를 형성한다.
도 2 및 3에 도시된 바와 같이, 적어도 하나의 나노와이어, 바람직하게는 특정 나노와이어, 더 바람직하게는 모든 나노와이어 각각이 바디(11; 11') 및 헤드(12; 12')를 포함한다. 본 명세서 전체에서 바람직하게는, "나노와이어"는 방향 A로 또는 곡선을 따라 주로 뻗어 있고 이 방향 또는 이 곡선을 횡단하는 1 마이크로미터 수준의 또는 1 마이크로미터 미만의 치수를 갖는 임의의 구조체를 의미한다. 또한 바람직하게는, 방향 A 또는 곡선에 횡방향으로 측정된 구조체의 모든 치수가 1 마이크로미터 수준 또는 1 마이크로미터 미만이다.
바람직하게는, 나노와이어가 기판(2)의 표면(21) 상에 수직 또는 실질적으로 수직으로 위치한다. 따라서 표면(21)에서 나노와이어가 뻗어 있는 방향 A 또는 곡선이 이 표면(21)에 수직 또는 실질적으로 수직이다.
표면(21)은 평면 표면이다. 대안으로, 표면은 비-평면 선직면(ruled surface), 또는 심지어 뒤틀린 표면일 수 있다.
나노와이어는 각기둥 또는 실질적으로 각기둥인 것이 바람직하며, 특히 직각기둥의 형태를 가진다. 예를 들어, 나노와이어는 육각형 단면을 가질 수 있다. 그러나 나노와이어는 그 밖의 다른 임의의 형태의 단면을 가질 수 있다.
바람직하게는, 모든 나노와이어가 유사하거나 동일하다.
바디는 기판(2)의 표면(21)을 나노와이어 헤드로 연결한다.
발광 다이오드 구조체의 제1 실시예의 도시된 변형예에서, 나노와이어는 축형 이종구조(heterostructure), 가령, 도 2에 도시된 것을 가진다. 이 변형예에서, 바디는 N-형 GaN의 층(111), InGa의 층(112), 및 차단 층(blocking layer)(113)의 스택을 포함한다. 층(111)은 기판의 표면(21)과 접촉한다. 층(112)은 층(111)과 접촉한다. 층(113)은 층(112) 및 헤드와 접촉한다.
헤드는 바디와 접촉하고, 특히, 표면(21)과 접촉하지 않는 바디의 단부와 접촉한다.
바디와 접촉하는 단부의 반대쪽인 헤드의 단부는 수용 단부(13)를 가진다. 이들 수용 단부는 나노와이어를 형성하는 단계의 종료 부분에서 자유 표면을 형성한다. 이들 수용 단부는 구조체(100)를 생성하는 이후 단계에서 멤브레인(3)을 수용하기 위한 것이다.
바람직하게는, 수용 단부의 표면이 평면 또는 실질적으로 평면이다. 그러나 이들은 특정 오목 또는 볼록 곡률을 가질 수 있다. 예를 들어, 최소 곡률 반경이 나노와이어의 바디의 높이 이상인 경우 나노와이어의 수용 단부의 표면이 평면으로 간주된다.
수용 단부의 표면은 나노와이어의 바디의 단면적 s보다 실질적으로 큰, 가령, 적어도 20% 더 크거나, 심지어 적어도 50% 더 큰 면적을 가진다. 나노와이어의 바디의 관심 단면 s는 특히 수용 단부와 평행하게 또는 축 A와 수직으로 위치한다. 덧붙여, 바람직하게는, 관심 단면 s는 수용 단부로부터 적어도 2μm만큼 이격되어 위치한다. 예를 들어, 나노와이어의 관심 단면 s는 나노와이어의 중앙 또는 나노와이어의 바디의 중앙에서, 수용 단부에 평행이다. 따라서 멤브레인과 접촉하는 나노와이어의 면적은 (나노와이어가 뻗어 있는 방향 A에 수직인) 나노와이어의 기저의 돌출된 면적보다 상당히 더 크다. 예를 들어, 멤브레인과 접촉하는 나노와이어의 면적은 나노와이어의 기저의 돌출된 면적의 10배보다 클 수 있다.
바람직하게는, 나노와이어가 뻗어 있는 방향 A를 횡단하여 측정된 적어도 하나의 치수의 변형에 의해 헤드가 바디와 구별될 수 있다. 이 경우, 바디와 헤드 간 경계는, 예를 들어, 바디의 횡방향 치수의 상당한 증가, 특히, 10%를 초과하는 증가로 정의될 수 있다. 더 일반적으로, 헤드는 바디의 횡방향 치구보다 큰 적어도 하나의 횡방향 치수를 가진다.
도 1, 2 및 4 내지 10에서 도시된 실시예에서, 헤드는 절두 원추형(frustoconical)에 다각형 단면을 가지거나 다각형 단면의 절단 원뿔이다. 절단 원뿔의 작은 바닥이 바디와 접촉한다.
분자 빔 에피택시에 의해 나노와이어가 생성된다고 가정하면, 나노와이어의 성장의 조건의 신중한 선택에 의해, 넓어진 헤드, 특히, 다각형 단면의 절단 원뿔의 형태를 취하는 헤드가 획득될 수 있다.
도 1 및 2를 참조하여 기재된 실시예에서, 헤드는 p-형 GaN의 층(121) 및 p++-형 GaN의 층(122)의 스택이다. 헤드는 또한 상이하게 생성될 수 있는데, 특히, 또 다른 실시예에서, 층(121)은 InGaN으로 만들어질 수 있고, p++-형 GaN의 컨포멀 또는 넓어진 층 위에 놓이는 p-형 GaN의 컨포멀 또는 넓어진 층 위에 놓일 수 있다. 층(121)은 예를 들어 절두 원추형이며 다각 단면을 가진다. 층(122)의 하나의 면이 수용 단부를 형성한다.
다양한 수용 단부는 불연소 표면을 형성한다. 특히, 다양한 수용 단부들 사이에, 수용 단부의 표면을 연결하여 연속 표면, 특히, 이의 곡면에서 실질적 불연속 없이 표면을 생성하는 것이 가능하다. 연결된 불연속 표면은 평면이거나 실질적으로 평면일 수 있다. 더 일반적으로, 이 연결된 불연속 표면은 또한 비평면 선직면 또는 뒤틀린 표면일 수 있다. 멤브레인이 수용 단부 상에 배치되면, 멤브레인에 의해 나노와이어 디바이스의 불연속 구조체에 걸쳐 전기적 연속이 보장될 수 있다.
바람직하게는, 도 10에 도시된 바와 같이, 수용 단부들 사이에 연결된 불연속 표면의 전체 면적에 대한 수용 단부의 표면의 면적의 총합의 비가 예를 들어, 80% 이상, 또는 90% 이상, 또는 95% 이상이다. 따라서 멤브레인이 단부 상에 배치되면, 멤브레인은 나노와이어의 표면의 80% 초과, 또는 90% 초과 또는 95% 초과와 접촉한다. 따라서 헤드의 기하학적 형태는 멤브레인이 접촉할 수 있는 물질의 면적 밀도를 정의한다. 이 밀도는 매우 중요하다. 밀도가 높을수록, 멤브레인이 나노와이어 상에 배치될 때 찢어지거나 천공이 생길 위험이 낮아지고 멤브레인과 나노와이어 간 전기적 접촉이 더 우수할 것이다.
수용 단부에서의 물질의 존재의 밀도가 지나치게 낮으면, 나노와이어의 얇음 및/또는 이들 사이의 긴 거리 때문에, 특히 구조체의 가장자리에서, 멤브레인에 천공이 생길 수 있다. 이러한 손상은 당연히 바람직하지 않다. 이를 피하기 위해, 물질의 존재의 밀도(앞서 퍼센티지로 표현됨)가 충분히 높아야 한다. 수용 단부에서 물질의 높은 존재 밀도를 획득하기 위해, 앞서 기재된 것과 같은 나노와이어 디바이스가 사용된다. 이에 추가로 또는 대안으로, 나노와이어의 높은 면적 밀도를 갖는, 가령, 표면(21)의 cm2당 1010개의 나노와이어 수준의 디바이스가 사용될 수 있다. 높은 나노와이어 밀도와 특정 기하학적 형태의 나노와이어, 즉, 앞서 기재된 바와 같은 나노와이어의 조합이 손상이나 찢어짐 없는 멤브레인의 전사를 위해 바람직하다.
수용 단부들 사이에 연결된 불연속 표면의 전체 면적에 대한 수용 단부의 표면적의 총합의 비가 예를 들어, 엄격히 100%보다 낮다.
나노와이어가 서로 이격되어 있는 경우 멤브레인이 또한 전사될 수 있다. 예를 들어, 나노와이어들 간 거리, 즉, 나노와이어 어레이의 피치가 나노와이어의 바디의 횡방향 치수의 적어도 5배 이상일 수 있다. 나노와이어 어레이의 피치가 특히 멤브레인을 형성하는 물질의 기계적 강도에 따라 조절될 것이다.
또 다른 변형 실시예에서, 나노와이어의 헤드가 절두 원추형이고 다각형 단면을 갖지 않고, 그 밖의 다른 임의의 형태를 가질 수 있다. 구체적으로, 헤드는 도 3에 도시된 각기둥일 수 있다. 이 경우, 헤드(12')의 지름이 바디(11')의 지름보다 크다. 나노와이어가 분자 빔 에피택시에 의해 생성된다고 가정하면, 나노와이어의 성장 조건의 신중한 선택에 의해, 넓어진 헤드, 특히, "못대가리" 형태의 기하학적 형태를 갖는 나노와이어가 획득될 수 있다.
또 다른 변형예에서, 나노와이어는 발광 다이오드 구조체를 갖지 않을 수 있다. 구체적으로, 나노와이어 구조체, 가령, 앞서 기재된 나노와이어 구조체는 광을 발산하는 데 사용될 필요는 없다. 또 다른 적용예에서, 나노와이어는 실리콘 기반 물질 또는 그 밖의 다른 임의의 반도체 기반 물질, 가령, 아르세나이드 군에 속하는 물질, 또는 전기적 주입의 연속성을 가능하게 하거나 및/또는 전위의 적용을 보장하는 멤브레인을 증착하는 데 관심이 있는 그 밖의 다른 임의의 물질(금속, 폴리머, 세라믹)로부터 생성될 수 있다.
전극을 형성하는 멤브레인(3) 및 복수의 나노와이어(1)를 포함하는 구조체(100)를 생성하는 프로세스의 하나의 구현예가 도 4 내지 9를 참조하여 이하에서 기재된다.
첫 번째 페이즈(phase)에서, 층(34)으로 덮인 멤브레인(3)을 포함하는 멤브레인 디바이스(3, 34)가 생성된다.
두 번째 페이즈에서, 앞서 기재된 것과 같은 나노와이어 디바이스(10) 또는 나노와이어가 헤드를 바디와 구별할 수 없는 구조, 가령, 나노와이어의 전체 길이에 걸쳐 횡방향 단면 또는 치수가 일정 또는 실질적으로 일정한 구조를 가진다는 점에서 앞서 기재된 것과 상이한 나노와이어 디바이스가 생성 또는 형성된다. 디바이스(10)의 나노와이어는 불연속 구조를 형성한다. 나노와이어는 결합형이 아니며, 각각은 나머지와 이격되어 위치한다. 멤브레인을 수용하기 위한 단부, 즉, 수용 단부라고 불리우는 나노와이어의 단부가 불연속 표면을 형성한다.
세 번째 페이즈에서, 멤브레인 디바이스(3, 34)는, 특히, 전사(transfer)에 의해, 나노와이어 디바이스(10) 상에 위치한다. 멤브레인 디바이스는 멤브레인을 수용하기 위한 단부의 표면에서 나노와이어 상에 직접 위치한다. 멤브레인 디바이스는 반 데르 발스 힘(Van der Waals force)을 통해 수용 단부의 표면에 "본딩"된다. 따라서 이 프로세스에서, 멤브레인 디바이스는 수용 단부 상에 직접 위치한다. 멤브레인 디바이스는 멤브레인 디바이스의 전기 전도성 및/또는 투과 층이 나노와이어와 직접 접촉하고, 특히, 나노와이어의 수용 단부와 직접 접촉하도록 위치한다. 따라서 멤브레인 디바이스는 사전에 놓여진 다음 중 어느 하나 없이 나노와이어 상에 위치한다:
- 다양한 나노와이어들 사이의 충전 물질, 또는
- 나노와이어 상의 장벽 층, 특히, 나노와이어의 자유 단부 상에 놓인 장벽 층
네 번째 페이즈에서, 구조체는 용매, 가령, 아세톤으로 헹궈져서, 멤브레인 디바이스의 층(34)을 용해시키고, 특히, 멤브레인 디바이스의 레지스트 층을 용해시킬 수 있다. 이 네 번째 페이즈에서, 선택사항으로서 도 9에 도시된 바와 같이, 멤브레인(3) 상에 전기 전도성 제2 물질의 층(4)을 증착하는 것이 가능하다. 제2 물질은 제1 물질과 동일할 수 있다. 이 선택사항적 증착 페이즈에 의해 예를 들어 멤브레인을 두껍게 함으로써 멤브레인이 기계적으로 강화될 수 있다.
첫 번째 및 두 번째 페이즈는 임의의 순서로 실행될 수 있다. 이들은 또한 병렬로 즉 동시에 실행될 수 있다.
첫 번째 페이즈에서, 다음의 단계를 구현하는 것이 가능하다.
제1 단계에서, 제2 기판(31), 가령, 실리콘 웨이퍼가 제공된다.
제2 단계에서, 도 4에 도시된 바와 같이, 희생 층(32), 가령, 금속 층, 구체적으로, 니켈 또는 구리 층이 제2 기판 상에 증착된다.
제3 단계에서, 도 5에 도시된 바와 같이, 제1 물질의 층(3), 특히 예를 들어, 약 30nm 두께의 층 또는 약 20nm 두께의 층이 희생 층 상에 증착된다. 이 층은 멤브레인(3)을 형성한다.
제4 단계에서, 도 6에 도시된 바와 같이, 레지스트 층(resist layer)(34)이 제1 물질의 층 상에 증착된다.
제5 단계에서, 도 7에 도시된 바와 같이, 희생 층(32)이, 가령, FeCl3 용액으로, 화학적으로 에칭된다. 따라서 도 7에 도시된 바와 같이, 멤브레인(층(3 및 34)으로부터 형성됨)이 획득된다.
바람직하게는, 두 번째 페이즈에서, 디바이스(10)가, 가령, 분자 빔 에피택시 또는 금속유기 기상 에피택시, 또는 에칭에 의해 형성 또는 생성된다. 사용되는 절차의 파라미터의 적절한 선택에 의해 넓어진 헤드가 획득될 수 있다. 분자 빔 에피택시에 의한 나노와이어의 성장 조건의 적절한 선택에 의해 넓어진 헤드가 획득될 수 있다.
앞서 기재된 디바이스 및 방법에 의해, 각각의 상부에 필라의 지름보다 큰 치수의 평면 표면을 포함하는 마이크로 필라 또는 나노 필라 상에 (투명하고 전도성인) 전극을 생성하는 것이 가능하다. 이들 상부 표면으로 (투명하고 전도성인) 멤브레인을 배치 또는 전사시킴으로써 생산이 완료된다. 필라에 의한 멤브레인의 가능한 천공 형상이 방지되면서, 상부 표면의 기하학적 형태 및 밀도에 의해, 최적화된 전기적 접촉부가 획득될 수 있다. 멤브레인에 의해 나노와이어 디바이스의 불연속 구조체에 걸쳐 전기적 연속성이 보장될 수 있다.
앞서 나타낸 바와 같이, 본 발명의 한 가지 바람직한 적용예가 LED 구조체의 생산과 관련된다. 금속 층을 증착하기 위한 종래의 기법에 의해 손상될 수 있는 유기 LED의 경우, 전사의 해결책이 배치 동안 멤브레인의 무결성이 지켜질 수 있도록 하는 부드러운 기법이다.
와이어형 요소를 포함하는 임의의 구조체라면, 와이어형 요소의 밀도나 크기에 무관하게, 본 명세서의 주제인 디바이스 및 방법으로부터 혜택을 입을 수 있다. 따라서 단일 광자 발산기(photon emitter) 또는 다양한 광학적 물체(마이크로디스크)와의 접촉을 고려하는 것이 가능하다.
전사된 전도성 멤브레인의 사용은 원칙적으로 LED 분야에 한정되지 않는다. 이러한 유혀의 멤브레인을 바텀-업 또는 탑-다운 기법을 이용해 획득된 임의의 유형의 나노와이어 또는 나노-필라로 전사시키는 것이 또한 가능하다.
인듐-틴 옥사이드, 즉 ITO로 만들어진 멤브레인의 전사가 앞서 기재되었다. 그러나, ITO와 별개로, 초기 캐리어로부터, 가령, 희생 층의 화학적 에칭을 통해, 쉽게 분리될 수 있다면, 또 다른 물질로 만들어진 임의의 멤브레인이 원칙적으로 전사될 수 있다.

Claims (15)

  1. 복수의 나노와이어(1)의 수용 단부(13)와 접촉하는, 제1 물질, 특히, 인듐-틴 옥사이드의 멤브레인(3)을 포함하는 구조체(100)를 생성하기 위한 방법으로서, 상기 방법은
    수용 단부(13)를 포함하는 나노와이어 디바이스(10)를 형성하는 단계 - 상기 수용 단부는 평면 표면을 형성하도록 형성됨 - ,
    전사에 의해, 멤브레인 디바이스(3; 34)를, 멤브레인을 수용하기 위한 단부의 평면 표면에서 나노와이어 상에 직접 위치시키는 단계
    를 포함하는, 구조체를 생성하기 위한 방법.
  2. 제1항에 있어서, 전기 전도성 제2 물질의 층(4)을 멤브레인(3) 상에 증착하는 단계, 특히, 제1 물질과 동일한 제2 물질의 층을 증착하는 단계를 포함하는, 구조체를 생성하기 위한 방법.
  3. 제1항 또는 제2항에 있어서, 멤브레인은 투명하고 전기적 전도성이거나, 및/또는 멤브레인은 전극을 형성하기 위한 것이거나, 및/또는 나노와이어는 발광 다이오드 구조체인, 구조체를 생성하기 위한 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 멤브레인 디바이스(3, 34)를 생성하는 단계를 포함하며, 상기 멤브레인 디바이스를 생성하는 단계는
    제2 기판(31), 특히, 실리콘 웨이퍼를 제공하는 단계,
    제2 기판 상에, 희생 층(32), 특히, 금속 희생 층, 특히, 니켈 또는 구리 희생 층을 증착하는 단계,
    희생 층 상에, 제1 물질의 층(3), 특히, 약 30nm 두께의 층을 증착하는 단계,
    제1 물질의 층 상에, 레지스트 층(34)을 증착하는 단계,
    희생 층을 화학적으로, 가령, FeCl3 용액에 의해, 공격하는 단계
    를 포함하는, 구조체를 생성하기 위한 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    멤브레인 디바이스를 나노와이어 상에 수용 단부에 위치시키는 단계 후에, 구조체는 용매로 헹궈지는, 특히, 멤브레인 디바이스의 층(34)을 용해시키도록, 특히, 멤브레인 디바이스의 레지스트 층을 용해시키도록 헹궈지는, 구조체를 생성하기 위한 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 나노와이어 디바이스를 형성하는 단계는 분자 빔 에피택시 또는 금속유기 기상 에피택시 또는 에칭에 의해 구현되는, 구조체를 생성하기 위한 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 형성하는 단계는 제1 기판(2)을 포함하며, 나노와이어가 제1 기판 상에 위치, 특히, 나노와이어가 제1 기판의 표면(21) 상에 수직으로 또는 실질적으로 수직으로 위치하도록 및/또는 나노와이어가 각기둥형 또는 실질적으로 각기둥형이도록, 및/또는 나노와이어가 발광 다이오드 구조체를 갖도록 디바이스를 형성하는 단계를 포함하는, 구조체를 생성하기 위한 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 형성하는 단계는 평면 또는 실질적으로 평면인 불연속 표면을 형성하도록 수용 단부를 형성하는 단계를 포함하는, 구조체를 생성하기 위한 방법.
  9. 제8항에 있어서, 형성하는 단계는 수용 단부와 접촉하기 위한 멤브레인의 표면의 연속 면적에 대한 수용 단부의 표면의 면적의 총 합의 비가 80% 이상, 또는 90% 이상, 또는 95% 이상이도록 디바이스를 형성하는 단계를 포함하는, 구조체를 생성하기 위한 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 형성하는 단계는 나노와이어가 수용 단부 쪽으로 크기가 증가하거나 넓어지는 기하학적 형태를 가지도록 나노와이어를 형성하는 단계를 포함하거나, 및/또는 형성하는 단계는 나노와이어가 수용 단부에서 먼 쪽의 나노와이어의 지름보다 큰 치수를 갖는 표면을 갖는 수용 단부를 포함하는 마이크로-필라 또는 나노-필라를 형성하도록 나노와이어를 형성하는 단계를 포함하는, 구조체를 생성하기 위한 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 형성하는 단계는 바디(11; 11') 및 헤드(12; 12')를 포함하도록 나노와이어를 형성하는 단계를 포함하며, 헤드는 수용 단부(13)를 가지며, 수용 단부의 표면은 나노와이어의 바디의 단면(s)의 면적보다, 특히, 수용 단부에서 적어도 2μm 이격되어 수용 단부에 평행하게 측정된 나노와이어의 단면(s)의 면적보다, 또는 나노와이어의 중앙에서 수용 단부에 평행하게 측정된 나노와이어의 단면(s)의 면적보다, 20% 더 크거나 50% 더 큰 면적을 갖는, 구조체를 생성하기 위한 방법.
  12. 제11항에 있어서, 형성하는 단계는 n-형 GaN의 층(111), InGa의 층(112), 및 차단 층(113)의 스택으로 나노와이어의 바디을 형성하는 단계를 포함하는, 구조체를 생성하기 위한 방법.
  13. 제11항 또는 제12항에 있어서, 형성하는 단계는 p-형 GaN의층(121) 및 p++-형 GaN의 층(122)의 스택으로 나노와이어의 헤드를 형성하는 단계를 포함하는, 구조체를 생성하기 위한 방법.
  14. 제1항 내지 제11항 중 어느 한 항에 있어서, 형성하는 단계는 나노와이어를 실리콘-기반 물질로부터 형성하는 단계를 포함하는, 구조체를 생성하기 위한 방법.
  15. 청구항 제1항 내지 제14항 중 어느 한 항에 따르는 방법을 구현함으로써 획득되는 구조체(100), 특히, 발광 다이오드 구조체(100).
KR1020197030967A 2017-03-20 2018-03-19 나노와이어 구조체 및 이를 생성하기 위한 방법 KR102582831B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1752286A FR3064109A1 (fr) 2017-03-20 2017-03-20 Structure a nanofils et procede de realisation d'une telle structure
FR1752286 2017-03-20
PCT/EP2018/056881 WO2018172281A1 (fr) 2017-03-20 2018-03-19 Structure a nanofils et procede de realisation d'une telle structure

Publications (2)

Publication Number Publication Date
KR20190131076A true KR20190131076A (ko) 2019-11-25
KR102582831B1 KR102582831B1 (ko) 2023-09-25

Family

ID=58707864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197030967A KR102582831B1 (ko) 2017-03-20 2018-03-19 나노와이어 구조체 및 이를 생성하기 위한 방법

Country Status (7)

Country Link
US (1) US11189752B2 (ko)
EP (1) EP3602640A1 (ko)
JP (1) JP7370863B2 (ko)
KR (1) KR102582831B1 (ko)
CN (1) CN110582858B (ko)
FR (1) FR3064109A1 (ko)
WO (1) WO2018172281A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200063411A (ko) * 2018-11-27 2020-06-05 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 발광 소자를 구비한 표시 장치
JP7325850B2 (ja) * 2020-03-24 2023-08-15 中国科学院蘇州納米技術与納米▲ファン▼生研究所 超可撓性透明半導体薄膜及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060122405A (ko) * 2005-05-27 2006-11-30 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR20150041159A (ko) * 2007-08-21 2015-04-15 더 리전트 오브 더 유니버시티 오브 캘리포니아 고성능 열전 속성을 갖는 나노구조체
JP2016518708A (ja) * 2013-03-28 2016-06-23 アレディア アクティブナノワイヤとコンタクトナノワイヤとを含む発光装置および作製方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208483A (ja) * 2001-01-11 2002-07-26 Sharp Corp 有機エレクトロルミネッセンス素子およびその製造方法
TWI500072B (zh) * 2004-08-31 2015-09-11 Sophia School Corp 發光元件之製造方法
KR20070021671A (ko) * 2005-08-19 2007-02-23 서울옵토디바이스주식회사 나노막대들의 어레이를 채택한 발광 다이오드 및 그것을제조하는 방법
WO2008079078A1 (en) * 2006-12-22 2008-07-03 Qunano Ab Elevated led and method of producing such
JP5097460B2 (ja) * 2007-06-26 2012-12-12 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP5097532B2 (ja) * 2007-12-21 2012-12-12 パナソニック株式会社 化合物半導体発光素子の製造方法
KR101469979B1 (ko) * 2008-03-24 2014-12-05 엘지이노텍 주식회사 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
US20110147786A1 (en) * 2008-04-08 2011-06-23 Song June O Light-emitting device and manufacturing method thereof
FR2984599B1 (fr) * 2011-12-20 2014-01-17 Commissariat Energie Atomique Procede de fabrication d'un micro- ou nano- fil semiconducteur, structure semiconductrice comportant un tel micro- ou nano- fil et procede de fabrication d'une structure semiconductrice
FR2988904B1 (fr) 2012-04-02 2015-01-16 Commissariat Energie Atomique Structure semiconductrice optoelectronique a nanofils et procede de fabrication d'une telle structure
KR101338148B1 (ko) * 2012-05-01 2014-01-06 주식회사 칩테크놀러지 반도체 발광 칩 및 그의 제조 방법
CN103426373A (zh) * 2012-05-14 2013-12-04 果尚志 发光二极管显示器与其制造方法
CN102709410B (zh) * 2012-06-04 2014-08-27 中国科学院半导体研究所 纳米柱发光二极管的制作方法
CN102881762A (zh) * 2012-10-17 2013-01-16 长春理工大学 MgZnO纳米线阵列紫外光电探测器
US9012883B2 (en) * 2012-12-21 2015-04-21 Sol Voltaics Ab Recessed contact to semiconductor nanowires
JP6147542B2 (ja) * 2013-04-01 2017-06-14 株式会社東芝 透明導電フィルムおよび電気素子
CN103681962B (zh) * 2013-11-21 2016-02-17 中国科学院上海技术物理研究所 基于竖直排列半导体纳米线的光电探测器制备方法
CN103943754A (zh) * 2014-03-06 2014-07-23 京东方科技集团股份有限公司 一种电致发光器件及其制备方法和显示装置
JP2015212213A (ja) * 2014-05-07 2015-11-26 国立大学法人 名古屋工業大学 グラフェンシートとの一体化ＺｎＯナノロッド、およびグラフェンシート上へのＺｎＯナノロッドの製造方法
JP6482388B2 (ja) * 2015-06-02 2019-03-13 シャープ株式会社 窒化物半導体発光素子
US10290767B2 (en) * 2015-06-09 2019-05-14 The Royal Institution For The Advancement Of Learning/Mcgill University High efficiency visible and ultraviolet nanowire emitters
CN108292694A (zh) * 2015-07-13 2018-07-17 科莱约纳诺公司 纳米线/纳米锥形状的发光二极管及光检测器
EP3365480A1 (en) * 2015-10-20 2018-08-29 King Abdullah University Of Science And Technology Nanowires-based light emitters on thermally and electrically conductive substrates and of making same
FR3044470B1 (fr) * 2015-11-30 2018-03-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale
CN105741979B (zh) * 2016-03-02 2018-03-30 武汉华星光电技术有限公司 柔性石墨烯导电薄膜的制备方法
US10651343B2 (en) * 2017-02-28 2020-05-12 King Abdullah University Of Science And Technology Integration of III-nitride nanowire on transparent conductive substrates for optoelectronic and electronic devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060122405A (ko) * 2005-05-27 2006-11-30 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR20150041159A (ko) * 2007-08-21 2015-04-15 더 리전트 오브 더 유니버시티 오브 캘리포니아 고성능 열전 속성을 갖는 나노구조체
JP2016518708A (ja) * 2013-03-28 2016-06-23 アレディア アクティブナノワイヤとコンタクトナノワイヤとを含む発光装置および作製方法

Also Published As

Publication number Publication date
US11189752B2 (en) 2021-11-30
KR102582831B1 (ko) 2023-09-25
WO2018172281A1 (fr) 2018-09-27
US20200028027A1 (en) 2020-01-23
CN110582858B (zh) 2023-01-13
EP3602640A1 (fr) 2020-02-05
CN110582858A (zh) 2019-12-17
FR3064109A1 (fr) 2018-09-21
JP7370863B2 (ja) 2023-10-30
JP2020515078A (ja) 2020-05-21

Similar Documents

Publication Publication Date Title
KR101242467B1 (ko) Ｌｅｄ 기판 및 ｌｅｄ
JP6370305B2 (ja) Ｌｅｄワイヤを備える隣接した領域の製造方法およびその製造方法により得られる装置
TWI539624B (zh) 具有圖形化界面之發光元件及其製造方法
US9514926B2 (en) Substrate recycling method
JP2006196693A (ja) 半導体素子の形成方法および半導体素子のマウント方法
JP2009231689A (ja) 半導体発光素子及びその製造方法
US9450141B2 (en) Method for separating growth substrate, method for light-emitting diode, and light-emitting diode manufactured using methods
KR200472973Y1 (ko) 발광 다이오드 기판 및 발광 다이오드
TW200408140A (en) GaN-based Ⅲ-Ⅴ group compound semiconductor light-emitting diode and the manufacturing method thereof
JP6072541B2 (ja) 窒化物半導体素子の製造方法
CN103794691A (zh) 发光二极管及其制造方法
KR102582831B1 (ko) 나노와이어 구조체 및 이를 생성하기 위한 방법
WO2014150800A1 (en) Two step transparent conductive film deposition method and gan nanowire devices made by the method
US9202967B2 (en) Method for producing a thin-film semiconductor body and thin-film semiconductor body
KR20140147137A (ko) W-메사 스트리트를 형성하기 위한 방법 및 장치
JP2012033859A (ja) 三次元発光デバイス及びその製造方法
TW201318201A (zh) 固態發光元件之製作方法
CN104201264A (zh) 一种具有高可靠性电极的红外发光二极管制作方法
US9196477B2 (en) Semiconductor device and method
US9601664B2 (en) Semiconductor light-emitting element and method of manufacturing the same
KR101807877B1 (ko) 나노 구조물, 그 제조 방법, 광전 소자 및 광전 소자 패키지
TW201131803A (en) Semiconductor wafer
CN104201265A (zh) 一种具有高可靠性电极的红外发光二极管

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant