CN103931004B - 具有间隙空位的聚结纳米线结构及其制造方法 - Google Patents

具有间隙空位的聚结纳米线结构及其制造方法 Download PDF

Info

Publication number
CN103931004B
CN103931004B CN201280055624.2A CN201280055624A CN103931004B CN 103931004 B CN103931004 B CN 103931004B CN 201280055624 A CN201280055624 A CN 201280055624A CN 103931004 B CN103931004 B CN 103931004B
Authority
CN
China
Prior art keywords
core
conductive
layer
type semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280055624.2A
Other languages
English (en)
Other versions
CN103931004A (zh
Inventor
帕特里克·斯文森
琳达·罗马诺
李圣秀
欧嘉·克莱里奥克
张英兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GLO AB
Original Assignee
GLO AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GLO AB filed Critical GLO AB
Publication of CN103931004A publication Critical patent/CN103931004A/zh
Application granted granted Critical
Publication of CN103931004B publication Critical patent/CN103931004B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本发明揭示一种半导体装置，例如LED，其包括多个位于支撑物上的第一导电型半导体纳米线核心、在所述核心之上及周围延伸的连续第二导电型半导体层、多个位于所述第二导电型半导体层中并在所述核心之间延伸的间隙空位、及与所述第二导电型半导体层接触的第一电极层。

Description

具有间隙空位的聚结纳米线结构及其制造方法
技术领域
本发明涉及基于纳米线的结构，特定来说，涉及纳米线发光装置的阵列。
背景技术
发光二极管(LED)越来越多地用于照明，但尤其对大规模处理来说仍有一些技术挑战有待克服，以便达到真正突破。
近年来，对纳米线技术的兴趣已有所增加。与利用常规平面技术所生产的LED相比，纳米线LED由于纳米线的一维性质而具有独特的性质，由于晶格匹配限制较少而在材料组合方面具有提高的灵活性，且为在较大衬底上进行处理提供了机会。用于半导体纳米线生长的合适方法在所属领域中是已知的，且一种基本方法是通过粒子辅助生长或所谓VLS(气-液-固)机制在半导体衬底上形成纳米线，所述方法揭示于(例如)US7,335,908中。粒子辅助生长可通过使用化学束外延法(CBE)、有机金属化学气相沉积法(MOCVD)、有机金属气相外延法(MOVPE)、分子束外延法(MBE)、激光剥蚀及热蒸镀方法而实现。然而，纳米线生长并不限于VLS法，例如WO2007/102781显示，半导体纳米线可在不使用粒子作为催化剂的情况下生长于半导体衬底上。此领域中一项重要突破在于，在Si-衬底上生长III-V族半导体纳米线及其它的方法已得到证实，其重要性在于其与现存Si处理兼容，并可使用较廉价的Si衬底取代昂贵的III-V族衬底。
WO2010/14032中展示底部发射纳米线LED的一个实例。此纳米线LED包含生长于衬底缓冲层(例如Si衬底上的GaN缓冲层)上的半导体纳米线的阵列。每根纳米线包含包覆在p-型外壳中的n-型纳米线核心及p-电极，其中在形成pn或pin结的n-型与p-型区域之间形成有源层。缓冲层的功能是作为纳米线生长的模板，以及充当与n-型纳米线核心相连的电流传输层。另外，缓冲层是透明的，因为有源区域所产生的光经由缓冲层发射。
虽然纳米线LED具有有利性质及性能，但与平面技术相比，关于纳米线LED接触的处理需要新型途径。由于纳米线LED包含大量纳米线阵列，从而形成具高宽高比结构的三维表面，所以利用视线法沉积接点材料是具有挑战性的操作。
发明内容
本发明的一个实施例为半导体装置，例如LED，包括多个位于支撑物上的第一导电型半导体纳米线核心、在所述核心之上及周围延伸的连续第二导电型半导体层、多个位于所述第二导电型半导体层中并在所述核心之间延伸的间隙空位、及与所述第二导电型半导体层接触并延伸到所述间隙空位中的第一电极层。
本发明另一实施例为半导体装置，例如LED，包括多个位于支撑物上的第一导电型半导体纳米线核心、第二导电型半导体的在所述核心之上及周围延伸的第一连续层、所述第二导电型半导体的在所述第一层上并包含多个位于第二导电型半导体的此第二层中的间隙空位的第二层、及与所述第二导电型半导体的所述第二层接触且优选不延伸到所述间隙空位中的第一电极层。
一种制造半导体装置的方法包含：从支撑物的经由所述支撑物上的绝缘掩模层中的开口暴露的半导体表面部分外延生长多个第一导电型半导体纳米线核心，在所述核心上形成半导体有源区外壳，生长在所述核心及所述外壳之上及周围延伸的连续第二导电型半导体层，以便在生长步骤期间在所述第二导电型半导体层中形成多个在所述核心之间延伸的间隙空位，及形成与所述第二导电型半导体层接触并延伸到所述间隙空位中的第一电极层。
附图说明
现将参考附图描述本发明的优选实施例，其中：
图1A及1B分别示意性地说明现有技术纳米线LED的基本结构的俯视图及侧截面视图。
图1C示意性地说明现有技术纳米线LED结构的侧截面视图。
图2示意性地说明另一现有技术纳米线LED结构的侧截面视图。
图3A到3B示意性地说明图2的现有技术LED分别沿着图3C的线A及B的侧截面视图。图3C说明图2的现有技术LED的俯视图。
图4A及4D示意性地说明现有技术LED在进行顶部电极沉积之前的俯视图。
图4B、4C、4E及4F示意性地说明LED在按照本发明替代性实施例进行顶部电极沉积之前的俯视图。
图5A及5B示意性地说明图4B的LED在分别沿着图5C的线A及B进行顶部电极沉积之后的侧截面视图。图5C说明图4B的LED在进行顶部电极沉积之后的俯视图。
图6A及6B示意性地说明图4B的LED在分别沿着图6C的线A及B进行顶部电极沉积之后的侧截面视图。图6C说明图4B的LED在按照本发明另一实施例进行顶部电极沉积之后的俯视图。
图7A及7B示意性地说明具有部分空中桥接顶部电极的图4B的LED在分别沿着图5C的线A及B进行顶部电极沉积之后的侧截面视图。
图8a及8b示意性地说明具有间隙空位的LED的侧截面视图。
图9a及9b示意性地说明具有间隙空位的LED的侧截面视图。
具体实施方式
在纳米技术的领域中，通常将纳米线理解为具有纳米级或纳米尺寸的横向尺寸(例如，圆柱纳米线的直径或锥形或六边形纳米线的宽度)的纳米结构，而其纵向尺寸并无限制。通常也将此类纳米结构称为纳米须、一维纳米元件、纳米棒、纳米管等等。一般来说，认为具有多边形横截面的纳米线具有至少两个尺寸，其中每一者不大于300nm。然而，纳米线可具有高达约5μm、例如高达1μm的直径或宽度。纳米线的一维性质可提供独特物理、光学及电子性质。这些性质可(例如)用以形成利用量子力学效应(例如，利用量子线)的装置或形成由因晶格极度失配而通常无法组合的由组成上不同的物质组成的异质结构。如术语纳米线所暗示，一维性质通常与细长形状相关联。换句话说，“一维的”是指宽度或直径小于5微米(例如小于1微米)，而长度大于5微米(例如大于1微米)。由于纳米线可具有各种横截面形状，所以直径意在指代有效直径。所谓有效直径，意思是指结构横截面的长轴与短轴的平均值。
图1A及1B分别为示意性地说明纳米线LED结构的基本结构的俯视图及侧截面视图。原则上，单根纳米线足以形成纳米线LED，但因其尺寸小，所以纳米线优选以包含数千根并排纳米线的阵列布置(即，纳米-装置或装置)，以形成LED结构。个别纳米线LED装置由纳米线1组成，纳米线1具有n-型纳米线核心2及至少部分包覆纳米线核心2的独立p-型外壳体积元件3及包含半导体有源层或一或多个量子阱的中间有源区4(显示于图1C中)。当体积元件3与本征有源区4直接物理接触时，此形成发光p-i-n结，或者如果有源区4为p或n型掺杂，那么此形成发光p-n结。然而，纳米线LED装置并不受此配置限制。例如，纳米线核心2、有源区4及p-型外壳体积元件3可由大量层或段组成。如上所述，在替代性实施例中，当体积元件3与核心2直接物理接触时，仅有核心2及体积元件3可形成发光p-n结。在此情况中可略去有源区4。为充当LED，每根纳米线1的n-侧及p-侧必须接触。因此，如本文所用，核心可包含任何宽度或直径小于5微米(例如小于1微米)且长度大于5微米(例如大于1微米)的合适纳米元件，且可包含单个结构或多组件结构。例如，核心可包含一种导电型的半导体纳米线，或其可包含被一或多个相同导电型的半导体外壳包围的一种导电型半导体纳米线，且所述核心具有柱形或锥形。为简单起见，下文将描述单组件纳米线柱形核心，并在下图中说明。
如图1C中所示，通过将纳米线1生长于生长衬底5上，任选地利用生长掩模6(例如，氮化物层，例如氮化硅介电掩模层)来界定纳米线1的位置，并测定纳米线1的底部界面面积，衬底5至少在处理期间充当从衬底5突出的纳米线1的载体。纳米线的底部界面面积包含掩模层6中每个开口内部的核心2的面积。衬底5可包含不同材料，例如，III-V族或II-VI族半导体，Si、Ge、Al2O3(例如，蓝宝石)、SiC、石英、玻璃等等，如瑞典专利申请案SE1050700-2(授予GLO AB)中所论述，所述申请案的全文以引用的方式并入本文中。在一个实施例中，纳米线1直接生长于生长衬底5上。
优选地，衬底5还适于充当与每根纳米线1的n-侧相连的电流传输层。此可通过拥有包含布置于面向纳米线1的衬底5表面上的缓冲层7的衬底5而实现，如图2所示。缓冲层可为在Si衬底5上的III族氮化物层，例如GaN及/或AlGaN缓冲层7。缓冲层7通常与所需纳米线材料类型相匹配，并且因此在制造过程中充当生长模板。就n-型核心2来说，缓冲层7优选也为n-型掺杂。缓冲层7可包含单层(例如，GaN)、若干子层(例如，GaN及AlGaN)或递变层(从高Al含量AlGaN递变到较低Al含量AlGaN或GaN)。纳米线可包含任何半导体材料，但就纳米线LED来说，III-V族半导体(例如，III族氮化物半导体(例如，GaN、AlInGaN、AlGaN及InGaN等等))或其它半导体(例如，InP、GaAs)通常是优选的。应注意，纳米线1可包含若干不同材料(例如，GaN核心、InGaN有源层或量子阱及具有不同于有源区的In对Ga比率的InGaN外壳)。一般来说，本文将衬底5及/或缓冲层7称为纳米线的支撑物或支撑层。或者，导电层(例如，镜面或透明触点)可用作替代衬底5及/或缓冲层7或除衬底5及/或缓冲层7之外的支撑物。因此，术语“支撑层”或“支撑物”可包含这些元件中的任一或多者。
虽然本文所述制造方法优选利用生长于掩模层6中开口中所暴露的缓冲层7上的纳米线核心2，如(例如)赛菲特(Seifert)等人的美国专利第7,829,443号中所述，其教授纳米线制造方法以引用的方式并入本文中，但请注意，本发明并不因此而受限。可使用利用具催化剂晶种微粒的VLS法或利用其它方法所生长的纳米线核心2替代。
在图1A到1C所示的现有技术纳米线LED1中，每根纳米线1的p-侧3的接触典型地通过沉积包含包覆每根纳米线1的p-型外壳3并延伸到衬底5或缓冲层7上的绝缘层6的导电层的p-电极8而完成。p-电极8的导电层在此绝缘层6上延伸到相邻纳米线1。然而，因纳米线LED的纳米线紧密间隔(纳米线1之间的间隔由图1A中的W线表示)，且宽高比高，所以为获得高发光性，p-电极沉积为具挑战性的操作。典型地使用视线法(例如溅镀或蒸镀)来进行电极沉积。归因于视线沉积，观察到在纳米线顶端上的优先生长及遮蔽效应，此导致p-电极8随厚度向纳米线1基底降低而逐渐变窄，如图1B所示。因此，为获得有效的横向电流散布，p-电极8的厚度在纳米线顶端将变得不必要的厚，而于纳米线中间不够厚。遮蔽效应还可能过于严重，以致于p-电极出现不连续。因此，纳米线1侧壁及底表面(例如，层6)上的p-电极8厚度将与纳米线的长度以及其之间的距离极其相关。层6表面的底部部分上的p-电极8部分将为电路径，且将为宽度取决于纳米线之间的距离的格栅，如图1A中箭头所示。如果接触的厚度或宽度太薄，那么此接触层中的电流散布可能极差，如图1B所示。
为克服电流散布差的问题，可通过生长连续p-层3使结构平坦化，以使纳米线体积元件聚结为连续层。此举将产生平面状表面，其中可轻易地部署常规的接触。连续p-层3可通过与美国专利第7,829,443号所述的独立p-外壳相同的方法(例如，MOCVD)生长，不同之处在于生长时间增加以形成连续层而非独立外壳。通过形成连续实质上平坦的体积元件3(因下层纳米线及纳米线间隙空间构形的弯曲之故，其上表面可能并非完全地平坦)，将接触从外壳体积元件的侧壁转移到仅在连续体积元件的顶部上，如图2所示，其由“可见颜色可调的发光二极管(Visible-Color-Tunable Light-Emitting Diodes)”一文复制而来，所述文章由洪阳军(Young Joon Hong)等人于2011年6月3日发表在《先进材料(AdvancedMaterials)》在线版。然而，此配置因穿过厚电阻性p-GaN体积元件的传导路径较长而导致串联电阻相对较高，以及因厚p-GaN材料导电性差而导致结构不同部位发光。
图3C说明洪(Hong)等人的纳米线核心布局上的聚结p-体积元件的示意性俯视图。图3A及3B分别为沿着图3C中线A及B(沿着纳米线尖峰及侧面)的示意性侧截面视图。如图3C所示，当俯视时，纳米线核心2及有源区4的横截面为六边形。具有连续体积元件3的装置1形成图3C所示嵌合或拼接平面。此意味着连续p-型层或体积元件3填充纳米线核心2与有源区4之间所有空间而无任何重叠或缝隙。具体来说，六边形装置1形成全等规则六边形或“蜂窝瓦”的规则嵌合结构，其中每一顶点汇聚三个六边形。换句话说，嵌合结构中六边形的每一顶点或“角”与两个其它六边形的角接触。如图3A及3B所示，p-电极8到所述装置底部的电流路径由线C表示，线C沿着所述装置高度延伸穿过大部分体积元件3高度。此配置因穿过厚电阻性p-GaN体积元件3的传导路径较长而导致串联电阻相对较高。
本发明人发现，有一种方法可得到聚结、相连、实质上平坦的p-GaN层或体积元件3，且可使较短传导路径降到纳米线1侧壁，以降低图2及3所示装置的高串联电阻。具体来说，连续p-GaN层或体积元件3经生长以使其接触多个相应纳米线核心2上的多个有源区4，且使体积元件3在相应纳米线核心2上的有源区4之间含有开口或间隙空位。p-型电极8位于连续、实质上平坦的p-型层3上，以得到较低接触电阻，且p-型电极8还向下延伸到间隙空位中，以提供较短传导路径及较低串联电阻。
间隙空位可利用任何合适方法形成。例如，空位可根据核心2是如何相对于彼此放置而形成，其取决于绝缘层6中的开口中所暴露的缓冲层7或衬底5的晶格几何结构。例如，如图4A所示，在(0001)n-GaN缓冲层7或(111)n-Si衬底5上生长纳米线核心2产生在俯视时具有六边形横截面形状的核心2。六边形横截面形状优选为实质上规则的六边形，也就是说六边形的每个内角为约120度(由于可能的生长不规则性而±0-10度)。
当六边形核心2定位于由三个核心组成的单位晶格中，位于假想等边三角形“T”的顶点上，每个核心的顶点指向相邻核心的两个其它顶点时，则在核心2上形成有源区4及体积元件3之后，得到没有间隙空位的嵌合蜂窝结构，如图4A所示。对比之下，当核心相对于彼此而使顶点指向相邻核心的少于两个其它顶点时，则在核心2上形成有源区4及体积元件3之后，形成间隙空位9，如图4B及4C所示。
例如，如图4B所示，当核心2相对于图4A所示核心2旋转约30度，使得六边形的每个顶点指向一个相邻六边形的一个顶点而非两个时，则在核心2上形成有源区4及体积元件3之后，连续体积元件3中形成大三角形间隙空位9。在另一实例中，如图4C所示，当核心2旋转小于90度而大于60度，使得六边形的每个顶点不指向相邻六边形的顶点时，核心2上形成有源区4及体积元件3之后，在连续体积元件3中形成小三角形间隙空位9。
基于六边形III族氮化物的纳米线(例如，GaN纳米线)总是基于所述下伏层材料(例如Si(111)或GaN(0001))的晶体定向在同一刻面方向上生长。因此，六边形核心2的特定刻面将总是相对于下伏层Si(001)衬底或GaN(0001)缓冲层的晶片平面以相同的角度定向。相对于图4A的三角形T旋转图4B及4C的三角形T导致图4B及4C的纳米线核心2刻面相对于图4A的纳米线核心2刻面旋转。核心刻面旋转导致体积元件3在所述刻面形成图4A的蜂窝图案时聚结，或者在图4B及4C中所述刻面不形成蜂窝图案时具有空位9。换句话说，与六边形核心2每个顶点垂直的线在一点处横切两条垂直于两个相邻核心2的两个最靠近的相应顶点的线，则形成图4A的蜂窝图案。对比之下，与六边形核心2每个顶点垂直的线未在一点处横切在两条垂直于两个相邻核心2的两个最靠近的相应顶点的线，则在图4B及4C中不形成蜂窝图案。因此，取决于三角形T相对于下伏材料的晶体定向的定向，体积元件将如图4A所示聚结或如图4B或4C所示含有空位9。
在替代性实施例中，空位9还可利用体积元件3生长后处理形成。在此实施例中，在聚结体积元件3上形成含有通过光刻术(例如光学光刻技术、电子束光刻技术、纳米压印光刻术等等)所形成开口的掩模(例如，光致抗蚀剂及/或硬掩模)。接着利用各向异性蚀刻来蚀刻体积元件3的暴露于掩模开口中的部分，以在体积元件中形成深孔(例如，空位9)。体积元件3的蚀刻可在经沉积使得不含有空位9的体积元件(例如，如图4A所示)上进行。或者，蚀刻可在经沉积具有狭窄空位9的体积元件3(例如，如图4C所示)上进行，以拓宽空位9的宽度。在此情况中，掩模中的开口在蚀刻前先与空位9对准。掩模(例如，光致抗蚀剂)优选在蚀刻步骤后移除。
或者，通过以其它晶体定向在衬底上生长核心，核心2可具有如图4D所示的正方形横截面形状(当俯视时)。有源区4(例如，层或量子阱)将具有与下伏层核心2实质上相同的横截面形状(当俯视时)。当正方形核心2定位于四个核心的单位晶格中，位于假想正方形“S”的顶点上且每个核心的顶点指向三个相邻核心的三个其它顶点时，则在核心2上形成有源区4及体积元件3之后，得到不具有间隙空位的嵌合正方形结构，如图4D所示。对比之下，当所述核心相对于彼此旋转，使得每个顶点指向少于3个相邻顶点(包括指向非相邻顶点)时，则在核心2上形成有源区4及体积元件3之后，形成间隙空位9，如图4E及4F所示。
例如，如图4E所示，当核心2旋转约45度，使得正方形的每个顶点指向一个相邻正方形的一个顶点时，则在核心2上形成有源区4及体积元件3之后，连续体积元件3中形成大的正方形间隙空位9。在另一实例中，如图4F所示，当核心2旋转，使得正方形的每个顶点不指向相邻正方形的顶点时，则在核心2上形成有源区4及体积元件3之后，连续体积元件3中形成小的长方形间隙空位9。
图5C说明在体积元件3上形成p-电极8之后，图4B的纳米线核心上聚结p-体积元件的示意性俯视图。图5A及5B分别为沿着纳米线峰及侧面，沿着图5C中的线A及B的示意性侧截面视图。如图5C所示，当俯视时，纳米线核心2及有源区4具有六边形横截面形状。具有连续体积元件3的装置1形成图5C所示的非嵌合或非拼接平面配置。此意味着连续p-型层或体积元件3并不填充纳米线核心2与有源区4之间的所有空间，并形成朝向绝缘掩模层6的三角形间隙空位9。
具体来说，六边形装置1并不形成由全等规则六边形或“蜂窝瓦”组成的规则嵌合结构，其中每一顶点汇聚三个六边形。换句话说，六边形的每一顶点或“角”并不与嵌合结构中两个其它六边形的角相接触。如图5A所示，当沿着六边形核心2的尖峰，沿着线A观看横截面时，体积元件3填充核心2/有源区4到层6之间的全部空间。因此，体积元件(即，p-GaN层)3在多个核心2/有源区4之间是连续的。
然而，如图5B所示，当沿着位于核心2的尖峰与边缘之间的线B观看横截面时，体积元件3并不填充核心2/有源区4之间的全部空间。这样沿着体积元件3中线B形成到层6的间隙空位9。间隙空位9由p-电极8所部分填充。与图5A中沿着线A的p-电极8与核心2之间的电流路径C1相比，沿着线B的p-电极8与核心2之间的电流路径C2更短。
因此，p-GaN层3具有图5A所示的第一部分3A，其填充核心2之间的间隙空间。p-GaN层还具有图5B所示的第二部分3B，其形成间隙空位9的侧壁。p-电极8与图5A中p-GaN层3的顶部接触(而非未经暴露的第一部分3A)，并在空位9中与p-GaN层3的第二部分3B接触。
在阵列中沿着某些横截面线在体积元件3的侧壁上具有接触而其它横截面线则无将缩短通过导电性差的p-GaN体积元件8的电阻传导路径，且将使得装置可更均匀地将载流子注入位于核心侧壁上的有源区4，并降低串联电阻，此使LED性能更佳。p-电极8将在每一核心2/有源区4处与每一体积元件3的所有六个侧壁接触，这是因为存在六个与每一六边形相邻的空位9(每一六边形边存在一个空位)，如图5C所示。
在替代性实施例中，p-电极8填充每一全部间隙空位9。除p-电极8填充全部间隙空位9外，图6A-6C与图5A-5C相同，如图6B所示。电极8的电流散布由图6B的箭头显示。此在所述装置的顶部形成完全连接的平坦p-电极8。通过沉积足够厚的电极8，空位9被完全填充，形成完全连接的平坦接触或电极层8，以改善电流散布。此如图6B所示完全填充空位9的电极8层可通过非定向沉积法来沉积(例如，通过原子层沉积所沉积的ZnO)，而如图5B所示不完全填充空位9的电极8层可通过定向沉积法来沉积(例如，通过溅镀所沉积的ITO或Ag)。如果需要，那么电极8可通过非定向及定向沉积法的组合来沉积(例如，以使电极8含有通过定向沉积法所沉积的第一子层及通过非定向沉积法所沉积的第二子层)。
在另一实施例中，可如图7A及7B所示在空位9中形成呈空中桥接配置的电极8。如本文所用，术语“空中桥接电极”是指在相邻个别装置之间延伸以在相邻装置之间留出空白空间的电极结构。空白空间优选被相邻装置(例如，与多个有源区4接触的连续体积元件3)从侧面包围，空中桥接电极8处于“顶部”，而装置的支撑物处于“底部”，其中术语顶部及底部取决于装置的定位方式而是相对的。空中桥接电极覆盖体积元件8顶端及空位9，从而在电极8下方、纳米线支撑层(例如，衬底5、缓冲层7、绝缘掩模层6等等)与电极8之间形成空白空间10。空中桥接电极可通过提供填充空位9底部的牺牲材料，在空位9顶部形成电极8，然后移除牺牲材料以在空位9底部留出空白空间10来形成，如6/17/2011所申请并以全文引用的方式并入本文中的美国申请案序号13/163,280所教授。
个别装置之间的空位9不仅可获得经改善的电接触，而且可提供增加光提取的光子晶体效应。光子晶体配置包括(但不限于)向横向发射提供能带隙或减少横向发射的二维六边形、三角形、蜂窝形或正方形。通过计算纳米线核心2间距的1/2可得到光子晶格常数。能带隙对应波长通常处在晶格间距数量级或比其低，其在可见光范围中是有利的。
虽然图5A到5C及6A到6C说明图4B结构中电极8的形成，但应了解，在图4C、4E及4F结构中通过形成电极8将形成类似结构。虽然本文将核心的第一导电型描述为n-型半导体核心，且本文将第二导电型体积元件描述为p-型半导体层，但应了解，可颠倒其导电型。p-型半导体层3可包含除p-GaN之外的半导体材料，例如p-型InGaN、AlGaN、AlInGaN等等。
在本发明的另一方面，通过使所述结构平坦化，所述装置适于克服电流散布差的问题并提升光提取效率，平坦化可通过生长连续p-型层，使得纳米线体积元件的顶部表面聚结成连续层，此连续层形成的同时，在所述连续层中包括插入纳米线体积元件的空位或孔。这样产生平面状表面，其中可沉积常规的接触，且同时半导体装置内的折射率将产生光散射变化，从而增加由所述半导体装置所提取光的量。如本文所用，平面状表面在有源LED区的两根纳米线之间具有高度差异，最低点与最高点差异为50％或更少，例如0-25％，例如5-10％。包含空位的连续p-型层可如纳米线体积元件一样通过合适方法(例如，MOCVD)形成。
在一个实施例中，在n-型核心周围形成多个p-型层，所述p-型层中的至少一者聚结，且在此聚结层中形成空位。接着在聚结p-型层顶部形成电极层，且所述电极优选不进入所述空位中。
图8及9说明纳米线半导体装置的实施例的两个示意性横截面图，所述装置包含插入纳米线体积元件的空位。在图8中，用以形成第二导电型半导体的第二层的处理条件经选择以使得半导体材料在靠近最远离支撑物的纳米线末端的生长速率最快。在图8a中，说明在第二导电型半导体的第二层的沉积处理进行到一部分时的两根纳米线的横截面。在此实施例中，如图8a所描绘，所述装置包含纳米线核心及有源区12、第二导电型半导体的第一连续层14及第二导电型半导体的第二层16。在图8b中，说明在制造过程后期，沉积处理已提供足够材料，使得半导体装置的顶部表面(例如，层16的顶部)连续，且多个空位9插入纳米线体积元件之后的两根纳米线的横截面。
在图9所描绘的另一实施例中，处理条件经选择以使得第二导电型半导体材料在最远离及最靠近支撑物的纳米线末端的生长速率快于靠近纳米线中部。在图9a中，说明在第二导电层的沉积处理进行到一部分时的两根纳米线的横截面。在此实施例中，如图9b所描绘，所述装置包含纳米线核心及有源区12、第二导电型半导体的第一连续层14及第二导电型半导体的第二层16。在图9b中，说明在制造过程后期，沉积处理已提供足够材料，使得半导体装置的顶部表面(例如，层16的顶部)连续，且多个空位9插入纳米线体积元件之后的两根纳米线的横截面。
如图8b及9b所示，第二导电型的第二连续层16的外延生长完全包覆间隙空位9，使得空位9的顶部及侧面完全被层16包覆。在图8b中，空位9延伸到空位9底部上的下伏层(例如，掩模层6或另一层)。因此，在图8b中，空位9的底部被此下伏层所包覆。对比之下，在图9b中，空位9的顶部、底部及侧面完全由层16所包覆。因此，如图8b及9b所示，当电极层8沉积于p-型半导体层16上时，电极层8并不延伸到被完全包覆的间隙空位9中。
在优选实施例中，纳米线核心12包含n-型GaN，第二导电型半导体的连续层14包含p-型AlGaN，且第二导电型半导体的第二层16(即，具有空位9的层)包含p-型GaN。
在一个实施例中，用于形成图8及9所示装置的方法包含，当使用MOCVD作为生长方法时，在优选条件下形成第二导电型的第二层16，且半导体材料为GaN。在现有技术中，其中没有空位或孔插入纳米线体积元件，第二导电型半导体的层典型地在包含H2的周围气体中，在900℃或更高的温度下形成。在本发明的此实施例中，包含空位或孔的第二导电型的第二层优选在包含H2或H2及N2或N2的周围气体下，在900℃或更低的较低温度下形成。就其它半导体材料(例如InGaN或AlGaN)来说，空位可通过其它合适生长条件形成。在又另一实施例中，层16为经掺杂半导体层，且第二层的掺杂剂(例如在GaN的情况中的Mg)可用以形成空位或孔。
本发明实施例的纳米线LED结构适于顶部发射，即经由p-电极发光，或底部发射，即经由支撑层发光(也就是说经由导电层及/或缓冲层及/或衬底)。电极接触可如6/17/2011所申请并以全文引用的方式并入本文中的美国申请案序号13/163,280所述一样形成。如本文所用，术语发光包括可见光(例如，蓝光或紫光)以及UV或IR辐射。
就顶部发射装置来说，p-电极8需为透明的(也就是说其应传递由LED所发射的大部分光)。氧化锡铟(ITO)为p-电极、尤其顶部发射纳米线LED的合适材料。ITO优选具有150-900nm的厚度，更优选250-650nm，最优选约500nm。顶部发射装置上p-电极的其它合适材料为ZnO、经掺杂的ZnO及其它透明导电氧化物(TCO)。此材料的重要参数为透明度佳、导电性佳，且可与体积元件形成低电阻接触。还需高热导性，以及匹配折射率(取决于配置)。在顶部发射纳米结构LED的一个实施例中，衬底具有反射构件(例如，反射镜)，其优选在纳米线LED下平面延伸。n-电极可形成于图1C所示n-Si衬底5的底部上。
就底部发射LED来说，p-电极8优选具反射性，且包含Ag、Al等等。p-电极可包含一或多个沉积于p-电极上的额外层，以改善反射及/或传导性质(例如，电极8可包括具有上覆反射镜面层(例如Ag层)的透明金属氧化物，例如ZnO或ITO)。形成取决于LED装置的定向而与n-衬底5或n-缓冲层7接触的独立n-电极层，例如Ti及/或Al。此配置的附加优势在于，与侧壁接触相比，电极柱所引起的吸收有所降低。
虽然本发明针对纳米线LED的接触加以描述，但应了解，其它基于纳米线的半导体装置(例如场效晶体管、二极管及尤其涉及光吸收或发光的装置，例如光检测器、太阳能电池、激光器等)可以相同方式接触，且特定来说，可对任何纳米线结构实施桥接布置。
关于顶部、底部、基底、侧面等的所有引述仅为便于理解，而不应视为限于特定定向。此外，图中结构的尺寸未必按比例绘制。
虽然本发明已结合目前被认为是最实用及优选的实施例而描述，但应了解，本发明并不限于所揭示实施例，相反地，其希望涵盖所附权利要求书范围内的各种修改及等效布置。

Claims (12)

1.一种半导体装置，其包含：
多个位于支撑物上的第一导电型半导体纳米线核心；
在所述核心之上及周围延伸的连续第二导电型半导体层；
多个位于所述第二导电型半导体层中并在所述核心之间延伸的间隙空位；及
与所述第二导电型半导体层接触的第一电极层，
其中所述第一电极层延伸到所述间隙空位中，
其中所述装置包含发光二极管LED装置，
其中所述核心包含从所述支撑物的经由位于所述支撑物上的绝缘掩模层中的开口暴露的半导体表面部分外延延伸的半导体纳米线，
其中所述核心经定位使得当所述第二导电型半导体层在所述核心周围延伸时提供非嵌合配置，以形成所述间隙空位。
2.根据权利要求1所述的装置，其中所述核心具有实质上六边形横截面形状，且所述六边形横截面形状的每个顶点指向相邻核心的少于两个顶点，以在所述第二导电型半导体层中形成三角形间隙空位。
3.根据权利要求1所述的装置，其中所述核心具有实质上正方形横截面形状，且所述正方形横截面形状的每个顶点指向相邻核心的少于三个顶点，以在所述第二导电型半导体层中形成正方形或长方形间隙空位。
4.根据权利要求1所述的装置，其中所述第二导电型半导体层是实质上平面的。
5.根据权利要求1所述的装置，其进一步包含至少一个有源量子阱外壳，所述有源量子阱外壳位于所述核心周围，并由所述第二导电型半导体层的填充所述核心间的间隙空间的第一部分所包围，或者由所述第二导电型半导体层的形成所述间隙空位的侧壁的第二部分所包围。
6.根据权利要求5所述的装置，其中所述第一电极层部分或完全填充所述间隙空位，以与所述第二导电型半导体层的所述第二部分接触。
7.根据权利要求6所述的装置，其中所述第一电极层部分填充所述间隙空位，以便形成空中桥接电极配置。
8.一种制造半导体装置的方法，其包含：
从支撑物的经由所述支撑物上的绝缘掩模层中的开口暴露的半导体表面部分外延生长多个第一导电型半导体纳米线核心；
在所述核心上形成半导体有源区外壳；
生长在所述核心及所述外壳之上及周围延伸的连续第二导电型半导体层，以便在生长步骤期间在所述第二导电型半导体层中形成多个在所述核心之间延伸的间隙空位；及
形成与所述第二导电型半导体层接触并延伸到所述间隙空位中的第一电极层。
9.根据权利要求8所述的方法，其中所述装置包含发光二极管LED装置，所述第一导电型包含n-型，所述第二导电型包含p-型，且所述第一电极层包含p-电极层。
10.根据权利要求9所述的方法，其进一步包含与所述n-型纳米线核心电连接的第二电极层。
11.根据权利要求9所述的方法，其中所述支撑物包含衬底上的n-型半导体缓冲层，所述衬底包含n-Si或蓝宝石衬底，所述缓冲层包含n-GaN或n-AlGaN层，所述核心包含n-GaN纳米线，所述至少一个量子阱包含InGaN量子阱，且所述第二导电型半导体层包含p-GaN层。
12.根据权利要求9所述的方法，其中所述核心经定位使得当生长所述第二导电型半导体层时提供非嵌合配置，以在生长期间形成所述间隙空位。
CN201280055624.2A 2011-09-26 2012-09-25 具有间隙空位的聚结纳米线结构及其制造方法 Expired - Fee Related CN103931004B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/245,405 US8350249B1 (en) 2011-09-26 2011-09-26 Coalesced nanowire structures with interstitial voids and method for manufacturing the same
US13/245,405 2011-09-26
PCT/US2012/057081 WO2013049042A2 (en) 2011-09-26 2012-09-25 Coalesced nanowire structures with interstitial voids and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN103931004A CN103931004A (zh) 2014-07-16
CN103931004B true CN103931004B (zh) 2017-11-17

Family

ID=47427881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280055624.2A Expired - Fee Related CN103931004B (zh) 2011-09-26 2012-09-25 具有间隙空位的聚结纳米线结构及其制造方法

Country Status (8)

Country Link
US (2) US8350249B1 (zh)
EP (1) EP2761679B1 (zh)
JP (1) JP5947900B2 (zh)
KR (1) KR101881480B1 (zh)
CN (1) CN103931004B (zh)
SG (1) SG11201400880PA (zh)
TW (1) TWI573292B (zh)
WO (1) WO2013049042A2 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035278B2 (en) 2011-09-26 2015-05-19 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
US8350249B1 (en) * 2011-09-26 2013-01-08 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
KR101269053B1 (ko) * 2011-11-09 2013-06-04 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법
US8895337B1 (en) 2012-01-19 2014-11-25 Sandia Corporation Method of fabricating vertically aligned group III-V nanowires
KR20130106690A (ko) * 2012-03-20 2013-09-30 삼성전자주식회사 백색 발광 다이오드
US20130313514A1 (en) * 2012-05-23 2013-11-28 Samsung Electronics Co., Ltd. Semiconductor light emitting device
CN103928582B (zh) * 2012-08-28 2017-09-29 晶元光电股份有限公司 一种化合物半导体元件及其制备方法
EP2912698B1 (en) * 2012-10-26 2018-04-04 Glo Ab Nanowire sized opto-electronic structure and method for modifying selected portions of same
WO2014066379A1 (en) 2012-10-26 2014-05-01 Glo Ab Nanowire sized opto-electronic structure and method for modifying selected portions of same
US9076945B2 (en) 2012-10-26 2015-07-07 Glo Ab Nanowire LED structure and method for manufacturing the same
KR101898680B1 (ko) * 2012-11-05 2018-09-13 삼성전자주식회사 나노구조 발광 소자
US20160020364A1 (en) * 2013-03-15 2016-01-21 Glo Ab Two step transparent conductive film deposition method and gan nanowire devices made by the method
US9224914B2 (en) 2013-06-18 2015-12-29 Glo Ab Insulating layer for planarization and definition of the active region of a nanowire device
JP6123536B2 (ja) * 2013-07-10 2017-05-10 富士通株式会社 光半導体素子、及びその製造装置
KR102188497B1 (ko) * 2014-03-27 2020-12-09 삼성전자주식회사 나노구조 반도체 발광소자
US9620559B2 (en) * 2014-09-26 2017-04-11 Glo Ab Monolithic image chip for near-to-eye display
CN105304737B (zh) * 2015-09-29 2018-02-13 北京大学 一种可控阵列纳米线太阳能电池及其制备方法
DE102015121554B4 (de) * 2015-12-10 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN105590995B (zh) * 2016-02-19 2017-12-12 厦门市三安光电科技有限公司 一种垂直结构发光二极管及其制作方法
US20180277713A1 (en) * 2017-03-21 2018-09-27 Glo Ab Red light emitting diodes having an indium gallium nitride template layer and method of making thereof
US10418499B2 (en) 2017-06-01 2019-09-17 Glo Ab Self-aligned nanowire-based light emitting diode subpixels for a direct view display and method of making thereof
US10305250B2 (en) 2017-08-23 2019-05-28 The Regents Of The University Of Michigan III-Nitride nanowire array monolithic photonic integrated circuit on (001)silicon operating at near-infrared wavelengths
WO2019055271A1 (en) 2017-09-15 2019-03-21 Glo Ab OPTICAL EXTENSION IMPROVEMENT OF LIGHT-EMITTING DIODE SUB-PIXELS
JP6954562B2 (ja) * 2017-09-15 2021-10-27 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
JP6978669B2 (ja) * 2017-11-28 2021-12-08 富士通株式会社 化合物半導体装置及びその製造方法、並びに受信装置及び発電装置
FR3076399B1 (fr) * 2017-12-28 2020-01-24 Aledia Dispositif optoelectronique comprenant des diodes electroluminescentes tridimensionnelles
JP7312772B2 (ja) 2018-06-14 2023-07-21 ナノシス， インコーポレイテッド エピタキシャル窒化ガリウムベース発光ダイオード、および、その製造方法
CN109037401A (zh) * 2018-06-21 2018-12-18 中国工程物理研究院电子工程研究所 一种氮化镓基水平纳米柱壳核结构阵列led的制备方法
CN109795982A (zh) * 2018-12-30 2019-05-24 华南师范大学 一种纳米线阵列、光电子器件及其制造方法
JP6981444B2 (ja) * 2019-04-01 2021-12-15 セイコーエプソン株式会社 発光装置、発光装置の製造方法、およびプロジェクター
CN110190162A (zh) * 2019-06-04 2019-08-30 深圳扑浪创新科技有限公司 一种led芯片的外延结构及其制备方法
JP7056628B2 (ja) * 2019-06-28 2022-04-19 セイコーエプソン株式会社 発光装置およびプロジェクター
CN110993755B (zh) * 2019-12-18 2021-09-21 天津工业大学 电注入三维GaN核壳结构Nano-LED及制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101669219A (zh) * 2006-12-22 2010-03-10 昆南诺股份有限公司 带有直立式纳米线结构的led及其制作方法
CN101443887B (zh) * 2006-03-10 2011-04-20 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969897B2 (en) 2002-12-10 2005-11-29 Kim Ii John Optoelectronic devices employing fibers for light collection and emission
US7132677B2 (en) * 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
KR20060121432A (ko) * 2005-05-24 2006-11-29 엘지전자 주식회사 로드형 발광 구조물 및 그를 형성하는 방법
JP4740795B2 (ja) * 2005-05-24 2011-08-03 エルジー エレクトロニクス インコーポレイティド ロッド型発光素子及びその製造方法
JP4591276B2 (ja) * 2005-08-12 2010-12-01 パナソニック電工株式会社 半導体発光素子の製造方法
MX2008011275A (es) * 2006-03-10 2008-11-25 Stc Unm Crecimiento pulsado de nanoalambres de gan y aplicaciones en materiales y dispositivos de substrato semiconductor de nitruros del grupo iii.
KR100755598B1 (ko) * 2006-06-30 2007-09-06 삼성전기주식회사 질화물 반도체 발광소자 어레이
JP2008034483A (ja) * 2006-07-26 2008-02-14 Matsushita Electric Works Ltd 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
US20080135089A1 (en) * 2006-11-15 2008-06-12 General Electric Company Graded hybrid amorphous silicon nanowire solar cells
US8049203B2 (en) * 2006-12-22 2011-11-01 Qunano Ab Nanoelectronic structure and method of producing such
US8183587B2 (en) 2006-12-22 2012-05-22 Qunano Ab LED with upstanding nanowire structure and method of producing such
JP5345552B2 (ja) 2007-01-12 2013-11-20 クナノ アーベー 複数の窒化物ナノワイヤとその製造方法
KR101524319B1 (ko) * 2007-01-12 2015-06-10 큐나노 에이비 시준 리플렉터를 갖는 나노구조 ｌｅｄ 어레이
JP5097532B2 (ja) * 2007-12-21 2012-12-12 パナソニック株式会社 化合物半導体発光素子の製造方法
JP5145120B2 (ja) * 2008-05-26 2013-02-13 パナソニック株式会社 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
CN103022282B (zh) 2008-07-07 2016-02-03 格罗有限公司 纳米结构led
AU2009308772B2 (en) * 2008-10-31 2013-07-04 Covidien Lp System and method for facilitating observation of monitored physiologic data
SE533531C2 (sv) 2008-12-19 2010-10-19 Glo Ab Nanostrukturerad anordning
AU2011268135B2 (en) 2010-06-18 2014-06-12 Glo Ab Nanowire LED structure and method for manufacturing the same
US20130200391A1 (en) 2010-09-28 2013-08-08 North Carolina State University Gallium nitride based structures with embedded voids and methods for their fabrication
US8350249B1 (en) * 2011-09-26 2013-01-08 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101443887B (zh) * 2006-03-10 2011-04-20 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
CN101669219A (zh) * 2006-12-22 2010-03-10 昆南诺股份有限公司 带有直立式纳米线结构的led及其制作方法

Also Published As

Publication number Publication date
EP2761679A2 (en) 2014-08-06
TW201327916A (zh) 2013-07-01
EP2761679A4 (en) 2015-07-01
US20130092899A1 (en) 2013-04-18
KR101881480B1 (ko) 2018-08-24
EP2761679B1 (en) 2019-06-26
TWI573292B (zh) 2017-03-01
WO2013049042A3 (en) 2013-06-13
WO2013049042A2 (en) 2013-04-04
SG11201400880PA (en) 2014-04-28
US8350249B1 (en) 2013-01-08
KR20140070572A (ko) 2014-06-10
US8901534B2 (en) 2014-12-02
CN103931004A (zh) 2014-07-16
JP2014526806A (ja) 2014-10-06
JP5947900B2 (ja) 2016-07-06

Similar Documents

Publication Publication Date Title
CN103931004B (zh) 具有间隙空位的聚结纳米线结构及其制造方法
US10038115B2 (en) Nanowire sized opto-electronic structure and method for modifying selected portions of same
US9570651B2 (en) Coalesced nanowire structures with interstitial voids and method for manufacturing the same
US9419183B2 (en) Nanowire sized opto-electronic structure and method for manufacturing the same
US9312442B2 (en) Nanowire structure and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171117

Termination date: 20180925

CF01 Termination of patent right due to non-payment of annual fee