TW201327916A - 具有間隙空位之聚結奈米線結構及其製造方法 - Google Patents

具有間隙空位之聚結奈米線結構及其製造方法 Download PDF

Info

Publication number
TW201327916A
TW201327916A TW101135414A TW101135414A TW201327916A TW 201327916 A TW201327916 A TW 201327916A TW 101135414 A TW101135414 A TW 101135414A TW 101135414 A TW101135414 A TW 101135414A TW 201327916 A TW201327916 A TW 201327916A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
nanowire
cores
core
Prior art date
Application number
TW101135414A
Other languages
English (en)
Other versions
TWI573292B (zh
Inventor
Patrik Svensson
Linda Romano
Sung-Soo Lee
Olga Kryliouk
Ying-Lan Chang
Original Assignee
Glo Ab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Glo Ab filed Critical Glo Ab
Publication of TW201327916A publication Critical patent/TW201327916A/zh
Application granted granted Critical
Publication of TWI573292B publication Critical patent/TWI573292B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本發明係關於半導體裝置，諸如LED，其包括位於支撐物上之複數個第一導電型半導體奈米線核心、延伸在該等核心之上及其周圍之連續第二導電型半導體層、位於該第二導電型半導體層中並在該等核心間延伸之複數個間隙空位、及與該第二導電型半導體層接觸之第一電極層。

Description

具有間隙空位之聚結奈米線結構及其製造方法
本發明係關於以奈米線為基之結構，特定言之，係關於奈米線發光裝置之陣列。
發光二極體(LED)越來越常用於照明，但為達到真正突破，仍有一些技術挑戰有待克服，尤其係對大規模化處理而言。
近年來，對奈米線技術之興趣已有所增長。與利用習知平面技術所生產之LED相比，奈米線LED由於奈米線之一維性質而具有獨到特性，由於晶格匹配限制較少而在材料組合中具有改良撓性，且為在較大基板上處理提供可能性。用於半導體奈米線生長之合適方法係此項技術中已知，且一種基本方法係藉由粒子輔助生長或所謂VLS(氣-液-固)機制在半導體基板上形成奈米線，該方法揭示於(例如)US 7,335,908中。粒子輔助生長可藉由使用化學束磊晶法(CBE)、有機金屬化學氣相沉積法(MOCVD)、有機金屬氣相磊晶法(MOVPE)、分子束磊晶法(MBE)、雷射剝蝕及熱蒸鍍方法而完成。然而，奈米線生長並不限於VLS法，例如WO 2007/102781顯示，半導體奈米線可不藉由使用粒子作為觸媒而生長於半導體基板上。該領域中一項重要突破在於，在Si-基板上生長III-V族半導體奈米線或其它之方法已得到證實，其重要性在於其與現存Si處理相容，並可使用廉價Si基板取代昂貴的III-V基板。
WO 2010/14032中說明底部發射奈米線LED之一實例。此奈米線LED包括一陣列之生長於基板緩衝層(諸如，Si基板上之GaN緩衝層)上之半導體奈米線。每根奈米線包括包覆在p-型外殼之n-型奈米線核心及p-電極，及形成pn或pin接面之n-型與p-型區域間所形成之主動層。緩衝層之功能係作為奈米線生長之模板，以及充當與n-型奈米線核心相連之電流傳輸層。另外，緩衝層係透明，因為主動區域所產生之光係經由緩衝層發射。
雖然奈米線LED具有優越特性及性能，但與平面技術相比，關於奈米線LED接觸之處理需新型途徑。由於奈米線LED包含大量奈米線陣列，從而形成具高縱橫比結構之三維表面，利用視線法沉積接點材料係具有挑戰性的操作。
本發明之一實施例為半導體裝置，諸如LED，包括位於支撐物上之複數個第一導電型半導體奈米線核心、延伸在該等核心上及其周圍之連續第二導電型半導體層、位於該第二導電型半導體層上，並在該等核心間延伸之複數個間隙空位，及與該第二導電型半導體層接觸並延伸到間隙空位之第一電極層。
本發明另一實施例為半導體裝置，諸如LED，包括位於支撐物上之複數個第一導電型半導體奈米線核心、延伸在該等核心上及其周圍之第二導電型半導體之第一連續層、在該第一層體上並包括位於該第二導電型半導體之第二層之複數個間隙空位之第二導電型半導體之第二層、及與該 第二導電型半導體之第二層接觸，且較佳不延伸到該等間隙空位之第一電極層。
一種製造半導體裝置之方法包括，自支撐物之半導體表面部分磊晶生長複數個第一導電型半導體奈米線核心，該等部分經由該支撐物上之絕緣光罩層之開孔暴露，在該等核心上形成半導體主動區外殼，延伸在該等核心及外殼上及其周圍生長連續第二導電型半導體層，以使在生長步驟期間於該等核心間延伸之第二導電型半導體層中形成複數個間隙空位，及形成與該第二導電型半導體層接觸並延伸到該等間隙空位之第一電極層。
在奈米技術中，通常將奈米線理解為橫向尺寸(例如，圓柱奈米線之直徑或錐形或六邊形奈米線之寬度)為奈米級或奈米尺寸之奈米結構，而其縱向尺寸並無限制。通常亦將此等奈米結構稱為奈米鬚、一維奈米元件、奈米棒、奈米管等等。一般而言，認為具有多邊形橫截面之奈米線具有至少兩個尺寸，分別不超過300 nm。然而，奈米線可具有至高約5 μm之直徑或寬度，例如，至高1 μm。奈米線之一維性質可提供獨特物理、光學及電子特性。此等特性可(例如)用以形成利用量子力學效應之裝置(例如，利用量子線)或形成由因晶格極度失配而通常無法組合之組成上不同的物質組成之異質結構。如術語奈米線所暗示的，一維性質通常與細長形狀相關聯。換言之，「一維的」係指寬度或直徑小於5微米(諸如，小於1微米)，而長度大於5微 米(諸如，大於1微米)。由於奈米線可具有各種橫截面形狀，故直徑意欲指有效直徑。所謂有效直徑，意思是指結構橫截面之長軸及短軸之平均值。
圖1A及1B分別為俯視圖及側橫截面視圖，其圖解說明奈米線LED結構之基本結構。原則上，單根奈米線足以形成奈米線LED，但因其尺寸小，故奈米線較佳係呈包含數千根並列奈米線之陣列配置(即，奈米-裝置或裝置)，以形成LED結構。個別奈米線LED裝置係由奈米線1組成，該等奈米線1具有n-型奈米線核心2及至少部分包覆奈米線核心2之獨立p-型外殼體積元件3及包括半導體主動層或者一或多個量子井之中間主動層4(顯示於圖1C中)。當體積元件3與內在主動區4，或者若主動區4為p或n型摻雜時與發光p-n接面直接實體接觸時，此形成發光p-i-n接面。然而，奈米線LED裝置並不受此結構限制。例如，奈米線核心2、主動區4及p-型外殼體積元件3可係由許多層體或部分組成。如上所述，在替代性實施例中，當體積元件3與核心2直接實體接觸時，僅有核心2及體積元件3可形成發光p-n接面。在此情況中可略去主動區4。為發揮LED功能，每根奈米線1之n-側及p-側需接觸。因此，如本文所用，核心可包括任何寬度或直徑小於5微米(諸如小於1微米)，且長度大於5微米(諸如大於1微米)之合適奈米元件，且可包括單一結構或多組分結構。例如，核心可包括一導電型半導體奈米線，或可包括一種被一或多個同一導電型之半導體外殼包圍之導電型半導體奈米線，且該核心具有柱形或錐 形。為簡單起見，下文將描述單一組分奈米線柱形核心，並示於下圖中。
如圖1C所示，藉由將奈米線1生長於生長基板5上，視情況利用生長光罩6(例如，氮化物層，諸如，氮化矽介電光罩層)來定位，並測量奈米線1之底部界面面積，基板5至少在處理期間充當從基板5突出之奈米線1之載體。奈米線之底部界面面積包括光罩層6中每個開口中核心2之面積。基板5可包括不同材料，諸如，III-V或II-VI半導體，Si、Ge、Al2O3(例如：藍寶石)、SiC、石英、玻璃等等，如瑞典專利申請案SE 1050700-2(授予GLO AB)中所論述，該案之全文以引用的方式併入本文中。在一實施例中，奈米線1係直接生長於生長基板5上。
較佳地，基板5亦適於作為與每根奈米線1之n-側相連之電流傳輸層。此可藉由配備包括配置於面向奈米線1之基板5表面上之緩衝層7之基板5而完成，如圖2所示。緩衝層可為在Si基板5上之III-氮化物層，諸如，GaN及/或AlGaN緩衝層7。緩衝層7通常與所需奈米線材料類型相匹配，因此在製造過程中充當生長模板。就n-型核心2而言，緩衝層7較佳亦係n-型摻雜。緩衝層7可包括單層(例如，GaN)、若干子層(例如，GaN及AlGaN)或遞變層(自高Al含量AlGaN遞變至較低Al含量AlGaN或GaN)。奈米線可包括任何半導體材料，但就奈米線LED III-V族半導體而言，通常較佳為諸如，III-族氮化物半導體(例如，GaN、AlInGaN、AlGaN及InGaN等等)或其他半導體(例如， InP、GaAs)。請注意，奈米線1可包括若干不同材料(例如，GaN核心、InGaN主動層或量子井及與主動層之In對Ga比不同之InGaN外殼)。一般而言，本文將基板5及/或緩衝層7稱為奈米線之支撐物或支撐層。或者，導電層(例如，鏡面接觸或透明接觸)可用作除基板5及/或緩衝層7之外之支撐物或替代彼等。因此，術語「支撐層」或「支撐物」可包含此等元件之任何一者或多者。
雖然本文所述製造方法較佳利用生長於光罩層6中開口所暴露之緩衝層7上之奈米線核心2，如(例如)Seifert等人之美國專利第7,829,443號中所述，其教授奈米線製造方法以引用的方式併入本文中，但請注意，本發明並不因此而受限。可使用利用具觸媒晶種微粒之VLS法或利用其他方法所生長之奈米線核心2替代。
在圖1A-1C所示之先前技術奈米線LED 1中，每根奈米線1之p-側3之接觸通常係藉由沉積包括包覆每根奈米線1之p-型外殼3並延伸至基板5或緩衝層7上之絕緣層6之導電層之p-電極8而完成。p-電極8之導電層在此絕緣層6上延伸至相鄰奈米線1。然而，因奈米線LED之奈米線係緊密間隔(奈米線1間之間隔由圖1A中之W線表示)，且縱橫比高，故為達到高發光性，p-電極沉積係具挑戰性的操作。通常使用視線法(諸如濺鍍或蒸鍍)來進行電極沉積。因視線沉積之故，觀察到在奈米線頂端上之優先生長及遮蔽效應，此導致p-電極8逐漸變窄，其厚度朝奈米線1之底部降低，如圖1B所示。因此，為達到有效的橫向電流散佈，p- 電極8之厚度在奈米線頂端將變得不必要的厚，而於奈米線之間不夠厚。遮蔽效應亦可能過於嚴重，以致於p-電極出現不連續。因此，奈米線1側壁及底面(例如，層體6)上之p-電極8厚度將與奈米線之長度及其間距極其相關。層體6表面之底部部分上之p-電極8部分將為電路徑，且將為寬度取決於奈米線之間距的柵格，如圖1A中箭頭所示。若接觸之厚度或寬度太薄，則此一接觸層中之電流散佈可能極差，如圖1B所示。
為克服電流散佈差的問題，可藉由生長連續p-層3使結構平坦化，以使奈米線體積元件聚結為連續層。此舉將產生平面狀表面，其中可輕易地部署習知之接觸。連續p-層3可藉由與美國專利第7,829,443號所述之獨立p-外殼相同之方法(例如，MOCVD)生長，不同之處在於生長時間增加以形成連續層而非獨立外殼。藉由形成連續實質上平坦的體積元件3(因下層奈米線及奈米線間隙空間構形之彎曲之故，其上表面可能並非完全地平面)，將接觸從外殼體積元件之側壁轉移到僅在連續體積元件之頂部上，如圖2所示，其係由「Visible-Color-Tunable Light-Emitting Diodes」一文複製而來，該文章係由Young Joon Hong等人於2011年6月3日發表在Advanced Materials線上版。然而，此結構因穿過厚電阻性p-GaN體積元件之傳導路徑較長而導致串聯電阻相對較高，以及因厚p-GaN材料導電性差而導致結構不同部位發光。
圖3C說明Hong等人之奈米線核心佈局上之組合p-體積元 件之俯視示意圖。圖3A及3B分別為沿著圖3C中線A及B(沿著奈米線尖峰及側面)之示意性側橫截面視圖。如圖3C所示，當俯視時，奈米線核心2及主動區4之橫截面為六邊形。具有連續體積元件3之裝置1形成圖3C所示嵌合或拼接平面。此意味著連續p-型層或體積元件3填充奈米線核心2與主動區4間所有空間，無任何重疊或縫隙。具體言之，六邊形裝置1形成全等規則六邊形或「蜂巢瓦」之規則嵌合結構，其中每一頂點彙聚三個六邊形。換言之，嵌合結構中六邊形之每一頂點或「角」與另外兩個六邊形之角接觸。如圖3A及3B所示，p-電極8到該裝置底部之電流路徑由線C表示，線C沿著該裝置高度延伸穿過大部分體積元件3高度。此結構因穿過厚電阻性p-GaN體積元件3之傳導路徑較長而導致串聯電阻相對較高.
本發明人發現，有一種方法可得到聚結、相互連接、實質上平坦的p-GaN層或體積元件3，且可使較短傳導路徑降至奈米線1側壁寬度，以降低圖2及3所示裝置之高串聯電阻。具體言之，連續p-GaN層或體積元件3經生長以使其接觸複數個各自奈米線核心2之複數個主動區4，且使體積元件3在各個奈米線核心2上之主動區4間包含開口或間隙空位。p-型電極8位於連續、實質上平坦的p-型層3上，以得到較低接觸電阻，而p-型電極8亦向下延伸進間隙空位，以提供較短傳導路徑及較低串聯電阻。
間隙空位可利用任何合適方法形成。例如，空位可根據核心2係如何相對於彼此而放置而形成，其係取決於絕緣 層6開口所暴露之緩衝層7或基板5之晶格幾何。例如，如圖4A所示，在(0001)n-GaN緩衝層7或(111)n-Si基板5上生長奈米線核心2產生在俯視時具有六邊形橫截面形狀之核心2。六邊形橫截面形狀較佳為實質上規則的六邊形，也就是說六邊形之每個內角為約120度(由於可能的生長不規則產生±0-10度偏差)。
當六邊形核心2位於由三個核心組成之單位晶格中，位於假想等邊三角形「T」之頂點上，每個核心之頂點指向相鄰核心之另外兩個頂點時，則核心2上形成主動區4及體積元件3後，得到沒有間隙空位之嵌合蜂巢結構，如圖4A所示。對比之下，當核心相對於彼此而使一個核心指向相鄰核心之少於兩個其它頂點時，則核心2上形成主動區4及體積元件3後，形成間隙空位9，如圖4B及4C所示。
例如，如圖4B所示，當核心2相對於圖4A所示核心2旋轉約30度，使得六邊形之每個頂點指向一相鄰六邊形之一個頂點而非兩個時，則核心2上形成主動區4及體積元件3後，連續體積元件3中形成大三角形間隙空位9。在另一實例中，如圖4C所示，當核心2旋轉小於90度而大於60度，使得六邊形之每個頂點不指向相鄰六邊形之頂點時，核心2上形成主動區4及體積元件3後，在連續體積元件3中形成小三角形間隙空位9。
以六邊形III族-氮化物為基之奈米線(例如，GaN奈米線)總是基於該底層材料之晶體取向(諸如，Si(111)或GaN(0001))在同一面方向上生長。因此，六邊形核心2之特定 面將總是以與底層Si(001)基板或GaN(0001)緩衝層之晶圓平面相同的角度取向。相對於圖4A之三角形T旋轉圖4B及4C之三角形T導致圖4B及4C之奈米線核心2面相對於圖4A之奈米線核心2面旋轉。核心面旋轉導致體積元件3在該等面形成圖4A之蜂巢圖案時聚結，或者在圖4B及4C中該等面不形成蜂巢圖案時具有空位9。換言之，與六邊形核心2每個頂點垂直之線橫切在兩條垂直於二相鄰核心2之兩條最靠近的各自頂點之點，則形成圖4A之蜂巢圖案。對比之下，與六邊形核心2每個頂點垂直之線未橫切在兩條垂直於二相鄰核心2之兩條最靠近的各自頂點之點，則在圖4B及4C中不形成蜂巢圖案。因此，取決於三角形T相對於底層材料之晶體取向之取向，體積元件將如圖4A所示聚結或如圖4B或4C所示包含空位9。
在替代性實施例中，空位9亦可利用後體積元件3生長處理形成。在此實施例中，在聚結體積元件3上形成包含藉由微影術(諸如，光微影技術、電子束微影技術、奈米壓印微影術等等)所形成開口之光罩(例如，光阻劑及/或硬光罩)。接著利用異向性蝕刻蝕刻暴露於光罩開口之體積元件3部分，以在體積元件中形成深孔(例如，空位9)。體積元件3之蝕刻可在沉積為不包含空位9之體積元件(例如，如圖4A所示)上完成。或者，蝕刻可在經沉積具有狹窄空位9之體積元件3(例如，如圖4C所示)上完成，以拓寬空位9之寬度。在此情況中，光罩中之開口在蝕刻前先與空位9對準。光罩(例如，光阻劑)較佳在蝕刻步驟後被移除。
或者，藉由以其他晶體取向於基板上生長核心，核心2可具有如圖4D所示之正方形橫截面形狀(當俯視時)。主動區4(例如，層體或量子井)將具有與底部核心2實質上相同之橫截面形狀(當俯視時)。當正方形核心2位於由四個核心組成之單位晶格中，位於假想正方形「S」之頂點上，每個核心之頂點指向三個相鄰核心之另外三個頂點時，則核心2上形成主動區4及體積元件3後，得到不具有間隙空位之嵌合正方形結構，如圖4D所示。對比之下，當該等核心相對於彼此旋轉，使得每個頂點指向少於3個相鄰頂點(包括指向非相鄰頂點)時，則核心2上形成主動區4及體積元件3後，形成間隙空位9，如圖4E及4F所示。
例如，如圖4E所示，當核心2旋轉約45度，使得正方形之每個頂點指向一相鄰正方形之一頂點時，則核心2上形成主動區4及體積元件3後，連續體積元件3中形成大正方形間隙空位9。在另一實例中，如圖4F所示，當核心2旋轉至正方形之每個頂點不指向相鄰正方形之頂點時，則核心2上形成主動區4及體積元件3後，連續體積元件3中形成小長方形間隙空位9。
圖5C說明在體積元件3上形成p-電極8後，圖4B之奈米線核心上聚結p-體積元件之示意性俯視圖。圖5A及5B分別為沿著奈米線尖峰及邊緣，沿著圖5C中線A及B之示意性側橫截面視圖。如圖5C所示，當俯視時，奈米線核心2及主動區4具有六邊形橫截面形狀。具有連續體積元件3之裝置1形成圖5C所示之非嵌合或非拼接平面結構。此意味著連 續p-型層或體積元件3並不填充奈米線核心2與主動區4間所有空間，並形成朝向絕緣光罩層6之三角形間隙空位9。
具體言之，六邊形裝置1並不形成由全等規則六邊形或「蜂巢瓦」組成之規則嵌合結構，其中每個頂點聚集三個六邊形。換言之，六邊形之每個頂點或「角」並不與嵌合結構中另外兩個六邊形的角相接觸。如圖5A所示，當沿著六邊形核心2之頂點，沿著線A觀看橫截面時，體積元件3填充核心2/主動區4至層體6之間之全部空間。因此，體積元件(即，p-GaN層)3在複數個核心2/主動區4間係連續。
然而，如圖5B所示，當沿著位於核心2之頂點與邊緣之間之線B觀看橫截面時，體積元件3並不填充核心2/主動區4間全部空間。這樣沿著體積元件3中線B形成至層體6之間隙空位9。間隙空位9為p-電極8所部分填充。與圖5A中沿著線A之p-電極8與核心2間之電流路徑C1相比，沿著線B之p-電極8與核心2間之電流路徑C2更短。
因此，p-GaN層3具有圖5A所示之第一部分3A，其填充核心2間之間隙空間。p-GaN層亦具有圖5B所示之第二部分3B，其形成間隙空位9之側壁。p-電極8與圖5A中p-GaN層3之頂部接觸(而非未經暴露之第一部分3A)，並在空位9中與p-GaN層3之第二部分3B接觸。
在陣列中沿著某些橫截面線在體積元件3之側壁上具有接觸而其他橫截面線則無將縮短通過導電性差的p-GaN體積元件8之電阻傳導路徑，且裝置將可更均勻地將載子注入位於核心側壁之主動區4，並降低串聯電阻，此使LED 性能更佳。p-電極8將在每一核心2/主動區4處與每一體積元件3之所有六個側壁接觸，因為存在六個與每一六邊形相鄰之空位9(每一六邊形邊存在一空位)，如圖5C所示。
在替代性實施例中，p-電極8填充每一全部間隙空位9。除p-電極8填充全部間隙空位9外，圖6A-6C與圖5A-5C相同，如圖6B所示。電極8之電流散佈由圖6B之箭頭顯示。此在該裝置之頂部形成完全連接的平面p-電極8。藉由沉積足夠厚的電極8，空位9被完全填充，形成完全連接之平面接觸或電極層8，以改良電流散佈。此如圖6B所示完全填充空位9之電極8層體可藉由非定向沉積法沉積(例如，藉由原子層沉積所沉積之ZnO)，而如圖5B所示不完全填充空位9之電極8層體可藉由定向沉積法沉積(例如，藉由濺鍍所沉積之ITO或Ag)。若需要，電極8可藉由非定向及定向沉積法之組合沉積(例如，以使電極8包含藉由定向沉積法所沉積之第一子層及藉由非定向沉積法所沉積之第二子層)。
在另一實施例中，可在如圖7A及7B所示之空位9中形成呈空中橋接結構之電極8。如本文所用，術語「空中橋接電極」係指橫跨相鄰個別裝置，以在相鄰裝置間留出空白空間之電極結構。空白空間較佳被相鄰裝置(例如，與複數個主動區4接觸之連續體積元件3)從側面包圍，空中橋接電極8處於「頂部」，而裝置之支撐物處於「底部」，其中術語頂部及底部係相對而言，取決於裝置之放置方式。空中橋接電極覆蓋體積元件8頂端及空位9，從而在電極8 下方、奈米線支撐層(例如，基板5、緩衝層7、絕緣光罩層6等等)與電極8之間形成空白空間10。空中橋接電極可藉由提供填充空位9底部之犧牲材料，在空位9頂部形成電極8，然後移除犧牲材料以在空位9底部留出空白空間10來形成，如6/17/2011所申請之美國申請案序號13/163,280所教示，並以全文引用的方式併入本文中。
個別裝置間之空位9不僅可獲得經改良的電接觸，而且可提供增加光提取之光子晶體效應。光子晶體結構包括(但不限於)為側向發射提供能帶隙或減少側向發射之二維六邊形、三角形、蜂巢形或正方形。藉由計算奈米線核心2間距之1/2可得到光子晶格常數。能帶隙對應波長通常處在晶格間距數量級或比其低，其在可見光範圍中係有利。
雖然圖5A-5C及6A-6C說明圖4B結構中電極8之形成，但應瞭解，在圖4C、4E及4F結構中藉由形成電極8將形成類似結構。雖然本文將核心之第一導電型描述為n-型半導體核心，且本文將第二導電型體積元件描述為p-型半導體層，但應瞭解，可顛倒其導電型。p-型半導體層3可包括除p-GaN之外之半導體材料，諸如p-型InGaN、AlGaN、AlInGaN等等。
在本發明之另一態樣中，藉由使該等結構平面化，該等裝置適於克服電流散佈差的問題，並提升光提取效率，平面化可藉由生長連續p-型層，使奈米線體積元件之上表面聚結成連續層，此連續層形成的同時，在該連續層中包括插入奈米線體積元件之空位或洞。這樣就產生平面狀表 面，其中可沉積習知之接觸，且同時半導體裝置內之折射率將產生光散射變化，從而增加由該半導體裝置所提取光之量。如本文所用，平面狀表面在主動LED區之兩根奈米線間具有高度差異，最低點與最高點差異為50%或更少，諸如，0-25%，諸如，5-10%。包含空位之連續p-型層可如奈米線體積元件一樣藉由合適方法(例如，MOCVD)形成。
在一實施例中，在n-型核心周圍形成多個p-型層，該等p-型層之至少一者係聚結，且在此聚結層中形成空位。接著在聚結p-型層頂部形成電極層，且該電極較佳不進入該等空位中。
圖8及9說明奈米線半導體裝置之實施例之兩個橫截面示意圖，該裝置包括插入奈米線體積元件之空位。在圖8中，用以形成第二導電型半導體之第二層之處理條件係經選擇以使得半導體材料在靠近最遠離支撐物之奈米線末端之生長速率最快。在圖8a中，說明在第二導電型半導體之第二層之沉積處理進行到一部份時，兩根奈米線之橫截面。在此實施例中，如圖8a所描繪，該裝置包括奈米線核心及主動區12、第二導電型半導體之第一連續層14及第二導電型半導體之第二連續層16。在圖8b中，說明在製造過程後期，沉積處理已提供足夠材料，使得半導體裝置之上表面(例如，層體16之上部)連在一起，且複數個空位9插入奈米線體積元件後，兩根奈米線之橫截面。
在圖9所描繪之另一實施例中，處理條件係經選擇以使得第二導電型半導體材料在最遠離及最靠近支撐物之奈米 線兩端之生長速率快於靠近奈米線中部。在圖9a中，說明在第二導電層之沉積處理進行到一部份時，兩根奈米線之橫截面。在此實施例中，如圖9b所描繪，該裝置包括奈米線核心及主動區12、第二導電型半導體之第一連續層14及第二導電型半導體之第二層16。在圖9b中，說明在製造過程後期，沉積處理已提供足夠材料，使得半導體裝置之上表面(例如，層體16之上部)連在一起，且複數個空位9插入奈米線體積元件後，兩根奈米線之橫截面。
如圖8b及9b所示，第二導電型之第二連續層16之磊晶生長完全封閉間隙空位9，使得空位9之頂部及側面完全被層體16封閉。在圖8b中，空位9延伸至空位9底部上之底層(例如，光罩層6或另一層體)。因此，在圖8b中，空位9之底部為此底層所密封。對比之下，在圖9b中，空位9之頂部、底部及側面完全為層體16所密封。因此，如圖8b及9b所示，當電極層8沉積於p-型半導體層16上時，電極層8並不延伸進被完全封閉的間隙空位9中。
在較佳實施例中，奈米線核心12包括n-型GaN，第二導電型半導體之連續層14包括p-型AlGaN，而第二導電型半導體之第二層體16(即，具有空位9之層體)包括p-型GaN。
在一實施例中，用於形成圖8及9所示裝置之方法包括，當使用MOCVD作為生長方法時，在較佳條件下形成第二導電型之第二層體16，且半導體材料為GaN。在先前技術中，其中沒有空位或孔插入奈米線體積元件，第二導電型半導體之層體通常係在包含H2之周圍氣體中，在900℃或 更高之溫度下形成。在本發明之此實施例中，包含空位或孔之第二導電型之第二層體較佳係在包含H2或H2及N2或N2之周圍氣體下，在900℃或更低之較低溫度下形成。就其他半導體材料而言，例如，InGaN，或AlGaN，空位可藉由其他合適生長條件形成。在還有另一實施例中，層體16為經摻雜半導體層，且第二層體之摻雜劑(諸如，在GaN之情況中之Mg)可用以形成空位或孔。
本發明實施例之奈米線LED結構適於頂部發射，即經由p-電極發光，或底部發射，即經由支撐層發光(也就是說經由導電層及/或緩衝層及/或基板)。電極接觸可如6/17/2011所申請之美國申請案序號13/163,280所述一樣形成，並以全文引用的方式併入本文中。如本文所用，術語發光包括可見光(例如，藍光或紫光)以及UV或IR輻射。
就頂部發射裝置而言，p-電極8需為透明(也就是說其應傳遞由LED所發射的大部分光)。氧化錫銦(ITO)為p-電極，特定言之，頂部發射奈米線LED之合適材料。ITO較佳具有150-900 nm之厚度，更加250-650 nm，最佳約500 nm。頂部發射裝置上p-電極之其他合適材料為ZnO、經摻雜的ZnO及其他透明導電氧化物(TCO)。此材料之重要參數為透明度佳、導電性佳，且可與體積元件形成低電阻接觸。亦需高熱導性，以及匹配折射率(取決於結構)。在頂部發射奈米結構LED之一實施例中，基板具有反射構件(例如，反光鏡)，較佳在奈米線LED下平面延伸。n-電極可形成於圖1C所示n-Si基板5之底部。
就底部發射LED而言，p-電極8較佳係反射，且包括Ag、Al等等。p-電極可包括一或多個沉積於p-電極上之額外層，以改良反射及/或傳導性質(例如，電極8可包括具有疊加反射鏡面層(諸如Ag層)之透明金屬氧化物，諸如，ZnO或ITO)。形成與n-基板5或n-緩衝層7接觸之獨立n-電極層，諸如，Ti及/或Al，取決於LED裝置之取向。此結構之附加優勢在於，與側壁接觸相比，電極柱所引起之吸收有所降低。
雖然本發明依據奈米線LED之接觸說明，但應瞭解，其他以奈米線為基之半導體裝置(諸如，場效電晶體、二極體及特定言之，涉及光吸收或發光之裝置，諸如，光偵測器、太陽能電池、雷射器等等)可以相同方式接觸，且特定言之，可在任何奈米線結構上實施空中橋接裝置。
所有提到的頂部、底部、基部、側面等等之引入僅為便於理解之用，而不應視為限制特定取向。此外，圖示中結構之尺寸未必依比例而定。
雖然本發明已連同目前被認為是最實用及最佳實施例而描述，但應瞭解，本發明並不限於所揭示實施例，相反地，其意欲涵蓋隨附申請專利範圍內之各種修飾及等效配置。
1‧‧‧奈米線
2‧‧‧奈米線核心
3‧‧‧體積元件
3A‧‧‧p-GaN層3之第一部分
3B‧‧‧p-GaN層3之第二部分
4‧‧‧主動區
(4)‧‧‧主動區
5‧‧‧基板
6‧‧‧光罩層
7‧‧‧緩衝層
8‧‧‧p-電極
9‧‧‧間隙空位
10‧‧‧空白空間
12‧‧‧奈米線核心
14‧‧‧第二導電型半導體之第一連續層
16‧‧‧第二導電型半導體之第二連續層
A‧‧‧線
B‧‧‧線
C‧‧‧電流路徑
C1‧‧‧電流路徑
C2‧‧‧電流路徑
d‧‧‧深度
S‧‧‧正方形
T‧‧‧三角形
W‧‧‧奈米線1之間隔
現將參考附圖說明本發明之較佳實施例，其中：圖1A及1B分別示意性地說明先前技術奈米線LED之基本結構之俯視圖及側橫截面視圖。
圖1C示意性地說明先前技術奈米線LED結構之側橫截面視圖。
圖2示意性地說明另一先前技術奈米線LED結構之側橫截面視圖。
圖3A-3B示意性地說明分別沿著圖3C之線A及B之圖2之先前技術LED之側橫截面視圖。圖3C說明圖2之先前技術LED之俯視圖。
圖4A及4D示意性地說明，進行上電極沉積前，先前技術LED之俯視圖。
圖4B、4C、4E及4F示意性地說明，按照本發明替代性實施例進行上電極沉積前，LED之俯視圖。
圖5A及5B示意性地說明，分別沿著圖5C之線A及B進行上電極沉積後，圖4B LED之側橫截面視圖。圖5C說明，進行上電極沉積後，圖4B LED之俯視圖。
圖6A及6B示意性地說明，分別沿著圖6C之線A及B進行上電極沉積後，圖4B LED之側橫截面視圖。圖6C說明按照本發明另一實施例進行上電極沉積後，圖4B LED之俯視圖。
圖7A及7B示意性地說明，分別沿著圖5C之線A及B進行上電極沉積後，具有部分空中橋接上電極之圖4B LED之側橫截面視圖。
圖8A及8B示意性地說明具有間隙空位之LED之側橫截面視圖。
圖9A及9B示意性地說明具有間隙空位之LED之側橫截面 視圖。
2‧‧‧奈米線核心
3‧‧‧體積元件
(4)‧‧‧主動區
3A‧‧‧p-GaN層3之第一部分
8‧‧‧p-電極
C1‧‧‧電流路徑

Claims (46)

  1. 一種半導體裝置，其包括：位於支撐物上之複數個第一導電型半導體奈米線核心；在該等核心之上及其周圍延伸之連續第二導電型半導體層；位於該第二導電型半導體層中並在該等核心間延伸之複數個間隙空位；及與該第二導電型半導體層接觸之第一電極層。
  2. 如請求項1之裝置，其中該第一電極延伸至該等間隙空位中。
  3. 如請求項2之裝置，其中該裝置包括發光二極體(LED)裝置。
  4. 如請求項3之裝置，其中該第二導電型半導體層與該等核心直接實體接觸，以在每一核心形成發光p-n接面。
  5. 如請求項4之裝置，其進一步在每一奈米線核心周圍包括主動區外殼。
  6. 如請求項5之裝置，其中該主動區外殼包括至少一量子井，且該第二導電型半導體層與該至少一量子井直接實體接觸，以在每一由該至少一量子井外殼所包圍之奈米線核心處形成發光p-i-n接面。
  7. 如請求項6之裝置，其中該第一導電型包括n-型，該第二導電型包括p-型，且該第一電極層包括p-電極層。
  8. 如請求項6之裝置，其進一步包括與該n-型奈米線核心電 連接之第二電極層。
  9. 如請求項7之裝置，其中該支撐物包括基板上之n-型半導體緩衝層。
  10. 如請求項9之裝置，其中該基板包括n-Si或藍寶石基板，該緩衝層包括n-GaN或n-AlGaN層，該等核心包括自經由該緩衝層上之絕緣光罩層中之開口暴露之緩衝層表面部分磊晶延伸之n-GaN奈米線，該至少一量子井包括InGaN量子井，且該第二導電型半導體層包括p-GaN層。
  11. 如請求項3之裝置，其中該支撐物包括半導體基板。
  12. 如請求項3之裝置，其中該第一電極層係透明的。
  13. 如請求項3之裝置，其中該等核心包括自經由位於該支撐物上之絕緣光罩層中之開口暴露之支撐物之半導體表面部分磊晶延伸之半導體奈米線。
  14. 如請求項13之裝置，其中該等核心係經放置使得當該第二導電型半導體層在該等核心周圍延伸時提供非嵌合結構，以形成間隙空位。
  15. 如請求項14之裝置，其中該等核心具有實質上六邊形橫截面形狀，且該六邊形橫截面形狀之每個頂點指向少於兩個相鄰核心之頂點，以在該第二導電型半導體層中形成三角形間隙空位。
  16. 如請求項14之裝置，其中該等核心具有實質上正方形橫截面形狀，且該正方形橫截面形狀之每個頂點指向少於三個相鄰核心之頂點，以在該第二導電型半導體層中形成正方形或長方形間隙空位。
  17. 如請求項14之裝置，其中該第二導電型半導體層係實質上平坦。
  18. 如請求項14之裝置，其進一步包括位於該等核心周圍，並為該第二導電型半導體層之第一部分(其填充該等核心間之間隙空間)所包圍，或者為該第二導電型半導體層之第二部分(其形成該等間隙空位之側壁)所包圍之至少一主動量子井外殼。
  19. 如請求項18之裝置，其中該第一電極層部分或完全填充該等間隙空位，以與該第二導電型半導體層之第二部分接觸。
  20. 如請求項19之裝置，其中該第一電極層部分填充該等間隙空位，以致形成空中橋接電極結構。
  21. 如請求項1之裝置，其中：該連續第二導電型半導體層包括該第二導電型半導體之第二連續層；該第二導電型半導體之第一連續層在該等核心之上及其周圍延伸；該第二導電型半導體之第二連續層在該第二導電型半導體之第一連續層之上及其周圍延伸，且該第二導電型半導體之第二連續層包括插入該等核心之複數個間隙空位；及與該第二導電型半導體之第二連續層接觸之該第一電極層並不延伸到該等間隙空位內。
  22. 如請求項21之裝置，其中該裝置包括發光二極體(LED) 裝置。
  23. 如請求項22之裝置，其中該第二導電型半導體之第一連續層與該核心接觸，以在該核心處形成發光p-n接面。
  24. 如請求項22之裝置，其進一步在每一奈米線核心周圍包括主動區外殼。
  25. 如請求項24之裝置，其中該主動區外殼包括至少一量子井，且該第二導電型半導體之第一連續層與該至少一量子井接觸，以在每一由該至少一量子井外殼所包圍之奈米線核心處形成發光p-n接面。
  26. 如請求項25之裝置，其中該第一導電型包括n-型，該第二導電型包括p-型，且該第一電極層包括p-電極層。
  27. 如請求項26之裝置，其進一步包括與該等n-型奈米線核心電連接之第二電極層。
  28. 如請求項26之裝置，其中該支撐物包括基板上之n-型半導體緩衝層。
  29. 如請求項28之裝置，其中該基板包括n-Si或藍寶石基板，該緩衝層包括n-GaN或n-AlGaN層，該等核心包括自經由該緩衝層上之絕緣光罩層中之開口暴露之緩衝層表面部分磊晶延伸之n-GaN奈米線，該至少一量子井包括InGaN量子井，且該第二導電型半導體之第二連續層包括p-GaN層。
  30. 如請求項22之裝置，其中該支撐物包括半導體基板。
  31. 如請求項22之裝置，其中該第一電極層係透明的。
  32. 如請求項22之裝置，其中該等核心包括自經由位於該支 撐物上之絕緣光罩層中之開口暴露之支撐物之半導體表面部分磊晶延伸之半導體奈米線。
  33. 如請求項22之裝置，其中該第二導電型半導體之第二層頂部係實質上平坦。
  34. 如請求項22之裝置，其中該等間隙空位被完全封閉，其頂部及側面為該第二導電型之第二連續層所封閉，而其底部為底層所封閉。
  35. 如請求項22之裝置，其中該等間隙空位之頂部、底部及側面完全為該第二導電型之第二連續層所封閉。
  36. 一種製造半導體裝置之方法，其包括：自支撐物之半導體表面部分磊晶生長複數個第一導電型半導體奈米線核心，該等半導體表面部分係經由該支撐物上之絕緣光罩層中之開孔暴露；在該等核心上形成半導體主動區外殼；生長在該等核心及外殼之上及其周圍延伸之連續第二導電型半導體層，以致在生長步驟期間於該等核心間延伸之第二導電型半導體層中形成複數個間隙空位；及形成與該第二導電型半導體層接觸並延伸到該等間隙空位內之第一電極層。
  37. 如請求項36之方法，其中該裝置包括發光二極體(LED)裝置，該第一導電型包括n-型，該第二導電型包括p-型，且該第一電極層包括p-電極層。
  38. 如請求項37之方法，其進一步包括與該等n-型奈米線核心電連接之第二電極層。
  39. 如請求項37之方法，其中該支撐物包括基板上之n-型半導體緩衝層，該基板包括n-Si或藍寶石基板，該緩衝層包括n-GaN或n-AlGaN層，該等核心包括n-GaN奈米線，該至少一量子井包括InGaN量子井，且該第二導電型半導體層包括p-GaN層。
  40. 如請求項37之方法，其中該等核心係經放置使得當生長該第二導電型半導體層時提供非嵌合結構，以在生長期間形成間隙空位。
  41. 一種製造半導體裝置之方法，其包括：自支撐物之半導體表面部分磊晶生長複數個第一導電型半導體奈米線核心，該等半導體表面部分係經由該支撐物上之絕緣光罩層之開孔暴露；在該等核心上形成半導體主動區外殼；磊晶生長在該等核心及外殼之上及其周圍延伸之第二導電型半導體之第一連續層；磊晶生長該第二導電型半導體之第二連續層，其中該第二導電型半導體之該第二連續層係在該第二導電型半導體之第一連續層上生長，且其包括插入該等核心之複數個空位；及形成與該第二導電型之第二層接觸之第一電極層。
  42. 如請求項41之方法，其中該裝置包括發光二極體(LED)裝置，該第一導電型包括n-型，該第二導電型包括p-型，且該第一電極層包括p-電極層。
  43. 如請求項42之方法，其進一步包括與該等n-型奈米線核 心電連接之第二電極層。
  44. 如請求項42之方法，其中該支撐物包括基板上之n-型半導體緩衝層，該基板包括n-Si或藍寶石基板，該緩衝層包括n-GaN或n-AlGaN層，該等核心包括n-GaN奈米線，該至少一量子井包括InGaN量子井，且該第二導電型半導體層包括p-GaN層。
  45. 如請求項41之方法，其中：磊晶生長該第二導電型之第二連續層完全封閉該等間隙空位，使得該等空位被完全封閉，其頂部及側面為該第二導電型之第二連續層所封閉，而其底部為該第二導電型之第二連續層或底層所封閉；及形成該第一電極層包括將該第一電極層沉積於該第二導電型之第二連續層上，使得該第一電極層並不延伸至該等經完全封閉之間隙空位內。
  46. 如請求項41之方法，其中該第二導電型半導體之第二連續層係在比該第二導電型半導體之第一連續層更低之溫度下磊晶生長。
TW101135414A 2011-09-26 2012-09-26 具有間隙空位之聚結奈米線結構及其製造方法 TWI573292B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/245,405 US8350249B1 (en) 2011-09-26 2011-09-26 Coalesced nanowire structures with interstitial voids and method for manufacturing the same

Publications (2)

Publication Number Publication Date
TW201327916A true TW201327916A (zh) 2013-07-01
TWI573292B TWI573292B (zh) 2017-03-01

Family

ID=47427881

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135414A TWI573292B (zh) 2011-09-26 2012-09-26 具有間隙空位之聚結奈米線結構及其製造方法

Country Status (8)

Country Link
US (2) US8350249B1 (zh)
EP (1) EP2761679B1 (zh)
JP (1) JP5947900B2 (zh)
KR (1) KR101881480B1 (zh)
CN (1) CN103931004B (zh)
SG (1) SG11201400880PA (zh)
TW (1) TWI573292B (zh)
WO (1) WO2013049042A2 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035278B2 (en) 2011-09-26 2015-05-19 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
US8350249B1 (en) * 2011-09-26 2013-01-08 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
KR101269053B1 (ko) * 2011-11-09 2013-06-04 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법
US8895337B1 (en) 2012-01-19 2014-11-25 Sandia Corporation Method of fabricating vertically aligned group III-V nanowires
KR20130106690A (ko) * 2012-03-20 2013-09-30 삼성전자주식회사 백색 발광 다이오드
US20130313514A1 (en) * 2012-05-23 2013-11-28 Samsung Electronics Co., Ltd. Semiconductor light emitting device
CN103928582B (zh) * 2012-08-28 2017-09-29 晶元光电股份有限公司 一种化合物半导体元件及其制备方法
EP2912698B1 (en) * 2012-10-26 2018-04-04 Glo Ab Nanowire sized opto-electronic structure and method for modifying selected portions of same
WO2014066379A1 (en) 2012-10-26 2014-05-01 Glo Ab Nanowire sized opto-electronic structure and method for modifying selected portions of same
US9076945B2 (en) 2012-10-26 2015-07-07 Glo Ab Nanowire LED structure and method for manufacturing the same
KR101898680B1 (ko) * 2012-11-05 2018-09-13 삼성전자주식회사 나노구조 발광 소자
US20160020364A1 (en) * 2013-03-15 2016-01-21 Glo Ab Two step transparent conductive film deposition method and gan nanowire devices made by the method
US9224914B2 (en) 2013-06-18 2015-12-29 Glo Ab Insulating layer for planarization and definition of the active region of a nanowire device
JP6123536B2 (ja) * 2013-07-10 2017-05-10 富士通株式会社 光半導体素子、及びその製造装置
KR102188497B1 (ko) * 2014-03-27 2020-12-09 삼성전자주식회사 나노구조 반도체 발광소자
US9620559B2 (en) * 2014-09-26 2017-04-11 Glo Ab Monolithic image chip for near-to-eye display
CN105304737B (zh) * 2015-09-29 2018-02-13 北京大学 一种可控阵列纳米线太阳能电池及其制备方法
DE102015121554B4 (de) * 2015-12-10 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN105590995B (zh) * 2016-02-19 2017-12-12 厦门市三安光电科技有限公司 一种垂直结构发光二极管及其制作方法
US20180277713A1 (en) * 2017-03-21 2018-09-27 Glo Ab Red light emitting diodes having an indium gallium nitride template layer and method of making thereof
US10418499B2 (en) 2017-06-01 2019-09-17 Glo Ab Self-aligned nanowire-based light emitting diode subpixels for a direct view display and method of making thereof
US10305250B2 (en) 2017-08-23 2019-05-28 The Regents Of The University Of Michigan III-Nitride nanowire array monolithic photonic integrated circuit on (001)silicon operating at near-infrared wavelengths
WO2019055271A1 (en) 2017-09-15 2019-03-21 Glo Ab OPTICAL EXTENSION IMPROVEMENT OF LIGHT-EMITTING DIODE SUB-PIXELS
JP6954562B2 (ja) * 2017-09-15 2021-10-27 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
JP6978669B2 (ja) * 2017-11-28 2021-12-08 富士通株式会社 化合物半導体装置及びその製造方法、並びに受信装置及び発電装置
FR3076399B1 (fr) * 2017-12-28 2020-01-24 Aledia Dispositif optoelectronique comprenant des diodes electroluminescentes tridimensionnelles
JP7312772B2 (ja) 2018-06-14 2023-07-21 ナノシス， インコーポレイテッド エピタキシャル窒化ガリウムベース発光ダイオード、および、その製造方法
CN109037401A (zh) * 2018-06-21 2018-12-18 中国工程物理研究院电子工程研究所 一种氮化镓基水平纳米柱壳核结构阵列led的制备方法
CN109795982A (zh) * 2018-12-30 2019-05-24 华南师范大学 一种纳米线阵列、光电子器件及其制造方法
JP6981444B2 (ja) * 2019-04-01 2021-12-15 セイコーエプソン株式会社 発光装置、発光装置の製造方法、およびプロジェクター
CN110190162A (zh) * 2019-06-04 2019-08-30 深圳扑浪创新科技有限公司 一种led芯片的外延结构及其制备方法
JP7056628B2 (ja) * 2019-06-28 2022-04-19 セイコーエプソン株式会社 発光装置およびプロジェクター
CN110993755B (zh) * 2019-12-18 2021-09-21 天津工业大学 电注入三维GaN核壳结构Nano-LED及制造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969897B2 (en) 2002-12-10 2005-11-29 Kim Ii John Optoelectronic devices employing fibers for light collection and emission
US7132677B2 (en) * 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
KR20060121432A (ko) * 2005-05-24 2006-11-29 엘지전자 주식회사 로드형 발광 구조물 및 그를 형성하는 방법
JP4740795B2 (ja) * 2005-05-24 2011-08-03 エルジー エレクトロニクス インコーポレイティド ロッド型発光素子及びその製造方法
JP4591276B2 (ja) * 2005-08-12 2010-12-01 パナソニック電工株式会社 半導体発光素子の製造方法
MX2008011275A (es) * 2006-03-10 2008-11-25 Stc Unm Crecimiento pulsado de nanoalambres de gan y aplicaciones en materiales y dispositivos de substrato semiconductor de nitruros del grupo iii.
CN101443887B (zh) * 2006-03-10 2011-04-20 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
KR100755598B1 (ko) * 2006-06-30 2007-09-06 삼성전기주식회사 질화물 반도체 발광소자 어레이
JP2008034483A (ja) * 2006-07-26 2008-02-14 Matsushita Electric Works Ltd 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
US20080135089A1 (en) * 2006-11-15 2008-06-12 General Electric Company Graded hybrid amorphous silicon nanowire solar cells
US8049203B2 (en) * 2006-12-22 2011-11-01 Qunano Ab Nanoelectronic structure and method of producing such
US8183587B2 (en) 2006-12-22 2012-05-22 Qunano Ab LED with upstanding nanowire structure and method of producing such
JP5453105B2 (ja) * 2006-12-22 2014-03-26 クナノ アーベー ナノ構造のｌｅｄ及びデバイス
JP5345552B2 (ja) 2007-01-12 2013-11-20 クナノ アーベー 複数の窒化物ナノワイヤとその製造方法
KR101524319B1 (ko) * 2007-01-12 2015-06-10 큐나노 에이비 시준 리플렉터를 갖는 나노구조 ｌｅｄ 어레이
JP5097532B2 (ja) * 2007-12-21 2012-12-12 パナソニック株式会社 化合物半導体発光素子の製造方法
JP5145120B2 (ja) * 2008-05-26 2013-02-13 パナソニック株式会社 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
CN103022282B (zh) 2008-07-07 2016-02-03 格罗有限公司 纳米结构led
AU2009308772B2 (en) * 2008-10-31 2013-07-04 Covidien Lp System and method for facilitating observation of monitored physiologic data
SE533531C2 (sv) 2008-12-19 2010-10-19 Glo Ab Nanostrukturerad anordning
AU2011268135B2 (en) 2010-06-18 2014-06-12 Glo Ab Nanowire LED structure and method for manufacturing the same
US20130200391A1 (en) 2010-09-28 2013-08-08 North Carolina State University Gallium nitride based structures with embedded voids and methods for their fabrication
US8350249B1 (en) * 2011-09-26 2013-01-08 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same

Also Published As

Publication number Publication date
EP2761679A2 (en) 2014-08-06
EP2761679A4 (en) 2015-07-01
US20130092899A1 (en) 2013-04-18
KR101881480B1 (ko) 2018-08-24
EP2761679B1 (en) 2019-06-26
TWI573292B (zh) 2017-03-01
WO2013049042A3 (en) 2013-06-13
WO2013049042A2 (en) 2013-04-04
SG11201400880PA (en) 2014-04-28
US8350249B1 (en) 2013-01-08
CN103931004B (zh) 2017-11-17
KR20140070572A (ko) 2014-06-10
US8901534B2 (en) 2014-12-02
CN103931004A (zh) 2014-07-16
JP2014526806A (ja) 2014-10-06
JP5947900B2 (ja) 2016-07-06

Similar Documents

Publication Publication Date Title
TWI573292B (zh) 具有間隙空位之聚結奈米線結構及其製造方法
US9570651B2 (en) Coalesced nanowire structures with interstitial voids and method for manufacturing the same
US10038115B2 (en) Nanowire sized opto-electronic structure and method for modifying selected portions of same
US9312442B2 (en) Nanowire structure and method for manufacturing the same
US9419183B2 (en) Nanowire sized opto-electronic structure and method for manufacturing the same
US10263149B2 (en) Nanostructured LED array with collimating reflectors
TW201515091A (zh) 藉由乾式蝕刻移除３ｄ半導體結構之方法
TWI636952B (zh) 使用介電膜以減少奈米線發光二極體中之透明導電氧化物之電阻率

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees