KR20150103661A - 나노와이어 led 구조 및 이를 제조하는 방법 - Google Patents

나노와이어 led 구조 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR20150103661A
KR20150103661A KR1020157013688A KR20157013688A KR20150103661A KR 20150103661 A KR20150103661 A KR 20150103661A KR 1020157013688 A KR1020157013688 A KR 1020157013688A KR 20157013688 A KR20157013688 A KR 20157013688A KR 20150103661 A KR20150103661 A KR 20150103661A
Authority
KR
South Korea
Prior art keywords
layer
electrode
nanowire
nanowires
conductivity type
Prior art date
Application number
KR1020157013688A
Other languages
English (en)
Inventor
스콧 브래드 허너
Original Assignee
글로 에이비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로 에이비 filed Critical 글로 에이비
Publication of KR20150103661A publication Critical patent/KR20150103661A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012—Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)

Abstract

레이저로 지지체 상에 나노와이어들의 어레이를 포함하는 발광 다이오드(LED) 장치의 제1 영역을 연삭하는 방법이 제공된다. 레이저 연삭은 LED 장치를 위한 제1 전극을 형성하기 위해서, 나노와이어들 내 제1 도전율 유형 반도체 나노와이어 코어에 전기적으로 연결되는 지지체의 도전성 층을 노출시킨다. 실시예에서, 나노와이어들은 지지체의 평면으로부터 적어도 20도로 정렬된다. 발광 다이오드(LED) 구조는 제1 도전율 유형 나노와이어 코어에 접촉하는 제1 전극, 및 나노와이어 코어를 둘러싸는 제2 도전율 유형 쉘에 접촉하는 제2 전극을 포함하고, 제1 전극 및/또는 제2 전극의 적어도 부분은 평탄하다.

Description

나노와이어 LED 구조 및 이를 제조하는 방법{NANOWIRE LED STRUCTURE AND METHOD FOR MANUFACTURING THE SAME}
이 출원은 2012년 10월 26일에 출원된 미국 가 출원번호 61/719,108에 대한 우선권을 주장하며 이들의 전체 내용을 참조로 본원에 포함한다.
본 발명은 나노와이어 발광 다이오드(LED)와 같은 나노구조 장치, 및 이러한 장치를 제조하는 방법에 관한 것이다.
나노와이어 발광 다이오드(LED)는 평면 LED에 대한 대안으로서 관심이 증가하고 있다. 종래의 평면 기술로 생성되는 LED와 비교하여, 나노와이어 LED는 나노와이어의 1차원 본질에 기인한 고유한 특성, 격자 매칭 제약이 덜 함에 기인한 물질들 조합에서 개선된 융통성, 및 더 큰 기판 상에서 가공하기 위한 기회를 제공한다.
나노와이어 LED의 접촉은 평면 기술에 비해 새로운 루트를 요구한다. 나노와이어 LED는 큰 나노와이어 어레이를 포함하고, 그럼으로써 고 종횡비 구조를 가진 3차원 표면을 형성하기 때문에, 가시선(line-of-sight) 프로세스를 사용한 접촉 물질의 피착은 어려운 작업이며 접촉을 형성하는 대안적 방법은 유용할 것이다.
일 측면에서, 발명은 레이저로 발광 다이오드(LED) 장치의 제1 영역을 연삭하는 방법으로서, LED 장치는 지지체 상에 나노와이어들의 어레이의 어레이를 포함하고, 레이저 연삭은 LED 장치를 위한 제1 전극을 형성하기 위해서, 나노와이어들 내 제1 도전율 유형 반도체 나노와이어 코어에 전기적으로 연결되는 지지체의 도전성 층을 노출시킨다. 실시예에서, 나노와이어들은 지지체의 평면으로부터 적어도 20도로 정렬된다.
발명의 또 다른 측면은 (i) 기판, 버퍼층, 및 유전체 마스크층을 포함하는 지지체층 상에 복수의 장치들로서, 장치들은 버퍼층에 전기적으로 접촉하고 제2 도전율 유형 반도체 쉘을 둘러싸는 제1 도전율 유형 반도체 나노와이어 코어를 포함하고, 코어 및 쉘은 동작에서 광 발생을 위한 활성 지역을 제공하는 pn 또는 pin 접합을 형성하게 구성되고 셀은 마스킹층에 의해 버퍼층으로부터 절연되는, 복수의 장치들, 및 (ii) 제1 도전율 유형 코어에 접촉하기 위한 제1 전극, 및 (iii) 제2 도전율 유형 쉘에 접촉하기 위한 제2 전극을 포함하고, 제1 전극 및/또는 적어도 제2 전극의 부분은 평탄한, 발광 다이오드(LED) 구조이다.
도 1은 발명의 실시예에 따라 나노와이어 LED의 토대의 개요적 측단면도이다.
도 2는 발명의 실시예에 따라, 버퍼층 상에 나노와이어 LED 구조의 개요적 측단면도이다.
도 3a -도 3g는 발명의 실시예에 따라 나노와이어 LED를 위한 접촉 전극을 제작하는 방법의 개요적 측단면도이다.
도 4는 발명의 방법의 실시예의 개요도이다.
도 5는 나노와이어의 SEM 이미지이다.
도 6은 발명의 방법의 실시예의 개요도이다.
도 7a-도 7d는 발명의 일실시예에 따라 나노와이어 LED를 위한 접촉 전극을 제조하는 방법의 개요적 부감도이다.
발명은 전극을 위한 표면을 제공하기 위해 발광 다이오드(LED) 구조의 부분들 내 소정의 물질을 제거하기 위해서 LED의 선택된 영역의 레이저 연삭을 위한 방법을 제공한다. 발명은 또한 예를 들면, 발명의 방법을 사용하여 제조될 수 있는 조성을 제공한다.
평면 표면으로부터 나오는 나노와이어로부터 만들어지는 LED는 나노와이어에의 접촉을 제조함에 있어 과제를 제기할 수 있다. 에칭, 예를 들면, 버퍼층과 같은 도전성 층에 도달하기 위해 LED를 에칭하는 것과 같은 방법에 있어서는, 본원에서 더 완전하게 기술되는 바와 같이, 밑에 도전성 버퍼층을 노출시키기 위해 나노와이어 및 절연 마스크층을 제거해야 한다. 나노와이어의 건식 에칭은 토폴로지 대부분을 버퍼층 밑으로 옮겨지게 하는 결과를 초래할 수 있다. 이 거친 토폴로지는 저 저항 금속 접촉을 만드는 것을 더 어렵게 할 수 있고, 모든 영역에서 도전성 버퍼 필름, 예를 들면 GaN이 존재하는 것을 보증하기 위해 필요한 도전성 버퍼층, 예를 들면, n-형 GaN의 두께를 증가시킬 수 있다. 증가된 버퍼층은 비용을 증가시킬 뿐만 아니라, GaN와 사파이어 기판 간에 열팽창(cte)의 계수에 있어 오정합에 기인하여 웨이퍼를 더 "휘어지게" 혹은 변형되게 한다. 또한 거친 토폴로지를 갖는 금속 표면에 와이어 본딩하는 것을 어렵게 할 수 있다. 표준 포토레지스트 패터닝과 함께 사용될 수 있는 실시가능한 습식 에칭은 예를 들면 GaN에 대해선 존재하지 않는다.
나노와이어 및/또는 지지체층의 레이저 연삭은 발명의 방법 및 조성에 의해 제공되는 대안이다. 연삭은, 나노와이어 밑에 요망되는 층들, 예를 들면, GaN 층과 같은 도전성 버퍼층이 유지될 수 있도록, 제어된 방식으로 나노와이어 및/또는 지지체층을 선택적으로 연삭하기 위해 웨이퍼 상에 샷되는 레이저, 예를 들면, 펄스 레이저를 사용하는 것을 수반한다. 레이저 펄스의 스폿 크기는 1 내지 200 미크론 사이의 직경으로 집점될 수 있다. 웨이퍼 상에 인접한 또는 중첩하는 조사된(irradiated) 영역에 의해 더 큰 접촉 영역, 예를 들면, 70 미크론 직경 n-형 접촉 영역을 정의하기 위한 스폿 크기는 예를 들면, 30 미크론일 수 있다. 대부분의 레이저 연삭 데브리스는 단순 진공에 의해 연삭 프로세스 동안 제거되지만, 임의의 잔류한 데브리스는 단순 스핀-린스-드라이(SRD)로 제거될 수 있다. 레이저 연삭에 있어서, 포토레지스트는 패턴을 정의하기 위해서 사용되는 것이 아니라 단순 빔 스티어링을 위해 사용된다. 연삭은 레이저 도구만을 그리고 아마도 데브리스의 솔벤트 제거만을 수반하기 때문에(총 2개의 도구), 포토레지스트 피착, 포토레지스트 노광, 포토레지스트 현상, 건식 에칭, 포토레지스트 애싱, 및 포토레지스트의 솔벤트 게러를 수반하는건식 에칭(적어도 5 도구) 보다 덜 비싸고 덜 복잡하다.
레이저 연삭은 또한 비도전성 기판층과 같은, 하지의 층들을 노출시키기기 위해, 나노와이어, 유전체 마스킹층, 및/또는 버퍼층을 완전히 제거하기 위해 사용될 수 있다. 이것은 장치의 부분들을 격리시키기 위한 방법을 제공한다. 예를 들면, 도전성 물질의 피착에 앞서 기판까지 밑으로 물질의 완전한 연삭은 도체를 피착하고 이어 다이 밖으로 접촉을 만들기 위한 평탄 표면을 제공할 수 있다. 평탄 표면은, 예를 들면, 평면 표면의 1 제곱 미크론당 표면의 전체 평면으로부터 1000 nm 미만의 변화가 존재하는 표면이다. 예를 들면, Si3N4 마스킹층, GaN 버퍼층, 및 Al2O3 기판층을 포함하는 지지체 상에 어레이된 나노와이어를 포함하는 나노와이어 LED에서, 레이저 연삭은 Al2O3 기판층까지 밑으로 모든 층을 완전히 혹은 실질적으로 완전히 연삭하고 그외 다른 층들, 예를 들면, 인듐 주석 산화물(ITO)과 같은 도전성 층의 피착을 위한 평탄 표면을 제공하기 위해 사용될 수 있다.
나노기술 분야에서, 나노와이어는 일반적으로, 길이의 크기는 제약되지 않지만, 나노-스케일 또는 나노미터 치수의 측방 크기(예를 들면, 원통형 나노와이어를 위한 직경 혹은 각뿔형 또는 6각형 나노와이어를 위한 폭)를 가진 나노구조로서 해석된다. 이러한 나노구조를 일반적으로 나노휘스커, 1차원 나노-요소, 나노로드, 나노튜브, 등이라고도 한다. 일반적으로, 다각형 단면을 가진 나노와이어는 각각이 300 nm보다 크지 않은 적어도 2차원을 갖는 것으로 간주된다. 그러나, 나노와이어는 약 1 미크론까지의 직경 혹은 폭을 가질 수 있다. 나노와이어의 1차원 본질은 고유한 물리적, 광학적 및 전자적 특성을 제공한다. 이들 특성은 예를 들면, 양자역학적 효과를 이용하는(예를 들면, 양자 와이어를 사용하는) 장치를 형성하기 위해 혹은 일반적으로 큰 격자 오정합에 기인하여 조합될 수 없는 조성적으로 서로 상이한 물질들의 헤테로구조들을 형성하기 위해서 사용될 수 있다. 나노와이어라는 용어가 내포하는 바와 같이, 1차원 본질은 종종 긴 형상에 연관된다. 즉, "1차원"은 2 미크론 미만의 폭 또는 직경 및 1 미크론보다 큰 길이를 지칭한다. 나노와이어는 다양한 단면 형상을 가질 수 있기 때문에, 직경은 유효 직경을 지칭하게 의도된다. 유효 직경이라는 것은 구조의 단면의 주 및 단축의 평균을 의미한다.
상측, 상부, 하측, 아래로, 등에 대한 모든 언급들은 하부에 있는 기판 및 기판으로부터 위쪽으로 확장하는 나노와이어를 고찰할 때 행해진다. 수직은 나노와이어의 긴 확장에 평행한 방향을 지칭하며, 수평은 기판에 의해 형성된 평면에 평행한 방향을 지칭한다. 이 명명법은 단지 용이한 이해를 위해서 도입하고 특정한 어셈블리 방위, 등으로 제한하는 것으로서 간주되지 않아야 한다.
발명의 방법에서, 레이저 연삭은, 가장 특히 다이 밖으로 전극으로부터 또 다른 접촉이 존재하는 경우, 이 전극을 제작하기 위해, 표면, 바람직하게는 평탄 표면을 제공하기 위해서 LED 구조로부터 나노와이어 및/또는 이외 다른 구조를 제거하는 방법의 하나 이상의 단계들에서 사용되는데, 일부 실시예에서 표면 자체가 전극으로서 사용할 수도 있다. 표면은 도전성 물질, 예를 들면, 본원에 더 완전히 기술되는 바와 같이 버퍼층일 수 있고, 혹은 이것은 도전성 물질, 예를 들면, 도전성 층의 배치를 위한 플랫폼으로서 사용될 수도 있다. 도전성 물질은 나노와이어의 하나 이상의 도전성 영역에의 전기적 접촉을 제공하는 전극으로서 사용되고, 나노와이어의 부분들 간에, 예를 들면, p-형 반도체와 n-형 반도체 간에 회로의 완성을 위한 구조를 제공한다.
이 기술에 공지된 어떠한 적합한 나노와이어 LED 구조이든 발명의 방법들에서 사용될 수 있다.
나노와이어 LED는 전형적으로 하나 이상의 pn- 혹은 p-i-n-접합에 기초한다. pn 접합과 p-i-n-접합 간에 차이는 후자가 더 넓은 활성 지역을 갖는다는 것이다. 더 넓은 활성 지역은 i-지역에서 더 큰 재결합 확률을 가능하게 한다. 각 나노와이어는 동작에서 광 발생을 위한 활성 지역을 제공하는 pn 또는 pin 접합을 형성하기 위해 제1 도전율 유형(예를 들면, n-형) 나노와이어 코어 및 둘러싸는 제2 도전율 유형(예를 들면, p-형) 쉘을 포함한다. 제1 도전율 유형의 코어는 본원에서는 n-형 반도체 코어로서 기술되고 제2 도전율 유형 쉘은 본원에서 p-형 반도체 쉘로서 기술되지만, 이들의 도전율 유형은 반대가 될 수 있음이 이해될 것이다.
도 1은 발명의 실시예에 따라 수정된 나노와이어 LED 구조를 위한 토대를 개요적으로 도시한 것이다. 원칙적으로, 한 단일의 나노와이어가 나노와이어 LED를 형성하는데 충분하나 작은 크기에 기인하여, 나노와이어는 바람직하게는 LED 구조를 형성하기 위해 나란히 수백, 수천, 수만, 혹은 그 이상의 나노와이어를 포함하는 어레이로 배열된다. 예시를 위해서, 개개의 나노와이어 LED 장치는 본원에서는 n-형 나노와이어 코어(2) 및 나노와이어 코어(2)와 중간 활성층(4)을 적어도 부분적으로 둘러싸는 p-형 쉘(3)을 가진 나노와이어(1)로부터 만들어지는 것으로서 기술될 것이다. 그러나, 발명의 실시예의 목적을 위해서 나노와이어 LED는 이것으로 한정되지 않는다. 예를 들면 나노와이어 코어(2), 활성층(4) 및 p-형 쉘(3)은 다수의 층들 또는 세그먼트로부터 구성될 수 있다. 대안적 실시예에서, 코어(2)만이 2 미크론 미만의 폭 또는 직경을 가짐으로써 나노구조 또는 나노와이어를 포함하고 반면 쉘(3)은 1 미크론 이상의 폭 또는 직경을 가질 수 있다.
나노와이어 제조에 있어서, III-V 반도체는 고속 및 저 파워 전자장치를 용이하게 하는 이들의 특성에 기인하여 특히 관심이 있다. 나노와이어는 임의의 반도체 물질을 포함할 수 있고, 나노와이어를 위한 적합한 물질은 GaAs (p), InAs, Ge, ZnO, InN, GaInN, GaN, AlGaInN, BN, InP, InAsP, GaInP, InGaP:Si, InGaP:Zn, GaInAs, AlInP, GaAlInP, GaAlInAsP, GaInSb, InSb, Si을 포함하지만, 그러나 이들로 제한되지 않는다. 예를 들면 GaP을 위한 가능한 도너 도판트는 Si, Sn, Te, Se, S, 등이고, 동일 물질을 위한 어셉터 도판트는 Zn, Fe, Mg, Be, Cd, 등이다. 나노와이어 기술은 종래의 기술에 의해 쉽게 액세스될 수 있는 파장 지역의 광을 방출하는 LED의 제조를 용이하게 하는 GaN, InN 및 AlN와 같은 질화물을 사용하는 것을 가능하게 함에 유의한다. 특히 상업적으로 관심이 있는 그외 다른 조합들은 GaAs, GaInP, GaAlInP, GaP 시스템을 포함하지만, 그러나 이들로 제한되지 않는다. 전형적인 도핑 레벨은 1018 내지 1020의 범위이다. 그렇지만 당업자는 이들 및 이외 다른 물질을 잘 알고 있고, 그외 다른 물질 및 물질 조합들이 가능함을 알고 있다.
나노와이어 LED를 위한 바람직한 물질은 III-질화물 반도체(예를 들면, GaN, AlInGaN, AlGaN 및 InGaN, 등)와 같은 III-V 반도체 혹은 이외 다른 반도체(예를 들면, InP, GaAs)이다. LED로서 기능하기 위해서, 각 나노와이어(1)의 n-측 및 p-측은 접촉되어야 하고, 본 발명은 LED 구조에서 나노와이어의 n-측 및 p-측에 접촉하는 것에 관계된 방법 및 조성을 제공한다.
본원에 기술되는 예시적 제조 방법이 바람직하게는 나노와이어 제조 방법의 교시를 위해 예를 들면 참조로 본원에 포함되는 Seifert 등의 미국특허 7,829,443에 기술된 바와 같이, 코어-쉘 나노와이어를 형성하기 위해 코어 상에 반도체 쉘 층을 형성하기 위해 나노와이어 코어를 바람직하게는 이용할지라도, 발명은 이와 같이 제한되지 않음에 유의해야 할 것이다. 예를 들면, 대안적 실시예에서, 코어만이 나노구조(예를 들면, 나노와이어)을 구성할 수 있고 쉘은 선택적으로 전형적인 나노와이어 쉘보다 큰 치수를 가질 수 있다. 또한, 장치는 많은 패싯(facet)을 포함하게 형상화될 수 있고, 서로 다른 유형들의 패싯들 간에 면적비는 제어될 수 있다. 이것은 "각뿔" 패싯 및 수직 측벽 패싯에 의해 도면에서 예시되어 있다. LED은 우세한 각뿔 패싯 또는 측벽 패싯을 가진 템플레이트 상에 방출층이 형성되도록 제조될 수 있다. 이것은 방출층의 형상에 관계없이, 접촉층에 대해서도 그와 같다.
도 2는 나노와이어를 위한 지지체를 제공하는 예시적 구조를 도시한 것이다.
위치를 정의하고 나노와이어(1)의 하부 인터페이스 영역을 결정하기 위해, 선택적으로 성장 마스크, 또는 유전체 마스킹 층(6)(예를 들면, 질화물층, 이를테면 실리콘 질화물 유전체 마스킹층)을 사용하여, 성장 기판(5) 상에 나노와이어(1)를 성장시킴으로써, 기판(5)은 적어도 가공 동안 기판(5)으로부터 돌출하는 나노와이어(1)를 위한 캐리어로서 기능한다. 나노와이어의 하부 인터페이스 영역은 유전체 마스킹 층(6) 내 각 개구 안쪽에 코어(2)의 영역을 포함한다. 기판(5)은 전체를 참조로 포함시키는 스웨덴 특허출원 SE 1050700-2(GLO AB에 양도된)에 논의된 바와 같이, III-V 또는 II-VI 반도체, Si, Ge, Al2O3, SiC, 석영, 유리, 등과 같은 상이한 물질들을 포함할 수 있다. 기판을 위한 그외 다른 적합한 물질은 GaAs, GaP, GaP:Zn, GaAs, InAs, InP, GaN, GaSb, ZnO, InSb, SOI(실리콘-온-절연체), CdS, ZnSe, CdTe을 포함하지만, 그러나 이들로 제한되지 않는다. 일 실시예에서, 나노와이어(1)는 성장 기판(5) 상에 직접 성장된다.
바람직하게는, 기판(5)은 또한 각 나노와이어(1)의 n-측에 연결하는 전류 수송층으로서 기능하게 개조된다. 이것은 도 2에 도시된 바와 같이, 나노와이어(1)에 면하는 기판(5)의 표면 상에 배열된 버퍼층(7)으로서, 예로서 Si 기판(5) 상에 GaN 및/또는 AlGaN 버퍼층(7)과 같은, III-질화물층을 포함하는 기판(5)을 갖게 함으로써 달성될 수 있다. 버퍼층(7)은 일반적으로, 요망되는 나노와이어 물질에 매칭되고, 이에 따라 제조 공정에서 성장 템플레이트로서 기능한다. n-형 코어(2)에 대해서, 버퍼층(7)은 바람직하게는 또한 도핑된 n-형이다. 버퍼층(7)은 단일의 층(예를 들면, GaN), 몇개의 부(sub)-층들(예를 들면, GaN 및 AlGaN) 혹은 고 Al 함유 AlGaN에서 저 Al 함유 AlGaN 또는 GaN로 그레이드되는 그레이드된 층을 포함할 수 있다. 나노와이어의 성장은 모두 전체를 본원에 참조로 포함시키는 미국특허 7,396,696, 7,335,908, 및 7,829,443, 및 WO201014032, WO2008048704 및 WO 2007102781에 기술된 방법을 이용함으로써 달성될 수 있다.
나노와이어(1)는 몇개의 서로 다른 물질들(예를 들면, GaN 코어, InGaN 활성층 및 활성층과는 다른 In 대 Ga 비를 갖는 InGaN 쉘)을 포함할 수 있음에 유의한다. 일반적으로, 기판(5) 및/또는 버퍼층(7)을 본원에서는 나노와이어를 위한 지지체 또는 지지체층이라 지칭한다. 어떤 실시예에서, 도전성 층(예를 들면, 미러 또는 투명 접촉)은 기판(5) 및/또는 버퍼층(7) 대신에 혹은 이에 더하여 지지체로서 사용될 수도 있다. 이에 따라, "지지체층" 또는 "지지체"라는 용어는 이들 요소들의 임의의 하나 이상을 포함할 수 있다.
순차적 (예를 들면, 쉘) 층들의 사용은 최종의 개개의 장치(예를 들면, pn 또는 pin 장치)가, 장치의 장축에 수직한 원형 혹은 6각형 혹은 이외 다른 다각형 단면을 가진 각뿔 혹은 테이퍼된 형상(즉, 상부 또는 팁에서 좁고 기부에서 넓은) 내지 필라 형상(예를 들면, 팁 및 기부에서 거의 동일한 폭) 사이의 어느 것의 형상을 가질 수 있음을 제공한다. 이에 따라, 완성된 쉘을 가진 개개의 장치는 다양한 크기를 가질 수 있다. 예를 들면, 크기는 100 nm 내지 2 미크론 미만과 같이, 100 nm 내지 수(예를 들면, 5) ㎛ 범위의 기부 폭, 및 몇 100 nm 내지 수(예를 들면, 10) ㎛ 범위의 높이로 다양할 수 있다.
버퍼층(7)은 나노와이어(1)의 n-측에 접촉하기 위한 구조를 제공한다.
LED 구조의 예시적 실시예의 위에 설명은 발명의 방법 및 조성의 설명을 위한 토대로서 사용할 것이지만, 그러나, 임의의 적합한 나노와이어 LED 구조 또는 이외 다른 적합한 나노와이어 구조 또한 발명 내에서 당업자에게 명백해지게 되는 바와 같이 임의로 필요한 수정을 하여, 방법 및 조성에서 사용될 수 있음을 알 것이다.
어떤 실시예에서, 발명은 레이저 연삭에 의해 LED의 층들의 선택적 제거를 사용하여 달성되는 LED의 도전율 유형 반도체에의 전기적 접촉을 제공하는 방법을 제공한다.
일 실시예에서, 발명은 지지체 상에 나노와이어들의 어레이를 포함하는 발광 다이오드(LED) 장치의 제1 영역을 레이저 연삭하는 단계를 포함하는 방법을 제공하며, 레이저 연삭은 LED 장치를 위한 제1 전극을 형성하기 위해, 나노와이어 내 제1 도전율 유형 반도체 나노와이어 코어에 전기적으로 연결되는 지지체의 도전성 층을 노출시킨다. 레이저 연삭은 전극을 위한 평탄 표면, 예를 들면, 어떤 실시예에서, 1미크론 x 1미크론의 영역 내에 z 높이의 적어도 <100nm의 평탄도를 가진 전극 표면을 형성할 수 있게 한다. 방법은 LED 장치를 위한 제2 전극을 형성하는 단계를 더 포함할 수 있다. 제2 전극은 임의의 적합한 수단에 의해 제작될 수 있다. 어떤 실시예에서, 제2 전극은 나노와이어 내 제2 도전율 유형 반도체 나노와이어 쉘에 전기적으로 연결된다. 나노와이어 쉘은 예를 들면, p-형 도전율 반도체를 포함할 수 있고, 나노와이어 코어는 예를 들면, n-형 도전율 반도체를 포함할 수 있고, 이들은 함께 동작에서 광 발생을 위한 활성 지역을 제공하는 pn 또는 pin 접합을 형성한다.
제1 전극은 본원에서 더욱 기술되는 바와 같이 나노와이어들의 어레이의 생성 동안 나노와이어 코어가 성장되었던, 갈륨 질화물 또는 알루미늄 갈륨 질화물을 포함하는 버퍼층과 같은, 버퍼층에 접촉하는 금속 또는 TCO 필름을 포함할 수 있다. 지지체는 코어가 마스킹층 내 개구를 통해 버퍼층으로부터 돌출하고 셀이 마스킹층 상에 위치되게, 유전체 마스킹층을 더 포함할 수 있다.
제2 전극은 투명 도전율 산화물층, 예를 들면, 인듐 주석 산화물(ITO)과 같은, p-형 나노와이어 쉘에 전기적으로 연결되는 ITO 층을 포함할 수 있다. 제2 전극은 임의의 적합한 방법에 의해 형성될 수 있다. 어떤 실시예에서, 제2 전극은, 지지체의 기판층을 노출시키기 위해 LED 장치 내 제2 영역을 레이저 연삭하고, LED 장치의 제2 영역이 절연 물질에 의해 실질적으로 완전히 커버되고, 나노와이어의 쉘이 노출되도록 나노와이어들 간에 영역들에 절연물질이 없게 경사 피착에 의해 LED 장치 상에 절연 물질을 피착하고, 그러나 레이저 연삭된 평탄 영역은 절연 필름에 의해 커버되고; 나노와이어 쉘과 접촉하는 제2 전극을 형성하기 위해 도전성 물질이 노출된 나노와이어 쉘과 접촉하도록, LED 장치 상에 도전성 물질을 피착함으로써, 형성된다. 이것은 또한 주입된 GaN의 바깥층을 절연이 되게 하는 수소와 같은 종들의 경사 주입에 의해 달성될 수 있다. 이들 실시예에서, 방법은 도전성 물질을 다시 노출시키고 제1 전극을 다시 형성하기 위해 제1 영역 내 도전성 물질 및 절연 물질을 제거하는 단계를 더 포함할 수 있다.
일 실시예에서, 나노와이어 및 마스킹층은 n-GaN 버퍼층을 노출시키기 위해 제거된다. 일 실시예에서 레이저 연삭은 제어된 방식으로 나노와이어 및 이외 다른 구조들을 선택적으로 연삭하여 나노와이어 밑에 요망되는 층, 예를 들면, 도전성 버퍼층, 이를테면 n-도핑된 GaN 층을 노출시키기 위해 웨이퍼 상에 지향되는 펄스 레이저를 사용하는 것을 수반한다. 레이저 펄스의 스폿 크기는 10 내지 200 미크론, 이를테면 30 미크론의 직경을 가진 원으로 집점될 수 있다. 더 작은 스폿 크기는, 샷들이 서로 인접하여 가해지거나 혹은 중첩하여 이에 따라 개개의 레이저 펄스의 원래의 크기보다 큰 연삭된 구역을 형성하는 다수의 샷들을 행함으로써, 더 큰 접촉 영역, 예를 들면, 70 미크론 n-형 영역을 정의하기에 충분히 작은, 예를 들면, 30 미크론이다. 레이저 연삭으로부터 데브리스는 연삭과 동시에 저압 진공으로 혹은 연삭 후 단순 스핀-린스-드라이(SRD)로 제거될 수 있다. 레이저 연삭에 있어서, 포토레지스트는 패턴을 정의하기 위해서 사용되는 것이 아니라 단순 빔 스티어링을 위해 사용된다. 레이저 연삭은 또한 하지의 층들, 이를테면 비도전성 기판층을 노출시키기 위해서, 나노와이어, 유전체 마스킹층, 및/또는 버퍼층을 완전히 제거하는데 사용될 수 있다. 이것은 장치의 부분들을 격리시키는 방법을 제공한다. 예를 들면, 도전성 물질의 피착에 앞서 기판까지 아래로 물질의 완전한 연삭은 평탄 표면을 제공할 수 있고, 이는 다이의 다른 부분들에 단락할 기회가 없는 우수한 기계적 강도 본딩 표면이 되게 한다. 예를 들면, Si3N4 마스킹층, GaN 버퍼층, 및 Al2O3 기판층을 포함하는 지지체 상에 어레이된 나노와이어를 포함하는 나노와이어 LED에서, 레이저 연삭은 Al2O3 기판층까지 아래로 모든 층들을 완전히 혹은 실질적으로 완전히 연삭하고 다른 층들, 예를 들면, 도전성 층, 이를테면 인듐 주석 산화물(ITO)의 피착을 위한 평탄 표면을 제공하기 위해 사용될 수 있다. 혹은 하나 이상의 이들 층들은 연삭되지 않은 층들이 남아있게 선택적으로 연삭될 수도 있다.
임의의 적합한 레이저가 발명의 방법에서 사용될 수 있다. 예시적 레이저는 피코초 펄스가 가능한, 재생 증폭기 플랫폼을 가진 모듈형 광섬유 레이저인 코히런트 탈리스커 레이저이다. 어떤 실시예에서, 레이저 연삭은 펄스 레이저를 사용하여 수행된다. 스폿 크기는 직경이 이를테면 30 내지 140 미크론과 같이 1 내지 150 미크론, 예를 들면 30 내지 130 미크론일 수 있다. 그러나, 사용되는 레이저 및 LED 구조의 연삭 및 전극의 형성 면에서 의도된 결과에 양립되는 임의의 스폿 크기가 사용될 수 있다. 각 펄스의 에너지는 이를테면 0.10 내지 0.80 J/cm2와 같이 0.05 내지 0.100 J/cm2, 예를 들면, 0.13 내지 0.71 J/cm2일 수 있다. 단일 레이저 펄스는 요망되는 층들을 제거하는데 충분할 수 있고, 혹은 같은 영역 상에 다수의 펄스가 요구될 수도 있다. 연삭될 영역을 정의할 때, 펄스 샷들은 중첩하거나, 인접하거나, 각 샷 사이에 간격을 가질 수 있다.
레이저 도구는 다른 형상이 가능할지라도, 원의 측방 형상으로 광 펄스를 전달한다. 미러를 사용함으로써, 광의 다음 펄스는 상이한 위치에 놓여질 수 있다. 제2 펄스의 위치는 제1 펄스의 위치와 중첩할 수도 있고 아닐 수도 있다. 355, 532, 및 1024nm 파장의 레이저가 바람직하다. 레이저의 주파수는 약 10 내지 약 1000kHz 사이이며, 바람직하게는 약 200kHz이다. 펄스 에너지(J/cm2), 펄스들 사이의 간격 또는 이의 부재, 및 광의 파장은 연삭되고 있는 물질들 및 요망되는 연삭 깊이에 기초하여 선택된다. 연삭되는 표면 물질이 광 에너지를 흡수하는 것이 바람직하고 흡수는 물질 및 파장에 의존한다. 펄스의 스폿은 또한 요구되는 에너지(J/cm2) 및 연삭되는 피처(feature) 크기에 따라 다를 수 있다. 일반적으로, 스폿 크기는 연삭되는 피처 크기와 유사하거나 이보다 작을 것이다. 디스플레이에서와 같이, 더 작은 스폿 크기는 더 미세한 피처의 해상도를 가능하게 할 것이다. 그러나, 작은 스폿 크기는 또한 피처를 "기입(write)"하는데 더 많은 시간을 요구할 것이다. 특정 물질이 강하게 흡수하지 않는다면, 혹은 층이 더 깊은 깊이까지 연삭될 것을 필요로 한다면, 레이저 펄스의 다수의 패스(pass) 혹은 루프가 요구될 수도 있다. 이것은 펄스가 다수회 동일 영역에 적용될 때 일어난다.
도 3a -도 3g에 도시된 예시적 실시예에서, 지지체 상에 배열된 테이퍼된 나노와이어와 같은 복수의 나노와이어(1)를 포함하고, 나노와이어가 동작에서 광 발생(도 3엔 도시되지 않았으나, 도 1 및 도 2에서 중간 활성 층(4))을 위한 활성 지역을 제공하는 pn 또는 pin 접합을 형성하게 구성된 제1 도전율 유형 반도체 코어(2) 및 제2 도전율 유형 쉘(3)을 포함하는 LED 구조(8) 상에 다음 단계들이 수행된다. 고형 지지체는 하부 기판층(5), 나노와이어 코어(2)와 전기적 접촉하는 버퍼층(7), 및 버퍼층으로부터 나노와이어 쉘(3)을 절연하는 유전체 마스킹층(6)을 포함한다. 도 3a을 참조한다.
일 실시예에서, 곧바른 측벽을 가진 나노와이어에 대해서, TCO 피착은 CVD, 스퍼터링, 또는 경사 피착, 혹은 이들의 조합에 의해 수행된다.
도 3b에 도시된 바와 같이, 레이저 연삭은 나노와이어 및 유전체 마스킹층을 연삭하여, 중앙 영역 및 주변 영역에서 버퍼층(7)을 노출되게 하고 중앙 영역과 주변 영역 사이에 온전한 나노와이어(10) 링을 남기게, 주위(예를 들면, 주변) 영역(9) 및 중앙(예를 들면, 활성 발광) 영역(10)에서 수행된다. 예시적 치수는 예를 들면, 주변 지역의 사이드들에 대해 820 미크론 및 주변 영역 안쪽에 중앙 영역의 사이드들에 대해 280 미크론일 수 있는데, 그러나 의도된 전극을 달성하기 위해 임의의 적합한 치수가 사용될 수 있다. 도 3c는 중앙 영역(10)(그러나 주변 영역(9)에서는 아니다)에서 추가의 레이저 연삭이 버퍼층(7)을 제거하고 기판층(5)을 노출시키는 것을 도시한다. 추가의 연삭되는 영역의 예시적 치수는 예를 들면, 직경 70 미크론 원일 수 있는데, 그러나 의도된 전극을 달성하기 위해 임의의 적합한 치수가 사용될 수 있다. 도 3d에 도시된 바와 같이, Al2O3와 같은 절연 물질(12)은, 나노와이어들 사이의 영역이 제1 사이드로부터 그리고 제2 사이드로부터 피착의 각도로부터 가려져 있기 때문에 피착되지 않게 하지만, 그러나 주변 지역의 버퍼층(7) 및 중앙 지역의 기판층(5)을 포함하여, 구조의 나머지는 절연체(12)의 층으로 커버되게, 예를 들면, 모든 사이드들 상에 피착하기 위해 회전에 의해, 경사 피착에 의해 피착된다. 경사 피착에 의해 피착될 수 있는 임의의 적합한 절연 물질이 사용될 수 있다. 경사 피착은 증발 혹은 스퍼터링과 같은 이 기술에 공지된 방법에 의해 달성될 수 있다. 경사 피착에 대한 더 상세한 것은 전체를 참조로 본원에 포함시키는 2012년 10월 26일에 출원된 "Nanowire Sized Opto-electronic Structure and Method for Modifying selected Portions of Same"(attorney docket number 9308-017P) 명칭의 코-펜딩 미국 가 출원번호 61/718,884에 제공되어 있다.
도 3e는 전극으로서 작용하고 전체 구조 상에 고르게 피착되는 고 전기적 도전율 층(13), 예를 들면 증발 혹은 CVD와 같은 임의의 적합한 수단에 의해 피착되는 ITO 층을 도시한 것이다. ITO의 사용은 고 투과 상부 층을 제공하며 이에 따라 상부 방출 LED 구조의 제작에서 유용함을 알 것이다. 상부 방출 LED 구조가 요망된다면, 고 전기적 도전율 층을 위해 임의의 다른 적합한 고 전기적 도전율, 고 투과 물질이 사용될 수도 있다. 투명한 상부 접촉층의 경우에, 고 전기적 도전율 및 투과도를 가진 인듐 주석 산화물(ITO), 혹은 이외 다른 투명한 화합물 혹은 고 도핑된 반도체가 사용될 수 있다. 고 전기적 도전율층(13)은 나노와이어의 바깥 쉘(3)에 접촉하지만 안쪽 코어(2)로부터 절연되어, 제2 도전율 유형 쉘에 연결을 위한 제1 전극을 제공한다. 이어, 도 3f에 도시된 바와 같이, 구조는, 나노와이어 링의 바깥 부분 내 나노와이어(14)가 예를 들면, 나노와이어(14) 및 영역(9)으로부터 층(13, 12)을 제거하고, 제1 도전율 유형 코어(2)를 노출시키기 위해 연삭되고, 주변 영역(9)이 나노와이어의 제1 도전율 유형 코어(2)에 전기적으로 연결된 버퍼층(7) -이 버퍼층은 도전성 재료의 피착에 대한 필요성 없이, 나노와이어의 코어의 연결을 위한 제2 전극으로서 사용될 수 있다- 까지 아래로 연삭되도록, 또 다른 연삭 단계가 가해진다.
이들 단계들의 결과는 제2 도전율 유형 반도체(예를 들면, 층(12)에 의해 노출된 p-형 쉘(3) 지역에 접촉하는 층(13)을 통해)에 전기적 접촉하는 중앙 영역 내 평탄 접촉 영역(15), 및 제1 도전율 유형 반도체와 전기적 접촉하는 주변 영역 내 평탄 접촉 영역(16)을 가진 LED이다.
도 3g에 도시된 바와 같이, 금속 접촉 패드(17A, 17B)와 같은, 도전성 패드, 예를 들면 Al 패드는 PR 패턴, Al 피착과 같은 금속 피착, 및 리프트 오프의 사용에 의해 제1 전극 상에 그리고 제2 전극 상에 적층될 수 있다. 반도체 상에 금속 접촉에서 사용하기에 적합한 물질은 Al, Ag, Cu, Ti, Au 또는 Pd이다. 추가의 적합한 물질은 Ni, TiN, Ta, Pt, TaN, Co, Mn, Cr, W, 및 Mo을 포함하나, 그러나 이들로 제한되지 않는다. 그러나, 언급된 금속의 합금 또한 사용될 수 있고 혹은 가변 스택들에서 이들의 조합이 사용될 수도 있다. 금속 및 금속 합금의 특성은 고 전기적 도전율 및 총 물질 시스템과의 양립성이다. 또한, 고 도핑된 반도체 물질과 같은 비-금속 접촉 물질이 사용될 수도 있다. 금속 및 금속 합금의 특성은 고 전기적 도전율 및 총 물질 시스템과의 양립성이다.
바람직한 실시예에서, n 층 및 p 층 둘 다에의 금속 접촉은 마스킹 단계를 절약하기 위해서 동일하다. 바람직한 금속 접촉은 Al/Ti/Au의 스택이다. 또 다른 실시예에서, Al/Ti/Au는 n 접촉(17A)을 위해 사용되고 Ti/Au는 p 접촉(17B)을 위해 사용된다.
도 4는 발명의 또 다른 실시예를 도시한 것이다. 이 실시예의 방법은 p-측 접촉 영역(10)을 만들기 위해 레이저 연삭에 의한 일 그룹의 나노와이어(1)의 제거와(도 4, 단계 1), 이에 이어 나노와이어(1) 사이는 아니고 p-측 접촉 영역(10) 상에 그리고 나노와이어(1)의 상부 상에 절연 물질(12)(예를 들면, Al2O3)의 경사 피착(단계 2)을 포함한다. 이어, 단계 3에서 ITO 또는 또 다른 p-측 전극 물질(13)이 전체 장치(나노와이어(1) 사이를 포함하여) 상에 형성된다. 이어, n-측 접촉 영역(9)은 n-형 버퍼층(7)을 노출시키기 위해 ITO 층(13), 나노와이어(1) 및 절연 물질(12), 및 마스킹층(6)을 연삭함으로써 형성된다(단계 4). 이어, n-측(17B) 접촉 및 p-측(17A) 접촉은 도 3g에 도시된 것과 유사하게, 각각의 n-측 접촉 영역(9) 및 p-측 접촉 영역(10) 상에, 포토리소그래피에 의해 리프트 오프 또는 금속 피착 및 패터닝에 의해 형성된다. 이어, 와이어 본드가 기계적으로 이들 접촉들에 고착된다. 와이어 본딩 프로세스는 금속 접촉에 와이어로 금 볼을 가압하는 것을 수반한다. 이 가압은 나노와이어를 분쇄(crush) 및 변형하는 경향이 있는 큰 힘으로 되는 것으로, 따라서 이들을 제거하고 평탄 표면에 대해 가압하는 것이 바람직하다.
도 5는 나노와이어(1) 장치에서 ITO 층 위에 금속 패드(17B)의 SEM 이미지이다. 도 5a는 레이저 연삭 단계 동안 나노와이어(1)가 제거되는 영역(501) 상에 금속 패드(17B)가 형성되게 레이저 연삭 프로세스를 사용하여 생성된 장치를 도시한 것이다. 도 5b에서, 금속 패드(17B)는 레이저 연삭 없이 나노와이어(1) 위에 형성된다.
도 6 및 도 7a-도 7d는 발명의 2 이상의 실시예를 도시한 것으로, 특히 이들이 레이저 연삭 프로세스를 포함할 수 있는 방법을 도시한다. 도 6에 도시된 바와 같이, 나노와이어(1)는 레이저 연삭에 의해 혹은 마스크 및 에칭(단계 1)에 의해 미래의 p 접촉 영역(10)으로부터 제거된다. 이것은 미래의 단계들에서 n-대-p 단락 형성을 방지하며 미래의 와이어 본딩을 위한 영역(10)을 평탄화한다. 다음에, 유전체 물질(601)이 웨이퍼 상에 피착된다(단계 2). 유전체 물질(601)은 스핀 온 방법, 화학 기상 피착, 혹은 물리 기상 피착에 의해 피착될 수 있다. 바람직한 방법은 스핀 온 글래스, 혹은 SOG라고도 알려진, 글래스(SiO2)의 스핀 온 피착이다. 보론-도핑 SiO2(BSG), 인 도핑 SiO2 (PSG), 보론 및 인 도핑 SiO2(BPSG), Si-C-O-H와 같은 저 k 유전체, HfO2의 Al2O3와 같은 고 k 필름, 및 이외 다른 적합한 유전체와 같은 다른 유전체 필름이 사용될 수도 있다. 한 바람직한 실시예에서, 나노와이어는 약 2.5㎛ 높이이며, 유전체는 하부에서 평면 표면 상에서 측정되었을 때, 약 1000 내지 약 6000Å 두께, 가장 바람직하게는 약 3000Å이다. 다음에, 포토레지스트 마스크(도시되지 않음)는 패드 영역들에 도포되고, 유전체 물질(601)은 습식 혹은 건식 에칭에 의해 마스크되지 않은 영역(602)에서 제거된다(단계 3). 플라즈마 손상을 피하기 위해서 희석 불화수소산(HF)에 의한 습식 에칭이 바람직하다. 인듐 주석 산화물(ITO)과 같은 투명 도전율 산화물(TCO) 필름(13)이 다음에 피착된다(단계 4). 알루미늄 도핑된 산화아연과 같은 그외 다른 TCO 필름이 사용될 수도 있다. 필름은 증발 또는 스퍼터링과 같은 물리적 방법에 의해서, 혹은 CVD에 의해서, 혹은 방법들의 조합에 의해 피착될 수 있다. 바람직하게는 pGaN에 손상을 가하지 않는 스퍼터링 방법에 의해 가장 바람직하게는 피착된다. ITO 필름은 약 100Å 내지 약 10,000Å 두께, 가장 바람직하게는 약 8,000Å일 수 있다.
다음 단계(단계 5)에서, 포토레지스트로 메사 패턴을 마스크하기 위해 표준 리소그래피가 사용되고, 미래의 n 접촉 영역(9)에서 그리고 장치를 정의하고 격리하기 위해 메사 에지 둘레에 필름이 제거된다. 이어 유전체 물질(603)(예를 들면, SOG)은 장치의 측벽들 및 임의의 노출된 부분적으로 에칭된 나노와이어(1)를 패시베이트하기 위해 피착된다. n 및 p 접촉 영역(9, 10)을 제외하고 모든 피처들을 커버하는 마스크(예를 들면, 레지스트)를 피착하기 위해 표준 포토리소그래피가 사용된다. 이들 노출된 n 및 p 접촉 영역(9, 10)은 이들로부터 유전체(603)를 제거하여, 각각 nGaN 버퍼층(7) 및 ITO(13)를 노출시키기 위해 습식 혹은 건식으로 에칭된다(단계 6). 이어, Al, Ti, 및 Au로 구성된 금속 접촉 스택은 증발에 의해 피착된다. 이어, 금속과 함께 포토레지스트 마스크는 웨이퍼에서 리프트 오프되어 N-금속 및 P-금속 접촉(17A, 17B)을 남긴다(단계 7).
도 7a-도 7d은 일 실시예에 따라 나노와이어 LED 장치(700)을 형성하기 위한 프로세스 단계들을 도시한 부감도이다. 도 7a에서, 나노와이어는 연삭 또는 에칭을 통해 패드 영역(709, 710)으로부터 제거되고, 지역(701) 내 나노와이어는 연삭 또는 에칭되지 않는다. 지역(701, 709, 710)을 포함하여, 장치 상에 유전체 물질(703)(예를 들면, SiO2)이 피착된다. 지역(709, 710) 및 나노와이어(701)의 주변 부분을 마스크 하기 위해 표준 리소그래피가 사용될 수 있다. 도 7b에 도시된 바와 같이, 유전체 물질(703)을 제거하고 지역(705) 내 나노와이어를 노출시키기 위해 마스크되지 않은 지역(705)이 에칭될 수 있다. 지역(701, 709, 710)을 포함하여, 장치 상에 인듐 주석 산화물(ITO)과 같은 투명 도전율 산화물(TCO) 물질(707)이 피착된다. 지역(701, 710)을 마스크하기 위해 표준 리소그래피가 사용될 수 있다. 도 7c에 도시된 바와 같이, 지역(709)에서 TCO 물질(707) 및 유전체 물질(703)을 제거하고 하지의 nGaN 층(7)을 노출시키기 위해 마스크되지 않은 지역(709)이 에칭될 수 있다. 지역(701) 내 TCO 층(707) 및 나노와이어, 지역(710) 내 TCO 층(707) 및 유전체 층(703), 그리고 지역(709) 내 노출된 nGaN 층(7)을 포함하여, 장치 상에 추가의 유전체 물질(711)이 피착될 수 있다. 지역(709)에서 n-금속 접촉 영역(713) 및 지역(710) 내 p-금속 접촉 영역(715)을 제외하고 전체 장치(700)를 마스크하기 위해 표준 리소그래피가 사용될 수 있다. 마스크되지 않은 금속 접촉 영역(713, 715)은 n-금속 접촉 영역(713) 내 추가의 유전체 층(711)을 제거하여 nGaN 층(7)을 노출시키고 p-금속 접촉 영역(715) 내 추가의 유전체 층(711)을 제거하여 TCO 층(707)을 노출시키기 위해 마스크를 통해 에칭(예를 들면, 습식 에칭)될 수 있다. 금속 접촉 물질(예를 들면, Al, Ti, 및 Au를 포함하는 금속 접촉 스택)은 포토레지스트 마스크(도시되지 않음) 및 금속 접촉 영역(713, 715) 상에 피착될 수 있다. 도 7d에 도시된 바와 같이, 이어 금속과 함께 포토레지스트 마스크가 장치(700)에서 리프트 오프될 수 있어, 금속 접촉 영역(713, 715) 내 N-금속 및 P-금속 접촉(17A, 17B)을 남긴다.
나노와이어 LED는 나노와이어의 상부로부터 혹은 나노와이어의 하부로부터 혹은 둘 다로부터 광을 방출하게 의도된다. 하부 방출 나노와이어 LED의 경우에, 상부 접촉 물질은 은 또는 알루미늄과 같은 반사층일 수 있는데, 그러나 상부 방출 나노와이어 LED에 대해선, 이하 기술되는 바와 같이, 상부 접촉 물질은 투명할 필요가 있다. 금속 중에서 은은 광학 스펙트럼의 가시 지역에서 최상의 반사계수를 가지지만, 구조 안쪽에 캡핑되지 않는다면 정상 분위기에서 부식 손상을 나타내기가 더 쉽다. 캡핑 층으로서 Si3N4, SiO2, Al2O3 또는 이외 어떤 다른 안정된 유전체가 사용될 수 있다. 알루미늄은 은보다 다소 낮은 가시 지역에서 굴절률을 가지지만 건조한 분위기 환경에서 매우 양호한 부식 저항을 나타낸다. 장치 신뢰성을 개선하기 위해서, 위에 기술된 바와 같은 추가의 유전체 캡핑이 여전히 요망될 수 있다. 투명한 상부 접촉층의 경우에, 기술된 바와 같은, 인듐 주석 산화물(ITO) 혹은 고 전기적 전도율 및 투과성을 가진 그외 다른 투명한 화합물 또는 고 도핑된 반도체가 사용될 수 있다. 이것은 일반적으로 고 흡수성인 금속임에도 불구하고 자신의 두께에 기인하여 거의 투명한 Ni의 50A와 같이 매우 얇은 금속의 사용을 포함한다.
본 발명이 나노와이어 LED의 접촉에 관련하여 기술되었을지라도, 전계효과 트랜지스터, 다이오드와 같은 그외 다른 나노와이어 기반의 반도체 장치, 및 특히, 광검출기, 솔라셀, 레이저, 등과 같은 광 흡수 또는 광 발생을 수반하는 장치는 동일한 방법으로 접촉될 수 있고 특히 레이저 연삭 방법은 임의의 적합한 나노와이어 구조에 구현될 수 있거나 평면 장치 상에 사용될 수 있음을 알 것이다.
발명은 또한 LED 구조를 제공한다.
어떤 실시예에서, 발명은 기판층, 버퍼층, 및 유전체 마스킹층을 포함하는 지지체 상에 어레이된 복수의 나노와이어들을 포함하는 LED 구조를 제공하며, 구조는 (i) 나노와이어들에 의해 커버되지 않은 기판 및 버퍼층을 포함하고 제1 전극층으로서 작용하는 제1 전극 지역, 및 (ii) (a) 기판, 기판 상에 절연층, 및 절연층 상에 제2 전극층을 포함하고 나노와이어들에 의해 커버되지 않은, 중앙 영역, 및 (b) 기판, 버퍼층, 마스크층, 버퍼층에 전기적으로 접촉하고 제2 도전율 유형 반도체 쉘을 둘러싸는 제1 도전율 유형 반도체 나노와이어 코어를 포함하고 코어 및 쉘이 동작에서 광 발생을 위한 활성 지역을 제공하는 pn 또는 pin 접합을 형성하게 구성되고 셀이 마스킹층에 의해 버퍼층으로부터 절연되는 것인, 복수의 나노와이어들, 중앙 영역의 절연층에 인접하고, 제2 전극 층이 중앙 영역의 전극층에 인접하고, 나노와이어 쉘들에 접촉하는, 상기 나노와이어들의 적어도 일부 상에, 절연층을 포함하는 주변 영역을 포함하는, 제2 전극 지역을 포함한다.
LED 구조는 제1 지역의 중앙 영역의 전극층에 전기적으로 접촉하는, 이를테면 금속 패드와 같은 도전성 접촉 패드, 예를 들면, Al을 포함하는 금속 패드를 더 포함할 수 있다.
LED 구조는 제2 지역의 버퍼층에 전기적으로 접촉하는, 이를테면 금속 패드와 같은 금속 접촉 패드, 예를 들면, Al을 포함하는 금속 패드를 더 포함할 수 있다.
LED 구조의 어떤 실시예에서, 제1 도전율 유형은 n-형을 포함하고, 제2 도전율 유형은 p-형을 포함하고, 전극층은 p-전극층을 포함한다.
어떤 실시예에서, 반사층을 포함하는 지지체층과 같은 지지체층, 예를 들면, 반사도를 제공하기 위한 Ag 하부 층은 반사성이다. 본원에 기술된 바와 같은 그외 다른 적합한 반사성 물질들이 사용될 수 있다. 다른 실시예에서, 지지체층은 투명하다.
어떤 실시예에서, 발명은, (i) 기판, 버퍼층, 및 유전체 마스크층을 포함하는 지지체층 상에 복수의 장치들로서, 장치들은 버퍼층에 전기적으로 접촉하고 제2 도전율 유형 반도체 쉘을 둘러싸는 제1 도전율 유형 반도체 나노와이어 코어를 포함하고, 코어 및 쉘은 동작에서 광 발생을 위한 활성 지역을 제공하는 pn 또는 pin 접합을 형성하게 구성되고 셀은 마스킹층에 의해 버퍼층으로부터 절연되는, 복수의 장치들, 및 (ii) 제1 도전율 유형 코어에 접촉하기 위한 제1 전극, 및 (iii) 제2 도전율 유형 쉘에 접촉하기 위한 제2 전극을 포함하고, 제1 전극 및/또는 적어도 제2 전극의 부분은 평탄한 LED 구조를 제공한다. 본원에서 사용되는 바와 같은 "평탄"이라는 용어는 에칭에 의해 얻어지는 프로파일과는 상이하게 얻어지는 프로파일을 나타내게 의도된다. 본원에서 사용되는 바와 같이, 일 실시예에서, 레이저 연삭은 접촉을 제공하기 위한 더 나은 수단을 가능하게 한다. 또한, 평탄은 1 ㎛ x 1 ㎛ 영역에서 적어도 <200nm 피크 대 밸리의 표면을 포함한다. 본원에 기술된 발명의 평탄 표면은 또한 1 ㎛ x 1 ㎛ 영역에서 약 50nm 피크 대 밸리, 1 ㎛ x 1 ㎛ 영역에서 약 200nm 피크 대 밸리, 및 1 ㎛ x 1 ㎛ 영역에서 약 500nm 피크 대 밸리를 포함할 수 있다.
이 명세서에서 인용된 모든 공보 및 특허는 각 개개의 공보 또는 특허가 구체적으로 및 개별적으로 참조로 포함되게 나타낸 것인 것처럼 참조로 본원에 포함되고 방법 및/또는 물질에 관련하여 공보가 인용하는 이들을 개시하고 기술하기 위해 참조로 본원에 포함된다. 임의의 공보의 인용은 출원일 전에 그의 개시에 대한 것이며 본 발명이 이전의 발명에 의해 이러한 공보에 선행하는 자격이 주어지지 않는다는 자인으로서 해석되지 않아야 한다. 또한, 제공된 공개일자들은 독립적으로 확인될 필요가 있을 수 있는 실제 공개일들과는 다를 수도 있다.

Claims (41)

  1. 레이저로 발광 다이오드(LED) 장치의 제1 영역을 연삭하는 방법으로서, 상기 LED 장치는 지지체 상에 나노와이어들의 어레이의 어레이를 포함하고, 상기 레이저 연삭은 상기 LED 장치를 위한 제1 전극을 형성하기 위해서, 상기 나노와이어들 내 제1 도전율 유형 반도체 나노와이어 코어에 전기적으로 연결되는 상기 지지체의 도전성 층을 노출시키는 것인, 방법.
  2. 제1항에 있어서, 상기 나노와이어들은 상기 지지체의 평면으로부터 적어도 20 도로 정렬된, 방법.
  3. 제1항에 있어서, 상기 레이저 연삭은 1 ㎛ x 1 ㎛ 영역에서 적어도 <200nm 피크 대 밸리의 상기 제1 전극의 평탄도를 제공하게 수행되는, 방법.
  4. 제1항에 있어서, 상기 LED 구조를 위한 제2 전극을 형성하는 단계를 더 포함하고, 상기 제2 전극은 상기 나노와이어들 내 제2 도전율 유형 반도체 나노와이어 쉘에 전기적으로 연결되는, 방법.
  5. 제1항에 있어서, 상기 제1 도전율 유형 반도체 나노와이어 코어는 동작에서 광 발생을 위한 활성 지역을 제공하는 pn 또는 pin 접합을 형성하기 위한 상기 제2 도전율 유형 반도체 쉘에 의해 둘러싸인, 방법.
  6. 제5항에 있어서, 상기 제1 도전율 유형은 n-형을 포함하고, 상기 제2 도전율 유형은 p-형을 포함하는, 방법.
  7. 제6항에 있어서, 상기 제1 전극은 n-전극 층을 포함하는, 방법.
  8. 제7항에 있어서, 상기 n-전극 층은 버퍼층을 포함하고 이로부터 상기 나노와이어 코어가 상기 나노와이어들의 어레이의 생성 동안 성장되는, 방법.
  9. 제8항에 있어서, 상기 버퍼층은 갈륨 질화물 또는 알루미늄 갈륨 질화물 중 적어도 하나를 포함하는, 방법.
  10. 제8항에 있어서, 상기 지지체는 코어들이 상기 마스킹층 내 개구들을 통해 상기 버퍼층으로부터 돌출하고 상기 쉘들이 상기 마스킹층 상에 위치되게 유전체 마스킹층을 더 포함하는, 방법.
  11. 제9항에 있어서, 상기 지지체는 상기 버퍼층 밑에 기판층을 더 포함하는, 방법.
  12. 제11항에 있어서, 상기 기판층은 Al2O3을 포함하는, 방법.
  13. 제8항에 있어서, 상기 지지체층은 반사층을 더 포함하는, 방법.
  14. 제13항에 있어서, 상기 반사층은 Ag을 포함하는, 방법.
  15. 제6항에 있어서, 상기 제2 전극은 상기 p-형 나노와이어 쉘들에 전기적으로 연결되는 p-전극 층인, 방법.
  16. 제15항에 있어서, 상기 제2 전극은 투명 도전율 산화물(TCO) 층을 포함하는, 방법.
  17. 제16항에 있어서, 상기 TCO 층은 화학 기상 피착에 의해 피착되는, 방법.
  18. 제16항에 있어서, 상기 투명 도전율 산화물 층은 증발에 의해 피착되는 인듐 주석 산화물(ITO) 층을 포함하는, 방법.
  19. 제4항에 있어서, 상기 제2 전극은 상기 하지의 버퍼층을 노출시키기 위해 제2 영역에 레이저 연삭에 의해 이산 LED들을 제거하고, 상기 LED 장치의 상기 제2 영역이 상기 절연 물질에 의해 실질적으로 완전히 커버되게 하고 상기 나노와이어들의 상기 셀들이 노출되게 상기 나노와이어들 사이의 영역들에 상기 절연 물질이 없게 되도록 경사 피착에 의해 상기 LED 장치 상에 절연 물질을 피착하고, 상기 나노와이어 쉘들에 접촉하는 제2 전극을 형성하기 위해 상기 도전성 물질이 상기 노출된 나노와이어 쉘들에 접촉하도록 상기 LED 장치 상에 도전성 물질을 피착함으로써 형성되는, 방법.
  20. 제19항에 있어서, 상기 도전성 층을 다시 노출시키고 상기 제1 전극을 다시 형성하기 위해 상기 제1 영역 내 도전성 물질 및 절연 물질을 제거하는 단계를 더 포함하는, 방법.
  21. 제1항에 있어서, 상기 지지체는 투명한, 방법.
  22. 제1항에 있어서, 상기 레이저 연삭은 펄스 레이저를 사용하여 수행되는, 방법.
  23. 제22항에 있어서, 상기 레이저 펄스의 상기 스폿 크기는 20 내지 150 미크론 사이인, 방법.
  24. 제23항에 있어서, 상기 스폿 크기는 10 내지 50 미크론 사이인, 방법.
  25. 제24항에 있어서, 상기 스폿 크기는 20 내지 40 미크론 사이인, 방법.
  26. 제22항에 있어서, 상기 레이저는 모듈형 광섬유 레이저인, 방법.
  27. 제22항에 있어서, 각 펄스의 에너지는 0.01 내지 1 J/cm2 사이인, 방법.
  28. 제27항에 있어서, 광 펄스당 상기 에너지는 0.1 내지 0.5 J/cm2 사이인, 방법.
  29. 제28항에 있어서, 광 펄스당 상기 에너지는 0.15 내지 0.4 J/cm2 사이인, 방법.
  30. 기판층, 버퍼층, 및 유전체 마스킹층을 포함하는 지지체 상에 어레이된 복수의 나노와이어들을 포함하는 LED 구조에 있어서, 상기 구조는
    (i) 상기 나노와이어들에 의해 커버되지 않은 상기 기판 및 상기 버퍼층을 포함하고 제1 전극층으로서 작용하는 제1 전극 지역, 및
    (ii) (a) 상기 기판, 상기 기판 상에 절연층, 및 상기 절연층 상에 제2 전극층을 포함하고 상기 나노와이어들에 의해 커버되지 않은, 중앙 영역, 및
    (b) 주변 영역으로서, 상기 기판, 상기 버퍼층, 상기 마스크 층, 상기 버퍼층에 전기적으로 접촉하고 제2 도전율 유형 반도체 쉘을 둘러싸는 제1 도전율 유형 반도체 나노와이어 코어를 포함하며 상기 코어 및 상기 쉘이 동작에서 광 발생을 위한 활성 지역을 제공하는 pn 또는 pin 접합을 형성하게 구성되고 상기 셀이 상기 마스킹층에 의해 상기 버퍼층으로부터 절연되는 것인 복수의 나노와이어들, 상기 중앙 영역의 절연층에 인접하고, 상기 제2 전극 층이 상기 중앙 영역의 상기 전극층에 인접하고, 상기 나노와이어 쉘들에 접촉하는, 상기 나노와이어들의 적어도 일부 상에, 절연층을 포함하는 상기 주변 영역을 포함하는, 제2 전극 지역을 포함하는, LED 구조.
  31. 제30항에 있어서, 상기 중앙 영역의 상기 제2 전극층과 전기적 접촉하는 도전성 접촉 패드를 더 포함하는, LED 구조.
  32. 제31항에 있어서, 상기 도전성 접촉 패드는 금속 패드인, LED 구조.
  33. 제32항에 있어서, 상기 도전성 접촉 패드는 Al을 포함하는, LED 구조.
  34. 제30항에 있어서, 상기 제1 전극 지역에서 상기 버퍼층과 전기적으로 접촉하는 도전성 접촉 패드를 더 포함하는, LED 구조.
  35. 제34항에 있어서, 상기 도전성 접촉 패드는 금속 패드이고 상기 제1 전극 지역은 상기 제2 전극 지역을 둘러싸는, LED 구조.
  36. 제35항에 있어서, 상기 도전성 접촉 패드는 Al을 포함하는, LED 구조.
  37. 제30항에 있어서, 상기 제1 도전율 유형은 n-형을 포함하고, 상기 제2 도전율 유형은 p-형을 포함하고, 상기 제2 전극층은 p-전극층을 포함하는, LED 구조.
  38. 제30항에 있어서, 상기 지지체층은 반사성인, LED 구조.
  39. 제38항에 있어서, 상기 지지체층은 반사도를 제공하기 위해 Ag 하부 층을 포함하는, LED 구조.
  40. 제30항에 있어서, 상기 지지체층은 투명한, LED 구조.
  41. 발광 다이오드(LED) 구조에 있어서,
    (i) 기판, 버퍼층, 및 유전체 마스크층을 포함하는 지지체층 상에 복수의 장치들로서, 상기 장치들은 상기 버퍼층에 전기적으로 접촉하고 제2 도전율 유형 반도체 쉘을 둘러싸는 제1 도전율 유형 반도체 나노와이어 코어를 포함하고, 상기 코어 및 상기 쉘은 동작에서 광 발생을 위한 활성 지역을 제공하는 pn 또는 pin 접합을 형성하게 구성되고 상기 셀은 상기 마스킹층에 의해 상기 버퍼층으로부터 절연되는, 상기 복수의 장치들, 및
    (ii) 상기 제1 도전율 유형 코어에 접촉하기 위한 제1 전극, 및
    (iii) 상기 제2 도전율 유형 쉘에 접촉하기 위한 제2 전극을 포함하고, 상기 제1 전극 및/또는 적어도 상기 제2 전극의 부분은 평탄한, LED 구조.
KR1020157013688A 2012-10-26 2013-10-22 나노와이어 led 구조 및 이를 제조하는 방법 KR20150103661A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261719108P 2012-10-26 2012-10-26
US61/719,108 2012-10-26
PCT/US2013/066129 WO2014066357A1 (en) 2012-10-26 2013-10-22 Nanowire led structure and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20150103661A true KR20150103661A (ko) 2015-09-11

Family

ID=50545178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157013688A KR20150103661A (ko) 2012-10-26 2013-10-22 나노와이어 led 구조 및 이를 제조하는 방법

Country Status (6)

Country Link
US (3) US9076945B2 (ko)
EP (1) EP2912700A4 (ko)
JP (1) JP6353845B2 (ko)
KR (1) KR20150103661A (ko)
TW (1) TWI601310B (ko)
WO (1) WO2014066357A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11984470B2 (en) 2019-01-15 2024-05-14 Samsung Display Co., Ltd. Light-emitting diode and display device comprising same

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343490B2 (en) 2013-08-09 2016-05-17 Zena Technologies, Inc. Nanowire structured color filter arrays and fabrication method of the same
US9478685B2 (en) 2014-06-23 2016-10-25 Zena Technologies, Inc. Vertical pillar structured infrared detector and fabrication method for the same
US20160005892A1 (en) * 2014-07-02 2016-01-07 Zena Technologies, Inc. Vertical pillar structure photovoltaic devices and method for making the same
US9299866B2 (en) 2010-12-30 2016-03-29 Zena Technologies, Inc. Nanowire array based solar energy harvesting device
US8748799B2 (en) 2010-12-14 2014-06-10 Zena Technologies, Inc. Full color single pixel including doublet or quadruplet si nanowires for image sensors
US8229255B2 (en) 2008-09-04 2012-07-24 Zena Technologies, Inc. Optical waveguides in image sensors
US8299472B2 (en) 2009-12-08 2012-10-30 Young-June Yu Active pixel sensor with nanowire structured photodetectors
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
US8274039B2 (en) 2008-11-13 2012-09-25 Zena Technologies, Inc. Vertical waveguides with various functionality on integrated circuits
US8866065B2 (en) 2010-12-13 2014-10-21 Zena Technologies, Inc. Nanowire arrays comprising fluorescent nanowires
US9406709B2 (en) 2010-06-22 2016-08-02 President And Fellows Of Harvard College Methods for fabricating and using nanowires
US9515218B2 (en) 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings
US9000353B2 (en) 2010-06-22 2015-04-07 President And Fellows Of Harvard College Light absorption and filtering properties of vertically oriented semiconductor nano wires
US9076945B2 (en) 2012-10-26 2015-07-07 Glo Ab Nanowire LED structure and method for manufacturing the same
EP2912698B1 (en) 2012-10-26 2018-04-04 Glo Ab Nanowire sized opto-electronic structure and method for modifying selected portions of same
WO2014066379A1 (en) 2012-10-26 2014-05-01 Glo Ab Nanowire sized opto-electronic structure and method for modifying selected portions of same
FR3000294B1 (fr) * 2012-12-21 2016-03-04 Aledia Support fonctionnel comprenant des nanofils et des nano-empreintes et procede de fabrication dudit support
US9972750B2 (en) * 2013-12-13 2018-05-15 Glo Ab Use of dielectric film to reduce resistivity of transparent conductive oxide in nanowire LEDs
WO2016022824A1 (en) * 2014-08-08 2016-02-11 Glo Ab Pixilated display device based upon nanowire leds and method for making the same
KR102223036B1 (ko) 2014-08-18 2021-03-05 삼성전자주식회사 나노구조 반도체 발광소자
KR20160027610A (ko) * 2014-09-01 2016-03-10 삼성전자주식회사 나노구조 반도체 발광소자
US9620559B2 (en) 2014-09-26 2017-04-11 Glo Ab Monolithic image chip for near-to-eye display
DE102015121554B4 (de) * 2015-12-10 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
EP3508893B1 (en) * 2016-08-31 2023-01-11 Riken Light absorbing body, bolometer, infrared ray absorbing body, solar thermal power generating device, radiant cooling film, and method for manufacturing light absorbing body
FR3061608B1 (fr) * 2016-12-29 2019-05-31 Aledia Dispositif optoelectronique a diodes electroluminescentes
JP7007547B2 (ja) 2017-04-11 2022-01-24 日亜化学工業株式会社 発光素子の製造方法
US10418499B2 (en) 2017-06-01 2019-09-17 Glo Ab Self-aligned nanowire-based light emitting diode subpixels for a direct view display and method of making thereof
KR102345618B1 (ko) * 2017-09-01 2021-12-31 삼성전자주식회사 발광 다이오드 및 그의 제조 방법
WO2019055271A1 (en) 2017-09-15 2019-03-21 Glo Ab OPTICAL EXTENSION IMPROVEMENT OF LIGHT-EMITTING DIODE SUB-PIXELS
JP7137066B2 (ja) 2018-10-23 2022-09-14 日亜化学工業株式会社 発光素子の製造方法
CN114300604B (zh) * 2021-12-27 2024-02-20 中国电子科技集团公司第五十五研究所 一种高分辨率Micro-LED微显示器件的高容差铟柱及其制备方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335908B2 (en) 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
US7034854B2 (en) * 2002-11-12 2006-04-25 Nanoink, Inc. Methods and apparatus for ink delivery to nanolithographic probe systems
US7132677B2 (en) 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
US7332263B2 (en) * 2004-04-22 2008-02-19 Hewlett-Packard Development Company, L.P. Method for patterning an organic light emitting diode device
US20060231828A1 (en) * 2004-07-29 2006-10-19 Margaretha De Kok-Van Breemen Light-emitting diode
JP4591276B2 (ja) * 2005-08-12 2010-12-01 パナソニック電工株式会社 半導体発光素子の製造方法
US20070158661A1 (en) 2006-01-12 2007-07-12 Rutgers, The State University Of New Jersey ZnO nanostructure-based light emitting device
EP1991499A4 (en) 2006-03-08 2013-06-26 Qunano Ab METHOD FOR THE METAL-FREE SYNTHESIS OF EPITAXIAL SEMICONDUCTOR NANODRONS ON SI
MX2008011275A (es) * 2006-03-10 2008-11-25 Stc Unm Crecimiento pulsado de nanoalambres de gan y aplicaciones en materiales y dispositivos de substrato semiconductor de nitruros del grupo iii.
JP5082504B2 (ja) * 2006-03-31 2012-11-28 日亜化学工業株式会社 発光素子及び発光素子の製造方法
WO2008034823A1 (en) 2006-09-18 2008-03-27 Qunano Ab Method of producing precision vertical and horizontal layers in a vertical semiconductor structure
JP2008098220A (ja) * 2006-10-06 2008-04-24 Asahi Kasei Corp 発光ダイオード
WO2008140611A2 (en) 2006-12-18 2008-11-20 The Regents Of The University Of California Nanowire array-based light emitting diodes and lasers
EP2091862B1 (en) * 2006-12-22 2019-12-11 QuNano AB Elevated led and method of producing such
JP5453105B2 (ja) * 2006-12-22 2014-03-26 クナノ アーベー ナノ構造のｌｅｄ及びデバイス
KR101524319B1 (ko) 2007-01-12 2015-06-10 큐나노 에이비 시준 리플렉터를 갖는 나노구조 ｌｅｄ 어레이
JP5345552B2 (ja) 2007-01-12 2013-11-20 クナノ アーベー 複数の窒化物ナノワイヤとその製造方法
US8624968B1 (en) * 2007-04-25 2014-01-07 Stc.Unm Lens-less digital microscope
US8133768B2 (en) * 2007-05-31 2012-03-13 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, photovoltaic or other electronic apparatus and system
US8456392B2 (en) * 2007-05-31 2013-06-04 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, photovoltaic or other electronic apparatus and system
KR100904588B1 (ko) * 2007-07-05 2009-06-25 삼성전자주식회사 코어/쉘 형태의 나노와이어를 제조하는 방법, 그에 의해제조된 나노와이어 및 이를 포함하는 나노와이어 소자
DE112008002387B4 (de) * 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
JP2009147140A (ja) 2007-12-14 2009-07-02 Panasonic Corp 発光素子および発光素子の製造方法
US8546067B2 (en) * 2008-03-21 2013-10-01 The Board Of Trustees Of The University Of Illinois Material assisted laser ablation
CN103022282B (zh) * 2008-07-07 2016-02-03 格罗有限公司 纳米结构led
SE533531C2 (sv) * 2008-12-19 2010-10-19 Glo Ab Nanostrukturerad anordning
KR20100080094A (ko) 2008-12-31 2010-07-08 삼성전자주식회사 방사형 이종접합 구조의 나노 막대를 이용한 발광 다이오드
JP2012521655A (ja) * 2009-03-25 2012-09-13 クナノ アーベー ショットキーデバイス
TWI671811B (zh) * 2009-05-12 2019-09-11 美國伊利諾大學理事會 用於可變形及半透明顯示器之超薄微刻度無機發光二極體之印刷總成
EP2253413A1 (en) * 2009-05-15 2010-11-24 National University of Ireland Galway Method for laser ablation
KR20120092091A (ko) 2009-06-26 2012-08-20 캘리포니아 인스티튜트 오브 테크놀로지 페시베이팅된 실리콘 나노와이어들을 제조하기 위한 방법들 및 그에 따라 획득된 디바이스들
FR2949278B1 (fr) * 2009-08-18 2012-11-02 Commissariat Energie Atomique Procede de fabrication d'un dispositif d'emission de lumiere a base de diodes electroluminescentes
US20110079766A1 (en) 2009-10-01 2011-04-07 Isaac Harshman Wildeson Process for fabricating iii-nitride based nanopyramid leds directly on a metalized silicon substrate
US20120006390A1 (en) * 2009-12-08 2012-01-12 Yijie Huo Nano-wire solar cell or detector
KR101134493B1 (ko) 2010-03-19 2012-04-13 삼성엘이디 주식회사 발광 다이오드 및 이의 제조 방법
AU2011268135B2 (en) * 2010-06-18 2014-06-12 Glo Ab Nanowire LED structure and method for manufacturing the same
US9947829B2 (en) 2010-06-24 2018-04-17 Glo Ab Substrate with buffer layer for oriented nanowire growth
KR101710159B1 (ko) 2010-09-14 2017-03-08 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광소자 및 그 제조 방법
US20130200391A1 (en) 2010-09-28 2013-08-08 North Carolina State University Gallium nitride based structures with embedded voids and methods for their fabrication
KR20120040550A (ko) * 2010-10-19 2012-04-27 삼성엘이디 주식회사 반도체 발광소자 및 그 제조방법
KR20120055390A (ko) * 2010-11-23 2012-05-31 삼성엘이디 주식회사 발광소자 및 그 제조방법
NL2008426A (en) * 2011-04-08 2012-10-09 Asml Netherlands Bv Lithographic apparatus, programmable patterning device and lithographic method.
US20130046584A1 (en) 2011-08-16 2013-02-21 Brightedge Technologies, Inc. Page reporting
US8350249B1 (en) 2011-09-26 2013-01-08 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
US8350251B1 (en) * 2011-09-26 2013-01-08 Glo Ab Nanowire sized opto-electronic structure and method for manufacturing the same
TWI528592B (zh) * 2011-11-03 2016-04-01 晶元光電股份有限公司 光電元件
CN104769732A (zh) * 2012-09-18 2015-07-08 Glo公司 纳米角锥体大小的光电子结构及其制造方法
US9076945B2 (en) 2012-10-26 2015-07-07 Glo Ab Nanowire LED structure and method for manufacturing the same
EP2912698B1 (en) * 2012-10-26 2018-04-04 Glo Ab Nanowire sized opto-electronic structure and method for modifying selected portions of same
WO2014143991A1 (en) * 2013-03-15 2014-09-18 Glo Ab Nanowire led structure with decreased leakage and method of making same
US9224914B2 (en) * 2013-06-18 2015-12-29 Glo Ab Insulating layer for planarization and definition of the active region of a nanowire device
US9972750B2 (en) * 2013-12-13 2018-05-15 Glo Ab Use of dielectric film to reduce resistivity of transparent conductive oxide in nanowire LEDs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11984470B2 (en) 2019-01-15 2024-05-14 Samsung Display Co., Ltd. Light-emitting diode and display device comprising same

Also Published As

Publication number Publication date
EP2912700A1 (en) 2015-09-02
WO2014066357A1 (en) 2014-05-01
US9231161B2 (en) 2016-01-05
EP2912700A4 (en) 2016-04-06
TWI601310B (zh) 2017-10-01
JP6353845B2 (ja) 2018-07-04
US20150263237A1 (en) 2015-09-17
US20160211406A1 (en) 2016-07-21
JP2016500925A (ja) 2016-01-14
TW201424041A (zh) 2014-06-16
US20140117401A1 (en) 2014-05-01
US9076945B2 (en) 2015-07-07

Similar Documents

Publication Publication Date Title
US9231161B2 (en) Nanowire LED structure and method for manufacturing the same
US9312442B2 (en) Nanowire structure and method for manufacturing the same
EP2761678B1 (en) Nanowire sized opto-electronic structure and method for manufacturing the same
US9741895B2 (en) Removal of 3D semiconductor structures by dry etching
US9640723B2 (en) Insulating layer for planarization and definition of the active region of a nanowire device
US10079331B2 (en) High index dielectric film to increase extraction efficiency of nanowire LEDs
US20140370625A1 (en) Stopping An Etch In A Planar Layer After Etching A 3D Structure

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application