JP2012521655A - ショットキーデバイス - Google Patents

Abstract

本発明に係るデバイスは、半導体ナノワイヤ（１）と金属接触（５）との間の半導体金属接合によって形成されたショットキー障壁を備える。前記金属接触（５）は、その長さに沿って各ナノワイヤ（１）の周辺領域を少なくとも部分的に囲む。前記ナノワイヤ（２）は、前記半導体金属接合の一部である低濃度ドープ領域を備える。この低濃度ドープ領域は、ナノワイヤセグメント、ナノワイヤの全体又は高濃度ドープナノワイヤコア（３）を備えたコアシェル構造によって形成され、前記低濃度ドープ領域は、シェル（４）に含まれる。前記デバイスは、本発明に係る方法を用いて製造され、かかる方法は、２つの異なる成長モードを使用し、第１のステップは、前記半導体金属接合の形成用の適切なテンプレートを与えながら基板（２）から軸方向に成長させることを備え、第２のステップは、前記低濃度ドープ領域においてドーピングレベルを制御可能に放射状に成長させることを備える。
【選択図】図３

Description

本発明は、ショットキー障壁を備えるデバイスに関する。特に、本発明は、半導体ナノワイヤと金属接触との間の半導体金属接合によって形成されたショットキー障壁を備えるデバイスに関する。

金属−半導体接触には、オーム接触（抵抗接触）及びショットキー接触の２つの主なグループがある。オーム接触は、半導体の直列抵抗に関して無視可能な接触抵抗、及び、金属−半導体接触を備えるデバイスの各位置の総電圧降下と比較して、金属−半導体接触の全体で小さい電圧降下を有する金属−半導体接触と呼ばれる。ショットキー接触は、ショットキー障壁又はショットキーダイオードと称される、改正された半導体金属接合を備える。障壁の高さは、金属部分の仕事関数と接合の半導体部分の電子親和力との間の差分によって決定される。

ショットキーダイオードは、従来のｐｎダイオードに対して多くの利点を有し、その１つは、電流輸送が少数キャリアに起因するｐｎダイオードとは対照的に、多数キャリアデバイスであることである。従って、かかるデバイスは、小数キャリア蓄積効果を示さず、高速用途（ｈｉｇｈ ｓｐｅｅｄ ａｐｐｌｉｃａｔｉｏｎｓ）において魅力的な選択肢となる。更に、ショットキーダイオードが多数キャリアデバイスであり、電流フローメカニズムがポテンシャル障壁の全体での熱電子放出のメカニズムであるため、ターンオン電圧（ｔｕｒｎ−ｏｎ ｖｏｌｔａｇｅ）は、金属仕事関数、半導体の電子親和力及び接合における表面エネルギー順位（ｓｕｒｆａｃｅ ｓｔａｔｅｓ）によって概ね完全に定義される。これは、ｐｎダイオードよりも低い低ターンオン電圧及び高い逆飽和電流密度（ｒｅｖｅｒｓｅ−ｓａｔｕｒａｔｉｏｎ ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ）を与える。

ワイドバンドギャップ半導体は、特に、ショットキーダイオードに適している。Ｓｉと比べて、それらは、絶縁破壊電圧、低漏れ電流、高い温度安定度、速い逆方向回復時間及び正の抵抗の温度係数の点で改善された性能を提供する。後者は、並列ダイオード用途における熱暴走（ｔｈｅｒｍａｌ ｒｕｎａｗａｙ）の防止に役立つ。それらの利点の全てを考慮すると、ワイドバンドギャップのショットキーダイオードが広く採用されることは、例えば、スイッチモード電源などのアプリケーションの消費電力の効率化及び低減において著しい向上を意味するであろうことが理解される。別の利点は、ワイドバンドギャップのショットキーダイオードは、Ｓｉ相当物と比べて、より高温度で動作することができるため、ヒートシンクのサイズを縮小する可能性によって全体のパッケージサイズをより小さくすることができることである。

利用可能なワイドバンドギャップ半導体では、特に、ショットキーダイオード用途におけるＳｉＣ及びＧａＮが注目されている。高性能ショットキーダイオードは、例えば、加奈陀国特許第２５１５１７３号や欧州特許第１９４７７００号に記載され、かかるダイオードは、ＧａＮ基板の上に成長させたエピタキシャルＧａＮやＳｉＣ基板の上に成長させたエピタキシャルＡｌＧａＮから製造される。更に、米国特許第６，７６８，１４６号は、サファイア基板の上に成長させたＧａＮから製造されたショットキーダイオードを記載する。しかしながら、記載された材料の組み合わせを使用する場合、問題が生じる。最も重要な問題は、コストである。これらのデバイスは、基板の高コストに起因して、製造することが非常に高価になる。それに加えて、ＳｉＣは、更に著しく製造コストを増加させる、１５００℃を超える非常に高い成長温度を必要とする。

近年、半導体金属接合の一部としてナノワイヤを備えたショットキーダイオードが実証されている。国際公開第２００５／１２４８７２号は、基板の上に成長させた単一導電型の半導体ナノワイヤ及び半導体ナノワイヤの対向端の上に配置された金属接触によって形成されたショットキーダイオードを開示している。国際公開第２００４／１０９８１５号は、半導体金属接合を形成するために、その先端に堆積された金属を含む半導体ナノワイヤのアレイを備えたショットキーダイオードを開示している。国際公開第２００７／０２１０６９号では、金属接触層は、ショットキー接触を形成するために、ｐｎ接合を含む半導体ナノワイヤのアレイの上面に形成される。これらのナノワイヤショットキーダイオードは、小さなデバイス面積を実現するためのナノワイヤの小さな断面積、及び、必然的にＧａＮなどのワイドバンドギャップ半導体を使用することから利益を得る。また、ナノワイヤを使用することで、ＧａＮ成長に起因する格子不整合によって引き起こされる問題を回避できることが国際公開第２００７／０２１０６９号から周知となっている。

従来技術は、ワイドバンドギャップショットキーダイオードを製造することに関して欠点を有する。

本発明の目的は、従来技術の欠点の少なくとも一部を克服することである。これは、独立請求項で定義されるデバイス及び方法によって達成される。

本発明にかかるデバイスは、半導体ナノワイヤと第１の金属接触との間の半導体金属接合によって形成されたショットキー障壁を備える。第１の金属接触は、その長さに沿った各半導体ナノワイヤの周辺領域を少なくとも部分的に囲む。従って、半導体金属接合は、半導体ナノワイヤの半径方向において少なくとも部分的である。

半導体ナノワイヤは、ナノワイヤのベースを介して接触される。これは、高濃度ドープバッファ層、例えば、ナノワイヤが成長するＳｉウエハの上の高濃度ドープＩＩＩ−Ｖ族層をなくすことができる。

半導体ナノワイヤは、半導体金属接合の一部である低濃度ドープ領域を備える。この低濃度ドープ領域は、ナノワイヤの軸ナノワイヤセグメント（ａｘｉａｌ ｎａｎｏｗｉｒｅ ｓｅｇｍｅｎｔ）、ナノワイヤの全体、又は、高濃度ドープナノワイヤコア及びシェルに備えられた低濃度ドープ領域を含むコアシェル構造からなる。

コアシェル構造において、シェルは、少なくとも、第１の金属接触によって囲まれた周辺領域のナノワイヤコアを囲み、ナノワイヤコアは、実質的に、ナノワイヤが導電体として機能し、シェル又はその一部がショットキー障壁の空乏領域として機能するようなシェルよりも著しく高いドーピングレベルを有する。従って、金属半導体は、放射設計（ｒａｄｉａｌ ｄｅｓｉｇｎ）を有する。

放射設計は、第１のセグメント及び第２のセグメントを備える半導体ナノワイヤで実現することができる。第２のセグメントは、低濃度ドープされ、半導体金属接合の形成に寄与する上述した低濃度ドープ領域に相当する。第１のセグメントは、半導体金属接合に接続する導電体として動作するために、高濃度ドープされる。

低濃度ドープシェル層を含むコアシェル構造は、本発明にかかる方法によって実現することができる。かかる方法は、半導体金属接合の形成用の適切なテンプレートを与える第１のステップ、及び、低濃度ドープ領域におけるドーピングレベルの制御を可能にする第２のステップの２つの異なる成長モードの使用に基づいている。

本発明に係る、半導体ナノワイヤと金属接触との間の半導体金属接合によって形成されるショットキー障壁を備えるデバイスを形成する方法は、
−第１のステップにおいて、半導体金属接合の形成用のテンプレートを形成するために、ナノワイヤコアを軸方向に成長させることと、
−第２のステップにおいて、成長モードを切り替え、ナノワイヤコアの上に放射状にシェルを成長させることと、
−シェルの上に第１の金属接触を提供することと、
を備える。

本発明によれば、ワイドバンドギャップショットキーダイオードを低コストで製造しながらも、高い信頼性を維持することが可能となる。特に、本発明は、欠陥のないワイドバンドギャップショットキーダイオードを製造することの実現性を可能にする。

本発明の更なる利点は、使用する材料系及び技術がショットキーダイオードを高い生産性で製造することを可能にすることである。

本発明の更なる利点は、標準Ｓｉマイクロ電子デバイス及びショットキーダイオードなどのワイドバンドギャップ半導体二端子デバイスを同一基板の上で集積化する可能性を向上させることである。従って、標準Ｓｉ基板は、欠陥のないＩＩＩ−Ｖ族半導体エレクトロニクスだけではなく、高品質の標準Ｓｉマイクロ電子デバイスの製造に使用することができる。

標準Ｓｉウエハの上の集積化の一例は、ウエハの第１の部分又は一部、ナノワイヤがショットキーダイオードを形成するために配置されることである。ウエハの第２の部分又は一部の上において、抵抗及びコンデンサと同様に、例えば、ＭＯＳトランジスタ、電界効果トランジスタ（ＦＥＴ）、特定用途向け集積回路（ＡＳＩＣｓ）などの標準半導体要素が配置される。
合理的なレベルの製造コストを維持しながらも、これは、高性能ナノワイヤデバイス及び標準半導体機器を標準Ｓｉ基板の上で十分に集積する可能性を提供する。

本発明の更なる実施形態は、従属請求項で定義される。本発明の他の目的、利点及び新規な特徴は、添付図面及び特許請求の範囲と関連させて以下の本発明の詳細な説明を考慮することにより明らかになるであろう。

添付図面を参照して、本発明の好適な実施形態を説明する。
図１は、本発明において、成長方向に制限拡張（ｌｉｍｉｔｅｄ ｅｘｔｅｎｓｉｏｎ）を有するナノワイヤを概略的に示す図である。 図２は、本発明において、ナノワイヤの上面における第１の接触と基板を介してナノワイヤに接続する第２の接触とを含むショットキー障壁を備えるナノワイヤ構造を概略的に示す図である。 図３は、本発明において、コアシェル構造における放射状ショットキー障壁を備えるナノワイヤ構造を概略的に示す図である。 図４は、本発明において、縦方向ヘテロ構造（ｌｏｎｇｉｔｕｄｉｎａｌ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）を有するナノワイヤを含む放射状ショットキー障壁を備えるナノワイヤ構造を概略的に示す図である。 図５は、図３のナノワイヤ構造の変形例を概略的に示す図である。 図６は、図４のナノワイヤ構造の変形例を概略的に示す図である。

以下に説明する実施形態は、ナノワイヤの使用及び本願の目的に全て基づいており、ナノワイヤという用語は、幅又は直径がナノメートル寸法である形状を有する構造として解釈されるべきである。このような構造は、一般的に、ナノウィスカー、１次元ナノ要素、ナノロッドなどとも呼ばれる。但し、ナノワイヤは、非イロンゲイト形状（ｎｏｎ−ｅｌｏｎｇａｔｅｄ ｓｈａｐｅ）を有さずに、ナノワイヤの固有の特性の一部から利益を得ることもできる。一例として、例えば、三角形の、又は、ほんの幾つかのエピタキシャル層と同程度に薄い非細長いナノワイヤは、更なる処理に欠陥のないテンプレートを提供するために、比較的大きい欠陥密度を有する基板材料の上に形成することができる。

本発明のナノワイヤは、マイクロエレクトロニクスの分野においてウエハと呼ばれる基板の上に成長させる。基板は、その表面の上に複数の表面層を含んでいてもよい。これらの層は、一般的には、バッファ層と呼ばれ、本願において、「基板」という用語は、結晶性Ｓｉ基板などの単一基板、又は、バッファ層を含む基板を交換可能に意味する。

触媒として粒子を使用せずにナノワイヤが成長される、国際公開第２００７／１０２７８１号及び国際公開第２００８／０８５１２９に開示されているような選択成長技術を用いて、ナノワイヤは成長させることが好ましい。粒子補助成長による基板の上のナノワイヤ形成の最も広く知られた処理、又は、米国特許第７，３３５，９０８号に開示されている、所謂、ＶＬＳ（気体−液体−固体）機構、既知の様々な種類の化学ビームエピタキシ法及び気相エピタキシ法も用いることができる。

ＧａＮやＡｌＧａＮなどのワイドバンドギャップ材料のほぼ欠陥のないナノワイヤをＳｉ基板と同等の種々の基板の上に成長させた。ナノワイヤは、基板の上に直接、或いは、基板の上にＩＩＩ−Ｖ族材料のバッファ層を最初に提供し、続いて、バッファ層の上にナノワイヤを成長させることによって、成長させることができる。例えば、国際公開第２００９／０５４８０４号に示されるようなＩＩＩ族材料の前駆体のプリフロー（ｐｒｅ−ｆｌｏｗ）によって提供された基板の上の終端層は、Ｓｉの上の垂直に配列された半導体ナノワイヤの取得においてアシストしてもよい。

基本的に、本発明に係るデバイスは、少なくとも１つの半導体ナノワイヤ１と、第１の金属接触５とを備え、半導体ナノワイヤ１と第１の金属接触５との間の半導体金属接合は、ショットキー障壁を形成する。

図１を参照するに、本発明の１つの実施形態に係るデバイスは、基板２から成長して基板２から突出し、半導体ナノワイヤ１のベースの導電体として機能する導電体素子に接続する少なくとも１つの半導体ナノワイヤ１と、半導体ナノワイヤ１の対向端の上に配置された第１の金属接触５とを備える。少なくとも半導体金属接合に隣接したセグメントにおける半導体ナノワイヤ１は、低いドーピングレベルを有する。

一例として、図１に示すように、デバイスは、半導体ナノワイヤ１よりも実質的に高いドーピングレベルを有する、例えば、ｎ^＋＋型のＩＩＩ−Ｖ属材料からなる共通バッファ層９から実質的に軸方向に成長され、例えば、ｎ型のＩＩＩ−Ｖ族材料からなる低いドーピングレベルを有し、且つ、基板２に対向する半導体ナノワイヤ１の端部の上に配置された第１の金属接触５を有する半導体ナノワイヤ１のアレイを備える。これは、金属（Ｍｅ）接触／／ｎ型のＩＩＩ−Ｖ族のナノワイヤ／ｎ^＋＋型のＩＩＩ−Ｖ属のバッファ層の配列を形成し、ダブルスラッシュは、半導体金属接合の位置を示す。誘電体スペーサ７は、第１の金属接触５と基板２との間に配置され、半導体ナノワイヤ１の間のギャップを満たす。バッファ層９は、各半導体金属接合を接続する導電体として機能する。一例として、二端子デバイスは、高濃度にドープされたバッファ層９の上に、第２の接触６を配置することによって、好ましくは、オーム接触を形成することによって形成される。誘電体スペーサ７は、半導体ナノワイヤ２の成長において用いられる誘電体成長マスク（不図示）を備えていてもよい。

均質的にドープされた半導体ナノワイヤ１を例示したが、ナノワイヤは、異なる構成及び／又はドーピングの複数のセグメントを含んでもよい。例えば、ナノワイヤ１は、第１のセグメントが半導体金属接合に接続する導電体として機能するように、基板に隣接する高いドーピングレベルを有する第１のセグメント、及び、半導体金属接合に隣接する低いドーピングレベルを有する第２のセグメントによって成長させてもよい。

半導体ナノワイヤ又はナノワイヤ１は、バッファ層９以外の手段によって接触させてもよい。例えば、接触の周囲のラップはナノワイヤ１のベースで用いられてもよいし、或いは、基板２は、横方向に、又は、基板２を介して延在する導電体を提供するために、ドープされてもよい。

上記の実施形態の第１の金属接触５は、典型的に、ファセット面を有する又は平坦化された各ナノワイヤ１の遊離端面（ｆｒｅｅ ｅｎｄ ｓｕｒｆａｃｅ）の上に配置されてもよく、或いは、各ナノワイヤ１の周辺領域まで延在し、各ナノワイヤ１の端部を囲む。「周辺領域」という用語は、本出願において、半導体ナノワイヤの湾曲側壁として解釈される。

図２は、ｎ型のＧａＮで構成された半導体ナノワイヤ１のアレイを備えた本発明に係るデバイスの一例を概略的に示し、各半導体ナノワイヤ１は、Ｓｉで構成された基板２の上のｎ^＋＋型のＧａＮで構成された共通バッファ層９から成長する。第１の金属接触５は、ショットキー障壁を形成するために、基板２に対向する半導体ナノワイヤ１の端部の上に配置される。プラチナ（Ｐｔ）及びニッケル（Ｎｉ）は、ｎ型のＧａＮに対して高品質ショットキー接触を形成することが証明され、これらのいずれかを使用してもよいが、これに限定されるものではない。特に、この例において、成長マスク１０は、半導体ナノワイヤ１の位置を定め、それらの直径を定義するために、バッファ層９の上で用いられる。高濃度にドープされたバッファ層９は、半導体ナノワイヤ１の共通電極として機能し、好ましくは、オーム接触を形成するように構成される第２の接触（不図示）がバッファ層９の上のどこかに配置されるか、或いは、バッファ層９が他の手段によって電気的に接触される。誘電体成長マスクは、バッファ層９の上に配置されてバッファ層９から第１の金属接触５を分離するが、誘電体スペーサは、例えば、１００Ｖを超える高電圧動作を許容するための追加的な絶縁材を与えるために、配置されることが好ましい。

ショットキーダイオードを形成するために特に注目され、一例として、ＧａＮを含む多くのＩＩＩ−Ｖ族材料は、通常、適合基板の欠如に起因する、多くの貫通転移及び積層欠陥を含む。従来技術のＧａＮ系デバイスでは、ＳｉＣ、Ａｌ_２Ｏ_３及びＳｉが最も一般的に用いられる。これらの材料は、ＧａＮに対して格子不整合となる。また、それらは、ＧａＮに対して高い熱膨張不整合となる。更に、ＳｉＣ及びＡｌ_２Ｏ_３は、高価であり、大きいウエハサイズに使用可能なものがまだ市販されていない。ナノワイヤの小さいフットプリントにより、それらは、全ての３次元における最適な結晶サイズを緩和することで結晶の不一致（ｃｒｙｓｔａｌ ｄｉｓｃｒｅｐａｎｃｉｅｓ）を許容する。
例えば、米国特許第７，３３５，９０８号は、ナノワイヤの軸方向に連続する著しい格子不整合を成長させるためにこれを使用する機会を開示し、選択的に成長されたＧａＮナノワイヤが貫通転移や積層欠陥が実質的にない結晶構造を形成することを示している。この意味において、本発明に係る半導体ナノワイヤは、基本的には、一般的な平面基板よりも、半導体金属接合を形成するためのよりよいテンプレートであると考えられる。更に、ＧａＮナノワイヤの貫通転移や積層欠陥の量は、それらが成長するＧａＮバルク材よりも非常に少なく見えることに注意されたい。従って、デバイス性能は、バッファ層９又は基板２の特性を劣化させることから切り離すことができる。ＧａＮで例示したが、これは、他のワイドバンドギャップＩＩＩ−Ｖ族半導体にも同様に当てはまる。

図１及び図２を参照して説明した上記の実施形態は、軸方向半導体金属接合（ａｘｉａｌ ｍｅｔａｌ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｊｕｎｃｔｉｏｎｓ）を実質的に有しているとみなすことができる。一方、図３乃至図６を参照して説明する以下の実施形態は、コアシェル構造において、又は、軸方向に変化するドーピングレベルを有する半導体ナノワイヤを備えた放射状半導体金属接合（ｒａｄｉａｌ ｍｅｔａｌ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｊｕｎｃｔｉｏｎｓ）を実質的に有する。本発明に係る、このような放射状ショットキーデバイスは、少なくとも１つの半導体ナノワイヤ１、又は、図３に示すような半導体ナノワイヤのアレイと、第１の金属接触５とを備え、各半導体ナノワイヤ１と第１の金属接触５との間の半導体金属接合は、ショットキー障壁を形成する。第１の金属接触５は、その長さに沿った各半導体ナノワイヤ１の周辺領域を少なくとも部分的に囲むように、各半導体ナノワイヤ１の上に配置される。

図３を参照するに、半導体ナノワイヤ１は、ナノワイヤコア３と、シェル４とを備える。シェル４は、少なくとも、第１の金属接触５によって囲まれる周辺領域において、ナノワイヤコア３を囲み、ナノワイヤコア３は、本質的に、ナノワイヤコア３が導電体として機能し、シェル４又はその一部がショットキー障壁の空乏領域として機能するように、シェル４よりも著しく高いドーピングレベルを有する。

一例として、ナノワイヤコア３は、ｎ^＋＋型のＧａＮなどの高濃度にドープされたＩＩＩ−Ｖ族材料から構成される。ｎ型のＧａＮなどの著しく低いドーピング度を有するＩＩＩ−Ｖ族材料のシェル４は、高濃度にドープされたナノワイヤコア１２の上に成長される。第１の金属接触は、半導体ナノワイヤ１におけるショットキー障壁を形成する僅かにドープされた半導体と共に、シェル４の上に配置される。半導体ナノワイヤ１のコア３は、導電体として機能し、即ち、低抵抗を示す。金属配列は、Ｍｅ／／ｎ型のＩＩＩ−Ｖ族シェル／ｎ^＋＋型のＩＩＩ−Ｖ族コア／ｎ^＋＋型のＩＩＩ−Ｖ族バッファ層であってもよい。高濃度にドープされたナノワイヤコア３及び高濃度にドープされたバッファ層の両方は、電極として機能する。また、誘電体スペーサは、バッファ層９及び半導体ナノワイヤ１のベースから第１の金属接触５を絶縁させることを要求される。

図４における本発明の別の実施形態では、デバイスは、半導体ナノワイヤ１において変化するドーピングレベルを備えた放射設計（ｒａｄｉａｌ ｄｅｓｉｎｇ）を有する。一例として、ナノワイヤ１は、高濃度にドープされたＩＩＩ−Ｖ族材料から構成される第１のセグメント１ａを形成するために、まず、軸方向に成長される。その後、低いドーピングレベルを備えたＩＩＩ−Ｖ族材料の少なくとも第２のセグメント１ｂは、第１のセグメント１ａの上に、軸方向に成長される。そして、第１の金属接触５は、第１の金属接触５が第２のセグメント１ｂの周辺領域を少なくともカバーし、第１のセグメント１ａ及び基板２から絶縁されるように、半導体ナノワイヤの第２のセグメント１ｂの上に配置される。これは、Ｍｅ／／ｎ型のＩＩＩ−Ｖ族ナノワイヤセグメント／ｎ^＋＋型のＩＩＩ−Ｖ族ナノワイヤセグメント／ｎ^＋＋型のＩＩＩ−Ｖ族バッファ層の金属配列を形成する。

本発明に係るナノワイヤショットキーデバイスの放射設計は、幾つかの利点を有する。軸方向成長及び放射状成長のための成長条件は異なる。軸方向又はナノワイヤ成長は、結晶表面の上の成長分子の移動経路長を増加させることによって、通常、ＩＩＩ−Ｖ属比を減少させることによって、可能となり、軸方向成長相は、国際公開第２００８／０８５１２９号に開示されているように、軸方向成長相よりも著しく低いＶ／ＩＩＩ属材料比、又は、全成長圧力の減少を利用する。成長条件のこれらの適合の欠点は、不純物原子とＶ属空格子点（ｃｏｌｕｍｎ Ｖ ｖａｃａｎｃｉｅｓ）との結合を増加させる。これは、材料における高いバックグラウンドドーピング及び深いレベルの欠陥をもたらし、条件を満たす半導体特性を備えた低濃度ドープ材料を実現する可能性を低下させる。従って、放射設計は、成長中に、ドーピングレベルの大きな変化（ばらつき）を可能にし、軸設計よりも、半導体金属接合に隣接する半導体材料のドーピングレベルを制御することを容易にする。

基本的には、少なくとも１つの半導体ナノワイヤ１と、第１の金属接触５とを備え、半導体ナノワイヤ１と第１の金属接触５との間の半導体金属接合がショットキー障壁を形成するデバイスを形成する方法は、
−第１のステップにおいて、貫通転移及び積層欠陥が実質的にない半導体金属接合の形成状のテンプレートを形成するために、ナノワイヤコア３を軸方向に成長させることと、
−第２のステップにおいて、成長モードを切り替え、ナノワイヤコア３の上に放射状にシェル４を成長させることと、
−第１の金属接触５がその長さに沿った各半導体ナノワイヤ１の周辺領域を少なくとも囲むように、シェル４の上に第１の金属接触５を提供することと、
を備える。

第１のステップは、貫通転移及び積層欠陥に関して、欠陥のない材料の成長を可能にする。この種の欠陥が生じる小さな可能性はまだあるが、多数のナノワイヤにおいて、このような欠陥の存在は無視することができる。放射状成長に切り替える場合、不純物及び空格子点レベルが減少する間に、シェルは、テンプレートの有利な特性、即ち、貫通転移や積層欠陥などの欠陥の欠如を引き継ぐ。これは、上述した有利な特性を維持しながら、潜在的なドーピングレベルのより広いスパンを可能にする。上述したように、放射状成長相は、軸方向成長相よりも著しく高いＶ／ＩＩＩ族材料比を利用する。Ｖ／ＩＩＩ比の例は、国際公開第２００８／０８５１２９号に開示されている。放射状成長は、多層又は段階的な構造を備えたシェル状構造を与えるために、異なる材料組成やドーピングなどによって繰り返すこともできる。

本発明の半導体ナノワイヤを成長させるために、選択成長技術、即ち、触媒のない成長技術を用いることの１つの利点は、成長条件が異なる成長メカニズム又はドーピングに適用された場合、触媒工程の化学反応を考慮する必要がないことである。

放射設計は、潜在的に、大きな接合面（ｊｕｎｃｔｉｏｎ ｓｕｒｆａｃｅ）によって、より強固な及び信頼性のあるショットキーダイオードを与える。接合面は、ナノワイヤの長さを変化させることによって、又は、第１の金属接触の被覆範囲（ｅｘｔｅｎｔ ｏｆ ｃｏｖｅｒａｇｅ）を変化させることによって、調整することができる。軸設計が用いられ、半導体金属接合が半導体ナノワイヤ１の先端に配置される場合、短絡のリスクが高くなる。

放射設計によって、ショットキーデバイスのフットプリントは、従来技術で可能なものよりも非常に小さくなり、記録密度は、プレーナ技術の記録密度の少なくとも５倍になる。

ナノワイヤの最適な寸法は、半導体金属接合に隣接する半導体領域のドーピングレベルに依存する空乏領域の幅によって決定される。図１及び図２の実施形態において、ナノワイヤは、幅全体にわたって低濃度にドープされ、空乏は、この低濃度ドープ領域に生じる。放射設計において、低濃度ドープ領域は、シェル層４に構成されることが好ましく、高濃度ドープコア３は、導電体として機能する。ナノワイヤコア３の直径はあまり重要ではないが、シェル層４における低濃度ドープ領域の厚さは特性に大きな影響を与える。ナノワイヤの直径は、典型的には、５ｎｍから１５０ｎｍまで変動するが、５００ｎｍ程度であってもよく、最適な直径は、デバイスの設計及び使用目的に依存して変動する。ナノワイヤは様々な断面形状を有するため、直径は有効径を指すように意図される。

軸方向及び放射状成長のためのＩＩＩ属及びＶ属材料前駆体に関する方法の詳細は、当業者に公知であるため、本出願では省略する。前駆体と異なるＩＩＩ−Ｖ属材料の選択における依存性が利用できる。異なる前駆体は、流量の異なる適切な値を引き起こし、それに応じて、Ｖ／ＩＩＩ比を調整する必要がある。当業者は、上記の技術及び従来技術に基づいて、このような調整を行うことができる。

本発明のデバイスの半導体ナノワイヤ１は、予め定められたデバイスレイアウトに従って、予め定められた位置又は領域に成長されてもよい。パターンは、リソグラフィ工程を用いて定義されてもよい。

上述したように、誘電体スペーサ７は、基板２から第１の金属接触５を絶縁するために配置される。第１の接触５と第２の接触６との間に高電圧を与える場合、かかる電圧は、誘電体スペーサ７の材料及び厚さによって決定され、電気的破壊は、デバイスを介して電流の自由流れ（ｆｒｅｅ ｆｌｏｗ）を引き起こす。誘電体スペーサ７は、電気的破壊を防止するために配置され、ある電位差に抵抗するように構成される。誘電体スペーサの１つの例は、誘電体のｎｍ（ナノメートル）当たり１Ｖの破壊電界を考えると、１ｋＶの電圧に抵抗するために、１０００ｎｍの厚さよりも厚い必要がある二酸化シリコン層であるが、これに限定されるものではない。

基板２、又は、基板を貫通するビア（ｔｈｒｏｕｇｈ−ｓｕｂｓｔｒａｔｅ ｖｉａ）を形成する少なくともその一部は、電気伝導特性を実現するために、高いドーピングレベルの定義に従って、非常に高いドーピングレベルにドープされる。これは、基板２の第１の面の上に第１の金属接触５を、基板２の第２の面の上に第２の接触６を配置することを可能にする。

部分的又は完全に基板２をカバーするために配置されるバッファ層９は、ナノワイヤ成長のために要求される材料に依存して選択される。半導体ナノワイヤ１に適した材料は、ＧａＮ、ＩｎＮ、ＩｎＰ、ＧａＡｓ、ＧａＰ、及び、ＡｌＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｓＰ、ＩｎＧａＰ、ＩｎＧａＡｓなどのそれらの三元及び四元相（ｔｅｒｎａｒｙ ａｎｄ ｑｕａｔｅｒｎａｒｙ ｐｈａｓｅｓ）を含むが、これらに限定されるものではない。バッファ層９に適した材料は、同じである。材料の選択において、コストが問題となる。基板２は、ＩＩＩ−Ｖ族材料を含むことが好ましい。具体的には、基板２に適した材料は、Ｓｉ、ＳｉＣ、Ｓｉ_３Ｎ_４、Ａｌ_２Ｏ_３、ＭｇＯを含むが、これらに限定されるものではない。第１の金属接触５に適した材料は、Ｍｇ、Ｈｆ、Ａｇ、Ａｌ、Ｗ、Ａｕ、Ｐｄ、Ｎｉ、又は、Ｐｔを含むが、これらに限定されるものではない。化学式に関する共通の命名法によれば、要素Ａ及び要素Ｂからなる化合物は、一般的に、ＡＢで表示され、それは、Ａ_ｘＢ_１−ｘとして解釈されるべきである。

本出願の目的において、高濃度ドープ材料は、５×１０^１７を超えるドーピングレベルを有することが好ましく、１×１０^１８を超えるドーピングレベルを有することが更に好ましい。本出願の目的において、低いドーピングレベルを有する材料は、１×１０^１７より低いドーピングレベルを有することが好ましく、１×１０^１６より低いドーピングレベルを有することが更に好ましく、１×１０^１５より低いドーピングレベルを有することが更により好ましく、１×１０^１４より低いドーピングレベルを有することが最も好ましい。

本発明は、「上面」、「縦方向」、「横方向」、「幅」、「長さ」などの用語で説明されたが、デバイスの空間における物理的な向きは重要ではない。これらの用語は、デバイスの種々の特徴の相互関係を説明するために使用されるにすぎない。

現時点において最も実用的、且つ、好適な実施形態であると考えられるものに関連して本発明を説明したが、本発明は、開示された実施形態に限定するものではなく、特許請求の範囲に記載された範囲内で種々の変形及び同等の構成を含むことを意図すると理解されるべきである。

Claims (15)

1. 少なくとも１つの半導体ナノワイヤ（１）と、第１の金属接触（５）とを備え、前記半導体ナノワイヤ（１）と前記第１の金属接触（５）との間の半導体金属接合がショットキー障壁を形成するデバイスであって、前記第１の金属接触（５）は、各半導体ナノワイヤ（１）の周辺領域を少なくとも部分的に囲むことを特徴とするデバイス。
2. 前記半導体ナノワイヤ（１）は、ナノワイヤコア（３）と、シェル（４）とを備え、前記シェル（４）は、前記第１の金属接触（５）によって囲まれる少なくとも前記周辺領域において前記ナノワイヤコア（３）を囲み、前記ナノワイヤコア（３）は、本質的に、前記ナノワイヤコア（３）が導電体として機能し、前記シェル（４）又はその一部が前記ショットキー障壁の空乏領域として機能するように、前記シェル（４）よりも著しく高いドーピングレベルを有することを特徴とする請求項１に記載のデバイス。
3. 前記半導体ナノワイヤ（１）は、第１のセグメント（１ａ）と、第２のセグメント（１ｂ）とを備え、前記第１のセグメント（１ａ）は、前記第２のセグメント（１ｂ）よりも著しく高いドーピングレベルを有し、前記第１の金属接触（５）及び前記第２のセグメント（１ｂ）は、前記半導体金属接合を提供することを特徴とする請求項１又は２に記載のデバイス。
4. 前記第１の金属接触（５）は、被覆されていない前記半導体ナノワイヤ（１）の一端から離れるように、面取りされていることを特徴とする請求項１乃至３のうちいずれか１項に記載のデバイス。
5. 前記ナノワイヤ（１）は、半導体基板（２）から突き出ていることを特徴とする請求項１乃至４のうちいずれか１項に記載のデバイス。
6. 前記基板（２）は、Ｓｉで構成されていることを特徴とする請求項５に記載のデバイス。
7. 前記基板（２）は、ＩＩＩ−Ｖ族半導体材料で構成され、ナノワイヤ（１）に隣接するバッファ層を備えることを特徴とする請求項５又は６に記載のデバイス。
8. 前記バッファ層（２５）は、ＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＩｎＰ、ＧａＡＳ又はＧａＰで構成されていることを特徴とする請求項７に記載のデバイス。
9. 誘電体スペーサ（７）が前記第１の金属接触（５）と基板（２）との間に配置されていることを特徴とする請求項５乃至８のうちいずれか１項に記載のデバイス。
10. 前記誘電体スペーサ（７）は、前記半導体金属接合まで前記半導体ナノワイヤ（１）の長さに部分的に沿って延在することを特徴とする請求項９に記載のデバイス。
11. 前記第１の金属接触（５）は、Ａｕ及び／又はＰｄ及び／又はＮｉ及び／又はＰｔで構成されていることを特徴とする請求項１乃至１０のうちいずれか１項に記載のデバイス。
12. ナノワイヤは、ＧａＮ、ＧａＡｓ、ＧａＩｎＮ又はＧａＰからなることを特徴とする請求項１乃至１１のうちいずれか１項に記載のデバイス。
13. 前記デバイスは、前記第１の金属接触（５）によって並列に電気的に接続されたアレイ状の複数の半導体ナノワイヤ（１）を備えることを特徴とする請求項１に記載のデバイス。
14. 半導体ナノワイヤ（１）と金属接触（５）との間の半導体金属接合によって形成されたショットキー障壁を備えたデバイスを形成する方法であって、
    −第１のステップにおいて、前記半導体金属接合の形成用のテンプレートを形成するために、ナノワイヤコア（３）を軸方向に成長させることと、
    −第２のステップにおいて、成長モードを切り替え、前記ナノワイヤコア（３）の上に放射状にシェル（４）を成長させることと、
    −前記シェル（４）の上に第１の金属接触（５）を提供することと、
    を備えることを特徴とする方法。
15. 前記シェル（４）、前記ナノワイヤコア（３）は、前記シェル（４）よりも著しく高いドーピングレベルにドープされることを特徴とする請求項１４に記載の方法。

Images