JP2014530504A - ナノワイヤサイズ光電構造及びそれを製造する方法 - Google Patents

Abstract

光電構造は、支持層の上に並列配置された複数のナノ素子を含み、各ナノ素子は、少なくとも第１の導電型の半導体ナノサイズコアを含み、コア及び第２の導電型の半導体は、ｐｎ接合又はｐｉｎ接合を形成する。第１の電極は、前記複数のナノ素子を覆うように延設され且つ第２の導電型の半導体の少なくとも一部と電気的に接触する。構造の第２の導電型の半導体の側にミラーが配置される。

Description

本発明は、例えばダイオード構造などの発光デバイスのようなナノサイズ光電構造に関し、特にナノサイズ系発光デバイスのアレイ、特にそのコンタクト形成に関する。

発光ダイオード（ＬＥＤ）が照明に使用される機会は多くなったが、広範囲に普及するためには、特に大規模処理に関して克服すべき技術上の問題点がいくつかある。

近年、ナノワイヤ技術に対する関心が増している。従来のプレーナ技術によって製造されたＬＥＤと比較して、ナノワイヤは１次元の構成であり、格子整合に関する制約が少ないために組み合わせる材料の選択肢が広がり且つ大型基板上で処理可能であるので、ナノワイヤＬＥＤには独自の特性がある。半導体ナノワイヤを成長させるのに適する方法は当該技術分野では周知であり、基本的な処理の１つは、粒子アシスト成長又は例えば米国特許第７，３３５，９０８号公報に開示されるいわゆるＶＬＳ（気体−液体−固体）機構である。粒子アシスト成長は、化学ビームエピタキシ（ＣＢＥ）法、有機金属ＣＶＤ（ＭＯＣＶＤ）法、有機金属気相エピタキシャル成長（ＭＯＶＰＥ）法、レーザーアブレーション法及び熱蒸着法を使用することにより実現可能である。しかし、ナノワイヤ成長はＶＬＳ処理には限定されない。例えば、国際公開第ＷＯ２００７／１０２７８１号は、触媒として粒子を使用せずに半導体基板上に半導体ナノワイヤが成長されてもよいことを示す。この分野での重要な成功例の１つは、Ｓｉ基板上に第ＩＩＩ〜Ｖ族半導体ナノワイヤ及び他のナノワイヤを成長させる方法が実証されたことである。この方法は、既存のＳｉ処理と互換性を有し且つ入手しにくいＩＩＩ〜Ｖ族基板の代わりに安価なＳｉ基板を使用できるので有用である。

底面発光ナノワイヤＬＥＤの一例が国際公開第ＷＯ２０１０／１４０３２号に示される。このナノワイヤＬＥＤは、Ｓｉ基板上のＧａＮバッファ層のような基板のバッファ層の上に成長された半導体ナノワイヤのアレイを備える。各ナノワイヤは、ｐ型シェルの中に封入されたｎ型ナノワイヤコアと、ｐｎ接合又はｐｉｎ接合を形成するｎ型領域とｐ型領域との間に形成された活性層を有するｐ電極とを備える。バッファ層は、ナノワイヤ成長のテンプレートになる機能並びにｎ型ナノワイヤコアに接続する電流搬送層として作用する機能を有する。更に、活性領域で発生される光はバッファ層を通して発射されるので、バッファ層は透明である。

好都合な特性及び性能を有してはいるが、ナノワイヤＬＥＤのコンタクト形成に関する処理には、プレーナ技術と比較して新たな手法が必要である。ナノワイヤＬＥＤは、ナノワイヤの大型アレイを備えることにより、アスペクト比の大きい構造を有する３次元面を形成するので、直進的処理を使用するコンタクト材料の成膜は困難な作業である。

以上の状況に鑑み、本発明の実施形態の目的は、改善されたナノワイヤ系構造、特にＬＥＤなどの光電構造及びそのコンタクト形成のための新たな方法を提供することである。

上記の目的は、独立特許請求の範囲に記載の半導体デバイス及び半導体デバイスを形成する方法により達成される。

本明細書に開示されるナノサイズ構造は、並列配置された複数のナノ素子を備える。各ナノ素子は、少なくとも第１の導電型（例えばｎ型）のコアを備える。コアは、それを取り囲む第２の導電型（例えばｐ型）のシェルとｐｎ接合又はｐｉｎ接合を形成するナノワイヤコアであるのが好ましい。シェルはナノ素子の一部であってもよいが、バルク半導体素子を構成してもよい。動作中、接合は光を発生するための活性領域を形成する。本明細書において、コアの第１の導電型はｎ型半導体コアとして説明され且つ第２の導電型のシェルはｐ型半導体シェルとして説明されるが、それらの導電型が逆であってもよいことは理解されるべきである。ｐ電極層は、複数のナノ素子を覆うように延設され且つｐ型シェルに接続するために少なくともナノ素子の最上部と電気的に接触する。ｐ電極層の少なくとも一部は、ナノ素子の間でブリッジ形であってもよい。本出願において便宜上使用される用語「ブリッジ形」は、ｐ電極層が隣接するナノ素子の間に延設されることにより連続した層を形成することを意味する。ワイヤの間に架設されたｐ電極の部分は、支持体により支持されることが可能であるが、フリーハンギングのように吊り下がっていてもよい（エアブリッジ）。

従来のプレーナＬＥＤは、サンドイッチ構造の機能層を備える。最も単純な形態では、プレーナＬＥＤは、ｐ型不純物添加層、活性領域及びｎ型不純物添加層という少なくとも３つの機能層を備える。機能層は、ウェル、障壁、真性層及び傾斜層を更に含んでもよい（例えば活性層の一部として）。本発明の実施形態において説明されるＬＥＤアレイは、機能層のうち少なくとも１つの層がアレイ中の周囲のＬＥＤから電気的に分離されるという点で従来のＬＥＤとは明確に異なる。従来のＬＥＤと異なるもう１つの点は、２つ以上のファセットが利用されること及び発光層である機能層が平面ではないことである。

尚、本明細書において説明される製造方法は、例えば、ナノワイヤ製造方法の教示に関して参考として本明細書に取り入れられているＳｅｉｆｅｒｔ他の米国特許第７，８２９，４４３号公報に説明されるように、コア−シェルナノワイヤを形成するようにコア上に半導体シェル層を成長させるためにナノワイヤコアを利用するのが好ましいが、本発明はそれに限定されない。例えば、以下に説明されるように、別の実施形態では、コアのみがナノ構造（例えばナノワイヤ）を構成し、シェルは、任意に典型的なナノワイヤシェルより大きい寸法を有してもよい。更に、多くのファセットを含むようにデバイスを形成でき、且つ種々の種類のファセットの面積比を調整できる。このことは、図面中に「角錐形」ファセット及び縦方向側壁ファセットにより例示される。テンプレートに主に角錐形ファセット又は側壁ファセットを有する発光層が形成されるようにＬＥＤを製造できる。発光層の形状にかかわらず、コンタクト層についても同じことが言える。

連続する層（例えばシェル）を使用すると、最終的に得られる個別のデバイス（例えばｐｎデバイス又はｐｉｎデバイス）は、角錐形（すなわち最上部又は先端部で幅が狭く、底面が広い）と、デバイスの長軸に対して垂直な横断面が円形、六角形又は他の多角形の形である柱形（すなわち先端部と底面の幅がほぼ同一）との間の何らかの形状を有することになるだろう。従って、完成したシェルを含む個別のデバイスは種々の大きさを有してもよい。例えば、底面の幅は、１００ｎｍ〜１μｍ未満のように１００ｎｍ〜数（例えば５）μｍの範囲であり、高さは数百ｎｍ〜数（例えば１０）μｍの範囲であるような種々の大きさを有してもよい。

従来の方法では、ナノワイヤＬＥＤのコンタクトは、ナノワイヤの全面及びナノワイヤの間の中間面をほぼ被覆するコンタクト層をスパッタリング技術又は蒸着技術を使用して成膜することにより形成されていた。アスペクト比が大きく、多くの場合にナノワイヤの間隔は狭いので、そのような直進的処理を使用すると、その被覆はノンコンフォーマル（ｎｏｎ‐ｃｏｎｆｏｒｍａｌ）になる。詳細には、コンタクト層が不連続になり且つ中間面（例えば縦に延びるナノワイヤの間で露出された水平面）のコンタクト層が薄くなりすぎる危険がある。その結果、動作中、一部のナノワイヤの効果が失われ、デバイス中の電流拡散が不十分になる。本発明の実施形態に係るブリッジ形ｐ電極の場合、不連続になる危険は低減されるか又はまったくなくなり、ｐ電極の厚さは均一であり且つｐ電極上に任意に追加の層が成膜されるために、横方向電流拡散は改善される。

ブリッジ形ｐコンタクト又は上面発光ナノサイズＬＥＤの場合、厚いコンタクト層がナノワイヤＬＥＤの最上部と直接接触できる。上面発光ＬＥＤでは、透明なｐコンタクト層が使用される。ブリッジがない場合、最上部のｐ電極層をはるかに分厚く形成しなければならなくなるので、吸収が増加する。

また、底面発光ナノサイズＬＥＤのブリッジ形ｐコンタクト又はｐ電極の場合、反射ｐコンタクト層は、周囲のナノワイヤ領域全体に配置されるのではなく、ナノ素子の最上部にのみ配置される。反射層が周囲領域全体に沿って下方まで延設されると、全内部反射によって著しく大きな損失が発生するだろう。

従って、本発明の実施形態は、内部導電率、光発生及びナノワイヤＬＥＤからの光のアウトカップリングに関して効率のよいＬＥＤなどのナノサイズデバイスを取得することを可能にする。

本発明の実施形態は、従属特許請求の範囲において定義される。本発明の他の目的、利点及び新規な特徴は、添付の図面及び特許請求の範囲と関連付けて以下の本発明の詳細な説明を考慮することにより明らかになるだろう。

添付の図面を参照して、本発明の実施形態を説明する。
図１は、本発明の実施形態に係るナノワイヤＬＥＤの基部を概略的に示す側横断面図である。 図２は、本発明の実施形態に係るバッファ層上のナノワイヤＬＥＤ構造を概略的に示す側横断面図である。 、 図３ａ及び図３ｂは、本発明の実施形態に係るブリッジ形ｐ電極を概略的に示す側横断面図である。 、 、 、 、 、 、 、 図４ａ〜図４ｈは、本発明の一実施形態に係る方法の第１の実現形態を概略的に示す側横断面図である。 、 、 、 、 、 、 、 、 、 、 図４ｉ〜図４ｓは、本発明の別の実施形態に係る方法の第２の実現形態を概略的に示す側横断面図である。 図５は、本発明の実施形態に係るブリッジ形ｐ電極の２つの走査電子顕微鏡写真を示す図である。 、 、 、 、 、 、 、 、 図６ａ〜図６ｉは、本発明の別の実施形態に係る方法の第３の実現形態を概略的に示す側横断面図である。 図７は、第３の実現形態の例に従って製造されたナノワイヤＬＥＤ構造の走査電子顕微鏡写真を示す図である。 図８は、本発明の別の実施形態に係る軸方向ｐｎ接合及びブリッジ形ｐ電極を備えるナノワイヤＬＥＤ構造のアレイを概略的に示す側横断面図である。 図９は、本発明の更なる実施形態に係るデバイスを示す側横断面図である。 図１０は、適切なコンタクトによってサブマウントに実装された図９の実施形態のデバイスを示す側面図である。 図１１は、本発明の更に別の実施形態に係るデバイスを示す側横断面図である。 図１２は、適切なコンタクトによってサブマウントに実装された図１１の実施形態のデバイスを示す側面図である。 図１３は、更に別の実施形態を示す側横断面図である。 図１４は、適切なコンタクトを有する図１３の実施形態を示す図である。 図１５は、更に別の実施形態を示す側横断面図である。 図１６は、適切なコンタクトを有する図１５の実施形態を示す図である。 図１７は、ナノサイズ構造の更なる実施形態を示す図である。 図１８は、ナノサイズ構造の更に別の実施形態を示す図である。 図１９は、ナノサイズ構造の更に別の実施形態を示す図である。 図２０は、ナノサイズ構造の更に別の実施形態を示す図である。

本明細書において使用される場合の用語「ブリッジ形電極」は、隣接する個別のデバイスの間に充填スペーサを介して延設される（延在する）か又は隣接するデバイスの間に空間（例えばエアブリッジ）を残すように隣接する個別のデバイスの間に延設された電極構造を意味する。空間は、側方の隣接するデバイス、「最上部」のブリッジ形電極及び「底部」にあるデバイスの支持体（ｓｕｐｐｏｒｔ）により取り囲まれているのが好ましい。「最上部」及び「底部」という用語は、デバイスが位置決めされる向きに応じた相対的な意味を持つ。例えば、個別のデバイスが半径方向コア−シェルナノワイヤである一実施形態において、ブリッジ形電極は、ナノワイヤの先端部及びナノワイヤ間の空間を覆うので、電極の下方のナノワイヤ支持層（例えば基板、バッファ層、反射導電層又は透明導電層、絶縁マスク層など）と電極との間に空間が存在する。

ナノテクノロジーの分野では、ナノワイヤは、通常、横方向にナノスケール又はナノメートル単位の寸法（例えば円筒形ナノワイヤの場合は直径、角錐形ナノワイヤ又は六角形ナノワイヤの場合は幅）を有するが、長手方向の大きさには制約がないナノ構造と解釈される。一般に、そのようなナノ構造は、ナノウィスカー、１次元ナノ素子、ナノロッド、ナノチューブなどとも呼ばれる。一般に、多角形の横断面を有するナノワイヤは、各々が３００ｎｍを超えない少なくとも２つの次元を有すると考えられる。しかし、ナノワイヤは、約１μｍまでの直径又は幅を有することが可能である。ナノワイヤは１次元の性質を有するので、独自の物理的特性、光学的特性及び電子的特性を示す。例えば、量子の機械的効果を利用するデバイス（例えば量子ワイヤを使用する）を形成するために又は格子構造に大きな不整合があることにより通常は組み合わせることが不可能な組成の異なる材料からヘテロ構造を形成するために、それらの特性を使用できる。ナノワイヤという用語が示唆する通り、１次元性は細長い形状と関連付けられる場合が多い。言い換えれば、「１次元」は、１μ（ミクロン）未満の幅又は直径と１μを超える長さとを表す。ナノワイヤは種々の横断面形状を有してもよいので、その直径は有効直径を表すことを意図する。有効直径は、構造の横断面の長軸と短軸との平均を意味する。

本発明の実施形態において、完成後の構造は「ナノ素子」と呼ばれる。尚、図中、ナノ素子は柱に似た構造として示され、ナノワイヤコアに基づくが、すなわちほぼ「１次元」のコアに基づいており、コアは、正方形、六角形、八角形などの種々の多角形を底面とする角錐のような他の幾何学的形状を有することも可能である。従って、本明細書で使用される場合の「コア（ｃｏｒｅ）」は、１μ未満の幅又は直径と１μを超える長さとを有する何らかの適切なナノ素子を構成してもよく且つ単一の構造又は多要素構造のいずれであってもよい。例えば、コアは、１つの導電型の半導体ナノワイヤであってもよいが、１つの導電型の１つ以上の半導体シェル（ｓｈｅｌｌ）により取り囲まれた同一の導電型の半導体ナノワイヤ及び柱状又は角錐形を有するコアを備えてもよい。簡単にするため、以下の説明中、単一の構成要素から成るナノワイヤ柱状コアを説明し且つ図面にも示す。

図１は、本発明の実施形態に係るナノワイヤＬＥＤ構造の基部を概略的に示す。原理上、ナノワイヤＬＥＤを形成するのに１本のナノワイヤで十分ではあるが、ナノワイヤは細いので、ＬＥＤ構造を形成する場合、何千本ものナノワイヤから構成されるアレイとしてナノワイヤを並列配置するのが好ましい（すなわちナノデバイス又はデバイス）。図示の便宜上、本明細書では、各ナノワイヤＬＥＤデバイスは、ｎ型ナノワイヤコア２と、ナノワイヤコア２の少なくとも一部を取り囲むｐ型シェル３と、中間活性層４とから構成されるものとして説明される。しかし、本発明の実施形態に関して、ナノワイヤＬＥＤはこの構造に限定されない。例えば、ナノワイヤコア２、活性層４及びｐ型シェル３は、多数の層又はセグメントから構成されてもよい。しかし、成長条件を調整することにより、ＬＥＤの最終的な構造は、長く幅の狭い「柱構造」から相対的に幅広い底面を有する角錐構造まで広範囲にわたる。先に説明したように、別の実施形態では、コア２のみが１μ未満の幅又は直径を有することによりナノ構造又はナノワイヤを備え、シェル３は、１μを超える幅又は直径を有するバルクｐ型半導体素子であってもよい。ＬＥＤとして機能するために、各ナノワイヤ１のｎ側とｐ側は接触されなければならない。

ナノワイヤ１の位置を規定し且つナノワイヤ１の底部界面領域を確定するために任意に成長マスク６（例えば窒化シリコン誘電マスク層などの窒化物層）を使用して成長基板５の上にナノワイヤ１を成長させることにより、基板５は、少なくとも処理中は基板５から突出するナノワイヤ１の担持体（ｃａｒｒｉｅｒ）として機能する。ナノワイヤの底部界面領域は、マスク層６の各開口部の内側にあるコア２の領域である。本明細書に参考として内容全体が取り入れられているスウェーデン特許出願第ＳＥ１０５０７００−２号（ＧＬＯ ＡＢに譲渡されている）に記載されるように、基板５は、ＩＩＩ〜Ｖ族又はＩＩ〜ＶＩ族半導体、Ｓｉ、Ｇｅ、Ａｌ_２Ｏ_３、Ｓｉｃ、石英、ガラスなどの種々の材料から形成されてもよい。一実施形態では、ナノワイヤ１は成長基板５上に直接成長される。

基板５は、各ナノワイヤ１のｎ側に接続する電流搬送層としても機能するように構成されるのが好ましい。図２に示されるように、例えばＳｉ基板５上のＧａＮ及び／又はＡｌＧａＮバッファ層７などのＩＩＩ族窒化物層によって、基板５のナノワイヤ１に面する面にバッファ層７を含むように基板を形成することにより、この構成を実現できる。通常、バッファ層７は所望のナノワイヤ材料に整合されるので、製造処理中、成長テンプレートとして機能する。ｎ型コア２の場合、バッファ層７もｎ型不純物を添加されているのが好ましい。バッファ層７は１つの層（例えばＧａＮ）又はいくつかの副層（例えばＧａＮ及びＡｌＧａＮ）であってもよいが、Ａｌ含有量の多いＡｌＧａＮからＡｌ含有量の少ないＡｌＧａＮ又はＧａＮまで徐々に変化する傾斜層であってもよい。ナノワイヤは任意の半導体材料から製造可能であるが、ナノワイヤＬＥＤの場合、通常、ＩＩＩ族窒化物半導体（例えばＧａＮ、ＡｌＩｎＧａＮ、ＡｌＧａＮ及びＩｎＧａＮなど）のようなＩＩＩ〜Ｖ族半導体又は他の半導体（例えばＩｎＰ，ＧａＡｓ）が好適である。尚、ナノワイヤ１は、いくつかの異なる材料から製造されてもよい（例えばＧａＮのコア、ＩｎＧａＮの活性層及び活性層とは異なるＩｎ対Ｇａ比を有するＩｎＧａＮのシェル）。本明細書において、基板５及び／又はバッファ層７は、一般に、ナノワイヤの支持体又は支持層と呼ばれる。以下に図９〜図１２に関して更に詳細に説明するように、基板５及び／又はバッファ層７の代わりに又はそれに加えて導電層（例えばミラー又は透明コンタクト）が支持体として使用されてもよい。従って、「支持層」又は「支持体」という用語は、これらの要素のうち１つ以上を含んでもよい。

従って、バッファ層７は、ナノワイヤ１のｎ側に接触する手段を構成する。従来のナノワイヤＬＥＤの場合、各ナノワイヤ１のｐ側の接触は、通常、各ナノワイヤ１のｐ型シェル３を取り囲み且つ基板又はバッファ層上の絶縁層まで延びる導電層を備えるｐ電極を成膜することにより実現されていた。導電層は、この絶縁層に沿って隣接するナノワイヤまで延設される。しかし、高い輝度を得るためにナノワイヤＬＥＤのナノワイヤは互いに密接して配置され且つ大きなアスペクト比を有するので、ｐ電極の成膜は非常に困難な作業である。通常、電極の成膜には、スパッタリング又は蒸着などの直進的処理が使用される。直進的成膜であるため、ナノワイヤの先端部で優先的に成長が起こり、シャドーイング効果も観測される。その結果、ｐ電極はナノワイヤ１の底面に向かって細くなり、先細りの形状になってしまう。従って、効率よく側方へ電流を拡散させるために、ｐ電極はナノワイヤの先端部では無用に太くなり、ナノワイヤ間では不適切に太くなる。シャドーイング効果が激しくなると、ｐ電極に不連続な部分が形成される場合もある。

本発明の実施形態に係るｐ電極８は、少なくとも一部で隣接するナノワイヤ１の間でブリッジ形であってもよい。図３ａは、ナノワイヤ群１を覆うｐ電極８を概略的に示す。先に述べた通り、ナノワイヤ１のシェル３がｎ型である場合、電極８はｎ電極になるだろう。しかし、本明細書において、説明を容易にするために、電極８はｐ電極と呼ばれる。エアブリッジ形電極の場合、ｐ電極８は、隣接するナノワイヤ１の間にフリーハンギングのように渡されており、ナノワイヤ１によってのみ支持される。ｐ電極８は各ナノワイヤ１の最上部を取り囲むことにより、ナノワイヤＬＥＤ構造のｐ側と接触する。例えば、基板５上に配置されたパッドへの接続を実現するために、ｐ電極は、周囲のナノワイヤの側面に沿って下方へ延設されてもよい（以下に更に詳細に説明され且つ図３ａの左右の端に示されるように）。

ｐ電極上には種々の追加の層が成膜されてもよい。例えば、導電率又はナノワイヤからの／への光の結合を改善する層がナノワイヤに成膜されてもよい。

本発明の実施形態のナノワイヤＬＥＤ構造は、上面発光、すなわちｐ電極を介する発光、又は底面発光、すなわち支持層を介する（すなわち導電層及び／又はバッファ層及び／又は基板を介する）発光に適応する。これら２つの場合で、ｐ電極に課される条件は異なる。本明細書で使用される場合の用語「発光」は、可視光（例えば青色又は紫色の光）並びにＵＶ放射又はＩＲ放射の双方を含む。本発明の実施形態は、底面発光デバイスに適する。

底面発光ＬＥＤの場合、ｐ電極は反射性であるのが好ましい。以下の実施例で示されるように、ｐ電極は、反射特性及び／又は導電特性を改善するためにｐ電極に成膜される１つ以上の追加の層を備えてもよい。

図３ｂは、本発明の実施形態に係るナノワイヤＬＥＤ構造の一実施形態を概略的に示す。これは、原則的には図３ａに示される構造と同一であるが、ｐ電極は、ｐ型シェル３を取り囲む比較的薄い導電層８’と、薄い導電層８’上に配置された比較的厚いブリッジ形導電層８”とを備える。薄い導電層８’は、ナノワイヤ１の底面に向かって厚い導電層８”より長く下方へ延びている。薄い導電層８’は、例えば原子層成膜を使用して成膜されるか又はｐ型シェルの上にエピタキシャル層として成長されてもよい。層８’は、隣接するナノワイヤの間で不連続であってもよく且つナノワイヤのみを覆い、ナノワイヤの間のマスク層６又はバッファ層７を覆っていなくてもよい。この構造の場合、ｐ型シェル３に対する最適な界面を取得するために薄い導電層８’を使用でき、電流拡散及び／又は光結合及び／又は反射のために厚い導電層８”を最適化できる。従って、ブリッジを形成するためには、層８”のみが使用されればよい。厚い導電層８”は、以下に説明するように成膜される。

別の実施形態では、マスク層６に加えて、シリコン酸化物などの誘電体（すなわち絶縁）材料によってナノワイヤの間の空間を完全に又は部分的に充填できる。空間が部分的に充填される場合、ブリッジの下方の空隙の幅は縮小される。空間を完全に充填する場合、エアブリッジは存在しなくなる。従って、ナノワイヤのコンタクト形成方法に関して以下に説明される実施形態において、ナノワイヤはエアブリッジ構成、エアブリッジなし構成又はブリッジなし構成のいずれかでコンタクト形成されればよいことを理解すべきである。

以下に、図４ａ〜図４ｈを参照して、上面発光ナノワイヤＬＥＤ構造を形成する方法の第１の実現形態を説明する。本実施形態では、ｐ電極層及びｎ電極層の双方を形成するために、同一の導電層がパターニングされる。本実現形態において、デバイスのｎ側及びｐ側に接続するためのパッドは、ナノワイヤＬＥＤを形成するナノワイヤに隣接するパッド領域に形成される。しかし、本発明は、この構成に限定されない。

図４ａは、成長マスク層６を介してバッファ層７から成長されたナノワイヤ１のアレイを示す。ナノワイヤは、図１に示されるように、光を発生するための中間活性層４を挟んでｐ型シェル層３の中に封入されたｎ型ナノワイヤコア２を備えるのが好ましい。例えば米国特許第７，８２９，４４３号公報に記載されるようにナノワイヤを成長させるための開口部を規定するために、成長マスク６は、フォトリソグラフィによりパターニングされてもよい。本実現形態では、ナノワイヤは、ｎパッド領域、非活性領域、ＬＥＤ領域（すなわち発光領域）及びｐパッド領域に分類される。しかし、本発明の実施形態は、これに限定されない。例えば、ナノワイヤＬＥＤ構造の発光部分を形成するナノワイヤの最上部にｐパッド領域が配置されてもよく、その場合、本明細書に参考として内容全体が取り入れられている２０１０年２月４日発行のＫｏｎｓｅｋのＰＣＴ国際公開第ＷＯ２０１０／０１４０３２Ａ１号に記載されるように、ｐパッド領域とＬＥＤ領域とは一致する。

図４ｂを参照すると、次の工程では、ナノワイヤをその後の処理から保護するために、少なくともナノワイヤがＬＥＤを形成するＬＥＤ領域に保護層９が成膜される。保護層９を形成しないと、スパッタリング及び反応性イオンエッチング（ＲＩＥ）によるフォトレジストの残渣及び反応性イオンが欠陥及び／又は汚染を引き起こす恐れがある。保護層として、原子層成膜（ＡＬＤ）により成膜されるＺｎＯを使用できる。成膜技術としてＡＬＤを使用することの利点の１つは、段差を完全に被覆できることである。ＡＬＤ又は他の成膜技術で成膜される例えばＡｌ_２Ｏ_３又はＳｉＯ_２などの他の金属又はシリコン酸化物のような他の材料も使用可能である。この層は、層が残される領域で絶縁層としての付加的な役割を果たすこともできる。

保護層９の成膜に続いて、ｎパッド領域１１で、リソグラフィ及びエッチングにより、保護層及び成長マスクを貫通して上方のバッファ層７に至る開口部が形成される。言い換えれば、図４ｂに示されるように、デバイス全体を覆うようにフォトレジスト又は別のマスク層（破線１２として示される）が形成され、その後、ｎパッド領域１１でフォトリソグラフィにより除去される。露出した保護層９及びナノワイヤ１の間の露出したマスク層６は、何らかの適切なエッチング方法によりエッチングされるが、このエッチングをバッファ層で止めることができる（例えば、ＩＩＩ族窒化物半導体バッファ層に関して金属酸化膜又はシリコン酸化膜を選択的にエッチングできる何らかのウェットエッチング方法又はドライエッチング方法）。その目的は、バッファ層７を通してナノワイヤ１のｎ側への電気的接続を可能にするために（すなわちｎ型バッファ７を通してｎ型ナノワイヤコア２に至る電気的接続）、バッファ層７に電極を配置できる状態にしておくことである。

図４ｃを参照すると、次の工程は、非活性領域及びｐパッド領域の上に２つの異なる厚さで延在するように、フォトレジスト又は別の適切な犠牲材料層などの犠牲層１０を形成する。フォトレジスト層は、非活性領域１３のナノワイヤを完全に覆っていなければならないが、ＬＥＤ領域１４のナノワイヤ１は一部が覆われていればよいので、ＬＥＤ領域１４の各ナノワイヤ１の最上部は露出したままである。ｎ電極及びｐ電極で、コンタクトパッドとして扱われるべき領域、すなわちｎパッド領域１１及びｐパッド領域１５で同一のコンタクト材料が使用されるべき場合、ｎパッド領域１１はフォトレジストにより覆われないのが好ましい。このことは、図４ｃの左側の部分から明らかにわかる。当業者には理解されるだろうが、例えば、フォトレジストを成膜し、２つのマスクを使用し、２回の露光及び現像を実行するか、又はポジフォトレジストの場合は領域１４において領域１３より大きな振幅で露光を実行する（ネガフォトレジストの場合はその逆）ことにより、フォトレジスト層を形成できる。また、フォトレジストは複数の層を含んでもよい（例えば、領域１３及び１４で第１のレジストを形成し、露光し、現像した後、第１のレジストを覆う部分の領域１３でのみ第２のレジストを形成し、露光し、現像する）。必要に応じて、フォトレジスト１０は、図４ｂで層９及び６をパターニングするために使用されたフォトレジスト層１２の一部であってもよい。この場合、フォトレジスト層１２は、領域１３ではなく、領域１４及び１５で（ネガフォトレジストの場合は逆に領域１４及び１５ではなく、領域１３で）先に説明した方法を使用して再度露光され、その後、領域１５では全面現像（すなわち除去）され、領域１４では一部現像される。

図４ｄを参照すると、次の工程は、ＬＥＤ領域１４のナノワイヤのうち、少なくともフォトレジストパターン１０の外側で露出している露出最上部で保護層９を除去する。これは、酸化物保護層９を選択的にエッチングするが、マスク層６（例えばシリコン窒化膜）又は半導体バッファ層７又は半導体ナノワイヤ１はエッチングしない選択エッチングにより実行されてもよい。必要に応じて、マスク層６の最上部で付加的な電気絶縁を実現するために、半導体材料とそれぞれ対応する電極との接触を妨害しない領域に、層９が残されてもよい。例えば、シリコン窒化膜マスク層６と組み合わせて、そのような永久保護層９としてアルミニウム酸化膜層が使用されてもよい。

その後、ｐ電極層１６が成膜される。ｐ電極は他の部分より高くなり、ナノワイヤ１の間の狭い空間の中へ深く延出する必要がないので、スパッタリング又は蒸着などの直進的処理を使用できる。ｎパッド領域１１が露出しているので、ｎ電極層が同時に形成されることは言うまでもない。尚、ｐパッド領域１５でマスク層６によりバッファ層７が覆われているので、ｐ電極１６は、ｐパッド領域１５でｎ型バッファ層７と接触しない。従って、ｐ電極とｎバッファ層／ｎナノワイヤコアとの短絡は回避される。しかし、ｎ電極を形成するために層１６の左側部分が使用される場合、層１６のこの部分は、ｎパッド領域１１のナノワイヤの間で露出したバッファ層７と接触する。尚、層１６は、フォトレジスト１０により覆われた非活性領域１３のナノワイヤ１とは接触しない。

図４ｅを参照すると、次の工程は、リソグラフィ工程を再度実行することにより、ｐパッド領域１５、ＬＥＤ領域１４及びｎパッド領域１１に別のフォトレジストパターン１７を残す。これは、図４ｄに示されるデバイスの上に（非活性領域１３で金属電極１６によって覆われたレジストパターン１０の上を含む）別のフォトレジスト層を形成し、次に、金属電極１６によって覆われたレジストパターン１０の両側にフォトレジストパターン１７を残すようにフォトレジストを露光し且つ現像することにより実行されてもよい。

図４ｆを参照すると、次の工程は、先の工程で形成されたレジストパターン１７によって電極材料が覆われていない領域、すなわち非活性領域１３で電極材料１６を除去する。これは、フォトレジストパターン１０及び１７を除去しない選択ドライエッチング又は選択ウェットエッチングにより実行可能である。これにより、電極層１６は、ｎパッド領域１１と活性領域１４及びｐパッド領域１５との間の非活性領域１３で除去されるので、電極層１６は不連続になる。

図４ｇを参照すると、次の工程は、残っているすべてのフォトレジスト１０、１７を除去する。これは、溶解及び／又はプラズマエッチングにより実行可能である。その結果、ＬＥＤ領域１４のナノワイヤ１の間にｐ電極１６がフリーハンギングのように渡された状態で残る。これにより、電極１６、ナノワイヤ１及びマスク層６の間に空間１８を有するエアブリッジが形成される。

任意に、ブリッジ層の下方にフォトレジスト層を残すことも可能だろう。その場合、他の材料も選択できる。

このように、ブリッジ形ｐ電極の下方に材料を残すことが望まれる場合、処理を変更すべきである。デバイス全体にフォトレジストを塗布するのではなく、ブリッジ形ｐ電極を配置すべき場所にスピンオングラス、ポリマー、酸化物（例えばシリコン酸化膜）、窒化物（例えばシリコン窒化膜）などの別の材料が成膜される。それらの材料は、フォトレジストを除去するエッチングによる影響を受けない。それらの層は、光を案内するか、抽出特性（ｅｘｔｒａｃｔｉｏｎ ｐｒｏｐｅｒｔｉｅｓ、取り出し特性）を変化させるか、ｐコンタクトとｎ側との隔離を追加するか又はｐ側への導電率を増加させるという目的を有することができるだろう。

図４ｈを参照すると、最後に、非活性領域１３にまだ残っている可能性がある保護層９の残留部分が除去される。これにより、層１６は、ナノワイヤ１のｐシェル３の先端部と接触し且つｐパッド領域でマスク層６と接触するｐ電極１６ａと、ｐパッド領域１１でｎバッファ層７と接触するｎ電極１６ｂとを形成する。図５は、本発明の本実施形態に係るブリッジ形ｐ電極の２枚の走査電子顕微鏡写真を示す。非活性領域とエアブリッジ形ｐ電極を含むＬＥＤ領域との交差が左側に見える。

非活性領域１３では層１６が除去されているので、ｐ電極及びｎ電極の双方を形成するために同一の層１６が使用されてもよい。従って、図４ａ〜図４ｈにより示される上記の処理シーケンスにおいて、ｐ電極とｎ電極は同一の工程で成膜される。ｎ電極層１６ｂは、バッファ層７の第１の部分のｎパッド領域１１から構成される。ｐ電極層１６ａは、ＬＥＤ活性領域１４のナノワイヤの上又はＬＥＤ活性領域のナノワイヤに隣接するバッファ層７の誘電体マスク層６の上のｐパッド領域１５から構成される。ｎパッド領域及びｐパッド領域は、ｐ電極と接触しないダミーのナノワイヤ１（すなわち、それらのナノワイヤは発光しない）を含む非活性領域１３により分離さえる。

しかし、別の第２の実施形態では、ｐ電極は第１の工程で形成され、ｎ電極は、その後の段階で異なる材料から形成される。そのような処理は、図４ｉ〜図４ｓに示され、以下に簡単に説明される。簡潔にするため、図４ａ〜図４ｈと同一の要素及び同一の工程は繰り返して説明されない。

第２の実施形態の方法の最初の２つの工程は、第１の実施形態の方法と同一である。すなわち、図４ａ及び図４ｂは、図４ｉ及び図４ｊと同一の工程である。しかし、図４ｊでは、ｎパッド領域１１で、保護層９及びマスク層６は図４ｂのように除去されない。

次の工程は、第１の実施形態のようにｎパッド領域１１にナノワイヤが被覆されないまま残らないように、犠牲（例えばレジスト）層１０ａが２つの異なる厚さで成膜される。すなわち、図４ｋの左側の部分からわかるように、ｎパッド領域１１の最も左側のナノワイヤが完全に被覆されていない図４ｃの場合とは異なり、領域１１のナノワイヤは、非活性領域１３の中央のナノワイヤとまったく同じように完全に被覆される。ＬＥＤ領域１４のナノワイヤは、フォトレジスト１０ａの最上部で一部露出している。ｐパッド領域１５は、フォトレジストパターン１０ａの中で完全に露出している。

図４ｌは、ＬＥＤ領域１３のナノワイヤのｐシェル３とｐ電極とを接触させるために、ＬＥＤ領域１３の露出したナノワイヤ先端部から保護層９が少なくとも部分的に除去されることを示す。

次に、図４ｍに示されるように、ｐ電極層１６が成膜される。層１６は構造全体を覆う。この時点で、非活性領域１３及びコンタクト領域１１はフォトレジスト１０ａによって被覆され、フォトレジスト１０ａの最上部に層１６が形成される。層１６は、ＬＥＤ領域１４のナノワイヤの露出したｐシェル３及びｐパッド領域１５のマスク層６と接触する。

図４ｎに示されるように、ＬＥＤ領域１４及びｐパッド領域１５のｐ電極層１６を覆うように第２のフォトレジストパターン１７ａが形成される。フォトレジストパターン１７ａは、領域１３及び１１で除去される。これにより、領域１１及び１３では層１６が露出される。

次に、図４ｏに示されるように、露出したｐ電極層１６は、領域１１及び１３から選択エッチングにより除去される。

図４ｐに示されるように、電極層１６がＬＥＤ領域１４のナノワイヤの間に空間１８を残してエアブリッジを形成し且つ領域１５にｐコンタクトパッドを形成するように、すべてのフォトレジスト１０ａ、１７ａが除去される。

次に、図４ｑからわかるように、ｎパッド領域１１を除いて、領域１３、１４及び１５を覆うように新たなフォトレジストパターン１９が塗布される。保護層９及びマスク層６は、露出した領域１１から除去される。

次に、図４ｒに示されるように、構造全体にｎ電極層２０が成膜される。層２０は、Ｔｉ及びＡｌ副層又は他の何らかの適切な金属から形成されてもよい。層２０は、露出したバッファ層７及び領域１１の「ダミー」の短絡ナノワイヤと接触する。領域１３、１４及び１５では、層２０はフォトレジスト１９の上に載っている。

図４ｓは、領域１３、１４及び１５で層２０をリフトオフするためにフォトレジストパターン１９が除去されるリフトオフ工程を示す。これにより、領域１１に残った層２０が電極を形成する。非活性領域１３には電極層１６、２０は存在しない。これで、層１６及び２０の短絡は防止される。非活性領域１３にはダミーのナノワイヤが配置されている。

図４ｈ及び図４ｓは、ｐ電極１６ａ、１６及びｎ電極１６ｂ、２０の各々へのコンタクト（例えばリードワイヤ又はバンプ電極）の形成前の処理中のデバイスを示す。しかし、図６、図１０又は図１２に関して説明されるコンタクトはｐパッド領域１５及びｎパッド領域１１に対してそれぞれ形成されることを理解すべきである。更に、先に述べた通り、ｐパッド領域１５は、図４ｈ及び図４ｓに示されるようにナノワイヤの間にあるのではなく、ナノワイヤの最上部にあってもよい（例えば領域１４と領域１５とが組み合わされる）。

以下に、図６ａ〜図６ｈを参照して、底面発光ナノワイヤＬＥＤ構造を形成する方法の第３の実現形態を説明する。本実現形態においても、ｎ側及びｐ側に接続するパッドは、ナノワイヤＬＥＤを形成するナノワイヤに隣接するように、ｎパッド領域及びｐパッド領域にそれぞれ形成される。しかし、本発明は、この構造に限定されない。以下の説明中、簡潔にするため、先に説明した要素と同一の要素は繰り返し説明されない
図６ａは、図４ａに類似する構造を示す。先に図４ａに関して説明したように、２つの厚さを有するフォトレジスト層又はフォトレジストパターン１０ｂは、非活性領域１３のナノワイヤを完全に被覆する一方、ＬＥＤ領域１４のナノワイヤを部分的に取り囲むので、ナノワイヤの最上部は露出したまま残される。ｎパッド領域１１及びｐパッド領域１５は開放されており、フォトレジストパターン１０ｂにより被覆されない。

図６ｂを参照すると、次の工程では、ＬＥＤ領域１４のナノワイヤの露出した最上部が選択的に除去される。次に、例えばスパッタリング又は蒸着により、デバイス全体にｐ電極層１６ｃ、電流拡散層１６ｄ及び１つ以上の反射鏡層１６ｅが成膜される。少なくとも１つの導電層が形成されるのであれば、それらの層のうち１つ以上の層（例えば、別のミラーが使用される場合の反射鏡層１６ｄ）は省略されてもよい。

図６ｃを参照すると、次の工程では、層１６ｃ、１６ｄ及び１６ｅをリフトオフするためにフォトレジスト１０ｂが除去される。その後、層の特性を調整するための熱処理が任意に実行される。これにより領域１１、１４、１５に総１６ｃ〜１６ｅが残存する。領域１４には、先に説明した空間１８を伴うエアブリッジが形成される。図６ｄに示されるように、この空間は、層１６ｃ〜１６ｅをｐ電極２２及びｎ電極２３に分離する。

図６ｄを参照すると、次の工程では、必要に応じて、非活性領域１３に残留している保護層９の部分が除去される。

図６ｅを参照すると、次の工程では、ｐパッド領域１５及びｎパッド領域１１にはんだボールバンプ（ＳＢＢ）（例えばｐバンプ２１ａ及びｎバンプ２１ｂ）がそれぞれ付着される。ｐパッド領域１５では、ｐ電極２２は、マスク層６によりｎバッファ層７から隔離される。ｐ電極２２は、領域１４においてｐバンプ２１ａとｐシェル３とを電気的に接触させる。ｎ電極２３は、ｎバンプ２１ｂとｎバッファ層７及びｎコア２とを接触させる。従って、バッファ層はｎ電極／ｎバンプと接触し、シェルはｐ電極／ｐバンプと接触するようになるので、ＬＥＤの外部電気接続が成立する。

図６ｆを参照すると、次の工程では、チップ、すなわちＬＥＤ構造が裏返され、バンプ２１ａ、２１ｂに残っている導電性接着剤２３に浸漬される。導電性接着剤は、電気を導通させるのに加え、熱消散特性を改善できると考えられる。

図６ｇを参照すると、次の工程では、ｐ電極２５及びｎ電極２６を有する事前処理済みの担持体２４にチップが実装される。先にＳＢＢ構造に関連して説明したが、リードワイヤ接続又はリードフレーム接続などの他の接触技法もあることは当業者には理解されるだろう。

図６ｈを参照すると、次の工程では、チップと担持体との間の空間が、例えばエポキシ材料２７によって充填される。この充填は構造に剛性を与え、更に、熱消散の改善に寄与すると考えられる。

図６ｉを参照すると、次の工程では、バッファ層７を露出させる開口部２８を形成するために、例えばウェットエッチング又はドライエッチングにより、Ｓｉ基板５のすべて又は一部が除去される。必要に応じて、ナノワイヤ１の基部を露出させるために、開口部２８を通してバッファ層７も除去されてよい。

図７は、ナノワイヤ上にはんだバンプが配置されている状態の上記の方法の本実現形態により得られたナノワイヤ構造を示す。ｐ電極及びｎ電極は、ｐコンタクト２９及びｎコンタクト３０を使用して担持ウェハを介して接触する。これにより、ＬＥＤ領域１４からバッファ層７を通して光を発射する底面発光ＬＥＤデバイスが形成される。

先に述べた通り、ナノワイヤは、先に例示したｐｎ接合又はｐｉｎ接合を形成する半径方向ヘテロ構造のように、材料の組成、導電型及び／又は添加不純物が異なるヘテロ構造であってもよい。更に、ナノワイヤコアの中の軸方向ヘテロ構造も形成されてよい。それらの軸方向ヘテロ構造は、ナノワイヤＬＥＤで光を発生するために使用可能なｐｎ接合又はｐ−ｉ−ｎ接合を形成できる。図８は、ｐ側３でブリッジ電極８の構造と接触する軸方向ｐｎ接合（例えばｐ部分３は軸方向にｎ部分２の上に位置している）を有する複数のナノワイヤを概略的に示す。

ナノワイヤＬＥＤのコンタクト形成に関連して本発明を説明したが、電界効果トランジスタ、ダイオードなどの他のナノワイヤ系半導体デバイス、特に、光検出器、太陽電池、レーザーなどの光吸収又は発光に関連するデバイスでも同様にしてコンタクトを形成することができ、特に、どのようなナノワイヤでもブリッジ構造を実現できることを理解すべきである。

最上部、底部、基部、側方などの用語は、すべて、理解を容易にすることを目的として使用されているだけであり、特定の向きへの限定として考えられるべきではない。更に、図面中の構造の寸法は必ずしも縮尺通りではない。

本発明の更なる態様において、先に説明したようなナノ構造のアレイのコンタクトを形成するための処理が提供される。図９〜図１６を参照して、そのような処理及びその結果製造されるデバイスを説明する。説明される方法によれば、ＬＥＤデバイスは底面発光型になる。

一般に、コンタクトを形成するには、発射された光をデバイスのバッファ層に戻るように導くために、個別の発光ナノ素子の最上部に又はその付近に、すなわち最上部に隣接して、ミラーなどの反射手段を設ける必要がある。

従って、図９には、先に説明したように配置されたｐコンタクト９０が透明であり且つ酸化インジウムスズ（ＩＴＯ）などの導電性酸化物から適切に製造される第１の実施形態が示される。図からわかるように、このｐコンタクトは多少の凹凸を示す。いくつかの実施形態では、ミラー９２を形成する場合に、この凹凸が平坦化されてもよい。平坦化は、例えばスピニング技術により透明ガラス層９１（例えばスピンオングラス、ＳＯＧ）を損傷を引き起こすことなく平坦化を実行できる厚さまで塗布することにより実行可能である。

ガラス層は、研磨、リフロー及び／又はエッチングなどの適切な方法により平坦化されてもよい。

外側からｐコンタクトへの接触を実現するために、ガラス層に穴９３が形成される。この穴は、フォトレジストマスクを使用してガラス層９１に対してドライエッチングなどのエッチングを実行することにより形成されてもよい。

十分な平坦度が実現された後、ガラス層９１にＡＧなどの反射材料９２が成膜される。原則的には、他のどのような反射導電材料も使用可能だろう。成膜方法は、スパッタリング、金属蒸着、電気めっき及び無電解めっきから選択できる。反射層は約５００〜１，０００ｎｍの厚さで形成されるのが適切だろう。図からわかるように、Ａｇ層９２は、ガラス層の穴９３にも成膜され、それにより電気的接触を成立させる。

担持基板への接合のために、共融接合方法が使用されてもよい。例えば、ＡｕＳｎ層９５などの接合媒体を使用できる。しかし、最初に反射層９２の上に拡散障壁９６が形成されるのが適切だろう。拡散障壁は、例えばＴｉ、Ｎｉ、Ｐｄなどから選択された適切な金属の層の形であってもよい。

共融接合自体は当業者にはよく知られているので、ここでは詳細に説明しない。図１０に示される担持体１００Ａ又はＬＥＤデバイスの面のいずれかに接合材料が与えられればよいということを述べておけば十分である。担持体とＬＥＤデバイスは、わずかに圧力を加えられた状態で、任意に加熱されながら互いに接触される。

別の実施形態では、共融接合層９５の代わりに、めっき接合層９５が使用されてもよい。めっき接合層９５は、拡散障壁９６に電気めっき又は無電解めっきによりめっきされる銅又は銅合金の層などの何らかの適切な金属層から形成されてもよい。めっき後、層９５の表面を平坦化するために層９５は研磨され、次に担持体１００Ａに溶融接合されるのが好ましい。担持体１００Ａは、その上面（すなわち接合面）に、銅又は銅合金などのめっき接合層９５と同様の材料から成る溶融接合層１０３を含むのが好ましい。図１０に示されるように、ＬＥＤデバイスを担持体１００Ａに溶融接合するために、めっき接合層９５は溶融接合層１０３に溶融接合される。

接合が終了した後、ＬＥＤデバイスの発光面を形成することになるバッファ層７（例えば図２のＡｌＧａＮ層７）を露出させるように、元の基板（例えば図２の基板５）が除去される。バッファ層の面は、ＧａＮに接触させるようにＡｌＮ（バッファ層の一部であると考えられる）を除去するために任意にエッチングされ且つ／又は光アウトカップリングを増加させるために粗面化される。

最後に、ワイヤ接合の土台を形成するために、Ｔｉ／Ａｌ又は他の適切な金属材料から適切に形成されるｎコンタクト層９４がバッファ層７の選択された領域に成膜される。次に、図１０に示されるように、このようにして製造された構体全体が導電性材料１０３及び共融接合層９５（又はめっき接合層９５及び溶融接合層１０３）を使用してマウント構造１００Ａに「フリップチップ接合」される。シリコーン又はそれに類似する材料から適切に形成された保護「電球」１０１が構造全体に設けられてもよい。導電ワイヤ１０２は、コンタクト層をマウント構造１００Ｂの第２の部品と電気的に接続してもよい。

次に図１１及び図１２を参照して、更なる実施形態を説明する。本実施形態の場合、ｐコンタクト９０を「ブリッジ形」コンタクトとして設けるのではなく、ｐコンタクト９０は発光ナノ素子全体を被覆する。すなわち、材料は、ナノ素子の間の絶縁材６（マスク）全体に沿って且つナノ素子１の側面に沿って下方まで延設される。これは、ナノ素子１が貫通突出する開口部を有する連続するコンタクト層９０を含む「セミコンフォーマル」コンタクトと呼ばれる。図１１からわかるように、すべてのナノ素子１がこのセミコンフォーマルコンタクト層９０で覆われているわけではない。

第１の組のナノ素子１を覆い且つ第２の組のナノ素子１を覆わないようにコンタクト層９０を形成するために、第２の組のナノ素子の上にマスク（例えばフォトレジスト）が形成されてもよく、コンタクトは、露出した第１の組のナノ素子及びマスクの上に成膜される。その後、第２の組のナノ素子１の上からコンタクト層９０を除去するためにマスクがリフトオフされ、第１の組のナノ素子の上及びその間にはコンタクト層９０が残る。あるいは、デバイス全体にコンタクト層９０が成膜された後、フォトリソグラフィ及びエッチングによって（例えば、第１の組のナノ素子を覆うように層９０の上にフォトレジストマスクを形成し且つ第２の組のナノ素子の上にある層９０の部分をエッチングで除去することにより）コンタクト層９０がパターニングされてもよい。コンタクト層９０は、スパッタリングなどの何らかの適切な方法により成膜されてもよい。

このセミコンフォーマルｐコンタクトが成膜された後、ナノ素子１の下方に位置するコンタクト層９７の上の空間を充填するように、シリコン酸化膜などの電気絶縁材料９７が成膜される。しかし、図１１及び図１２に示されるように、ミラー層９２をコンタクト層９０と電気的に接触させるために、スピンオングラス層９１に形成された穴９３から一部のナノ素子の最上部に位置するコンタクト層９０の上部を露出させるように、絶縁材料は、ナノ素子１の高さの一部にのみ成膜される。その後の処理は、図９及び図１０を参照して先に説明した実施形態と同一であるので、ここでは説明を繰り返さない。

以上説明したデバイスの更に別の変形例が図１３及び図１４に示される。本実施形態では、ｐコンタクト９０は、ナノ素子の間の面を覆い且つ個別のナノ素子の周囲をナノ素子の高さの約９０％を超えない特定の高さまで覆うように成膜される。ナノ素子の高さの約３０〜９０％、例えば８０％が被覆されるのが好ましい。コンタクトは、ナノ素子１が貫通突出する開口部を有する連続するコンタクト層９０を含む。本実施形態では、ミラー層９２をコンタクト層９０と電気的に接触させるために、絶縁層９７及びスピンオングラス層９１を貫通する穴９３は、コンタクト層９０の下部（例えばナノ素子１の間のマスク層６の上に位置する層９０の水平部分）まで下方へ延びている。本実施形態の場合、デバイスを仕上げるために、図９及び図１０に関して説明したのと同一の手順が使用されるので、ここでは説明を繰り返さない。

別の実施形態では、図１５及び図１６に示されるように、ｐコンタクト層及びミラー層が１つの層９２として組み合わされるか又は統合される。ミラー層９２はナノ素子の間に架設されてもよい。例えば、ミラー層がナノ素子に対してｐ型コンタクトとして作用するように、ナノ素子の間に配置された絶縁層９７の上に、絶縁材料９２の中で露出された一部のナノ素子１の最上部と接触するように反射ミラー層９２が配置されてもよい。本実施形態では、スピンオングラス層９１及び穴は省略されてもよい。一体型ミラー／ｐコンタクト層９２は、図４ａ〜図４ｆを参照して説明した手順により形成されてもよい。従って、反射ｐコンタクト層９２の形成後、拡散障壁９６上に形成される接合層９５を使用して、反射ｐコンタクト９２を汚染することなく後の共融接合を可能にするために、反射コンタクト層９２を覆うように拡散障壁９６が形成される。このようにして形成された構体は、次に、先に説明し且つ図１６に示されるように、共融接合によりマウント構造に「フリップチップ接合」される。

尚、図９〜図１６の実施形態において、図１〜図８に示されるナノ素子又はナノ構造とは異なるナノ素子又はナノ構造１が使用されてもよい。図１７〜図２０は、図９〜図１６の実施形態で使用可能なナノ素子又はナノ構造１のいくつかの代替実施形態を示す。詳細には、図１７〜図２０は、図１及び図２に開示される構成とほぼ同じ構成を有する。すなわち、ナノ素子１は、ｎ型ナノワイヤコア２を有し且つナノワイヤコア２及び中間活性層４を少なくとも部分的に取り囲むｐ型シェル３を任意に有する。ナノ素子は基板５上に形成される。

図１７〜図２０のすべての図において、土台構造の上に形成される層は、いずれも非常に高い反射率又は非常に高い透明度を有することができる。しかし、図１７〜図２０に示されるすべての層が透明である場合、底面発光デバイスを形成するためには別の反射層が必要である。更に、隣接するナノ素子が連続する関係で形成されていることも破線で示されている。

図１７は、ナノ素子１のｐコンタクト層１７０を示す。この層は、金属、ＴＣＯ又は導電性ポリマーから形成されるのが好ましく、ナノ素子の側壁を被覆し且つナノ素子の側壁に加えて基板面（例えば基板５上のバッファ層７を覆うマスク層６）及び／又はナノ素子の先端部を任意に被覆する。この層はナノ構造のｐコンタクト層を構成する。この層を形成する材料は、非常に高い反射率又は非常に高い透明度を有することが可能だろう。

基板５の面（のみ）を被覆する金属、ＴＣＯ又は導電性ポリマーなどの別の導電層１７２が設けられてもよい。すなわち、導電層１７２は、ナノ素子の側壁までは延びていない。導電層１７２は、隣接するナノ素子の間で導電接続を成立させ、従って、電流導通容量を増加させることを目的とする。この層１７２の材料は、高い熱消散特性を示すように選択されるべきである。材料は、非常に高い反射率又は非常に高い透明度を有することが可能だろう。

最後に、漏れ及び周囲からの影響を減少させ且つ光抽出特性を変化させるために、ポリマー、酸化物、窒化物又は同様の絶縁材料などの電気絶縁性パシベーション層１７４（図９には図中符号９７で示される）がナノ素子に設けられてもよい。パシベーション層の材料は、高い熱消散特性を示すように選択されるべきであり且つ非常に高い反射率又は非常に高い透明度を有することが可能だろう。

図１８に示される実施形態は、図１７の実施形態とほぼ同一の構成を有する。しかし、図１８の構造は、金属、ＴＣＯ又は導電性ポリマーなどの更に別の導電層１７６によって被覆されている。この層１７６は、ナノ素子の先端部を被覆し、隣接するナノ素子の間にブリッジ１７８を形成するように横方向に更に延びている（図示の便宜上、隣接する素子は破線で示されるだけである）。この層１７６の目的は、図１７の層１７２と同様に電流導通容量を増加させることである。好適な一実施形態では、この層１７６は、実際に構造のｐ電極層を形成する。動作中、デバイスの底面から発光させるように、この層は反射性であるのが好ましい。そのような場合、ｐコンタクト層１７０は任意に設けられる。別の導電層１７６の材料は、高い熱消散特性を示すように選択されるべきであり且つ非常に高い反射率又は非常に高い透明度を有することが可能だろう。本実施形態では、パシベーション層１７４は、図１７のように構造全体を覆うのではなく、底部から側壁に沿って上方へ部分的に（例えばナノ素子の底部からナノ素子の高さの５０〜９０％に沿って）延びているだけである。これにより、パシベーション層１７４は、ブリッジ形電極層１７６の支持体を形成する。

図１９は、同様の土台構造を有する更に別の実施形態を示す。しかし、本実施形態では、ｐコンタクト層１７０は、ナノ素子の縦の側壁に沿って延びているだけである。ｐコンタクト層１７０の上には更に別の厚い導電層１８０が形成される。この層１８０は、金属、ＴＣＯ又は導電性ポリマーなどの材料から形成されるのが適切である。層１８０は、側壁を被覆し、基板面（例えば基板５上のバッファ層７を覆うマスク層６）及び／又はナノ素子の先端部を任意に覆い、デバイスの電流導通容量を増加させることを目的とする。この層の材料は、高い熱消散特性を示すように選択され且つ非常に高い反射率又は非常に高い透明度を有する。

漏れ及び周囲からの影響を減少させ且つ光抽出特性を変化させるために、図１９に示される構造全体が（図１７及び図１８に示される構造と同様に）ポリマー、酸化物、窒化物又はそれに類似する材料などのパシベーション層１７４によって被覆される。パシベーション層の材料は、高い熱消散特性を示すように選択されるべきであり且つ非常に高い反射率又は非常に高い透明度を有することが可能である。パシベーション層１７４の穴を通して導電層１８０への電気的接触が可能になるように、パシベーション層１７４は、導電層１８０の先端部及び側面を被覆することができる。

図２０には、構造全体を覆う、すなわち基板面（例えばマスク層６の面）並びにナノ素子の側壁及びナノ素子の先端部を覆う導電層１８２が設けられている点で図１７に示される構造とは異なる構造が示される（この構成は「タートルネック」と呼ばれる）。本実施形態の目的は、電流導通容量を増加させることである。材料は、高い熱消散特性を示すように選択され且つ非常に高い反射率又は非常に高い透明度を有することが可能である。本実施形態では、層１７０は任意に設けられる。

この場合も、漏れ及び周囲からの影響を減少させ且つ光抽出特性を変化させるために、ポリマー、酸化物、窒化物又はそれに類似する材料などのパシベーション層１７４が形成される。パシベーション層１７４の穴を通して導電層１８２に対する電気的接触が行われるように、パシベーション層１７４は、導電層１８２の最上部及び側面を被覆できる。

図面は、柱状構造を有する実施形態を例示し且つナノワイヤコア、すなわち「１次元」コアに基づくものであったが、成長条件を変更することにより、コアは角錐形状などの他の形状を有することも可能であると理解すべきである。また、成長条件を変更することにより、完成後のナノ素子は角錐形状、又は柱状と角錐形状との中間の何らかの形状を有することが可能である。

現時点で最も実用的且つ好適な実施形態であると考えられるものに関連して本発明を説明したが、開示された実施形態に本発明を限定してはならず、本発明は、添付の特許請求の範囲の範囲内の種々の変形及び同等の構成を含むことを意図すると理解すべきである。

Claims (28)

1. 光電構造であって、
   支持層の上に並列配置された複数のナノ素子であって、各ナノ素子が、少なくとも第１の導電型の半導体ナノサイズコアを有しており、前記コアと第２の導電型の半導体とがｐｎ接合又はｐｉｎ接合を形成している複数のナノ素子と、
   前記複数のナノ素子の上に配され、前記第２の導電型の半導体の少なくとも一部と電気的に接触する第１の電極層と、
   前記構造の第２の導電型の半導体の側に設けられたミラーと、を備える
   ことを特徴とする構造。
2. 前記ミラーは、前記第１の電極層の上に反射材料層として設けられている
   ことを特徴とする請求項１に記載の構造。
3. 前記ナノサイズコアに電気的に接続された第２の電極層を更に備える
   ことを特徴とする請求項２に記載の構造。
4. 前記支持層は、基板上にｎ型半導体バッファ層を有しており、
   前記バッファ層はｎコンタクトとして機能し、且つ、
   前記第２の電極層は前記バッファ層と接触している
   ことを特徴とする請求項３に記載の構造。
5. 前記第１の電極層は反射性であり且つ前記ミラーを含んでいる
   ことを特徴とする請求項１に記載の構造。
6. 前記第１の電極層は透明である
   ことを特徴とする請求項２に記載の構造。
7. 前記第１の電極層の厚さは１５０ｎｍ〜９００ｎｍである
   ことを特徴とする請求項２に記載の構造。
8. 前記ミラーの上に拡散障壁層を更に備える
   ことを特徴とする請求項３に記載の構造。
9. 前記拡散障壁層の上に共融接合層又はめっき接合層を更に備える
   ことを特徴とする請求項８に記載の構造。
10. 前記第１の電極の上に透明絶縁層を更に備えており、
    前記透明絶縁層は前記ミラーに対して平坦な面を形成し、且つ、
    前記ミラーは、前記透明絶縁層の開口部を通して前記第１の電極層と電気的に接触している
    ことを特徴とする請求項９に記載の構造。
11. 前記構造は、前記共融接合層又は前記めっき接合層を用いて担持体上のコンタクト電極に接合されたフリップチップであり、
    前記担持体の第１の部分は、前記共融接合層又は前記めっき接合層と、前記拡散障壁層と、前記ミラーとによって前記第１の電極層に電気的に接続されており、且つ、
    前記担持体の第２の部分は、ワイヤによって前記第２の電極層に接続されている
    ことを特徴とする請求項１０に記載の構造。
12. 前記第２の導電型の半導体は、前記ナノ素子の一部である半導体シェルを有しており、
    各ナノ素子は、前記コアと、前記シェルと、前記コアと前記シェルとの間の活性領域とを含むナノ構造を有している
    ことを特徴とする請求項２に記載の構造。
13. 前記第２の導電型の半導体は、前記ナノ素子の一部ではないバルク半導体素子を有しており、
    前記コアは、前記第１の導電型の半導体ナノワイヤ、又は、前記第１の導電型の前記半導体ナノワイヤ及び前記第１の導電型の少なくとも１つの半導体シェルを有しており、
    各ナノ素子は、前記コアと、前記コアと前記バルク半導体素子との間の活性領域とを含むナノ構造を有している
    ことを特徴とする請求項２に記載の構造。
14. 光電構造を製造する方法であって、
    支持層を準備する工程と、
    前記支持層の上に並列配置された複数のナノ素子を準備する工程であって、各ナノ素子が、少なくとも第１の導電型の半導体ナノサイズコアを有し、前記コアと第２の導電型の半導体とがｐｎ接合又はｐｉｎ接合を形成する工程と、
    前記複数のナノ素子の上に配され、前記第２の導電型の半導体の少なくとも一部と電気的に接触する第１の電極層を形成する工程と、
    前記構造の第２の導電型の半導体側にミラーを配置する工程と、を有する
    ことを特徴とする方法。
15. 前記第１の導電型はｎ型であり、
    前記第２の導電型はｐ型であり、且つ、
    前記第１の電極層はｐ電極層である
    ことを特徴とする請求項１４に記載の方法。
16. 前記ｎ型コアに電気的に接続する第２のｎ電極層を成膜する工程を更に有する
    ことを特徴とする請求項１５に記載の方法。
17. 前記支持層は基板上にｎ型半導体バッファ層を有し、
    前記バッファ層はｎコンタクトとして作用し、且つ、
    前記ｎ電極層は前記バッファ層と接触する
    ことを特徴とする請求項１６に記載の方法。
18. 前記第２の導電型の半導体は、前記ナノ素子の一部である半導体シェルを有しており、
    各ナノ素子は、前記コアと、前記シェルと、前記コアと前記シェルとの間の活性領域とを含むナノ構造を有している
    ことを特徴とする請求項１６に記載の方法。
19. 前記第２の導電型の半導体は、前記ナノ素子の一部ではないバルク半導体素子を有しており、
    前記コアは、前記第１の導電型の半導体ナノワイヤ、又は、前記第１の導電型の前記半導体ナノワイヤ及び前記第１の導電型の少なくとも１つの半導体シェルを有しており、
    各ナノ素子は、前記コアと、前記コアと前記バルク半導体素子との間の活性領域とを含むナノ構造を有している
    ことを特徴とする請求項１６に記載の方法。
20. 前記第１の電極層は反射性であり且つ前記ミラーを含み、前記第１の電極を形成する工程と前記ミラーを配置する工程とは同一の工程である
    ことを特徴とする請求項１６に記載の方法。
21. 前記第１の電極層は反射性であり、
    前記ミラーは、前記第１の電極層と電気的に接触するように成膜された反射導電層を含む
    ことを特徴とする請求項１６に記載の方法。
22. 前記第１の電極層の上に透明絶縁層を成膜する工程と、前記透明絶縁層を平坦化することと、前記透明絶縁層に開口部を形成する工程と、を更に有しており、
    前記反射導電層は、前記第１の電極層と電気的に接触するように前記透明絶縁層の前記開口部の中に成膜される
    ことを特徴とする請求項２１に記載の方法。
23. 前記透明絶縁層はスピンオングラスを含む
    ことを特徴とする請求項２２に記載の方法。
24. 前記ミラーの上に拡散障壁層を成膜する工程と、前記拡散障壁層の上に共融接合層又はめっき接合層を成膜する工程と、を更に有する
    ことを特徴とする請求項２２に記載の方法。
25. 前記共融接合層又は前記めっき接合層を用いて共融接合又は溶融接合を行うことにより前記構造を担持体上のコンタクト電極にフリップチップ接合する工程を更に有する
    ことを特徴とする請求項２４に記載の方法。
26. 前記担持体の第１の部分は、前記共融接合層又は前記めっき接合層と、前記拡散障壁層と、前記ミラーとによって前記第１の電極層に電気的に接続され、
    前記担持体の第２の部分は、ワイヤによって前記第２の電極層に接続される
    ことを特徴とする請求項２５に記載の方法。
27. 前記基板は、エッチング、研削又は研磨により除去される
    ことを特徴とする請求項１７に記載の方法。
28. 前記バッファ層は、光の抽出が大きくなるように、粗面化され、又は、エッチングされる
    ことを特徴とする請求項２７に記載の方法。