CN104321887B - 纳米线尺寸的光电结构及其制造方法 - Google Patents

纳米线尺寸的光电结构及其制造方法 Download PDF

Info

Publication number
CN104321887B
CN104321887B CN201280055626.1A CN201280055626A CN104321887B CN 104321887 B CN104321887 B CN 104321887B CN 201280055626 A CN201280055626 A CN 201280055626A CN 104321887 B CN104321887 B CN 104321887B
Authority
CN
China
Prior art keywords
layer
nano
electrode
conductive
tack coat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280055626.1A
Other languages
English (en)
Other versions
CN104321887A (zh
Inventor
楚尔斯·罗葛兰
古拉姆·哈斯南
纳坦·加德纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GLO AB
Original Assignee
GLO AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GLO AB filed Critical GLO AB
Publication of CN104321887A publication Critical patent/CN104321887A/zh
Application granted granted Critical
Publication of CN104321887B publication Critical patent/CN104321887B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明揭示一种光电结构，其包括多个于支撑层上并排布置的纳米元件，其中每一纳米元件包括至少第一导电型半导体的纳米尺寸的核心，且其中所述核心与第二导电型半导体形成pn或pin结。第一电极层，其在所述多个纳米元件上延伸且与所述第二导电型半导体的至少一部分电接触；以及提供于所述结构的第二导电型半导体侧上的反射镜。

Description

纳米线尺寸的光电结构及其制造方法
技术领域
本发明涉及纳米尺寸的光电结构，例如发光装置(例如，二极管结构)，尤其基于纳米尺寸的发光装置的阵列；以及尤其涉及其接触。
背景技术
发光二极管(LED)越来越多地用于照明，但尤其对大规模处理来说仍有一些技术挑战有待克服，以便达到真正突破。
近年来，对纳米线技术的兴趣已有所增加。与利用常规平面技术所生产的LED相比，纳米线LED由于纳米线的一维性质而具有独特的性质，由于晶格匹配限制较少而在材料组合方面具有提高的灵活性，且为在较大衬底上进行处理提供了机会。用于半导体纳米线生长的合适方法在所属领域中是已知的，且一种基本方法是通过粒子辅助生长或所谓VLS(气-液-固)机制在半导体衬底上形成纳米线，所述方法揭示于(例如)US7,335,908中。粒子辅助生长可通过使用化学束外延法(CBE)、有机金属化学气相沉积法(MOCVD)、有机金属气相外延法(MOVPE)、分子束外延法(MBE)、激光剥蚀及热蒸镀方法而实现。然而，纳米线生长并不限于VLS法，例如WO2007/102781显示，半导体纳米线可在不使用粒子作为催化剂的情况下生长于半导体衬底上。此领域中一项重要突破在于，在Si-衬底上生长III-V族半导体纳米线及其它的方法已得到证实，其重要性在于其与现存Si处理兼容，并可使用较廉价的Si衬底取代昂贵的III-V族衬底。
WO2010/14032中展示底部发射纳米线LED的一个实例。此纳米线LED包含生长于衬底缓冲层(例如Si衬底上的GaN缓冲层)上的半导体纳米线的阵列。每根纳米线包含包覆在p-型外壳中的n-型纳米线核心及p-电极，其中在形成pn或pin结的n-型与p-型区域之间形成有源层。缓冲层的功能是作为纳米线生长的模板，以及充当与n-型纳米线核心相连的电流传输层。另外，缓冲层是透明的，因为有源区域所产生的光经由缓冲层发射。
虽然纳米线LED具有有利性质及性能，但与平面技术相比，关于纳米线LED接触的处理需要新型途径。由于纳米线LED包含大量纳米线阵列，从而形成具高宽高比结构的三维表面，所以利用视线法沉积接点材料是具有挑战性的操作。
发明内容
根据上述，本发明的实施例的一个目的为提供经改进的基于纳米线的结构，尤其光电结构(例如LED)；以及其接触的新型途径。
通过根据独立权利要求的半导体装置及形成半导体装置的方法来达到此目的。
如本文所揭示的纳米尺寸结构包含多个并排布置的纳米元件。每一纳米元件包含至少第一导电型(例如，n-型)核心。所述核心优选为纳米线核心，其与包覆的第二导电型(例如，p-型)外壳形成pn或pin结。所述外壳可为纳米元件的一部分，或其可包含体型半导体元件。在操作中，结提供产生光的有源区域。虽然第一导电型核心在本文中描述为n-型半导体核心且第二导电型外壳在本文中描述为p-型半导体外壳，但应了解，其导电型可颠倒。p-电极层遍布多个纳米元件，且与纳米元件的至少顶部电接触，从而与p-型外壳连接。p-电极层可在纳米元件之间至少部分桥接。用于本申请案的目的的“桥接”意思是，p-电极层横跨相邻纳米元件之间的距离，从而形成连续层。在纳米线之间延伸的p-电极部分可置于支撑物上或自由悬挂(例如，空中桥接)。
传统的平面LED包含呈夹层结构的功能层。在其最简形式中，平面LED包含至少三个功能层：p-掺杂层、有源区域及n-掺杂层。功能层还可包括阱、势垒、本征层及递变层(例如，作为有源区域的一部分)。本发明的实施例中所述的LED阵列因至少一个功能层与阵列中的周围LED电分离而有别于其它阵列。另一有区别的特征在于利用超过一个带刻面的非平面功能层作为发射层。
虽然本文所述制造方法优选利用纳米线核心以在核心上生长半导体外壳层，进而形成核心-外壳纳米线，如(例如)赛菲特(Seifert)等人的美国专利第7,829,443号中所述，因其教授纳米线制造方法而以引用的方式并入本文中，但请注意，本发明并不因此而受限。例如，正如将在下文中描述，在替代实施例中，仅核心可构成纳米结构(例如，纳米线)，而外壳可任选地具有大于典型纳米线外壳的尺寸。此外，所述装置可被塑造成包括许多刻面，且可控制不同类型刻面之间的面积比。此在图中示范为“锥”刻面及垂直侧壁刻面。可如此制造LED，以使模板上所形成的发射层具有优势锥刻面或侧壁刻面。接触层也是一样，与发射层的形状无关。
利用顺序(例如，外壳)层可产生最终个别装置(例如，pn或pin装置)，其形状介于锥形(即，顶部或顶端较窄且基底较宽)与柱形(例如，顶端与基底宽度大致相同)之间，其中圆形或六边形或其它多边形横截面与所述装置的长轴垂直。因此，具有完整外壳的个别装置可具有各种尺寸。例如，尺寸可变化，其中基底宽度在100nm到若干(例如，5)μm(例如100nm到低于1微米)范围内变化，且高度在若干100nm到若干(例如，10)μm范围内变化。
在现有技术方法中，纳米线LED阵列通过使用溅镀或蒸镀技术沉积基本上覆盖整个纳米线表面及纳米线之间的中间表面的接触层而接触。由于具有高宽高比，且纳米线的间隔通常很小，所以这些视线法导致非保形覆盖。特定来说，风险在于接触层变得不连续，且中间表面(例如，垂直纳米线之间所暴露的水平面)上的接触层变得过薄。在操作中，这种情况将分别导致一些纳米线失效，及所述装置中电流散布较差。通过根据本发明的实施例的桥接p-电极，可降低或消除不连续的风险，且横向电流散布由于p-电极及p-电极上所沉积的任选额外层的厚度均匀而得到改善。
在纳米尺寸的顶部发射LED的桥接p-接触或电极的情况下，厚接触层可直接接触纳米线LED顶部。对于顶部发射LED来说，使用透明p-接触层。在无桥接的情况下，则顶部的p-电极层必须厚得多，这增加了吸收作用。
同样，在纳米尺寸的底部发光LED的桥接p-触点或电极的情况下，反射性p-接触层仅布置在纳米元件顶部，而非整个周向纳米线区域。由于全内反射作用，遍及整个周向区域的反射层将有明显损失。
因此，本发明的实施例使得可能获得有效纳米尺寸的装置，例如有关内部导电、光产生及耦合来自纳米线LED的光的LED。
在从属权利要求中定义本发明的实施例。当结合附图及权利要求书考虑时，本发明的其它目的、优势及新颖特征将在本发明的以下详细描述中变得明显。
附图说明
本发明的实施例现将参考附图来描述，其中：
图1示意性地说明根据本发明的实施例的纳米线LED的基体的侧截面视图，
图2示意性地说明根据本发明的实施例的缓冲层上的纳米线LED结构的侧截面视图，
图3a到3b示意性地说明根据本发明的实施例的桥接p-电极的侧截面视图，
图4a到4h示意性地说明根据本发明的一个实施例的方法的第一实施的侧截面视图，
图4i到4s示意性地说明根据本发明另一实施例的方法的第二实施的侧截面视图，
图5显示两幅根据本发明的实施例的桥接p-电极的扫描电子显微镜图像，
图6a到6i示意性地说明根据本发明另一实施例的方法的第三实施的侧截面视图，
图7显示根据第三实施实例所制造的纳米线LED结构的扫描电子显微镜图像，
图8示意性地说明包含轴向pn结及根据本发明替代性实施例的桥接p-电极的纳米线LED结构阵列的侧截面视图，
图9说明根据本发明另一实施例的装置的侧截面视图，
图10显示通过合适接触安装在子衬底上的图9实施例的装置的侧视图，
图11说明根据本发明又一实施例的装置的侧截面视图，且
图12显示通过合适接触安装在子衬底上的图11实施例的装置的侧视图，
图13说明又一实施例的侧截面视图，
图14显示具有合适接触的图13实施例，
图15显示又另一实施例的侧截面视图，
图16显示具有合适接触的图15实施例，
图17显示纳米尺寸的结构的另一实施例，
图18显示纳米尺寸的结构的又一实施例，
图19显示纳米尺寸的结构的另一实施例，且
图20显示纳米尺寸的结构的另一实施例。
具体实施方式
如本文所用，术语“桥接电极”是指在相邻个别装置之间延伸覆盖填充间隔物或在相邻装置之间留有空白空间(例如，空中桥接)的电极结构。空白空间优选被相邻装置侧面包围，桥接电极在“顶部”，而装置的支撑物在“底部”，其中术语顶部及底部取决于装置定位方式而是相对的。例如，在一个实施例中，其中每一个别装置是辐射状核心-外壳纳米线，桥接电极覆盖纳米线顶端及纳米线之间的空间，以使在电极下方，在纳米线支撑层(例如，衬底、缓冲层、反射或透明导电层、绝缘屏蔽层等)与电极之间存在空白空间。
在纳米技术的领域中，通常将纳米线理解为具有纳米级或纳米尺寸的横向尺寸(例如，圆柱纳米线的直径或锥形或六边形纳米线的宽度)的纳米结构，而其纵向尺寸并无限制。通常也将此类纳米结构称为纳米须、一维纳米元件、纳米棒、纳米管等等。一股来说，认为具有多边形横截面的纳米线具有至少两个尺寸，其中每一者不大于300nm。然而，纳米线可具有高达约1μm的直径或宽度。纳米线的一维性质可提供独特物理、光学及电子性质。这些特性可(例如)用于形成利用量子力学效应(例如，利用量子线)的装置或形成由因晶格极度失配而通常无法组合的由组成上不同的物质组成的异质结构。如术语纳米线所暗示，一维性质通常与细长形状相关联。换句话说，“一维的”是指宽度或直径小于1微米，而长度大于1微米。由于纳米线可具有各种横截面形状，所以直径意在指代有效直径。所谓有效直径，意思是指结构横截面的长轴与短轴的平均值。
在本发明的实施例中，将成品结构称为“纳米元件”。虽然可看到在图中纳米元件呈柱形且基于纳米线核心(即，大体为“一维”核心)，但请注意，核心还可具有其它几何形状，例如，具有各种多边形基底(例如，正方形、六边形、八边形等等)的锥形。因此，如本文中所用，核心可包含宽度或直径小于1微米而长度大于1微米的任何合适纳米元件，且可包含单个结构或多组件结构。例如，核心可包含一种导电型的半导体纳米线，或其可包含被一或多个相同导电型的半导体外壳包围的一种导电型半导体纳米线，及具有柱形或锥形的核心。为简单起见，下文将描述单组件纳米线柱形核心，并用图说明。
图1示意性地说明根据本发明的实施例的纳米线LED结构的基本结构。原则上，单根纳米线足以形成纳米线LED，但因其尺寸小，所以纳米线优选地以包含数千根并排纳米线(即，纳米-装置或装置)的阵列布置，以形成LED结构。出于说明目的，本文将个别纳米线LED装置描述成由具有n-型纳米线核心2及至少部分包覆纳米线核心2的p-型外壳3及中间有源层4的纳米线1组成。然而，出于本发明的实施例的目的，纳米线LED并不受此限制。例如，纳米线核心2、有源层4及p-型外壳3可由大量层或段组成。然而，通过控制生长条件，LED的最终几何形状可在细长狭窄的“柱形结构”到底部相对较宽的锥形结构的范围内。如上所述，在替代性实施例中，仅核心2可包含宽度或直径小于1微米的纳米结构或纳米线，而外壳3可包含宽度或直径大于1微米的p-型体型半导体元件。为充当LED，需使每根纳米线1的n-侧及p-侧接触。
通过将纳米线1生长于生长衬底5上，任选地利用生长掩模6(例如，氮化物层，例如氮化硅介电掩模层)来界定纳米线1的位置，并测定纳米线1的底部界面面积，衬底5至少在处理期间充当从衬底5突出的纳米线1的载体。纳米线的底部界面面积包含掩模层6中的每个开口内部的核心2的面积。衬底5可包含不同材料，例如III-V族或II-VI族半导体，Si、Ge、Al2O3、SiC、石英、玻璃等等，如瑞典专利申请案SE1050700-2(授予GLO AB)中所论述，所述申请案的全文以引用的方式并入本文中。在一个实施例中，纳米线1直接生长于生长衬底5上。
优选地，衬底5还适于充当与每根纳米线1的n-侧相连的电流传输层。此可如图2所示通过拥有包含布置于面向纳米线1的衬底5表面上的缓冲层7(举例来说，Si衬底5上的III族氮化物层，例如GaN及/或AlGaN缓冲层7)的衬底5而实现。缓冲层7通常与所需纳米线材料相匹配，并且因此在制造过程中充当生长模板。就n-型核心2来说，缓冲层7优选也为n-型掺杂。缓冲层7可包含单层(例如，GaN)、若干子层(例如，GaN及AlGaN)或递变层(从高Al含量A1GaN递变到较低Al含量AlGaN或GaN)。纳米线可包含任何半导体材料，但就纳米线LED来说，III-V族半导体(例III族氮化物半导体(例如，GaN、AlInGaN、AlGaN及InGaN等等))或其它半导体(例如，InP、GaAs)通常是优选的。应注意，纳米线1可包含若干不同材料(例如，GaN核心、InGaN有源层及具有不同于有源层的In对Ga比率的InGaN外壳)。一股来说，本文将衬底5及/或缓冲层7称为纳米线的支撑物或支撑层。如将参考图9-12更详细描述，导电层(例如，镜面或透明触点)可用作替代衬底5及/或缓冲层7或除衬底5及/或缓冲层7之外的支撑物。因此，术语“支撑层”或“支撑物”可包括这些元件中的任一或多者。
因此，缓冲层7提供用于接触纳米线1的n-侧的构件。在现有技术的纳米线LED中，每根纳米线1的p-侧的接触典型地通过沉积包含包覆每根纳米线1的p-型外壳3并延伸到衬底上的绝缘层或缓冲层的导电层的p-电极而完成。导电层沿着所述绝缘层延伸到相邻纳米线。然而，因纳米线LED的纳米线紧密间隔，且宽高比高，所以为获得高发光性，p-电极沉积为具挑战性的操作。典型地使用视线法(例如溅镀或蒸镀)进行电极沉积。归因于视线沉积，观察到纳米线顶端上的优选生长及遮蔽效应，此导致p-电极随厚度向纳米线1基底逐渐降低而逐渐变窄。因此，为获得有效的横向电流散布，p-电极的厚度在纳米线顶端将变得不必要的厚，而纳米线中间不够厚。遮蔽效应还可能过于强烈，以致于p-电极出现不连续。
根据本发明的实施例的p-电极8可在相邻纳米线1之间至少部分桥接。图3a示意性地说明覆盖一组纳米线1的p-电极8。如上所述，如果纳米线1的外壳3为n-型，那么电极8将为n-电极。然而，为便于描述，本文将电极8称为p-电极。在空中桥接电极的情况中，p-电极8自由地悬挂在相邻纳米线1之间，且仅靠纳米线1支撑。p-电极8包覆每根纳米线1的顶部，且借此接触纳米线LED结构的p-侧。p-电极可沿着外围纳米线侧向下延伸，例如，以提供与衬底5上布置的衬垫的连接(如在下文中将更详细描述，及如图3a左右边缘所示)。
可将不同的额外层沉积在p-电极上。例如，可将改善电导率或进/出纳米线的光的耦合的层沉积在纳米线上。
本发明的实施例的纳米线LED结构适于顶部发射(即，经由p-电极光放射)或底部发射(即，经由支撑层(即，经由导电层及/或缓冲层及/或衬底)光放射)。这两种情况对p-电极的要求不同。如本文所用，术语光放射包括可见光(例如，蓝光或紫光)以及UV或IR辐射。本发明的实施例适于底部发射装置。
就底部发射LED来说，p-电极优选是反射的。如下列实例所示，p-电极可包含一或多个沉积于p-电极上以改善反射性及/或导电性的额外层。
图3b示意性地说明根据本发明的实施例的纳米线LED结构的一个实施例。原则上，其与图3a所示的结构相同，但p-电极包含包覆p-型外壳3的相对薄的导电层8′及布置于薄导电层8′上的相对厚的桥接导电层8″。薄导电层8′朝纳米线1基底向下延伸，比厚导电层8″长。薄导电层8′可(例如)利用原子层沉积来沉积或作为外延层生长于p-型外壳上。层8′在相邻纳米线之间可不连续，且可仅覆盖纳米线，而不覆盖纳米线之间的掩模层6或缓冲层7。凭借此布置，薄导电层8′可用于获得与p-型外壳3的最佳界面，且可使厚导电层8″的电流散布及/或光耦合及/或反射达到最佳。因此，仅可使用层8″来形成桥接。厚导电层8″如下文所述而沉积。
在替代性实施例中，除掩模层6之外，纳米线之间的空间还可被介电(即，绝缘)材料(例如二氧化硅)完全填充或部分填充。就部分填充的空间来说，减少了桥接下的间隙尺寸。就完全填充的空间来说，不再存在空中桥接。因此，就下文关于纳米线的接触方案所述的实施例来说，应了解，纳米线可以空中桥接、非空中桥接或非桥接配置接触。
在下文中，参考图4a到4h描述一种用于形成顶部发射纳米线LED结构的方法的第一实施。在此实施例中，使相同导电层图案化以形成p及n电极层两者。在此实施中，在与纳米线相邻的衬垫区域中形成与装置的n-侧及p-侧连接的衬垫，进而形成纳米线LED。然而，本发明并不受此配置限制。
图4a显示经由生长掩模层6从缓冲层7所生长的纳米线1阵列。纳米线优选包含包覆于p-型外壳层3中的n-型纳米线核心2，其中中间有源层4用于发光，如图1所示。可通过光刻技术图案化生长掩模6以界定纳米线生长的开口，如(例如)美国专利第7,829,443号中所述。在此实施中，纳米线集中在n-衬垫区、非有源区、LED区(即，发光的区域)及p-衬垫区。然而，本发明的实施例并不受此限制。例如，p-衬垫区可布置于纳米线顶部，从而形成纳米线LED结构的发光部分，借此p-衬垫区与LED区重合，如肯塞克(Konsek)等人的PCT国际申请公开案第WO2010/014032A1号(2010年2月4日公开且全文以引用的方式并入本文中)中所述。
参考图4b，在下一步中，使保护层9至少沉积在纳米线将形成LED的LED-区中，以保护纳米线免受后续处理。否则来自光致抗蚀剂的残余物以及来自溅镀及反应性离子蚀刻(RIE)的反应性离子可导致缺陷及/或污染。利用原子层沉积(ALD)所沉积的ZnO可用作保护层。利用ALD作为沉积技术的一个优势在于其完美阶梯覆盖能力。还可使用利用ALD或其它沉积技术所沉积的其它材料，例如其它金属氧化物或二氧化硅(例如，Al2O3或SiO2)。所述层可在其将被保留下来的区域中作为绝缘体充当额外角色。
在保护层9沉积之后，通过光刻技术及蚀刻，穿过n-衬垫区11的保护层及生长掩模而通向缓冲层7。换句话说，如图4b所示，在整个装置上形成光致抗蚀剂层或另一掩模层(以虚线12显示)，然后通过光刻技术移除n-衬垫区11中的部分。通过任何可在缓冲层上停止的合适蚀刻方法(例如，关于III族氮化物半导体缓冲层，可选择性蚀刻金属氧化物或二氧化硅的任何湿式蚀刻法或干式蚀刻法)蚀刻纳米线1之间的暴露保护层9及暴露掩模层6。目的是到达缓冲层7以在其上布置电极，以经由缓冲层7与纳米线1的n-侧电连接(即，经由n-型层7与n-型纳米线核心2电连接)。
参考图4c，下一步为形成在非有源区及p-衬垫区上延伸的具有两种不同厚度的牺牲层10，例如光致抗蚀剂层或另一合适牺牲材料层。光致抗蚀剂层应完全覆盖非有源区13中的纳米线，而其应部分覆盖LED区14中的纳米线1，使LED区14的每根纳米线1顶部暴露。如果在n-及p-电极(以接触衬垫触及的区域(即，n-衬垫区11及p-衬垫区15))中使用相同接触材料，那么n-衬垫区11优选不被光致抗蚀剂覆盖。这在图4c左侧清楚可见。如所属领域的技术人员所意识到的，光致抗蚀剂层形成可(例如)通过沉积光致抗蚀剂，并利用两个掩模及两次曝光，接着显影，或者针对正光致抗蚀剂，在区域14进行比区域13更大量的曝光(或针对负光致抗蚀剂，反之亦然)。同样，光致抗蚀剂可包含多层(例如，在区域13及14中形成、曝光并显影第一抗蚀剂，接着仅在区域13中于第一抗蚀剂上形成、曝光并显影第二抗蚀剂)。如果需要，那么光致抗蚀剂10可包含一部分在图4b中用以使层9及6图案化的光致抗蚀剂层12。在此情况中，区域14及15而非区域13中的光致抗蚀剂层12利用上文所述方法进行二次曝光(或针对负光致抗蚀剂，反之亦然)，接着在区域15中完全显影(即，移除)，并在区域14中部分显影。
参考图4d，下一步为移除LED区14中的光致抗蚀剂图案10的外部暴露的纳米线的至少暴露顶部上的保护层9。此可通过选择性蚀刻完成，选择性蚀刻氧化物保护层9而不蚀刻掩模层6(例如，氮化硅)或半导体缓冲层7或半导体纳米线1。如果需要，那么可使层9保留在不妨碍半导体材料与相应电极之间的接触的区域中，以在掩模层6顶部上提供额外电绝缘。例如，氧化铝层可与氮化硅掩模层6组合用作这种永久性保护层9。
此后，沉积p-电极层16。由于p-电极逐渐抬升，且不必深入延伸于纳米线1之间的窄空间中，所以可使用视线法，例如溅镀或蒸镀。当然，因n-衬垫区11暴露而同时形成n-电极层。请注意，p-电极16不与p-衬垫区15中n-型缓冲层7接触，这是因为在此p-衬垫区中，缓冲层7被掩模层6覆盖。因此，p-电极与n-缓冲层/n-纳米线核心之间的短路问题得以避免。然而，如果层16的左侧部分用于形成n-电极，那么层16的此部分与n-衬垫区11中的纳米线之间暴露的缓冲层7接触。请注意，层16并不与由光致抗蚀剂13覆盖的非有源区13中的纳米线1接触。
参考图4e，下一步为进行另一光刻技术步骤，在p-衬垫区15、LED区14及n-衬垫区11中留下另一光致抗蚀剂图案17。此可通过在图4d所示装置上(包括在非有源区13中覆盖光致抗蚀剂图案10的金属电极16上)形成另一光致抗蚀剂层，接着曝光并显影光致抗蚀剂，以在覆盖光致抗蚀剂图案10的金属电极16两侧留下光致抗蚀剂图案17。
参考图4f，下一步为移除来自先前步骤的电极材料未被抗蚀剂图案17覆盖的区域(即，非有源区13)上的电极材料16，此步骤可通过不移除光致抗蚀剂图案10及17的选择性干式蚀刻或湿式蚀刻完成。此举导致电极层16变得不连续，使得其在n-衬垫区11与有源区及p-衬垫区14、15之间的非有源区13中被移除。
参考图4g，下一步为移除所有残留光致抗蚀剂10、17，此步骤可通过溶解及/或等离子蚀刻完成。此使得p-电极层16自由悬挂在LED区14中的纳米线1之间。此形成空中桥接，其中空白空间18位于电极16、纳米线1与掩模层6之间。
任选地，光致抗蚀剂层可留在桥接层下，且接着可做出其它材料选择。
因此，在需使材料留在桥接p-电极下的情况中，应修改方法。将另一材料(例如旋涂式玻璃、聚合物、氧化物(例如，二氧化硅)、氮化物(例如，氮化硅))沉积在桥接p-电极所在处，而非将光致抗蚀剂施用到整个装置。这些材料将不受移除光致抗蚀剂的蚀刻影响。层可具有导光、改变提取性质、加剧p-触点与n-侧之间的隔绝或提升p-侧电导率的作用。
参考图4h，最后，移除仍可能存在于非有源区13上的保护层9的残余物。因此，层16形成接触纳米线1p-外壳3顶端且接触p-衬垫区中掩模层6的p-电极16a，以及接触n-衬垫区11中n-缓冲层7的n-电极16b。图5显示两幅根据本发明的这一实施例的桥接p-电极的扫描电子显微镜图像。左侧可见非有源区与具有空中桥接p-电极的LED区之间的相交处。
因移除非有源区13中的层16，所以同一层16可用于形成p-电极及n-电极两者。因此，按照图4a到4h所说明的以上方法顺序，在同一步骤中沉积p-电极及n-电极。n-电极层16b包含在缓冲层7的第一部分上的n-衬垫区11。p-电极层16a包含在LED有源区14中的纳米线或邻近LED有源区中纳米线的缓冲层7上的介电掩模层6上的p-衬垫区15。n-衬垫区与p-衬垫区被包含不接触p-电极的虚设纳米线1(即，这些纳米线不发光)的非有源区13隔开。
然而，在替代性第二实施例中，p-电极在第一步骤中提供，而n-电极在后期由不同材料形成。图4i到4s揭示所述方法，且下文将作简要描述。出于简便考虑，下文将不赘述图4a-4h的相同元件及步骤。
第二实施例方法中前两个步骤与第一实施例方法相同，也就是，图4a及4b展示与图4i及4j相同的步骤。然而，在图4j的n-衬垫区11中，保护层9及掩模层6并不如在图4b中股被移除。
在下一步骤中，牺牲(例如，抗蚀剂)层10a以两种不同厚度沉积，使n-衬垫区11中未有纳米线未被覆盖，如第一实施例。因此，在图4k左手侧可看到，区域11的纳米线被完全覆盖，如同非有源区13的中部纳米线一样，这与图4c中不同，其中n-衬垫区11中最左边的纳米线未被完全覆盖。在光致抗蚀剂10a中，LED区14中纳米线的顶部部分暴露。p-衬垫区15在光致抗蚀剂图案10a中完全暴露。
图4l显示，至少部分地从LED区14的暴露纳米线顶端移除保护层9，以便提供区域14中的纳米线的p-外壳3与p-电极之间的接触。
p-电极层16接着如图4m中所示沉积。层16覆盖整个结构。非有源区13及n-接触区11现被光致抗蚀剂10a所覆盖，且层16在光致抗蚀剂10a顶部上形成。层16与LED区14的纳米线的暴露p-外壳3及p-衬垫区15的掩模层6接触。
如图4n所示，现在在LED区14及p-衬垫区15的p-电极层16上提供第二光致抗蚀剂图案17a。移除区域13及11中的光致抗蚀剂图案17a。因此，区域11及13中的层16暴露。
接着通过选择性蚀刻移除区域11及13的暴露p-电极层16，如图4o所示。
如图4p中所示，移除所有光致抗蚀剂10a、17a，以使p-电极层16在LED区14中形成在纳米线之间具有下部空白空间18的空中桥接，并在区域15中形成p-接触衬垫。
下一步，施加新的光致抗蚀剂图案19，以覆盖区域13、14及15，但不覆盖n-衬垫区11，可如图4q中可见。移除暴露区域11的保护层9及掩模层6。
接着使N-电极层20沉积在整个结构上，如图4r所示。层20可包含Ti及Al子层或任何其它适宜金属。层20与区域11中暴露缓冲层7及“虚设”短路纳米线接触。层20位于区域13、14及15的光致抗蚀剂19上。
图4s示意剥离步骤，其中移除光致抗蚀剂图案19，以剥离区域13、14及15中的层20，以使区域11中残留层20形成n-电极。非有源区13中不存在电极层16、20。这可防止层16及20短路。虚设纳米线位于非有源区13。
图4h及4s分别显示形成与p-电极16a、16及n-电极16b、20的触点(例如，引线或凸块电极)之前的过程装置。然而，应了解，有关图6、10或12所述的触点分别针对于p-衬垫区15及n-衬垫区11的p-电极。此外，如上所述，p-衬垫区15可在纳米线顶部(例如，合并区14及15)上，而非如图4h及4s所示在纳米线之间。
参考图6a-h描述用于形成底部发射纳米线LED结构的方法的以下第三实施。在此实施中，用于连接n-侧及p-侧的衬垫再次分别形成于n-衬垫区及p-衬垫区中，相邻形成纳米线LED的纳米线。然而，本发明并不受此限制。出于简便考虑，下文将不再赘述上文所述的相同元件。
图6a显示与图4a类似的结构。如先前关于图4a所描述，光致抗蚀剂层或光致抗蚀剂图案10b具有两种厚度，其完全覆盖非有源区13中的纳米线，并部分包覆LED区14中的纳米线，使纳米线顶部多个部分暴露。n-衬垫区11及p-衬垫区15开放，并不被光致抗蚀剂图案10b所覆盖。
参考图6b，在下一步中，选择性移除LED区14中纳米线的暴露顶部部分上的保护层9。接着，通过(例如)溅镀或蒸镀将p-电极层16c、电流散布层16d及一或多个反射器层16e沉积在整个装置上。只要形成至少一个导电层，则可略去这些层中的一或多者(例如，如果将使用单独反射镜，那么可略去反射器层16e)。
参考图6c，在下一步中，移除光致抗蚀剂10b，以剥离层16c、16d及16e，并随后任选地进行热处理，以调整层的性质。此举将层16c-16e留在区域11、14及15中。在区域14形成空中桥接，具有如上所述的空白空间18。此举将层16c-e分为p-电极22及n-电极23，如图6d所示。
参考图6d，在下一步中，如果需要，那么移除非有源区13上的保护层9的残余物。
参考图6e，在下一步中，将焊球凸块(SBB)(例如，p-凸块21a及n-凸块21b)分别连接到p-衬垫区15及n-衬垫区11。在p-衬垫区15中，通过掩模层6将p-电极22与n-缓冲层7隔开。p-电极22在p-凸块21a与区域14中的p-外壳3之间建立电接触。n-电极23在n-凸块21b与n-缓冲层7与n-核心2之间建立接触。因此，通过n-电极/n-凸块触及缓冲层，且通过p-电极/p-凸块触及外壳，从而提供LED的外部电连接。
参考图6f，在下一步中，将芯片(即，LED结构)倒置，并浸在导电粘着剂23中，导电粘着剂留存在凸块21a、21b上。除提供导电性外，导电粘着剂可改善散热性。
参考图6g，在下一步中，将芯片安装于载体24上，载体进行p-及n-电极25及26预处理。虽然针对SBB布置描述，但所属领域的技术人员应了解，还有其它接触替代物，例如引线或引线框连接。
参考图6h，在下一步中，通过(例如)环氧材料27底部填充芯片与载体之间的空间。所述底部填充提供结构刚性，且还可有助于改善散热。
参考图6i，在下一步中，通过(例如)湿式蚀刻或干式蚀刻完全或部分移除Si衬底5，以形成开口28，从而暴露缓冲层7。如果需要，那么还可经由开口28移除缓冲层7，以暴露纳米线1基底。
图7显示通过所述方法的这种实施所得到的纳米线结构，所述结构具有布置于纳米线上的焊料凸块。p-及n-电极经由载体晶片利用p-触点29及n-触点30触及。此形成底部发射LED装置，其经由缓冲层7自LED区14发光。
如上所述，纳米线可包含由组成不同的导电型及/或掺杂材料形成的异质结构，例如上文示范的形成pn或pin结的径向异质结构。此外，还可在纳米线核心内形成轴向异质结构。这些轴向异质结构可形成在纳米线LED中可用于发光的pn-或p-i-n-结。图8示意性地说明多根具有轴向pn-结的纳米线(例如，p-部分3在轴向方向上位于n-部分2上方)，pn-结利用桥接电极8布置接触p-侧3。
虽然本发明针对纳米线LED的接触加以描述，但应了解，其它基于纳米线的半导体装置(例如场效晶体管、二极管及尤其涉及光吸收或发光的装置，例如光检测器、太阳能电池、激光器等)可以相同方式接触，且特定来说，可对任何纳米线结构实施桥接布置。
关于顶部、底部、基底、侧面等的所有引述仅为便于理解，而不应视为限于特定定向。此外，图中结构的尺寸未必按比例绘制。
在本发明的另一方面，提供用于接触如上所述的纳米结构的阵列的方法。以下将参考图9到16来说明此类方法及所得装置。所述方法致使LED装置底部发射。
一股来说，接触有必要在每一个别发光纳米元件顶部处或附近(即邻近)提供反射构件，例如反射镜，以便使所发射的光返回，穿过装置缓冲层。
因此，图9显示第一实施例，其中如上所述提供的p-触点90是透明的，且宜由导电氧化物(例如氧化铟锡(ITO))制成。可以看到，此p-接触层将呈某种拓扑结构。在一些实施例中，当提供反射镜92时，此拓扑结构可平面化。此可通过利用旋压技术施加(例如)透明玻璃层91(例如，旋涂式玻璃，SOG)来实现，以达到可实现平面化而不引起损伤的厚度。
玻璃层可通过合适方法(例如抛光、回焊及/或蚀刻)平面化。
为从外侧接触p-触点，在玻璃层中提供孔93。所述孔可利用光致抗蚀剂掩模通过蚀刻(例如干式蚀刻)玻璃层91得到。
当平面度达到足够程度时，将反射材料92(例如Ag)沉积于玻璃层91上。原则上，可使用任何其它反射性导电材料。沉积方法可选自溅镀、金属蒸镀、电镀及无电电镀。适宜地，反射层的厚度为约500-1000nm。可以看到，还将使Ag层92沉积于玻璃层的孔93中，并由此建立电接触。
为粘结到载体衬底，可使用共晶粘结法。例如，可使用粘结截止，例如AuSn层95。然而，宜先将扩散势垒96设置于反射层92上。扩散势垒可呈选自(例如)Ti、Ni、Pd等的合适金属的层形式。
共晶粘结本身为技术人员所熟知，且将不会详细说明。只要提及可将粘结材料设置于图10所示的载体100A或LED装置表面上便已足够。使载体与LED装置在微小压力及任选地加热下接触。
在替代性实施例中，可使用电镀粘结层95替代共晶粘结层95。电镀粘结层95可包含任何合适金属层，例如通过电镀或无电电镀而电镀于扩散势垒96上的铜或铜合金层。电镀后，优选对层95进行抛光，以使其表面平面化，接着熔化粘结于载体100A。优选地，载体100A在其上(即，粘结)表面上含有由与电镀粘结层95(例如铜或铜合金层)类似的材料组成的熔化粘结层103。将电镀粘结层95熔化粘结于熔化粘结层103以将LED装置熔化粘结到载体100A，如图10所示。
粘结完成后，移除原始衬底(例如，图2的衬底5)，以暴露将形成LED装置的发射表面的缓冲层7(例如，图2的AlGaN层7)。将缓冲层表面任选地蚀刻以移除AlN(其可为缓冲层的一部分)以便接触GaN，及/或粗糙化以增加光外部耦合。
最后，将宜由Ti/Al或其它适宜金属材料制成的n-接触层94沉积于缓冲层7的选定区域上，以向引线接合提供基底。现利用导电材料103及共晶粘结层95(或电镀粘结层95及熔化粘结层103)将由此所产生的整个组合件“倒装芯片”于安装结构100A，如图10所示。可将宜由聚硅氧或类似材料制成的保护性“球形物”101提供于整个结构上。导线102可经由安装结构100B的第二部分与接触层电连接。
现在转向图11及12，描述另一实施例。此处，p-触点90不作为“桥接”触点，p-触点90覆盖整个发光纳米元件，即材料一路延伸到纳米元件之间的绝缘物6(掩模层)并沿着纳米元件1侧延伸。此被称为“半保形”接触，其包括含有纳米元件1突出所经过的开口的连续接触层90。如图11所见，并非所有纳米元件1均涂布了此半保形接触层90。
为在第一组而非第二组纳米元件1上形成接触层90，掩模(例如，光致抗蚀剂)可形成于第二组纳米元件上，而将接触层沉积于暴露的第一组纳米元件及所述掩模上。接着剥离掩模，以从第二组纳米元件1上移除接触层90，同时将接触层90留在第一组纳米元件上及其之间。或者，可将接触层90沉积于整个装置上，接着通过光刻技术及蚀刻图案化(例如，通过在第一组纳米元件上的层90上形成光致抗蚀剂掩模，并蚀刻掉第二组纳米元件上的层90部分)。接触层90可通过任何合适方法(例如溅镀)沉积。
当已沉积此半保形p-触点时，沉积电绝缘材料97(例如二氧化硅等)，以填充位于纳米元件1之间的接触层97上的空间。然而，仅将所述材料沉积到纳米元件1的一部分高度，以暴露出位于玻璃层91上螺旋的孔93中的一些纳米元件顶部的接触层90的上部，进而使得反射镜层92与接触层90电接触，如图11及12所见。此后，过程与参照图9及10所述实施例相同，此处不作赘述。
图13及14中揭示上述装置的又另一变体。此处，沉积p-触点90以覆盖纳米元件之间的表面，以及个别纳米元件圆周到一定高度，但不超过其高度的约90％。优选地，涂布纳米元件高度的约30-90％，例如约80％。接触包括含有纳米元件1所突出穿过的开口的连续接触层90。在此实施例中，贯穿绝缘层97的孔93及玻璃层91上的螺旋向下延伸到接触层90的下部(例如，纳米元件1之间掩模层6上的层90的水平部分)，以使反射镜层92与接触层90电接触。同样，在此实施例中，使用与参照图9及10所述者相同的程序来完成装置，此处将不赘述。
在另一实施例中，将p-接触层与反射镜层组合或整合成单层92，如图15及16所示。反射镜层92可在纳米元件之间桥接。例如，反射性反射镜层92可位于纳米元件之间的绝缘材料97上，并与在绝缘材料97中暴露的一些纳米元件1的顶部接触，以使反射镜层充当纳米元件的p-型接触。在此实施例中，可略去玻璃层91上的螺旋及孔。整合的反射镜层/p-接触层92可通过参照图4a-f所描述的程序形成。因此，反射性p-接触层92形成之后，在反射性接触层92上提供扩散势垒96，从而利用于势垒96上形成的粘结层95进行后续共晶粘结，而不会污染反射性p-触点92。接着通过如上所述的共晶粘结将所得组合件“倒装芯片”于安装结构，如图16所示。
应注意，可将不同于图1到8所示者的纳米元件或纳米结构1用于图9到16的实施例。图17到20说明可用于图9-16的实施例的纳米元件或纳米结构1的若干替代性实施例。具体来说，图17-20说明具有与图1及2所揭示者相同的一股构造的纳米元件1，即，纳米元件1具有n-型纳米线核心2及任选地至少部分包覆纳米线核心2的p-型外壳3及中间有源层4。所述纳米元件设置于衬底5上。
在所有图17到20中，设置于所述基底结构上的任何层可具高度反射性或高度透明性。然而，如果图17到20中所示的所有层均是透明的，那么顶部需要另一反射层，以提供底部发射装置。此外，还以虚线显示相邻纳米元件的连接关系如何设置。
图17说明纳米元件1上的p-接触层170。所述层宜由金属、TCO或导电聚合物制成，并覆盖纳米元件的侧壁，及任选地置于衬底表面(例如，衬底5上缓冲层7上的掩模层6)及/或除纳米元件侧壁之外的纳米元件顶端。所述层构成纳米结构的p-接触层。形成所述层的材料可具高度反射性或高度透明性。
还可设置另一导电层172，例如(仅)覆盖衬底5表面的金属、TCO或导电聚合物，即导电层172并不延伸到纳米元件的侧壁。而，导电层172在相邻纳米元件之间形成导电连接，并因此期望提升电流传导能力。针对所述层172应选择产生高散热性的材料。所述材料可具高反射性或高透明性。
最后，纳米元件可具有电绝缘钝化层174(在图9中编号97)，例如聚合物、氧化物、氮化物或类似绝缘材料，以减少漏电、周围影响，并且还修正光提取性。针对钝化层应选择产生高散热性并可具高反射性或高透明性的材料。
图18中所示实施例具有与图17中实施例相同的一股构造。然而，此处，结构覆盖有另一导电层176，例如金属、TCO或导电聚合物。此层176覆盖纳米元件顶端，并进一步横向延伸，以在相邻纳米元件之间建立桥接178(出于说明目的，相邻元件仅以虚线表示)。此层176的用途在于提升电流传导能力，如图17中层172所为。在优选实施例中，层176形成所述结构的实际p-电极层。优选地，所述层具反射性，以使所述装置在运行中底部发射。在此情况中，p-接触层170是任选的。针对另一导电层176应选择产生高散热性并可具高反射性或高透明性的材料。在此实施例中，钝化层174并不如图17股遍布整个结构，而仅部分沿着侧壁从底部往上延伸(例如，从纳米元件底部沿纳米元件高度的50-90％)。借此，形成桥接电极层176的支撑物。
图19显示具有类似基底结构的又另一实施例。然而，在此实施例中，p-接触层170仅在纳米元件的垂直侧壁上延伸。将另一较厚导电层180设置于p-接触层170上。此层180宜由例如金属、TCO或导电聚合物的材料制成。层180覆盖侧壁，及任选地覆盖衬底表面(例如，衬底5上缓冲层7上的掩模层6)及/或纳米元件顶端，并期望提升装置的电流传导能力。针对此层应选择产生高散热性的材料，且其可具高反射性或高透明性。
图19所示的整个结构(类似于图17及18所示结构)覆盖有钝化层174，例如聚合物、氧化物、氮化物或类似物，以减少漏电、周围影响，并且还修正光提取性。针对所述钝化层应选择产生高散热性并可具高反射性或高透明性的材料。钝化层174可覆盖导电层180的顶部及侧面，以便经由层174中的孔电接触层180。
在图20中，所示结构不同于图17所示结构，不同之处在于设置了遍布整个结构的导电层182，即其覆盖衬底表面(例如，掩模层6表面)及纳米元件侧壁以及纳米元件顶端(此配置被称为“高领”)。此处的目的还在于提升电流传导能力。选择产生高散热性并可具高反射性或高透明性的材料。在此实施例中，层170是任选的。
再次设置钝化层174，例如聚合物、氧化物、氮化物或类似物，以减少漏电、周围影响，并且还修正光提取性。钝化层174可覆盖导电层182的顶部及侧面，以便经由层174中的孔电接触层182。
特定来说，应强调，虽然所述图说明的实施例具有柱状几何结构，且基于纳米线核心，即“一维”核心，但应了解，通过改变生长条件，核心可具有其它几何结构(例如锥形)。同样，通过改变生长条件，最终纳米元件可具有锥形，或介于柱状与锥形之间的任何形状。
虽然本发明已结合目前被认为是最实用及优选的实施例而描述，但应了解，本发明并不限于所揭示实施例，相反地，其希望涵盖所附权利要求书范围内的各种修改及等效布置。

Claims (7)

1.一种光电结构，其包含：
多个于支撑层上并排布置的纳米元件，其中每一纳米元件包含至少第一导电型半导体的纳米尺寸的核心，其中所述核心与第二导电型半导体形成pn或pin结；
第一电极层，其在所述多个纳米元件上延伸且与所述第二导电型半导体的至少一部分电接触；及
提供于所述结构的第二导电型半导体侧上的反射镜；
其中所述反射镜作为反射性材料层提供于所述第一电极层上，
其中所述结构进一步包含与所述纳米尺寸的核心电连接的第二电极层，
其中所述结构进一步包含在所述反射镜上的扩散势垒层，
其中所述结构进一步包含在所述扩散势垒层上的共晶粘结层或电镀粘结层，并且
其中所述结构进一步包含在所述第一电极上的透明绝缘层，其中所述透明绝缘层为所述反射镜提供平面表面，且所述反射镜经由所述透明绝缘层中的开口与所述第一电极层电接触。
2.根据权利要求1所述的结构，其中所述结构利用所述共晶粘结层或所述电镀粘结层倒装芯片式粘结于载体上的接触电极，且其中所述载体的第一部分通过所述共晶粘结层或所述电镀粘结层、所述扩散势垒层及所述反射镜与所述第一电极层电连接，且所述载体的第二部分通过导线与所述第二电极层连接。
3.一种制造光电结构的方法，所述方法包含：
提供支撑层；
提供多个于所述支撑层上并排布置的纳米元件，其中每一纳米元件包含至少第一导电型半导体的纳米尺寸的核心，其中所述核心与第二导电型半导体形成pn或pin结；
提供第一电极层，其在所述多个纳米元件上延伸且与所述第二导电型半导体的至少一部分电接触；及
在所述结构的第二导电型半导体侧上提供反射镜；
其中所述第一导电型包含n-型，所述第二导电型包含p-型，且所述第一电极层包含p-电极层，
其中所述方法进一步包含沉积与所述n-型核心电连接的第二n-电极层，
其中所述第一电极层是透明的，且所述反射镜包含经沉积与所述第一电极层电接触的反射性导电层，并且
其中所述方法进一步包含在所述第一电极层上沉积透明绝缘层，使所述透明绝缘层平面化，及在所述透明绝缘层中形成开口，其中将所述反射性导电层沉积于所述透明绝缘层上及所述开口中，以与所述第一电极层电接触。
4.根据权利要求3所述的方法，其中所述透明绝缘层包含旋涂式玻璃。
5.根据权利要求3所述的方法，其进一步包含在所述反射镜上沉积扩散势垒层，及在所述扩散势垒层上沉积共晶粘结层或电镀粘结层。
6.根据权利要求5所述的方法，其进一步包含使用共晶粘结或熔化粘结、利用所述共晶粘结层或所述电镀粘结层将所述结构倒装芯片式粘结于载体上的接触电极。
7.根据权利要求6所述的方法，其中所述载体的第一部分通过所述共晶粘结层或所述电镀粘结层、所述扩散势垒层及所述反射镜与所述第一电极层电连接，且所述载体的第二部分通过导线与所述第二n-电极层连接。
CN201280055626.1A 2011-09-26 2012-09-25 纳米线尺寸的光电结构及其制造方法 Expired - Fee Related CN104321887B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161539117P 2011-09-26 2011-09-26
US61/539,117 2011-09-26
US13/251,555 US8350251B1 (en) 2011-09-26 2011-10-03 Nanowire sized opto-electronic structure and method for manufacturing the same
US13/251,555 2011-10-03
PCT/US2012/057029 WO2013049008A2 (en) 2011-09-26 2012-09-25 Nanowire sized opto-electronic structure and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN104321887A CN104321887A (zh) 2015-01-28
CN104321887B true CN104321887B (zh) 2017-05-31

Family

ID=47427882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280055626.1A Expired - Fee Related CN104321887B (zh) 2011-09-26 2012-09-25 纳米线尺寸的光电结构及其制造方法

Country Status (8)

Country Link
US (3) US8350251B1 (zh)
EP (1) EP2761678B1 (zh)
JP (1) JP6077549B2 (zh)
KR (1) KR101944327B1 (zh)
CN (1) CN104321887B (zh)
SG (1) SG11201400882QA (zh)
TW (1) TW201322490A (zh)
WO (1) WO2013049008A2 (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG186261A1 (en) 2010-06-18 2013-01-30 Glo Ab Nanowire led structure and method for manufacturing the same
KR101709959B1 (ko) * 2010-11-17 2017-02-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
US8350251B1 (en) 2011-09-26 2013-01-08 Glo Ab Nanowire sized opto-electronic structure and method for manufacturing the same
KR101269053B1 (ko) * 2011-11-09 2013-06-04 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법
KR101260790B1 (ko) * 2012-03-22 2013-05-06 한국표준과학연구원 나노선 어레이 상부전극 형성방법 및 상부전극이 형성된 나노선 어레이
US20130313514A1 (en) * 2012-05-23 2013-11-28 Samsung Electronics Co., Ltd. Semiconductor light emitting device
US8993998B2 (en) * 2012-07-02 2015-03-31 The Regents Of The University Of California Electro-optic device having nanowires interconnected into a network of nanowires
DE102012109460B4 (de) 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
US9076945B2 (en) * 2012-10-26 2015-07-07 Glo Ab Nanowire LED structure and method for manufacturing the same
US10079331B2 (en) * 2013-03-15 2018-09-18 Glo Ab High index dielectric film to increase extraction efficiency of nanowire LEDs
EP2973756B1 (en) * 2013-03-15 2018-06-27 Glo Ab Nanowire led structure with decreased leakage and method of making same
FR3004006B1 (fr) * 2013-03-28 2016-10-07 Aledia Dispositif electroluminescent a nanofils actifs et nanofils de contact et procede de fabrication
US9196787B2 (en) 2013-06-07 2015-11-24 Glo Ab Nanowire LED structure with decreased leakage and method of making same
US10001442B2 (en) * 2013-06-13 2018-06-19 The Regents Of The University Of California Optical fiber-based hybrid SERS platform for in vivo detection of bio-molecules
JP6219506B2 (ja) * 2013-06-18 2017-10-25 グロ アーベーＧｌｏ Ａｂ ナノワイヤデバイスの活性領域の平坦化および規定のための絶縁層
FR3007580B1 (fr) * 2013-06-25 2016-10-21 Commissariat Energie Atomique Dispositif optoelectronique a reflectivite amelioree
FR3011383B1 (fr) * 2013-09-30 2017-05-26 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
KR20150054383A (ko) * 2013-11-12 2015-05-20 삼성전자주식회사 반도체 발광소자
US9190563B2 (en) 2013-11-25 2015-11-17 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device
KR102132651B1 (ko) 2013-12-03 2020-07-10 삼성전자주식회사 나노구조 반도체 발광소자
KR101584201B1 (ko) * 2014-01-13 2016-01-13 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
TWI550924B (zh) * 2014-01-17 2016-09-21 Nat Univ Chung Hsing Piezoelectric sensing element and its making method
KR102285786B1 (ko) * 2014-01-20 2021-08-04 삼성전자 주식회사 반도체 발광 소자
KR102188497B1 (ko) 2014-03-27 2020-12-09 삼성전자주식회사 나노구조 반도체 발광소자
US9412614B2 (en) * 2014-05-29 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Nano wire structure and method for fabricating the same
KR102203461B1 (ko) 2014-07-10 2021-01-18 삼성전자주식회사 나노 구조 반도체 발광 소자
WO2016022824A1 (en) 2014-08-08 2016-02-11 Glo Ab Pixilated display device based upon nanowire leds and method for making the same
JP6505208B2 (ja) * 2014-08-12 2019-04-24 グロ アーベーＧｌｏ Ａｂ ひずみ改質された表面活性領域を有するｉｉｉ族窒化物ナノワイヤｌｅｄおよびその製造方法
US9620559B2 (en) * 2014-09-26 2017-04-11 Glo Ab Monolithic image chip for near-to-eye display
US10050172B2 (en) * 2015-07-01 2018-08-14 Sensor Electronic Technology, Inc. Substrate structure removal
US10950747B2 (en) * 2015-07-01 2021-03-16 Sensor Electronic Technology, Inc. Heterostructure for an optoelectronic device
EP3127747A1 (fr) * 2015-08-07 2017-02-08 Valeo Vision Dispositif d'éclairage et/ou de signalisation pour véhicule automobile
CN105511150A (zh) * 2016-02-01 2016-04-20 京东方科技集团股份有限公司 一种量子棒、量子棒制作方法和显示面板
FR3048817B1 (fr) * 2016-03-11 2018-06-15 Valeo Comfort And Driving Assistance Ecran et afficheur tete haute comprenant un tel ecran
FR3061608B1 (fr) * 2016-12-29 2019-05-31 Aledia Dispositif optoelectronique a diodes electroluminescentes
CN107039884B (zh) * 2017-05-03 2019-07-12 中国科学院上海微系统与信息技术研究所 一种基于张应变Ge纳米线的有源区结构及激光器
US10418499B2 (en) 2017-06-01 2019-09-17 Glo Ab Self-aligned nanowire-based light emitting diode subpixels for a direct view display and method of making thereof
DE102017113745A1 (de) * 2017-06-21 2018-12-27 Osram Opto Semiconductors Gmbh Halbleiterdisplay, optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung solcher
JP6954562B2 (ja) * 2017-09-15 2021-10-27 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
US10707374B2 (en) 2017-09-15 2020-07-07 Glo Ab Etendue enhancement for light emitting diode subpixels
WO2019089697A1 (en) * 2017-11-01 2019-05-09 The Regents Of The University Of California Reduction in leakage current and increase in efficiency of iii-nitride leds by sidewall passivation using atomic layer deposition
US11257983B2 (en) 2018-04-11 2022-02-22 Nanosys, Inc. Light emitting diodes formed on nanodisk substrates and methods of making the same
WO2019204748A1 (en) 2018-04-20 2019-10-24 Glo Ab Subpixel light emitting diodes for direct view display and methods of making the same
KR102483509B1 (ko) * 2018-08-24 2023-01-02 매튜 할텐스벨드 나노와이어 발광 스위치 장치 및 그 방법
KR102618212B1 (ko) 2018-12-03 2023-12-28 나노시스, 인크. 비활성화된 영역을 포함하는 발광 다이오드 및 이의 제조방법
KR20240035906A (ko) 2019-05-30 2024-03-18 나노시스, 인크. 포지티브 포토레지스트 절연 스페이서 및 도전성 측벽 접촉부를 포함하는 발광 다이오드 디바이스 및 이의 제조 방법
CN110190162A (zh) * 2019-06-04 2019-08-30 深圳扑浪创新科技有限公司 一种led芯片的外延结构及其制备方法
US11569432B2 (en) * 2019-11-15 2023-01-31 Georgia Tech Research Corporation Systems and methods for piezoelectric, electronic, and photonic devices with dual inversion layers
JP2021136326A (ja) * 2020-02-27 2021-09-13 セイコーエプソン株式会社 発光装置およびプロジェクター
JP2023526833A (ja) 2020-05-18 2023-06-23 ナノシス， インコーポレイテッド 直視型ディスプレイのためのサブピクセル発光ダイオードおよびその製造方法
CN112467016A (zh) * 2020-11-16 2021-03-09 福建华佳彩有限公司 一种Mini LED的柔性封装散热结构及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681918A (zh) * 2006-12-22 2010-03-24 昆南诺股份有限公司 带有准直反射器的纳米结构化led阵列

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376580A (en) 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
US6194743B1 (en) 1997-12-15 2001-02-27 Agilent Technologies, Inc. Nitride semiconductor light emitting device having a silver p-contact
US6320206B1 (en) 1999-02-05 2001-11-20 Lumileds Lighting, U.S., Llc Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
US6812502B1 (en) 1999-11-04 2004-11-02 Uni Light Technology Incorporation Flip-chip light-emitting device
EP2273552A3 (en) 2001-03-30 2013-04-10 The Regents of the University of California Methods of fabricating nanstructures and nanowires and devices fabricated therefrom
US7335908B2 (en) 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
EP2149906A3 (en) 2002-08-29 2014-05-07 Seoul Semiconductor Co., Ltd. Light-emitting device having light-emitting diodes
US6818061B2 (en) 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
US7456035B2 (en) 2003-07-29 2008-11-25 Lumination Llc Flip chip light emitting diode devices having thinned or removed substrates
WO2005088743A1 (en) 2004-03-15 2005-09-22 Tinggi Technologies Private Limited Fabrication of semiconductor devices
US20050205883A1 (en) 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
US7528002B2 (en) 2004-06-25 2009-05-05 Qunano Ab Formation of nanowhiskers on a substrate of dissimilar material
EP2144286A3 (en) 2004-06-30 2011-03-30 Seoul Opto Device Co., Ltd. Light emitting element with a plurality of light emitting diodes bonded, method of manufacturing the same, and light emitting device using the same
US7274040B2 (en) 2004-10-06 2007-09-25 Philips Lumileds Lighting Company, Llc Contact and omnidirectional reflective mirror for flip chipped light emitting devices
DE112005002889B4 (de) 2004-12-14 2015-07-23 Seoul Viosys Co., Ltd. Licht emittierendes Bauelement mit einer Mehrzahl Licht emittierender Zellen und Baugruppen-Montage desselben
US7221044B2 (en) 2005-01-21 2007-05-22 Ac Led Lighting, L.L.C. Heterogeneous integrated high voltage DC/AC light emitter
US7910937B2 (en) 2005-02-02 2011-03-22 Agency For Science, Technology And Research Method and structure for fabricating III-V nitride layers on silicon substrates
US7125734B2 (en) * 2005-03-09 2006-10-24 Gelcore, Llc Increased light extraction from a nitride LED
EP2383785A3 (en) * 2005-06-16 2012-02-22 QuNano AB A nanoscale electronic device
KR20070021671A (ko) 2005-08-19 2007-02-23 서울옵토디바이스주식회사 나노막대들의 어레이를 채택한 발광 다이오드 및 그것을제조하는 방법
US7718449B2 (en) 2005-10-28 2010-05-18 Lumination Llc Wafer level package for very small footprint and low profile white LED devices
KR100844722B1 (ko) 2006-03-07 2008-07-07 엘지전자 주식회사 나노콘 성장방법 및 이를 이용한 발광 다이오드의제조방법
KR101375435B1 (ko) 2006-03-08 2014-03-17 큐나노 에이비 Ｓｉ 상의 에피택셜 반도체 나노와이어를 금속 없이 합성하기 위한 방법
NZ570678A (en) * 2006-03-10 2010-10-29 Stc Unm Pulsed growth of GaN nanowires and applications in group III nitride semiconductor substrate materials and devices
KR100755598B1 (ko) * 2006-06-30 2007-09-06 삼성전기주식회사 질화물 반도체 발광소자 어레이
US8183587B2 (en) * 2006-12-22 2012-05-22 Qunano Ab LED with upstanding nanowire structure and method of producing such
WO2008085129A1 (en) 2007-01-12 2008-07-17 Qunano Ab Nitride nanowires and method of producing such
JP2008192782A (ja) * 2007-02-05 2008-08-21 Toyota Central R&D Labs Inc 電極及びそれを有するｉｉｉ族窒化物系化合物半導体発光素子
US8964020B2 (en) * 2007-04-25 2015-02-24 Stc.Unm Solid-state microscope for selectively imaging a sample
US7867793B2 (en) 2007-07-09 2011-01-11 Koninklijke Philips Electronics N.V. Substrate removal during LED formation
KR100872678B1 (ko) 2007-07-23 2008-12-10 엘지이노텍 주식회사 반도체 발광소자의 제조 방법
JP5097532B2 (ja) * 2007-12-21 2012-12-12 パナソニック株式会社 化合物半導体発光素子の製造方法
JP5836122B2 (ja) 2008-07-07 2015-12-24 グロ アーベーＧｌｏ Ａｂ ナノ構造のｌｅｄ
US7919780B2 (en) 2008-08-05 2011-04-05 Dicon Fiberoptics, Inc. System for high efficiency solid-state light emissions and method of manufacture
US8062916B2 (en) 2008-11-06 2011-11-22 Koninklijke Philips Electronics N.V. Series connected flip chip LEDs with growth substrate removed
US20100180950A1 (en) * 2008-11-14 2010-07-22 University Of Connecticut Low-temperature surface doping/alloying/coating of large scale semiconductor nanowire arrays
SE533531C2 (sv) 2008-12-19 2010-10-19 Glo Ab Nanostrukturerad anordning
JP5017399B2 (ja) * 2010-03-09 2012-09-05 株式会社東芝 半導体発光装置および半導体発光装置の製造方法
SG186261A1 (en) 2010-06-18 2013-01-30 Glo Ab Nanowire led structure and method for manufacturing the same
US8350251B1 (en) 2011-09-26 2013-01-08 Glo Ab Nanowire sized opto-electronic structure and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681918A (zh) * 2006-12-22 2010-03-24 昆南诺股份有限公司 带有准直反射器的纳米结构化led阵列

Also Published As

Publication number Publication date
KR101944327B1 (ko) 2019-01-31
KR20140067076A (ko) 2014-06-03
US8350251B1 (en) 2013-01-08
SG11201400882QA (en) 2014-04-28
CN104321887A (zh) 2015-01-28
US20130092900A1 (en) 2013-04-18
EP2761678A2 (en) 2014-08-06
TW201322490A (zh) 2013-06-01
US9419183B2 (en) 2016-08-16
JP2014530504A (ja) 2014-11-17
WO2013049008A3 (en) 2013-05-23
JP6077549B2 (ja) 2017-02-08
US8937295B2 (en) 2015-01-20
US20150207037A1 (en) 2015-07-23
EP2761678A4 (en) 2015-06-17
WO2013049008A2 (en) 2013-04-04
EP2761678B1 (en) 2016-07-06

Similar Documents

Publication Publication Date Title
CN104321887B (zh) 纳米线尺寸的光电结构及其制造方法
US9312442B2 (en) Nanowire structure and method for manufacturing the same
US9502627B2 (en) Wafer level photonic devices dies structure and method of making the same
CN103931004B (zh) 具有间隙空位的聚结纳米线结构及其制造方法
TWI508321B (zh) 發光二極體及其形成方法
EP3007238B1 (en) Semiconductor light-emitting element and semiconductor light-emitting device
CN107768495A (zh) 微型发光二极管及其制造方法
TW201842682A (zh) 用於直接視野顯示之具有集成反射器的發光二極體及其製造方式
CN106025034A (zh) 发光器件和包括发光器件的发光器件封装
CN105679908B (zh) 发光器件
CN105765741B (zh) 纳米结构半导体发光器件
JP2021527965A (ja) 半導体発光デバイス
US20220037558A1 (en) Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170531

Termination date: 20180925

CF01 Termination of patent right due to non-payment of annual fee